JP5462023B2 - 電気光学装置及び電気光学装置の駆動方法、並びに電子機器 - Google Patents
電気光学装置及び電気光学装置の駆動方法、並びに電子機器 Download PDFInfo
- Publication number
- JP5462023B2 JP5462023B2 JP2010034365A JP2010034365A JP5462023B2 JP 5462023 B2 JP5462023 B2 JP 5462023B2 JP 2010034365 A JP2010034365 A JP 2010034365A JP 2010034365 A JP2010034365 A JP 2010034365A JP 5462023 B2 JP5462023 B2 JP 5462023B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- line
- node
- transistor
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
ディスプレイの消費電力を抑えるには、画素の駆動周波数を低くする方法が考えられる。しかし、駆動周波数を低くすると、画素への電圧の書込み間隔が長くなる。液晶容量に蓄積された電荷はリーク電流により時間と共に減少し、画素の電位が低下するので、書込み間隔が大きくなるとディスプレイの画質が低下してしまう。したがって、駆動周波数を低くしつつ、ディスプレイの画質も維持するには、リーク電流を抑えて液晶に印加される電圧を保持する必要がある。
図1は、本発明の実施形態に係る電気光学装置の概略構成を示すブロック図である。電気光学装置1は、電気光学パネルAAと制御回路700を備える。電気光学パネルAAには、表示領域A、走査線駆動回路100、データ線駆動回路200、容量線駆動回路300が形成される。このうち、表示領域Aには、X方向と平行にm本の走査線102及びm本の容量線101が形成される。また、X方向と直交するY方向と平行にn本のデータ線103が形成される。そして、走査線102とデータ線103との各交差に対応して画素回路400Aが各々設けられている。
データ線駆動回路200は、選択された走査線102に位置する画素回路400Aの各々に対しデータ信号X1、X2、X3、…、Xnを供給する。この例において、データ信号X1〜Xnは階調輝度を指示する電圧信号として与えられる。
液晶素子410及び保持容量Chの一端はそれぞれTFT402のドレイン電極に接続される一方、液晶素子410及び保持容量Chの他端は図示しない対向電極にそれぞれ接続される。
ゲート−ソース間電圧(Vgs)が負の値から正の値に変動して閾値電圧を超えると、ドレイン−ソース間電流(Ids)が急激に上昇する。また、ドレイン−ソース間電圧(Vds)が小さい程、ドレイン−ソース間電流(Ids)も小さくなる。但し、ゲート−ソース間電圧(Vgs)が閾値電圧以下で負の値になっても、ドレイン−ソース間電流(Ids)が流れる。これは、TFTがオフ状態であっても、実際の回路ではリーク電流が流れることを意味する。
一方、ノードoとノードpとの間の電圧は0VのためTFT402にはリーク電流Ileak2が流れない。ノードoの電圧は徐々にノードmの電圧に漸近していく。ここで、 ノードoの電圧の変化量をΔVとすると、ΔV=Ileak1×ΔT(保持時間)/Csc1で表すことができ、例えば、駆動周波数4Hz、Csc1=200fF の時、約2V となる。したがって、最終的なノードoの電圧は約28Vとなる。このようにノードoとノードpとの間の電圧を小さくして、TFT402によるリーク電流Ileak2を抑制することができる。この結果、駆動周波数を低くすることができ、低消費電力化が可能となる。
次に、時刻t3から時刻t5までの期間Tbにおいて、ノードoの電位Voはリーク電流Ileak2により低下し、ノードpの電位Vpはリーク電流Ileak1により低下する。時刻t5において、走査信号Y1がローレベルからハイレベルに遷移して1フレーム期間1Fが終了する。
すなわち、書込期間Twが終了した時刻t0におけるノードpの電位Vp(=Vx)を基準電位としたとき、補助容量Cs1の他方の電極の電位を固定とした場合と比較して、保持期間Thにおけるノードpの電位Vpの平均値が基準電位に近づくように、容量線信号Vsjを供給すればよい。
本発明は上述した実施形態に限定されものではなく、例えば、以下に述べる変形が可能である。
(1)上述した実施形態では、第1電位V1の値及び第2電位V2の値は一定であったが、本発明はこれに限定されるものではなく、以下の変形例のように設定してもよい。
変形例においては、制御回路700は、電位V1と電位V2との電位差が保持期間Thの長さに応じて変化するように、容量線駆動回路300を制御する。例えば、複数種類の駆動周波数に対応可能なディスプレイにおいて、駆動周波数が変更されることによって、保持期間Thの長さが変化した場合、保持期間Thの長さが長くなる程、電位V1と電位V2との電位差が大きくなるように制御する。このようにすることで、保持期間Thの長さが変動してもノードpの電位Vpをより適切に保つことができる。
なお、制御回路700が容量線駆動回路300を制御する例を上述したが、保持期間Thの長さに応じて、容量線駆動回路300自体が電位V1と電位V2との電位差を制御するようにしてもよい。
図8は、本発明の実施形態の変形例に係る画素回路400Bの回路図である。画素回路400Bは、表示領域Aのi(iは1≦i≦mを満たす自然数)行目のj(jは1≦j≦nを満たす自然数)列目に設けられている。画素回路400Aには、データ線103からデータ信号Xjが、走査線102から走査信号Yiが、容量線101から容量線信号Vsiがそれぞれ供給される。画素回路400Bは、3個のTFT401、402、403と、2個の補助容量Cs3及びCs4と、1個の保持容量Chと、1個の液晶素子410とを備える。TFT401のソース電極はデータ線103に接続される。TFT401のドレイン電極はTFT402のソース電極及び補助容量Cs3に接続される。TFT402のドレイン電極はTFT403のソース電極及び補助容量Cs4に接続される。TFT403のドレイン電極は液晶素子410の画素電極411及び保持容量Chの一方の電極に接続される。TFT401、402、及び403のゲート電極は走査線102に接続される。
なお、補助容量Cs4の他端が容量線101に接続されずに補助容量Cs3の他端と容量線101の間に接続されてもよい。
図9は、3型VGA(Video Graphics Array)ディスプレイにおける、従来の分割しない画素回路、図2に示すような2分割の画素回路、及び図8に示すような3分割の画素回路の駆動可能周波数の対比を示す図である。
図10は、本発明の実施形態の変形例に係る画素回路400Cの回路図である。画素回路400Cは、表示領域Aのi(iは1≦i≦mを満たす自然数)行目のj(jは1≦j≦nを満たす自然数)列目に設けられている。画素回路400Cには、データ線103からデータ信号Xjが、走査線102から走査信号Yiが、容量線101から容量線信号Vsiがそれぞれ供給される。画素回路400Cは、3個のTFT401、402、403と、補助容量405と、保持容量420と、OLED素子430とを備える。TFT403はノードpの電位Vpに応じた大きさの駆動電流をOLED素子430に供給する。OLED素子430は駆動電流の大きさに応じた階調で発光する。換言すれば、OLED素子430はノードpの電位Vpに応じた階調で発光する発光素子である。
保持容量ChはTFT403のゲート電極とソース電極との間に設けられており、ノードpを介してTFT402と接続されている。また、補助容量405の一方の電極がTFT401とTFT403とが接続されるノードに接続され、その他方の電極は容量線101に接続される。
次に、上述した実施形態に係る電気光学装置1を適用した電子機器について説明する。図11に、電気光学装置1を適用したモバイル型のパーソナルコンピュータの構成を示す。パーソナルコンピュータ2000は、表示ユニットとしての電気光学装置1と本体部2010を備える。本体部2010には、電源スイッチ2001及びキーボード2002が設けられている。
Claims (9)
- 走査線と、データ線と、容量線と、画素回路と、前記画素回路を駆動する駆動回路とを備え、
前記画素回路は、
ゲート電極が前記走査線と接続され、ソース電極又はドレイン電極の一方が前記データ線と接続される第1トランジスタと、
ゲート電極が前記走査線と接続され、ソース電極又はドレイン電極の一方が前記第1トランジスタと接続され、前記ソース電極又は前記ドレイン電極の他方が第1ノードと接続される第2トランジスタと、
前記第1トランジスタと前記第2トランジスタとが接続されるノードと一方の電極が接続され、前記容量線と他方の電極が接続される補助容量と、
前記第1ノードに接続された画素電極と、
前記画素電極に対向する対向電極と、
前記画素電極と前記対向電極との間に挟持された液晶とを具備し、
前記駆動回路は、
書込期間において、前記走査線を介して前記第1トランジスタ及び前記第2トランジスタをオン状態にさせる走査信号を供給すると共に、前記データ線を介して表示すべき階調に応じたデータ信号を供給し、前記データ信号を前記補助容量及び前記液晶に書き込み、
前記書込期間に続く保持期間において、前記走査線を介して前記第1トランジスタ及び前記第2トランジスタをオフ状態にさせる走査信号を供給し、
前記書込期間において対向電極の電位を基準として正極性のデータ信号を書き込んだ場合には、前記保持期間において第1電位から前記第1電位より高い第2電位に変化する容量線信号を前記容量線に供給し、前記書込期間において負極性のデータ信号を書き込んだ場合には、前記保持期間において前記第2電位から前記第1電位に変化する容量線信号を前記容量線に供給する、
電気光学装置。 - 前記駆動回路は、前記保持期間の長さが長くなる程、前記第1電位と前記第2電位との電位差が大きくなるように制御する、
請求項1に記載の電気光学装置。 - 前記第1ノードには保持容量が接続される、
請求項1又は2に記載の電気光学装置。 - 前記駆動回路は、前記書込期間が終了した時刻における前記第1ノードの電位を基準電位としたとき、
前記保持期間における前記容量線信号の電位の変化と前記第1トランジスタ及び前記第2トランジスタのリーク電流とに起因する前記第1ノードの電位の経時変化を表す曲線と、前記基準電位を表す直線と、によって囲まれる領域の面積が、前記第1ノードの電位が前記基準電位よりも大きくなる期間と、前記第1ノードの電位が前記基準電位よりも小さくなる期間と、で等しくなるように前記容量線に前記容量線信号を供給する、
請求項1乃至3のうちいずれか1項に記載の電気光学装置。 - 走査線と、データ線と、容量線と、画素回路と、前記画素回路を駆動する駆動回路とを備え、
前記画素回路は、
ゲート電極が前記走査線と接続され、ソース電極及びドレイン電極の一方が前記データ線と接続される第1トランジスタと、
ゲート電極が前記走査線と接続され、ソース電極及びドレイン電極の一方が前記第1トランジスタと接続され、前記ソース電極及び前記ドレイン電極の他方が第1ノードと接続される第2トランジスタと、
前記第1トランジスタと前記第2トランジスタとが接続されるノードと一方の電極が接続され、前記容量線と他方の電極が接続される補助容量と、
前記第1ノードに接続された保持容量と、
前記第1ノードの電位に応じた駆動電流を出力する駆動トランジスタと、
前記駆動電流が供給される発光素子とを具備し、
前記駆動回路は、
書込期間において、前記走査線を介して前記第1トランジスタ及び前記第2トランジスタをオン状態にさせる走査信号を供給すると共に、前記データ線を介して表示すべき階調に応じたデータ信号を供給し、前記データ信号を前記補助容量及び前記保持容量に書き込み、
前記書込期間に続く保持期間において、前記走査線を介して前記第1トランジスタ及び前記第2トランジスタをオフ状態にさせる走査信号を供給し、
前記書込期間が終了した時刻における前記第1ノードの電位を基準電位としたとき、前記保持期間における容量線信号の電位の変化と、前記第1トランジスタ及び前記第2トランジスタのリーク電流とに起因する前記第1ノードの電位の経時変化を表す曲線と、前記基準電位を表す直線と、によって囲まれる領域の面積が、前記第1ノードの電位が前記基準電位よりも大きくなる期間と、前記第1ノードの電位が前記基準電位よりも小さくなる期間と、で等しくなるように、前記保持期間において前記容量線に前記補助容量の他方の電極の電位を変化させる前記容量線信号を供給する、
電気光学装置。 - 前記第1トランジスタ及び前記第2トランジスタの替わりに、前記データ線と前記第1ノードとの間にN(Nは3以上の整数)個のトランジスタが直列に接続され、
前記N個のトランジスタのゲート電極は前記走査線に接続され、
前記補助容量の替わりに、前記N個のトランジスタどうしが接続される複数のノードの各々にN−1個の補助容量の一方の電極が接続され、
前記N−1個の補助容量の全部又は一部の他方の電極に前記容量線が接続される、
請求項1乃至5のうちいずれか1項に記載の電気光学装置。 - 前記N−1個の補助容量のうち最も前記データ線に近い補助容量において、当該補助容量の他方の電極は前記容量線に接続される、
請求項6に記載の電気光学装置。 - 請求項1乃至7のうちいずれか1項に記載の電気光学装置を備えた、
電子機器。 - 走査線と、データ線と、容量線と、画素回路と、前記画素回路を駆動する駆動回路とを備える電気光学装置の駆動方法であって、
前記画素回路は、前記データ線と第1ノードとの間に直列に設けられた複数のスイッチング素子と、前記第1ノードの電位に応じた階調を表示する電気光学素子と、前記複数のスイッチング素子が相互に接続される一又は複数のノードの各々に一方の電極が接続された一又は複数の補助容量とを備えており、
書込期間において前記複数のスイッチング素子がオン状態になるように制御し、
前記書込期間に続く保持期間において前記複数のスイッチング素子がオフ状態となるように制御し、
前記書込期間が終了した時刻における前記第1ノードの電位を基準電位としたとき、前記保持期間における容量線信号の電位の変化と前記複数のスイッチング素子で生じるリーク電流とに起因する前記第1ノードの電位の経時変化を表す曲線と、前記基準電位を表す直線と、によって囲まれる領域の面積が、前記第1ノードの電位が前記基準電位よりも大きくなる期間と、前記第1ノードの電位が前記基準電位よりも小さくなる期間と、で等しくなるように前記容量線に前記容量線信号を供給する、
電気光学装置の駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010034365A JP5462023B2 (ja) | 2010-02-19 | 2010-02-19 | 電気光学装置及び電気光学装置の駆動方法、並びに電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010034365A JP5462023B2 (ja) | 2010-02-19 | 2010-02-19 | 電気光学装置及び電気光学装置の駆動方法、並びに電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011170133A JP2011170133A (ja) | 2011-09-01 |
JP5462023B2 true JP5462023B2 (ja) | 2014-04-02 |
Family
ID=44684327
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010034365A Expired - Fee Related JP5462023B2 (ja) | 2010-02-19 | 2010-02-19 | 電気光学装置及び電気光学装置の駆動方法、並びに電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5462023B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111247580A (zh) * | 2017-11-02 | 2020-06-05 | 株式会社半导体能源研究所 | 显示装置以及电子设备 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017049319A (ja) | 2015-08-31 | 2017-03-09 | キヤノン株式会社 | 表示装置、表示装置の制御方法、およびプログラム |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2833289B2 (ja) * | 1991-10-01 | 1998-12-09 | 日本電気株式会社 | アナログスイッチ |
JP2000081606A (ja) * | 1998-06-29 | 2000-03-21 | Sanyo Electric Co Ltd | 液晶表示素子の駆動方法 |
JP2009086252A (ja) * | 2007-09-28 | 2009-04-23 | Kyocera Corp | 画像表示装置 |
-
2010
- 2010-02-19 JP JP2010034365A patent/JP5462023B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111247580A (zh) * | 2017-11-02 | 2020-06-05 | 株式会社半导体能源研究所 | 显示装置以及电子设备 |
US11715740B2 (en) | 2017-11-02 | 2023-08-01 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
US11935897B2 (en) | 2017-11-02 | 2024-03-19 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
Also Published As
Publication number | Publication date |
---|---|
JP2011170133A (ja) | 2011-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5391106B2 (ja) | 画素回路、液晶装置及び電子機器 | |
JP4415393B2 (ja) | 駆動回路、液晶装置、電子機器、および液晶装置の駆動方法 | |
US7710410B2 (en) | Electro-optical device, method of driving electro-optical device, and electronic apparatus | |
JP2007058158A (ja) | 電気光学装置、電気光学装置の駆動方法、および電子機器 | |
JP2009036945A (ja) | 走査線駆動回路、電気光学装置及び電子機器 | |
JP2009205045A (ja) | 電気光学装置、駆動方法および電子機器 | |
JP2008287132A (ja) | 電気光学装置、電気光学装置の駆動回路及び電気機器 | |
JP4241858B2 (ja) | 液晶装置、および電子機器 | |
WO2012133281A1 (ja) | 表示装置 | |
JP5462023B2 (ja) | 電気光学装置及び電気光学装置の駆動方法、並びに電子機器 | |
US20120062535A1 (en) | Driving method of electro-optical device, electro-optical device, and electronic apparatus | |
US8736591B2 (en) | Display device using pixel memory circuit to reduce flicker with reduced power consumption | |
JP2008015401A (ja) | 電気光学装置、電気光学装置の駆動方法、および電子機器 | |
JP2005266573A (ja) | 電気光学装置、電気光学装置の制御装置、電気光学装置の制御方法および電子機器 | |
JP2011013420A (ja) | 電気光学装置、その駆動方法および電子機器 | |
JP2008158385A (ja) | 電気光学装置、その駆動方法および電子機器 | |
JP4428401B2 (ja) | 電気光学装置、駆動回路および電子機器 | |
JP2010044295A (ja) | 電気光学装置、その駆動方法および電子機器 | |
JP5224735B2 (ja) | 液晶装置、および電子機器 | |
JP2008165135A (ja) | 電気光学装置、その駆動方法および電子機器 | |
JP2007279198A (ja) | 電気光学装置および電子機器 | |
KR101177570B1 (ko) | 액정표시장치의 데이터 출력버퍼 | |
KR101201112B1 (ko) | 액정표시장치 | |
JP2008076733A (ja) | 電気光学装置および電子機器 | |
JP6171411B2 (ja) | 画像処理装置、電気光学装置、電子機器および映像信号処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20120330 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130111 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130617 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130625 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130820 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20130820 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140116 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |