CN102194396B

CN102194396B - 有源矩阵型显示装置及电子机器

Info

Publication number: CN102194396B
Application number: CN201110054482.5A
Authority: CN
Inventors: 桥本和幸
Original assignee: Innolux Shenzhen Co Ltd; Innolux Display Corp
Current assignee: Innolux Shenzhen Co Ltd; Innolux Corp
Priority date: 2010-03-08
Filing date: 2011-03-07
Publication date: 2014-10-08
Anticipated expiration: 2031-03-07
Also published as: JP2011186094A; CN102194396A; JP5386409B2; TW201137822A; TWI453713B

Abstract

本发明提供一种具有像素内部存储电路又实现低耗能的有源矩阵型显示装置。配置成行与列的矩阵状的多个像素皆包括显示元件、控制开关、储存电容、存储电路。其中，显示元件包括第1端子及第2端子，该第2端子连接一固定电位。控制开关控制对显示元件的第1端子的图像数据供给。储存电容包括第1端子及第2端子，该第1端子连接显示元件的第1端子，以储存通过控制开关而供给至显示元件的图像数据。存储电路存储显示元件的第1端子的电压状态。该显示装置具有电压供给部，于存储电路的更新(refresh)操作的同时，将在两个以上的多个阶段改变的电压供给至储存电容的第2端子。

Description

有源矩阵型显示装置及电子机器

技术领域

本发明是有关于一种具有多个像素配置成行与列的矩阵状的有源矩阵型显示装置及具有此有源矩阵型显示装置的电子装置。

背景技术

在已知的有源矩阵型显示装置中，无论是动态图像或静态图像的显示模式，同样通过驱动器对像素写入数据。在此情况下，显示静态图像时，经常会对像素写入相同的数据。因此，提出一种方法，是在各像素设置存储器，于静态图像显示时通过写入存储器所存储的数据，停止驱动器的驱动，减少电力消耗。此技术一般称为像素存储器(Memory in Pixel；MIP)。

一般而言，在MIP技术中，为了储存各像素的存储器所存储的数据，乃采用动态随机存取存储器(Dynamic Random Access Memory；DRAM)或静态随机存取存储器(Static Random Access Memory；SRAM)。因为SRAM依照晶体管顺序构成电路，而DRAM则以晶体管及电容器各1个的方式构成，所以就电路面积的缩小化及像素间距(pitch)的狭小化观点而言，DRAM较有优势。但是，DRAM为了储存蓄积于电容器内的微小电荷，必须进行更新(refresh)动作。使用DRAM的像素电路的例子如国际公开第2004/090854(A1)号公报(专利文献1)所记载。

相关内容可参考下列专利文献：

专利文献1：国际公开第2004/090854(A1)号公报。

但是，已知的使用DRAM的像素电路必须交替公共电极(alternation ofcommon electrode)，以执行DRAM的自身更新(self-refresh)操作。公共电极为设在与设有像素电极、源极线与门极线的TFT侧相对面上的全面共通的电极，亦称为「对向电极」。如此一来，因为公共电极为显示装置的全面共通的电极，所以公共电极的交替引起的电力消耗成为问题。

发明内容

有鉴于上述问题，本发明的实施例提供一种具有像素内部存储电路又实现低耗能的有源矩阵型显示装置、以及具有此有源矩阵型显示装置的电子机器。

本发明一实施例提供一种有源矩阵型显示装置，具有多个像素，该多个像素配置成行与列的矩阵状，每一个像素包括显示元件、控制开关、储存电容、存储电路。其中，显示元件包括第1端子及第2端子，该第2端子连接一固定电位。控制开关控制对显示元件的第1端子的图像数据供给。储存电容包括第1端子及第2端子，该第1端子连接显示元件的第1端子，以储存通过控制开关而供给至显示元件的图像数据。存储电路存储显示元件的第1端子的电压状态。该显示装置具有电压供给部，于存储电路的更新操作的同时，将在两个以上的多个阶段改变的电压供给至储存电容的第2端子。

如此一来，由于显示元件的第2端子(即公共电极)储存在一固定电位，故可以具有像素内部存储电路又实现低耗能。

在一较佳实施例中，该电压供给装置于该再新操作开始与结束时，将供给至该储存电容第2端子的该电压的值改变为其它数值。具体而言，于该更新操作开始时，该电压供给装置在第1电压值与第2电压值之间改变供给至该储存电容第2端子的该电压的值；于该更新操作终了时，该电压供给装置在第2电压值与第3电压值之间改变供给至该储存电容第2端子的该电压的值。该第2电压值大于该第1电压值，小于该第3电压值。在另一较佳实施例中，该电压供给装置乃是在供给至该储存电容第2端子的该电压于2个值之间改变的情况下，更于该存储电路取样该显示元件第1端子的电压状态的取样期间终了时改变该电压的值。

在一较佳实施例中，该电压供给装置包括一电压源以及一电源控制部。该电压源产生供给至该储存电容的第2端子的该电压；该电源控制部控制用于在两个以上的多个阶段改变该电压数值的该电压源。在此实施例中，该电压供给装置还包括一电压阶跃存储部，而该电压阶跃存储部乃存储供给至该储存电容第2端子的该电压在两个以上的多个阶段改变的电压阶跃；另外，该电源控制部根据该电压阶跃而控制该电压源。

在一较佳实施例中，该电压供给装置通过公共电极线而连接至该多个像素，并通过该公共电极而对该储存电容第2端子供给该电压。

在一较佳实施例中，该存储电路为动态随机存取存储器。

在一较佳实施例中，该有源矩阵型显示装置为液晶显示装置或有机发光二极管显示装置。

另外，为了达成上述目的，该有源矩阵型显示装置也可适用于电视机、桌上型或笔记本型计算机、移动电话、手表、个人数字助理、汽车导航装置、移动游戏机、或大型显示器等其它电子机器。

根据本发明的实施形态的话，可以提供一种具有像素内部存储电路又实现低耗能的有源矩阵型显示装置、以及其电子机器。

附图说明

图1是绘示本发明一实施例的有源矩阵型显示装置的构成。

图2是绘示本发明一实施例的像素电路的结构。

图3是绘示图2所示的像素电路的操作的第1例的时序图。

图4是绘示图2所示的像素电路的操作的第2例的时序图。

图5是绘示本发明一实施例的电压供给部的结构。

图6是绘示本发明一实施例的电子装置。

[主要元件标号说明]

1 有源矩阵型显示装置10 显示面板

20 源极驱动器 30 栅极驱动器

40 电压供给部 42 电源

44 电源控制部 46 电压阶跃存储部

50 控制器 100 像素

200 存储电路 300 电子装置

C11 取样电容 C1 显示元件

C_pix 像素电容 C_s 储存电容

CS_j 电力供给线(CS线) Q11 驱动控制开关

V_COM 公共电压 V_pix 像素电压

Q12 第1晶体管 Q13 第2晶体管

Q14 第3晶体管 COM 公共电极

Data_I 数据线 Write_j 写入线

Sample_j取样线 Refresh_j 更新线

具体实施方式

以下将参照附图说明本发明的较佳实施形态。

〔显示装置的结构〕

图1是绘示本发明一实施例的有源矩阵型显示装置。图1的显示装置100具有显示面板10、源极驱动器20、栅极驱动器30、电压供给部40、与控制器50。

显示面板10具有配置成行与列的矩阵状的多个像素100。源极驱动器20通过数据线(一般而言，亦称为「源极线」)Data_1～Data_m而向各个像素100供给图像数据。栅极驱动器30通过写入线(一般而言，亦称为「栅极线」)Write_1～Write_n而控制各个像素100。电压供给部40通过电压供给线CS_1～CS_n而分别与像素100连接，并根据像素的驱动状态而分别提供各像素预定的电压。控制器50驱动源极驱动器20、栅极驱动器30及电压供给部40，并且控制它们的操作。

在显示面板10中，各像素100在位于数据线Data_i(1≤i≤m)及写入线Write_j(1≤j≤n)的交叉区域具有至少各1个显示元件(例如，液晶单元、有机EL、或OLED)及存储电路。在静止图像显示模式中，各像素乃根据本身的存储电路所存储的数据作动，而非数据线Data_i所传送的图像数据。因此，在静止图像显示模式中，可以使源极驱动器20停止；另一方面，显示面板10可以连续地显示静止画面。

〔像素电路的结构〕

图2是绘示本发明一实施例的像素电路的构成。图2的像素100具有像素电容C_pix、驱动控制开关Q11、与存储电路200。像素电容C_pix具有显示元件C1及储存电容C_s。

显示元件C1在本身两端有电位差产生的情况下，让光通过或发出光。在图2中，显示元件C1虽然以电容元件表示，但是亦可以是OLED等二极管。显示元件C1其中一个端子连接公共电极COM，另一个端子则通过驱动控制开关Q11连接数据线Data_i。与显示元件C1的数据线Data_i连接侧的端子一般称为「像素电极」。

驱动控制开关Q11的控制端子与写入线Write_j连接，因应写入线Write_j的电位而开启或关闭。在驱动控制开关Q11开启的情况下，显示元件C1则输入位于数据线Data_i的数据。此时，在显示元件C1为液晶单元的情况下，显示元件C1因为像素电极与公共电极间的电位差导致液晶分子的配向改变，而可以让光通过。

储存电容C_s具有第1端子与第2端子。第1端子与像素电极连接。第2端子与电压供给线CS_j连接，而电压供给线CS_j与电压供给部40(图1)连接。在本例中，以在已知像素电路中与储存电容C_s的第2端子连接的储存电容(CS)线作为电压供给线。CS线不一定要独立于每一列，也可以将同时进行自身更新的列共通化。当然，电压供给线也可另外设置与CS线不同的专用线。

存储电路200具有取样电容C11、第1、第2以及第3晶体管Q12、Q13以及Q14。取样电容C11具有与数据线Data_i连接的第1端子、以及通过第1晶体管Q12而连接至像素电极的第2端子。第1晶体管Q12的控制端子与取样线Sample_j连接。第2晶体管Q13以及第3晶体管Q14串联，并配置于像素电极与数据线Data_i之间。第2晶体管Q13的控制端子与取样电容C11的第2端子连接。第3晶体Q14的控制端子与更新线Refresh_j连接。如此一来，在本例中，存储电路200是构成DRAM。

在此，本实施例的显示装置为正常黑(normally black)的液晶显示器。关于这样的装置，以下以白显示时的反转驱动为例，说明图2所示的像素电路的自身更新操作。

〔自身更新操作的例1〕

图3是绘示图2所示的像素电路的自身更新操作的第1例的时序图。公共电极COM与CS线CS_j分离，通常会提供一固定电压V_COM(以下称为「公共电压」)。在初期状态(～t₁₁)，电压供给部40对电压供给线的CS线CS_j供给第1预定电压V_CS1，在像素电极的电压(以下称为「像素电压」)V_pix乃相对于公共电压V_COM而定为-V_ML的最低电压。另外，此时驱动控制开关Q11以及第1、第2与第3晶体管Q12、Q13以及Q14则关闭。

最初，时间t₁₁至t₁₂的取样期间T_s之间，取样线Sample_j乃被控制器50驱动在高电位状态，以致于存储电路200取样在像素电极的电压V_pix。藉此，第1晶体管Q12开启，将取样电容C11的第2端子连接于像素电极。此期间T_s之间，数据线Data_i处于低电位状态，取样电容C11储存与像素电压V_pix约略相等的取样电压V_s。

另外，在此期间T_s，电压供给部40对CS线CS_j供给第2预定电压V_CS2(V_CS2＞V_CS1)。因此，像素电压V_pix因为显示元件C1与储存电容C_s之间的容量相加，仅提高ΔV＝(V_CS2-V_CS1)×C_s/(C_s+C1)，相对于公共电压V_COM为-V_L(＝-V_ML+ΔV；|V_ML|＞|V_L|)。取样期间T_s之后，在后续的预充电期间T_pc开始时，通过电压供给部40而供给至CS线CS_j的电压则回到第1电压V_CS1。

时间t₁₂至t₁₃的预充电期间T_pc之间，经由源极驱动器20供给的数据电压V_H给数据线Data_i。写入线Write_j是因栅极驱动器30而位于高电位状态，藉此将数据输入至显示元件C1。如此一来，驱动控制开关Q11开启，而使像素电极则与数据线Data_i连接。因此，像素电压V_pix会与数据线Data_i的数据电压V_H相等。之后，于预充电期间T_pc终了时，数据线Data_i会再度回到低电位状态(＝-V_L)。

接着，于时间t₁₃至t₁₄的再更新期间T_r之间，更新线Refresh_j由因控制器50驱动于高电位状态，以再更新存储电路200。藉此，第3晶体管Q14开启，而第2晶体管Q13的导电端子连接数据线Data_i而成为低电位状态。另一方面，在第2晶体管Q13的控制端子出现了取样期间T_pc储存于取样电容C11的取样电压V_s。但是，因为取样电压V_s相对于公共电压V_COM为-V_L，所以在第2晶体管Q13的导电端子与控制端子之间未产生第2晶体管Q13足以开启的电位差，第2晶体管Q13因而保持关闭。

再更新期间Tr结束后，经由电压供给部40而提供给CS线CS_j的电压会再度提高至第2电压V_CS2。结果，像素电压V_pix因为显示元件C1与储存电容C_s之间的容量相加，仅提高ΔV＝(V_CS2-V_CS1)×C_s/(C_s+C1)，则相对于公共电压V_COM取V_MH(＝V_H+ΔV；V_MH＞V_H)的最大电压。

如此一来，在连续自身更新(self-refresh)操作终了的时间点，在像素电极的电压V_pix是以公共电压V_COM作为中间电位而从初期状态反转。

接着，在此状态下记载关于下一个自身更新操作开始的情况。

自时间t₂₁至t₂₂的取样期间Ts之间，取样线Sample_j由控制器50驱动于高电位状态，使得在像素电极的电压V_pix由存储电路200进行取样。藉此，第1晶体管Q12开启，将取样电容C11的第2端子连接于像素电极。此期间T_s之间，数据线Data_i处于低电位状态，取样电容C11储存与像素电压V_pix相等的取样电压V_s。

另外，在此期间T_s，由电压供给部40供给至CS线CS_j的电压下降至第1电压V_CS1。结果，像素电压V_pix因为显示元件C1与储存电容C_s之间的容量相加，仅降低ΔV＝(V_CS2-V_CS1)×C_s/(C_s+C1)，相对于公共电压V_COM而言成为V_H。取样期间T_s之后，在后续的预充电期间T_pc开始时，通过电压供给部40而供给至CS线CS_j的电压则回到第2电压V_CS2。

自时间t₂₂至t₂₃的预充电期间T_pc之间，经由源极驱动器20提供给数据线Data_i数据电压V_H。写入线Write_j由栅极驱动器30驱动于高电位状态，以将数据写入显示元件C1。藉此，驱动控制开关Q11开启，而使像素电极与数据线Data_i连接。结果，像素电压V_pix变得与数据线Data_i的数据电压V_H相等。之后，在预充电期间T_pc终了时，数据线Data_i再度回到低电位状态(＝-V_L)。

自后续时间时间t₂₃至t₂₄的再更新期间Tr之间，再更新线Refresh_j由控制器50驱动于高电位状态，以再更新存储电路200。结果，第3晶体管Q14开启，而第2晶体管Q13的导电端子与数据线Data_i连接并成为低电位状态。另一方面，在第2晶体管Q13的控制端子则出现取样期间Ts内储存于取样电容C11的取样电压V_s。因为取样电压V_s相对于公共电压V_COM为V_H，所以第2晶体管Q13通过导电端子与控制端子间的电位差而开启，像素电极则通过第2及第3晶体管Q13及Q14而连接至数据线Data_i。结果，像素电压V_pix变得与位于数据线Data_i的电压-V_L相等。

再更新期间Tr终了后，由电压供给部40供给至CS线CS_j的电压再度下降至第1电压V_CS1。结果，像素电压V_pix因为显示元件C1与储存电容C_s之间的容量相加，仅降低ΔV＝(V_CS2-V_CS1)×C_s/(C_s+C1)，则相对于公共电压V_COM取-V_ML的最低电压。

如此一来，在连续自身更新操作终了的时间点，像素电极的电压V_pix相对于公共电极COM而再度反转并回到初期状态。

[自身更新操作的第2例]

图4是绘示图2所示的像素电路的自身更新操作的第2例的时序图。与参照图3所记载的第1例相同，公共电极COM与CS线CS_j分离，且具有一固定公共电压V_COM。另外，在初期状态(～t₁₁)下，作为电压供给线的CS线CS_j乃通过电压供给部40供给第1预定电压V_CS1，像素电压V_pix乃相对于公共电压V_COM取-V_ML的最低电压，驱动控制开关Q11与第1、第2及第3晶体管Q12、Q13及Q14则关闭。

最初，自时间t₁₁至t₁₂的取样期间T_s之间，取样线Sample_j由控制器50驱动至高电位状态，以便存储电路200取样在像素电极的电压V_pix。结果，第1晶体管Q12开启，将取样电容C11的第2端子连接至像素电极。此期间T_s之间，数据线Data_i位于低电位状态，而取样电容C11储存与像素电压V_pix约略相等的取样电压V_s。

另外，在此期间T_s，通过电压供给部40供给第2预定电压V_CS2(V_CS2＞V_CS1)至CS线CS_j。结果，像素电压V_pix因为显示元件C1与储存电容C_s之间的容量相加，仅提高ΔV＝(V_CS2-V_CS1)×C_s/(C_s+C1)，相对于公共电压V_COM而言成为-V_L(＝-V_ML+ΔV；|V_ML|＞|V_L|)。在此，与第1例相异的是，由电压供给部40供给至CS线CS_j的电压在取样期间T_s之后不会再回到第1电压V_CS1，且继续供给第2电压V_CS2至CS线CS_j。

自时间t₁₂至t₁₃的预充电期间T_pc之间，由源极驱动器20提供数据线Data_i数据电压V_H。写入线Write_j由栅极驱动器30驱动于高电位状态，以在显示元件C1写入数据。结果，驱动控制开关Q11开启，而像素电极与数据线Data_i连接。结果，像素电压V_pix变得与位于数据线Data_i的数据电压V_H相等。之后，在预充电期间T_pc终了时，数据线Data_i再度回到低电位状态(＝-V_L)。

自后续时间t₁₃至t₁₄的更新期间Tr之间，更新线Refresh_j由控制器50驱动于高电位状态，以更新存储电路200。结果，第3晶体管Q14开启，而第2晶体管Q13的导电端子与数据线Data_i连接并成为低电位状态。另一方面，在第2晶体管Q13的控制端子则出现取样期间T_s储存于取样电容C11的取样电压V_s。但是，因为取样电压V_s相对于公共电压V_COM而言为-V_L，所以第2晶体管Q13的导电端子与控制端子之间未产生第2晶体管Q13足以开启的充分电位差，导致第2晶体管Q13仍关闭。

更新期间Tr终了后，第3预定电压V_CS3(V_CS3＞V_CS2)通过电压供给部40供给至CS线CS_j。结果，像素电压V_pix通过显示元件C1与储存电容C_s间的容量相加仅提高ΔV＝(V_CS3-V_CS2)×C_s/(C_s+C1)，则相对于公共电压V_COM取V_MH(＝V_H+ΔV；V_MH＞V_H)的最大电压。

如此一来，与第1例相同，在连续自身更新操作终了的时间点，像素电极的电压V_pix以公共电压V_COM作为中间电位而从初期状态反转。

接着，在此状态下，记载关于下一个自身更新操作开始的情况。

自时间t₂₁至t₂₂的取样期间T_s之间，取样线Sample_j由控制器50驱动于高电位状态，以便存储电路200取样在像素电极的电压V_pix。结果，第1晶体管Q12开启，而将取样电容C11的第2端子连接于像素电极。此期间T_s之间，数据线Data_i位于低电位状态，而取样电容C11储存与像素电压V_pix相等的取样电压V_s。

另外，在此期间T_s，由电压供给部40供给至CS线CS_j的电压下降至第2电压V_CS2。结果，像素电压V_pix通过显示元件C1与储存电容C_s间的容量相加后仅降低ΔV＝(V_CS3-V_CS2)×C_s/(C_s+C1)，相对于公共电压V_COM而成为V_H。在取样期间T_s之后，电压供给部40也继续供给第2电压V_CS2至CS线CS_j。

时间t₂₂至t₂₃的预充电期间T_pc之间，数据线Data_i则出现由源极驱动器20供给的数据电压V_H。写入线Write_j由栅极驱动器30驱动于高电位状态，以在显示元件C1写入数据。结果，驱动控制开关Q11开启，而像素电极与数据线Data_i连接。结果，像素电压V_pix变得与位于数据线Data_i的数据电压V_H相等。之后，在预充电期间T_pc终了时，数据线Data_i再度回到低电位状态(＝-V_L)。

后续自时间t₂₃至t₂₄的更新期间Tr之间，更新线Refresh_j由控制器50驱动于高电位状态，以更新存储电路200。结果，第3晶体管Q14开启，而第2晶体管Q13的导电端子与数据线Data_i连接并成为低电位状态。另一方面，在第2晶体管Q13的控制端子，则出现取样期间T_s内储存于取样电容C11的取样电压V_s。因为取样电压V_s相对于公共电压V_COM为V_H，所以第2晶体管Q13通过导电端子与控制端子间的电位差而开启，像素电极则通过第2及第3晶体管Q13及Q14而连接至数据线Data_i。结果，像素电压V_pix变得与位于数据线Data_i的电压-V_L相等。

更新期间Tr终了后，由电压供给部40供给至CS线CS_j的电压下降至第1电压V_CS1。结果，像素电压V_pix通过显示元件C1与储存电容C_s间的容量相加，仅降低ΔV＝(V_CS2-V_CS1)×C_s/(C_s+C1)，则相对于公共电压V_COM取-V_ML的最低电压。

如此一来，与第1例相同，在连续的自身更新操作终了的时间点，像素电极的电压V_pix相对于公共电极COM而再度反转并回到初期状态。

相对于第1例中CS线CS_j的电压在V_CS1及V_CS2等两个电平(level)之间改变，本例的操作乃是CS线CS_j的电压在V_CS1、V_CS2及V_CS3等三个电平(level)之间改变，此点与第1例的操作不同。本例的操作相较于第1例的操作而言，虽然电路构成变得复杂，但是CS线CS_j的电位改变频率少，因此就电路整体而言更可以确保稳定的操作。

[电压供给部的结构]

接着，描述有关用于参照图3及图4所记载的操作的电压供给部40的结构。

图5是绘示本发明一实施例的电压供给部40的构成的方块图。图5的电压供给部40具有：电源42、电源控制部44、电压阶跃存储部46。电源42产生由各个电压供给线CS_1～CS_n向各像素供给的预定电压。电源控制部44因应来自控制器50的控制信号而控制电源42。电压阶跃存储部46存储预先编序(programmed)的电压阶跃。

电源42为可以在两个以上的多阶段改变供给电压的可变电压源。电源控制部44从控制器50接收指示的控制信号，以将像素内藏存储电路200自身更新操作之间预定的电压供给至各像素，且根据电压阶跃存储部46所存储的预先编序的电压阶跃而改变电源42的供给电压。电压阶跃乃是在显示装置10制造时因应显示装置10的用途或使用的环境以及显示装置10所要求的性能等决定而得到。

在另一实施例中，亦可以不设置电压阶跃存储部46。在如参照图3所述一样电压供给线CS_j的电位于两个电平之间改变的情况下，电源控制部44亦可因应来自控制器50的控制信号而在两个电平之间改变电源42。此情况则不一定要使用电压阶跃存储部46。

另外，在另一实施例中，电压阶跃存储部46亦可不设在电压供给部40，而设在控制器50。在此种情况下，控制器50将与电压阶跃存储部46所存储的电压阶跃对应的控制信号供给至电源控制部44，而电源供给部44则响应此控制信号而改变电源42的供给电压。

如以上记载，本发明一实施例的有源矩阵型显示装置通过使公共电极COM与CS线CS_j分离，使用CS线CS_j作为电力供给线，对储存电容供给两个以上的多阶段改变的电压，而可以将公共电极COM的电位保持一定，且进行像素内藏存储电路的更新操作。结果，相较于为了像素内藏存储电路的更新操作而必须交替(alternation)公共电极COM的已知装置而言，可以减少需消耗的电力。

[显示装置的实施例]

图6是绘示本发明一实施例的具有有源矩阵型显示装置的电子装置。图6的电子装置300虽以笔记本型个人计算机(PC)表示，但是亦可以是例如电视机、移动电话、手表、个人数字助理(PDA)、桌上型PC、汽车导航装置、移动游戏机、或大型显示器等其它电子机器。

电子装置300具有显示装置1，而显示装置1具备可以显示图像等的显示面板10。显示装置1为参照图1至5而记载的显示装置，因为可以通过在静止图像显示时使用像素内藏存储电路而抑制电力消耗，所以特别适用于移动电话、PDA、移动声音播放装置(audio player)及移动游戏机等电力消耗受限的电池驱动的移动机器(或称“可携式机器”)、或像海报一样显示广告宣传的监视器等电子机器。

另外，显示装置1因为既可保持固定的公共电极COM的电位又可进行像素内藏存储电路的更新操作，所以特别适用于具有静电容量方式的触控面板的电子装置。静电容量方式乃是在显示面板的全体表面设置静电感测器，通过检知因任何物体靠近显示面板表面时产生的放电现象所造成的电荷变化，而确定物体的接触位置。此方式不仅有优异的耐久性及通过性等，且可以多点触控(multi touch)，所以可预见日渐增长的需求。但是，在已知的具有像素内藏存储电路的显示装置中，为了在设有公共电极COM的面的正上方配置触控面板，则会有静电感测器因为受到公共电极COM交替(alternation)的影响而导致触控面板产生误作动的可能性。相对于此，在采用本发明一实施例的显示装置1的情况下，因为公共电极COM的电位经常保持固定，所以不会引起这样的问题。

虽然本发明是以若干最佳实施例做说明，但本领域技术人员能在不脱离本发明精神与范畴下做各种不同形式的改变。以上所举实施仅用以说明本发明而已，非用以限制本发明的范围。举凡不违本发明精神所从事的种种修改或变化，俱属本发明的权利要求范围。

Claims

1.一种有源矩阵型显示装置，具有多个像素，该多个像素配置成行与列的矩阵状，每一个像素包括：

一显示元件，包括第1端子及第2端子，该第2端子连接一固定电位；

一控制开关，用以控制提供一图像数据至该显示元件的第1端子；

一储存电容，包括第1端子及第2端子，该第1端子连接该显示元件的第1端子，用以储存经该控制开关供给至该显示元件的该图像数据；

一存储电路，存储该显示元件的第1端子的电压状态；

该显示装置包括：

一电压供给装置，于该存储电路的更新操作的同时，将在两个以上的多个阶段改变的电压供给至该储存电容的第2端子；

其中该电压供给装置于该更新操作开始与结束时，将供给至该储存电容第2端子的该电压的值改变；

提供给该储存电容第2端子的该电压于两个数值之间改变的情况下，该电压供给装置在该存储电路取样该显示元件第1端子的电压状态的取样期间结束时改变该电压的数值。

2.根据权利要求1所述的有源矩阵型显示装置，其中该电压供给装置于该更新操作开始时，第1电压值与第2电压值交替之间改变供给至该储存电容第2端子的该电压的值，而于该更新操作结束时，在该第2电压值与第3电压值交替之间改变供给至该储存电容第2端子的该电压的值，其中该第2电压值大于该第1电压值，但小于该第3电压值。

3.根据权利要求1至2中任一项所述的有源矩阵型显示装置，其中该电压供给装置包括：

一电压源，产生供给至该储存电容的第2端子的该电压；以及

一电源控制部，用以控制于两个以上的多个阶段改变该电压数值的该电压源。

4.根据权利要求3所述的有源矩阵型显示装置，其中该电压供给装置还包括：

一电压阶跃存储部，用以存储供给至该储存电容第2端子的该电压在两个以上的多个阶段改变的电压阶跃；

该电源控制部根据该电压阶跃而控制该电压源。

5.根据权利要求1所述的有源矩阵型显示装置，其中该电压供给装置通过公共电极线而连接至该多个像素，并通过该公共电极而对该储存电容第2端子供给该电压。

6.根据权利要求1所述的有源矩阵型显示装置，其中该存储电路为动态随机存取存储器。

7.根据权利要求1所述的有源矩阵型显示装置，其中该有源矩阵型显示装置为液晶显示装置或有机发光二极管显示装置。

8.一种电子装置，包括根据权利要求1至7中任一项所述的有源矩阵型显示装置。