CN116978323A - 像素电路以及包括其的显示装置 - Google Patents

像素电路以及包括其的显示装置 Download PDF

Info

Publication number
CN116978323A
CN116978323A CN202310167089.XA CN202310167089A CN116978323A CN 116978323 A CN116978323 A CN 116978323A CN 202310167089 A CN202310167089 A CN 202310167089A CN 116978323 A CN116978323 A CN 116978323A
Authority
CN
China
Prior art keywords
node
signal
electrode connected
gate signal
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310167089.XA
Other languages
English (en)
Inventor
金善浩
高裕敏
朴注灿
李弼锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN116978323A publication Critical patent/CN116978323A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明公开了像素电路以及包括其的显示装置，像素电路包括：第一晶体管；第二晶体管，包括接收基于具有M(M是2以上的正整数)水平时间的持续时间(duration)的时钟信号生成的写入栅极信号的控制电极、接收数据电压的第一电极以及连接到所述第一晶体管的第二电极；第三晶体管，包括接收基于在所述写入栅极信号之后施加的第一之后写入栅极信号生成的补偿栅极信号的控制电极、连接到所述第一晶体管的第一及第二电极；以及第四晶体管，包括接收基于在所述写入栅极信号之前施加的之前写入栅极信号生成的初始化栅极信号的控制电极、接收第一初始化电压的第一电极以及连接到所述第一晶体管的第二电极。

Description

像素电路以及包括其的显示装置
技术领域
本发明涉及一种像素电路以及包括其的显示装置。更详细而言，涉及一种从一个栅极信号生成多个栅极信号的显示装置。
背景技术
通常，显示装置包括显示面板、栅极驱动器、数据驱动器以及时序控制器。显示面板包括多个栅极线、多个数据线以及电连接到多个栅极线及多个数据线的多个像素。栅极驱动器向栅极线提供栅极信号，数据驱动器向数据线提供数据电压，时序控制器控制栅极驱动器以及数据驱动器。
像素的每一个可以被施加各种种类的栅极信号。为此，可以单独配置用于生成各个栅极信号的驱动器。此时，随着用于生成各个栅极信号的驱动器的数量增加，用于驱动显示装置的电耗增加，死区(dead space)可能增加相当于驱动器所占据的空间。
发明内容
本发明的一目的在于，提供一种被施加从一个栅极信号生成的多个栅极信号的像素电路。
本发明的另一目的在于，提供一种增加驱动晶体管的阈值电压补偿时间的显示装置。
然而，本发明所要解决的课题不限于以上提及的课题，在不脱离本发明的构思和领域的范围内可以进行各种扩展。
为了达到本发明的目的，可以是，根据本发明的实施例的像素电路包括：第一晶体管，包括连接到第一节点的控制电极、连接到第二节点的第一电极以及连接到第三节点的第二电极；第二晶体管，包括接收基于具有M(M是2以上的正整数)水平时间的持续时间(duration)的时钟信号生成的写入栅极信号的控制电极、接收数据电压的第一电极以及连接到所述第二节点的第二电极；第三晶体管，包括接收基于在所述写入栅极信号之后施加的第一之后写入栅极信号生成的补偿栅极信号的控制电极、连接到所述第三节点的第一电极以及连接到所述第一节点的第二电极；第一电容器，包括接收第一电源电压的第一电极以及连接到所述第一节点的第二电极；第四晶体管，包括接收基于在所述写入栅极信号之前施加的之前写入栅极信号生成的初始化栅极信号的控制电极、接收第一初始化电压的第一电极以及连接到所述第一节点的第二电极；第五晶体管，包括接收发射信号的控制电极、接收所述第一电源电压的第一电极以及连接到所述第二节点的第二电极；第六晶体管，包括接收所述发射信号的控制电极、连接到所述第三节点的第一电极以及连接到第四节点的第二电极；以及发光元件，包括连接到所述第四节点的第一电极以及接收第二电源电压的第二电极。
在一实施例中，可以是，所述第二晶体管是p型晶体管，所述第三晶体管以及所述第四晶体管是n型晶体管。
在一实施例中，可以是，所述初始化栅极信号通过对所述之前写入栅极信号进行反向(inverting)来生成，所述补偿栅极信号通过对所述第一之后写入栅极信号进行反向来生成。
在一实施例中，可以是，所述像素电路还包括：第二电容器，包括接收所述写入栅极信号的第一电极以及连接到所述第一节点的第二电极；以及第七晶体管，包括接收在所述第一之后写入栅极信号之后施加的第二之后写入栅极信号的控制电极、接收第二初始化电压的第一电极以及连接到所述第四节点的第二电极。
在一实施例中，可以是，所述第七晶体管是p型晶体管。
在一实施例中，可以是，所述发射信号在从高电压电平下降至低电压电平时以阶梯式下降。
为了达到本发明的另一目的，可以是，根据本发明的实施例的显示装置包括：显示面板，包括像素电路；栅极驱动器，基于具有M(M是2以上的正整数)水平时间的持续时间(duration)的时钟信号生成写入栅极信号，并基于在所述写入栅极信号之前施加的之前写入栅极信号生成初始化栅极信号，并且基于在所述写入栅极信号之后施加的第一之后写入栅极信号生成补偿栅极信号；数据驱动器，向所述像素电路施加数据电压；发射驱动器，向所述像素电路施加发射信号；以及时序控制器，控制所述栅极驱动器、所述数据驱动器以及所述发射驱动器，所述像素电路包括：第一晶体管，包括连接到第一节点的控制电极、连接到第二节点的第一电极以及连接到第三节点的第二电极；第二晶体管，包括接收所述写入栅极信号的控制电极、接收所述数据电压的第一电极以及连接到所述第二节点的第二电极；第三晶体管，包括接收所述补偿栅极信号的控制电极、连接到所述第三节点的第一电极以及连接到所述第一节点的第二电极；第一电容器，包括接收第一电源电压的第一电极以及连接到所述第一节点的第二电极；第四晶体管，包括接收所述初始化栅极信号的控制电极、接收第一初始化电压的第一电极以及连接到所述第一节点的第二电极；第五晶体管，包括接收所述发射信号的控制电极、接收所述第一电源电压的第一电极以及连接到所述第二节点的第二电极；第六晶体管，包括接收所述发射信号的控制电极、连接到所述第三节点的第一电极以及连接到第四节点的第二电极；以及发光元件，包括连接到所述第四节点的第一电极以及接收第二电源电压的第二电极。
在一实施例中，可以是，所述第二晶体管是p型晶体管，所述第三晶体管以及所述第四晶体管是n型晶体管。
在一实施例中，可以是，所述初始化栅极信号通过对所述之前写入栅极信号进行反向(inverting)来生成，所述补偿栅极信号通过对所述第一之后写入栅极信号进行反向来生成。
在一实施例中，可以是，所述像素电路还包括：第二电容器，包括接收所述写入栅极信号的第一电极以及连接到所述第一节点的第二电极；以及第七晶体管，包括接收在所述第一之后写入栅极信号之后施加的第二之后写入栅极信号的控制电极、接收第二初始化电压的第一电极以及连接到所述第四节点的第二电极。
在一实施例中，可以是，所述第七晶体管是p型晶体管。
在一实施例中，可以是，所述发射信号在从高电压电平下降至低电压电平时以阶梯式下降。
在一实施例中，可以是，所述栅极驱动器包括第一级以及第二级，所述第一级基于具有2水平时间的持续时间的第一时钟信号以及第二时钟信号生成所述写入栅极信号，所述第二级基于具有2水平时间的持续时间的第三时钟信号以及第四时钟信号生成所述写入栅极信号。
在一实施例中，可以是，所述第一时钟信号和所述第三时钟信号的相位差是1水平时间，所述第二时钟信号和所述第四时钟信号的相位差是1水平时间。
在一实施例中，可以是，所述第一级响应于第一扫描起始信号而生成所述写入栅极信号，所述第二级响应于第二扫描起始信号而生成所述写入栅极信号，所述第一扫描起始信号和所述第二扫描起始信号的相位差是1水平时间。
在一实施例中，可以是，所述第一级包括：第八晶体管，包括接收所述第一时钟信号的控制电极、接收第一输入信号的第一电极以及连接到第五节点的第二电极；第三电容器，包括连接到所述第五节点的第一电极以及连接到所述第一级的第一输出端的第二电极；第九晶体管，包括连接到第六节点的控制电极、接收高电压的第一电极以及连接到第十晶体管的第一电极的第二电极；所述第十晶体管，包括接收所述第二时钟信号的控制电极、连接到所述第九晶体管的所述第二电极的所述第一电极以及连接到所述第五节点的第二电极；第四电容器，包括接收所述高电压的第一电极以及连接到所述第六节点的第二电极；第十一晶体管，包括连接到所述第五节点的控制电极、接收所述第一时钟信号的第一电极以及连接到所述第六节点的第二电极；第十二晶体管，包括接收所述第一时钟信号的控制电极、接收低电压的第一电极以及连接到所述第六节点的第二电极；第十三晶体管，包括连接到所述第六节点的控制电极、接收所述高电压的第一电极以及连接到所述第一输出端的第二电极；以及第十四晶体管，包括连接到所述第五节点的控制电极、接收所述第二时钟信号的第一电极以及连接到所述第一输出端的第二电极。
在一实施例中，可以是，所述第二级包括：第十五晶体管，包括接收所述第三时钟信号的控制电极、接收第二输入信号的第一电极以及连接到第七节点的第二电极；第五电容器，包括连接到所述第七节点的第一电极以及连接到所述第二级的第二输出端的第二电极；第十六晶体管，包括连接到第八节点的控制电极、接收所述高电压的第一电极以及连接到第十七晶体管的第一电极的第二电极；所述第十七晶体管，包括接收所述第四时钟信号的控制电极、连接到所述第十六晶体管的所述第二电极的所述第一电极以及连接到所述第七节点的第二电极；第六电容器，包括接收所述高电压的第一电极以及连接到所述第八节点的第二电极；第十八晶体管，包括连接到所述第七节点的控制电极、接收所述第三时钟信号的第一电极以及连接到所述第八节点的第二电极；第十九晶体管，包括接收所述第三时钟信号的控制电极、接收所述低电压的第一电极以及连接到所述第八节点的第二电极；第二十晶体管，包括连接到所述第八节点的控制电极、接收所述高电压的第一电极以及连接到所述第二输出端的第二电极；以及第二十一晶体管，包括连接到所述第七节点的控制电极、接收所述第四时钟信号的第一电极以及连接到所述第二输出端的第二电极。
在一实施例中，可以是，所述栅极驱动器包括第一级、第二级以及第三级，所述第一级响应于具有3水平时间的持续时间的第一时钟信号以及第二时钟信号而生成所述写入栅极信号，所述第二级响应于具有3水平时间的持续时间的第三时钟信号以及第四时钟信号而生成所述写入栅极信号，所述第三级响应于具有3水平时间的持续时间的第五时钟信号以及第六时钟信号而生成所述写入栅极信号。
在一实施例中，可以是，所述第一时钟信号和所述第三时钟信号的相位差是1水平时间，所述第三时钟信号和所述第五时钟信号的相位差是1水平时间，所述第二时钟信号和所述第四时钟信号的相位差是1水平时间，所述第四时钟信号和所述第六时钟信号的相位差是1水平时间。
在一实施例中，可以是，所述第一级响应于第一扫描起始信号而生成所述写入栅极信号，所述第二级响应于第二扫描起始信号而生成所述写入栅极信号，所述第三级响应于第三扫描起始信号而生成所述写入栅极信号，所述第一扫描起始信号和所述第二扫描起始信号的相位差是1水平时间，所述第二扫描起始信号和所述第三扫描起始信号的相位差是1水平时间。
根据本发明的实施例的显示装置通过基于在写入栅极信号之前施加的之前写入栅极信号生成初始化栅极信号并基于在写入栅极信号之后施加的第一之后写入栅极信号生成补偿栅极信号，可以从一个栅极信号生成多个栅极信号。由此，可以不单独配置用于生成各个栅极信号的驱动器。
根据本发明的实施例的显示装置通过不单独配置用于生成各个栅极信号的驱动器，可以减少电耗且减少死区。
根据本发明的实施例的显示装置通过基于具有M(M是2以上的正整数)水平时间的持续时间(duration)的时钟信号生成写入栅极信号，可以增加驱动晶体管的阈值电压补偿时间。
然而，本发明的效果不限于以上提及的效果，在不脱离本发明的构思和领域的范围内可以进行各种扩展。
附图说明
图1是示出根据本发明的实施例的显示装置的框图。
图2是示出图1的显示装置的像素电路的一例的电路图。
图3是示出图1的显示装置的栅极信号以及发射信号的一例的时序图。
图4是示出图1的显示装置的级的一例的框图。
图5是示出图1的显示装置的第一级的一例的电路图。
图6是示出图1的显示装置的第二级的一例的电路图。
图7是示出图1的显示装置的级的输入输出信号的一例的时序图。
图8以及图9是示出图1的显示装置向像素电路施加栅极信号的一例的时序图。
图10是示出图1的显示装置的栅极信号以及发射信号的一例的时序图。
图11是示出图1的显示装置的级的一例的框图。
图12是示出图1的显示装置的级的输入输出信号的一例的时序图。
图13是示出根据本发明的实施例的电子设备的框图。
图14是示出图13的电子设备实现为智能电话的一例的图。
(附图标记说明)
2000：电子设备 2010：处理器
2020：内存装置 2030：储存装置
2040：输入输出装置 2050：电源
2060、1000：显示装置
100：显示面板 200：时序控制器
300：栅极驱动器 400：数据驱动器
500：发射驱动器
具体实施方式
以下，将参照所附附图更详细地说明本发明。
图1是示出根据本发明的实施例的显示装置1000的框图。
参照图1，显示装置1000可以包括显示面板100、时序控制器200、栅极驱动器300、数据驱动器400以及发射驱动器500。在一实施例中，时序控制器200以及数据驱动器400可以集成到一个芯片。
显示面板100可以包括显示图像的显示部AA以及与显示部AA相邻配置的周边部PA。在一实施例中，栅极驱动器300以及发射驱动器500可以装配到周边部PA。
显示面板100可以包括多个栅极线GL、多个数据线DL、多个发射线EL以及电连接到栅极线GL、数据线DL及发射线EL的多个像素电路P。可以是，栅极线GL以及发射线EL在第一方向D1上延伸，数据线DL在与第一方向D1交叉的第二方向D2上延伸。
时序控制器200可以从主处理器(例如，图形处理单元(graphic processingunit；GPU)等)接收输入图像数据IMG以及输入控制信号CONT。例如，输入图像数据IMG可以包括红色图像数据、绿色图像数据以及蓝色图像数据。在一实施例中，输入图像数据IMG可以还包括白色图像数据。作为另一例，输入图像数据IMG可以包括品红色(magenta)图像数据、黄色(yellow)图像数据以及青色(cyan)图像数据。输入控制信号CONT可以包括主时钟信号、数据使能信号。输入控制信号CONT可以还包括垂直同步信号以及水平同步信号。
时序控制器200可以基于输入图像数据IMG以及输入控制信号CONT生成第一控制信号CONT1、第二控制信号CONT2、第三控制信号CONT3以及数据信号DATA。
时序控制器200可以基于输入控制信号CONT生成用于控制栅极驱动器300的工作的第一控制信号CONT1并将其输出至栅极驱动器300。第一控制信号CONT1可以包括垂直起始信号以及栅极时钟信号。
时序控制器200可以基于输入控制信号CONT生成用于控制数据驱动器400的工作的第二控制信号CONT2并将其输出至数据驱动器400。第二控制信号CONT2可以包括水平起始信号以及负载信号。
时序控制器200可以基于输入控制信号CONT生成用于控制发射驱动器500的工作的第三控制信号CONT3并将其输出至发射驱动器500。第三控制信号CONT3可以包括垂直起始信号以及发射时钟信号。
时序控制器200可以接收输入图像数据IMG以及输入控制信号CONT来生成数据信号DATA。时序控制器200可以将数据信号DATA输出至数据驱动器400。
栅极驱动器300可以响应于从时序控制器200接收的第一控制信号CONT1而生成用于驱动栅极线GL的栅极信号。栅极驱动器300可以将栅极信号输出至栅极线GL。例如，栅极驱动器300可以将栅极信号依次输出到栅极线GL。
数据驱动器400可以从时序控制器200接收第二控制信号CONT2以及数据信号DATA。数据驱动器400可以生成将数据信号DATA转换为模拟形式的电压的数据电压。数据驱动器400可以将数据电压输出至数据线DL。
发射驱动器500可以响应于从时序控制器200接收的第三控制信号CONT3而生成用于驱动发射线EL的发射信号。发射驱动器500可以将发射信号输出至发射线EL。例如，发射驱动器500可以将发射信号依次输出到发射线EL。
图2是示出图1的显示装置1000的像素电路P的一例的电路图，图3是示出图1的显示装置1000的栅极信号以及发射信号EM[N]的一例的时序图。
参照图1至图3，可以是，像素电路P包括：第一晶体管T1(即，驱动晶体管)，包括连接到第一节点N1的控制电极、连接到第二节点N2的第一电极以及连接到第三节点N3的第二电极；第二晶体管T2，包括接收基于具有M(M是2以上的正整数)水平时间的持续时间(duration)的时钟信号生成的写入栅极信号GW[N]的控制电极、接收数据电压VDATA的第一电极以及连接到第二节点N2的第二电极；第三晶体管T3，包括接收基于在写入栅极信号GW[N]之后施加的第一之后写入栅极信号GW[N+1]生成的补偿栅极信号GC[N]的控制电极、连接到第三节点N3的第一电极以及连接到第一节点N1的第二电极；第一电容器C1，包括接收第一电源电压ELVDD(例如，高电源电压)的第一电极以及连接到第一节点N1的第二电极；第四晶体管T4，包括接收基于在写入栅极信号GW[N]之前施加的之前写入栅极信号GW[N-2]生成的初始化栅极信号GI[N]的控制电极、接收第一初始化电压VINT的第一电极以及连接到第一节点N1的第二电极；第五晶体管T5，包括接收发射信号EM[N]的控制电极、接收第一电源电压ELVDD的第一电极以及连接到第二节点N2的第二电极；第六晶体管T6，包括接收发射信号EM[N]的控制电极、连接到第三节点N3的第一电极以及连接到第四节点N4的第二电极；以及发光元件EE，包括连接到第四节点N4的第一电极以及接收第二电源电压ELVSS(例如，低电源电压)的第二电极。可以是，像素电路P还包括：第二电容器C2，包括接收写入栅极信号GW[N]的第一电极以及连接到第一节点N1的第二电极；以及第七晶体管T7，包括接收在第一之后写入栅极信号GW[N+1]之后施加的第二之后写入栅极信号GW[N+3](即，偏置栅极信号GB[N])的控制电极、接收第二初始化电压AVINT的第一电极以及连接到第四节点N4的第二电极。在此，N是3以上的正整数。
用于驱动一个像素行的栅极信号可以在一帧期间按照每个1水平时间1H依次施加到显示装置1000的显示面板100。例如，栅极驱动器300可以按照每个1水平时间1H将栅极信号(即，写入栅极信号GW[N]、补偿栅极信号GC[N]、初始化栅极信号GI[N]以及偏置栅极信号GB[N])依次输出到栅极线GL。
第一之后写入栅极信号GW[N+1]可以是施加到在被施加当前写入栅极信号(即，GW[N])的像素行(即，包括在像素行中的像素电路P)之后的被施加栅极信号的像素行的写入栅极信号。例如，当栅极驱动器300从上至下以单方向施加栅极信号并向第三个像素行施加写入栅极信号GW[N]时(即，N是3的情况)，第一之后写入栅极信号GW[N+1]可以是施加到第四个像素行的写入栅极信号。在此，如图3所示，虽然将第一之后写入栅极信号示出为GW[N+1]，但不限于此。例如，第一之后写入栅极信号可以是GW[N+2]、GW[N+3]、GW[N+4]、…等。
之前写入栅极信号GW[N-2]可以是施加到在被施加当前写入栅极信号(即，GW[N])的像素行之前的被施加栅极信号的像素行的写入栅极信号。例如，当栅极驱动器300从上至下以单方向施加栅极信号并向第三个像素行施加写入栅极信号GW[N]时(即，N是3的情况)，之前写入栅极信号GW[N-2]可以是施加到第一个像素行的写入栅极信号。在此，如图3所示，虽然将之前写入栅极信号示出为GW[N-2]，但不限于此。例如，第一之后写入栅极信号可以是GW[N-1]、GW[N-3]、GW[N-4]、…等。
第二之后写入栅极信号GW[N+3]可以是施加到在被施加第一之后写入栅极信号GW[N+1]的像素行之后的被施加栅极信号的像素行的写入栅极信号。例如，当栅极驱动器300从上至下单方向施加栅极信号并向第四个像素行施加第一之后写入栅极信号GW[N+1]时(即，N是3的情况)，第二之后写入栅极信号GW[N+3]可以是施加到第六个像素行的写入栅极信号。在此，如图3所示，虽然将第二之后写入栅极信号示出为GW[N+3]，但不限于此。例如，第一之后写入栅极信号可以是GW[N+2]、GW[N+4]、GW[N+5]、…等。
在一实施例中，可以是，第二晶体管T2是p型晶体管，第三晶体管T3以及第四晶体管T4是n型晶体管。在一实施例中，第七晶体管T7可以是p型晶体管。在一实施例中，可以是，初始化栅极信号GI[N]通过对之前写入栅极信号GW[N-2]进行反向(inverting)来生成，补偿栅极信号GC[N]通过对第一之后写入栅极信号GW[N+1]进行反向来生成。
例如，可以通过对低电压电平的之前写入栅极信号GW[N-2]进行反向来生成高电压电平的初始化栅极信号GI[N]。例如，可以通过对低电压电平的第一之后写入栅极信号GW[N+1]进行反向来生成高电压电平的补偿栅极信号GC[N]。
发射信号EM[N]可以在从高电压电平下降至低电压电平时以阶梯式下降。例如，如图3所示，发射信号EM[N]可以在2水平时间期间从高电压电平以阶梯式下降至低电压电平。
图4是示出图1的显示装置1000的级的一例的框图，图5是示出图1的显示装置1000的第一级STAGE1的一例的电路图，图6是示出图1的显示装置1000的第二级STAGE2的一例的电路图，图7是示出图1的显示装置1000的级的输入输出信号的一例的时序图，图8以及图9是示出图1的显示装置1000向像素电路P施加栅极信号的一例的时序图。图4至图9示出了M是2的情况。
参照图1至图9，写入栅极信号GW[N]可以基于具有M水平时间的持续时间的时钟信号来生成。因此，写入栅极信号GW[N]可以是M水平时间期间的低电压电平。持续时间可以是时钟信号保持高电压电平(或者，低电压电平)的时间。
由此，补偿栅极信号GC[N]也可以是M水平时间期间的高电压电平。结果，通过使用保持2水平时间以上的高电压电平的补偿栅极信号GC[N]，可以增加驱动晶体管(即，图2的第一晶体管T1)的阈值电压补偿时间。在此，阈值电压补偿时间可以是通过导通图2的第三晶体管T3来使第一节点N1的电压补偿相当于第一晶体管T1的阈值电压的时间。以下，通过图4至图9具体说明M是2的情况。
可以是，栅极驱动器300包括第一级STAGE1以及第二级STAGE2，第一级STAGE1基于具有2水平时间的持续时间的第一时钟信号CLK1以及第二时钟信号CLK2生成写入栅极信号GW[N]，第二级STAGE2基于具有2水平时间的持续时间的第三时钟信号CLK3以及第四时钟信号CLK4生成写入栅极信号GW[N]。
第一级STAGE1可以响应于第一扫描起始信号FLM1而生成写入栅极信号GW[N]。例如，第一级STAGE1中的第一个第一级STAGE1[1]可以将第一扫描起始信号FLM1用作第一输入信号。第一级STGAE1中的第K个(K是2以上的正整数)第一级STAGE1[K]可以将从第一级STAGE1中的第K-1个第一级STAGE1[K-1]的第一输出端输出的信号用作第一输入信号。此时，从第K-1个第一级STAGE1[K-1]的第一输出端输出的信号可以成为第K个第一级STAGE1[K]的第一进位信号CARRY1。例如，第一级STAGE1中的第二个第一级STAGE1[2]可以将从第一个第一级STAGE1[1]的第一输出端OUT1[1]输出的信号用作第一输入信号。
第二级STAGE2可以响应于第二扫描起始信号FLM2而生成写入栅极信号GW[N]。例如，第二级STAGE2中的第一个第二级STAGE2[1]可以将第二扫描起始信号FLM2用作第二输入信号。第二级STGAE2中的第K个第二级STAGE2[K]可以将从第二级STAGE2中的第K-1个第二级STAGE2[K-1]的第二输出端输出的信号用作第二输入信号。此时，从第K-1个第二级STAGE2[K-1]的第二输出端输出的信号可以成为第K个第二级STAGE2[K]的第二进位信号CARRY2。例如，第二级STAGE2中的第二个第二级STAGE2[2]可以将从第一个第二级STAGE2[1]的第二输出端OUT2[1]输出的信号用作第二输入信号。
例如，如图5所示，可以是，第一级STAGE1中的第奇数个第一级(例如，STAGE1[1]、STAGE1[3]、…)包括：第八晶体管T8，包括接收第一时钟信号CLK1的控制电极、接收第一输入信号的第一电极以及连接到第五节点N5的第二电极；第三电容器C3，包括连接到第五节点N5的第一电极以及连接到第一级STAGE1的第一输出端OUT1的第二电极；第九晶体管T9，包括连接到第六节点N6的控制电极、接收高电压VGH的第一电极以及连接到第十晶体管T10的第一电极的第二电极；第十晶体管T10，包括接收第二时钟信号CLK2的控制电极、连接到第九晶体管T9的第二电极的第一电极以及连接到第五节点N5的第二电极；第四电容器C4，包括接收高电压VGH的第一电极以及连接到第六节点N6的第二电极；第十一晶体管T11，包括连接到第五节点N5的控制电极、接收第一时钟信号CLK1的第一电极以及连接到第六节点N6的第二电极；第十二晶体管T12，包括接收第一时钟信号CLK1的控制电极、接收低电压VGL的第一电极以及连接到第六节点N6的第二电极；第十三晶体管T13，包括连接到第六节点N6的控制电极、接收高电压VGH的第一电极以及连接到第一输出端OUT1的第二电极；以及第十四晶体管T14，包括连接到第五节点N5的控制电极、接收第二时钟信号CLK2的第一电极以及连接到第一输出端OUT1的第二电极。可以是，与第奇数个第一级(例如，STAGE1[1]、STAGE1[3]、…)相比较，第一级STAGE1中的第偶数个第一级(例如，STAGE1[2]、…)被施加第二时钟信号CLK2而不是第一时钟信号CLK1(即，在图5中CLK1变更为CLK2)，并且被施加第一时钟信号CLK1而不是第二时钟信号CLK2(即，在图5中CLK2变更为CLK1)。在此，第一输入信号可以是第一扫描起始信号FLM1或者第一进位信号CARRY1。
例如，如图6所示，可以是，第二级STAGE2中的第奇数个第二级STAGE2包括：第十五晶体管T15，包括接收第三时钟信号CLK3的控制电极、接收第二输入信号的第一电极以及连接到第七节点N7的第二电极；第五电容器C5，包括连接到第七节点N7的第一电极以及连接到第二级STAGE2的第二输出端OUT2的第二电极；第十六晶体管T16，包括连接到第八节点N8的控制电极、接收高电压VGH的第一电极以及连接到第十七晶体管T17的第一电极的第二电极；第十七晶体管T17，包括接收第四时钟信号CLK4的控制电极、连接到第十六晶体管T16的第二电极的第一电极以及连接到第七节点N7的第二电极；第六电容器C6，包括接收高电压VGH的第一电极以及连接到第八节点N8的第二电极；第十八晶体管T18，包括连接到第七节点N7的控制电极、接收第三时钟信号CLK3的第一电极以及连接到第八节点N8的第二电极；第十九晶体管T19，包括接收第三时钟信号CLK3的控制电极、接收低电压VGL的第一电极以及连接到第八节点N8的第二电极；第二十晶体管T20，包括连接到第八节点N8的控制电极、接收高电压VGH的第一电极以及连接到第二输出端OUT2的第二电极；以及第二十一晶体管T21，包括连接到第七节点N7的控制电极、接收第四时钟信号CLK4的第一电极以及连接到第二输出端OUT2的第二电极。可以是，与第奇数个第二级STAGE2相比较，第二级STAGE2中的第偶数个第二级STAGE2被施加第四时钟信号CLK4而不是第三时钟信号CLK3，在第奇数个第二级STAGE2中被施加第三时钟信号CLK3而不是第四时钟信号CLK4。在此，第二输入信号可以是第二扫描起始信号FLM2或者第二进位信号CARRY2。
第一级STAGE1和第二级STAGE2可以交替配置。第一扫描起始信号FLM1和第二扫描起始信号FLM2的相位差可以是1水平时间1H。可以是，第一时钟信号CLK1和第三时钟信号CLK3的相位差是1水平时间1H，第二时钟信号CLK2和第四时钟信号CLK4的相位差是1水平时间1H。可以是，第一时钟信号CLK1的相位与第二时钟信号CLK2的相位相反，第三时钟信号CLK3的相位与第四时钟信号CLK4的相位相反。由此，用于驱动一个像素行的写入栅极信号可以在一帧期间按照每个1水平时间1H依次施加到显示装置1000的显示面板100。例如，可以是，第一个第一级STGAE1[1]的第一输出端OUT1[1]的信号从高电压电平下降至低电压电平并经过1水平时间1H之后，第一个第二级STAGE2[1]的第二输出端OUT2[1]的信号从高电压电平下降至低电压电平。
例如，如图3以及图8所示，假设第K个第一级STAGE1[K]向第L个(L是3以上的正整数)像素行的像素电路P施加写入栅极信号GW[L]。施加到第L-1个像素行的像素电路P的补偿栅极信号GC[L-1]可以通过对施加到第L个像素行的像素电路P的写入栅极信号GW[L]进行反向来生成。施加到第L+2个像素行的像素电路P的初始化栅极信号GI[L+2]可以通过对施加到第L个像素行的像素电路P的写入栅极信号GW[L]进行反向来生成。施加到第L-3个像素行的像素电路P的偏置栅极信号GB[L-3]可以是施加到第L个像素行的像素电路P的写入栅极信号GW[L]。
例如，如图3以及图9所示，假设第K个第一级STAGE1[K]向第L个像素行的像素电路P施加写入栅极信号GW[L]。施加到第L个像素行的像素电路P的补偿栅极信号GC[L]可以通过对在第K个第二级STAGE2[K]中生成的写入栅极信号GW[L+1](即，施加到第L+1个像素行的像素电路P的写入栅极信号GW[L+1])进行反向来生成。施加到第L个像素行的像素电路P的初始化栅极信号GI[L]可以通过对在第K-1个第一级STAGE1[K-1]中生成的写入栅极信号GW[L-2](即，施加到第L-2个像素行的像素电路P的写入栅极信号GW[L-2])进行反向来生成。施加到第L个像素行的像素电路P的偏置栅极信号GB[L]可以是在第K+1个第二级STAGE2[K+1]中生成的写入栅极信号GW[L+3](即，施加到第L+3个像素行的像素电路P的写入栅极信号GW[L+3])。
图10是示出图1的显示装置1000的栅极信号以及发射信号EM[N]的一例的时序图，图11是示出图1的显示装置1000的级的一例的框图，图12是示出图1的显示装置1000的级的输入输出信号的一例的时序图。图10至图12示出了M是3的情况。
除了M是3的情况之外，图10至图12与图2至图9实质上相同，因此，针对相同或者类似的构成要件使用相同的附图编号以及附图标记，并省略重复的说明。
参照图1以及图10，第一之后写入栅极信号GW[N+2]可以是施加到在被施加当前写入栅极信号(即，GW[N])的像素行(即，包括在像素行中的像素电路P)之后的被施加栅极信号的像素行的写入栅极信号。例如，当栅极驱动器300从上至下以单方向施加栅极信号并向第三个像素行施加写入栅极信号GW[N]时(即，N是3的情况)，第一之后写入栅极信号GW[N+2]可以是施加到第五个像素行的写入栅极信号。在此，如图10所示，虽然将第一之后写入栅极信号示出为GW[N+2]，但不限于此。例如，第一之后写入栅极信号可以是GW[N+1]、GW[N+3]、GW[N+4]、…等。
之前写入栅极信号GW[N-3]可以是施加到在被施加当前写入栅极信号(即，GW[N])的像素行之前的被施加栅极信号的像素行的写入栅极信号。例如，当栅极驱动器300从上至下以单方向施加栅极信号并向第四个像素行施加写入栅极信号GW[N]时(即，N是4的情况)，之前写入栅极信号GW[N-3]可以是施加到第一个像素行的写入栅极信号。在此，如图10所示，虽然将之前写入栅极信号示出为GW[N-3]，但不限于此。例如，第一之后写入栅极信号可以是GW[N-1]、GW[N-2]、GW[N-4]、…等。在此，N可以是4以上的正整数。
第二之后写入栅极信号GW[N+5]可以是施加到在被施加第一之后写入栅极信号GW[N+2]的像素行之后的被施加栅极信号的像素行的写入栅极信号。例如，当栅极驱动器300从上至下以单方向施加栅极信号并向第五个像素行施加第一之后写入栅极信号GW[N+2]时(即，N是3的情况)，第二之后写入栅极信号GW[N+5]可以是施加到第八个像素行的写入栅极信号。在此，如图10所示，虽然将第一之后写入栅极信号示出为GW[N+5]，但不限于此。例如，第一之后写入栅极信号可以是GW[N+3]、GW[N+4]、GW[N+6]、…等。
参照图1、图10至图12，可以是，栅极驱动器300包括第一级STAGE1、第二级STAGE2以及第三级STAGE3，第一级STAGE1响应于具有3水平时间的持续时间的第一时钟信号CLK1以及第二时钟信号CLK2而生成写入栅极信号GW[N]，第二级STAGE2响应于具有3水平时间的持续时间的第三时钟信号CLK3以及第四时钟信号CLK4而生成写入栅极信号GW[N]，第三级STAGE3响应于具有3水平时间的持续时间的第五时钟信号CLK5以及第六时钟信号CLK6而生成写入栅极信号GW[N]。
第一级STAGE1可以响应于第一扫描起始信号FLM1而生成写入栅极信号GW[N]。例如，第一级STAGE1中的第一个第一级STAGE1[1]可以将第一扫描起始信号FLM1用作第一输入信号。第一级STGAE1中的第K个(K是2以上的正整数)第一级STAGE1[K](参照图8以及图9)可以将从第一级STAGE1中的第K-1个第一级STAGE1[K-1](参照图8以及图9)的第一输出端输出的信号用作第一输入信号。此时，从第K-1个第一级STAGE1[K-1]的第一输出端输出的信号可以成为第K个第一级STAGE1[K]的第一进位信号CARRY1(参照图5)。例如，第一级STAGE1中的第二个第一级STAGE1[2]可以将从第一个第一级STAGE1[1]的第一输出端OUT1[1]输出的信号用作第一输入信号。
第二级STAGE2可以响应于第二扫描起始信号FLM2而生成写入栅极信号GW[N]。例如，第二级STAGE2中的第一个第二级STAGE2[1]可以将第二扫描起始信号FLM2用作第二输入信号。第二级STGAE2中的第K个第二级STAGE2[K](参照图8以及图9)可以将从第二级STAGE2中的第K-1个第二级STAGE2[K-1](参照图8以及图9)的第二输出端输出的信号用作第二输入信号。此时，从第K-1个第二级STAGE2[K-1]的第二输出端输出的信号可以成为第K个第二级STAGE2[K]的第二进位信号CARRY2(参照图6)。例如，第二级STAGE2中的第二个第二级STAGE2[2]可以将从第一个第二级STAGE2[1]的第二输出端OUT2[1]输出的信号用作第二输入信号。
第三级STAGE3可以响应于第三扫描起始信号FLM3而生成写入栅极信号GW[N]。例如，第三级STAGE3中的第一个第三级STAGE3[1]可以将第三扫描起始信号FLM3用作第三输入信号。第三级STGAE3中的第K个第三级可以将从第三级STAGE3中的第K-1个第三级的第三输出端输出的信号用作第三输入信号。此时，从第K-1个第三级的第三输出端输出的信号可以成为第K个第三级的第三进位信号。例如，第三级STAGE3中的第二个第三级STAGE3[2]可以将从第一个第三级STAGE3[1]的第三输出端OUT3[1]输出的信号用作第三输入信号。
第一级STAGE1、第二级STAGE2以及第三级STAGE3可以交替配置。可以是，第一扫描起始信号FLM1和第二扫描起始信号FLM2的相位差是1水平时间1H，第二扫描起始信号FLM2和第三扫描起始信号FLM3的相位差是1水平时间1H。可以是，第一时钟信号CLK1和第三时钟信号CLK3的相位差是1水平时间1H，第三时钟信号CLK3和第五时钟信号CLK5的相位差是1水平时间1H，第二时钟信号CLK2和第四时钟信号CLK4的相位差是1水平时间1H，第四时钟信号CLK4和第六时钟信号CLK6的相位差是1水平时间1H。可以是，第二时钟信号CLK2的相位与第一时钟信号CLK1的相位相反，第三时钟信号CLK3的相位与第四时钟信号CLK4的相位相反，第五时钟信号CLK5的相位与第六时钟信号CLK6的相位相反。由此，用于驱动一个像素行的写入栅极信号可以在一帧期间按照每个1水平时间1H依次施加到显示装置1000的显示面板100。例如，第一个第一级STGAE1[1]的第一输出端OUT1[1]的信号从高电压电平下降至低电压电平并经过1水平时间1H之后，第一个第二级STAGE2[1]的第二输出端OUT2[1]的信号可以从高电压电平下降至低电压电平。例如，第一个第二级STGAE2[1]的第二输出端OUT2[1]的信号从高电压电平下降至低电压电平并经过1水平时间1H之后，第一个第三级STAGE3[1]的第三输出端OUT3[1]的信号可以从高电压电平下降至低电压电平。
图2至图12例示了M是2或者3的情况，但不限于此。例如，M可以是4以上。由此，可以使用更多的时钟信号。
图13是示出根据本发明的实施例的电子设备2000的框图，图14是示出图13的电子设备2000实现为智能电话的一例的图。
参照图13以及图14，电子设备2000可以包括处理器2010、内存装置2020、储存装置2030、输入输出装置2040、电源2050以及显示装置2060。此时，显示装置2060可以是图1的显示装置1000。另外，电子设备2000可以还包括能够与显卡、声卡、内存卡、USB装置等进行通信或者与其它系统进行通信的各种端口(port)。在一实施例中，如图14所示，电子设备2000可以实现为智能电话。然而，其是示例性的，电子设备2000不限于此。例如，电子设备2000也可以实现为移动电话、视频电话、智能平板、智能手表、平板PC、车用导航仪、计算机监视器、笔记本、头戴式显示装置等。
处理器2010可以执行特定计算或者任务(task)。根据实施例，处理器2010可以是微型处理器(micro processor)、中央处理单元(central processing unit)、应用程序处理器(application processor)等。处理器2010可以通过地址总线(address bus)、控制总线(control bus)以及数据总线(data bus)等连接于其它构成要件。根据实施例，处理器2010可以还连接于外设组件互连(Peripheral Component Interconnect；PCI)总线之类扩展总线。
内存装置2020可以存储电子设备2000的工作所需的数据。例如，内存装置2020可以包括可擦可编程只读存储器(Erasable Programmable Read-Only Memory；EPROM)装置、电可擦可编程只读存储器(Electrically Erasable Programmable Read-Only Memory；EEPROM)装置、闪存装置(flash memory device)、相变随机存取存储器(Phase ChangeRandom Access Memory；PRAM)装置、电阻式随机存取存储器(Resistive Random AccessMemory；RRAM)装置、纳米浮栅存储器(Nano Floating Gate Memory；NFGM)装置、聚合物随机存取存储器(Polymer Random Access Memory；PoRAM)装置、磁性随机存取存储器(Magnetic Random Access Memory；MRAM)、铁电随机存取存储器(Ferroelectric RandomAccess Memory；FRAM)装置等之类非挥发性内存装置及/或动态随机存取存储器(DynamicRandom Access Memory；DRAM)装置、静态随机存取存储器(Static Random AccessMemory；SRAM)装置、移动DRAM装置等之类挥发性内存装置。
储存装置2030可以包括固态驱动器(Solid State Drive；SSD)、硬盘驱动器(HardDisk Drive；HDD)、只读光盘存储器(CD-ROM)等。
输入输出装置2040可以包括键盘、小型键盘、触摸板、触摸屏、鼠标等之类输入装置以及扬声器、打印机等之类输出装置。根据实施例，显示装置2060也可以包括在输入输出装置2040中。
电源2050可以供应电子设备2000的工作所需的电力。例如，电源2050可以是电源管理集成电路(power management integrated circuit；PMIC)。
显示装置2060可以显示与电子设备2000的视觉信息相对应的图像。此时，显示装置2060可以是有机发光显示装置或者量子点发光显示装置，但不限于此。显示装置2060可以通过所述总线或者其它通信链路连接于其它构成要件。此时，显示装置2060通过不单独配置用于生成各个栅极信号的驱动器，从而可以减少电耗并减少死区。另外，显示装置2060可以增加驱动晶体管的阈值电压补偿时间。
本发明可以适用于显示装置以及包括其的电子设备。例如，本发明可以适用于数字TV、3D TV、移动电话、智能电话、平板计算机、VR设备、PC、家用电子设备、笔记本计算机、PDA、PMP、数码相机、音乐播放器、便携式游戏机、导航仪等。
以上，参照实施例进行了说明，但本技术领域的熟练的技术人员可以理解的是，可以在不超出所附的权利要求书中记载的本发明的构思以及领域的范围内对本发明进行各种修改及变更。

Claims (20)

1.一种像素电路，其特征在于，包括：
第一晶体管，包括连接到第一节点的控制电极、连接到第二节点的第一电极以及连接到第三节点的第二电极；
第二晶体管，包括接收基于具有M水平时间的持续时间的时钟信号生成的写入栅极信号的控制电极、接收数据电压的第一电极以及连接到所述第二节点的第二电极，其中，M是2以上的正整数；
第三晶体管，包括接收基于在所述写入栅极信号之后施加的第一之后写入栅极信号生成的补偿栅极信号的控制电极、连接到所述第三节点的第一电极以及连接到所述第一节点的第二电极；
第一电容器，包括接收第一电源电压的第一电极以及连接到所述第一节点的第二电极；
第四晶体管，包括接收基于在所述写入栅极信号之前施加的之前写入栅极信号生成的初始化栅极信号的控制电极、接收第一初始化电压的第一电极以及连接到所述第一节点的第二电极；
第五晶体管，包括接收发射信号的控制电极、接收所述第一电源电压的第一电极以及连接到所述第二节点的第二电极；
第六晶体管，包括接收所述发射信号的控制电极、连接到所述第三节点的第一电极以及连接到第四节点的第二电极；以及
发光元件，包括连接到所述第四节点的第一电极以及接收第二电源电压的第二电极。
2.根据权利要求1所述的像素电路，其特征在于，
所述第二晶体管是p型晶体管，
所述第三晶体管以及所述第四晶体管是n型晶体管。
3.根据权利要求2所述的像素电路，其特征在于，
所述初始化栅极信号通过对所述之前写入栅极信号进行反向来生成，
所述补偿栅极信号通过对所述第一之后写入栅极信号进行反向来生成。
4.根据权利要求1所述的像素电路，其特征在于，
所述像素电路还包括：
第二电容器，包括接收所述写入栅极信号的第一电极以及连接到所述第一节点的第二电极；以及
第七晶体管，包括接收在所述第一之后写入栅极信号之后施加的第二之后写入栅极信号的控制电极、接收第二初始化电压的第一电极以及连接到所述第四节点的第二电极。
5.根据权利要求4所述的像素电路，其特征在于，
所述第七晶体管是p型晶体管。
6.根据权利要求1所述的像素电路，其特征在于，
所述发射信号在从高电压电平下降至低电压电平时以阶梯式下降。
7.一种显示装置，其特征在于，包括：
显示面板，包括像素电路；
栅极驱动器，基于具有M水平时间的持续时间的时钟信号生成写入栅极信号，其中，M是2以上的正整数，并基于在所述写入栅极信号之前施加的之前写入栅极信号生成初始化栅极信号，并且基于在所述写入栅极信号之后施加的第一之后写入栅极信号生成补偿栅极信号；
数据驱动器，向所述像素电路施加数据电压；
发射驱动器，向所述像素电路施加发射信号；以及
时序控制器，控制所述栅极驱动器、所述数据驱动器以及所述发射驱动器，
所述像素电路包括：
第一晶体管，包括连接到第一节点的控制电极、连接到第二节点的第一电极以及连接到第三节点的第二电极；
第二晶体管，包括接收所述写入栅极信号的控制电极、接收所述数据电压的第一电极以及连接到所述第二节点的第二电极；
第三晶体管，包括接收所述补偿栅极信号的控制电极、连接到所述第三节点的第一电极以及连接到所述第一节点的第二电极；
第一电容器，包括接收第一电源电压的第一电极以及连接到所述第一节点的第二电极；
第四晶体管，包括接收所述初始化栅极信号的控制电极、接收第一初始化电压的第一电极以及连接到所述第一节点的第二电极；
第五晶体管，包括接收所述发射信号的控制电极、接收所述第一电源电压的第一电极以及连接到所述第二节点的第二电极；
第六晶体管，包括接收所述发射信号的控制电极、连接到所述第三节点的第一电极以及连接到第四节点的第二电极；以及
发光元件，包括连接到所述第四节点的第一电极以及接收第二电源电压的第二电极。
8.根据权利要求7所述的显示装置，其特征在于，
所述第二晶体管是p型晶体管，
所述第三晶体管以及所述第四晶体管是n型晶体管。
9.根据权利要求8所述的显示装置，其特征在于，
所述初始化栅极信号通过对所述之前写入栅极信号进行反向来生成，
所述补偿栅极信号通过对所述第一之后写入栅极信号进行反向来生成。
10.根据权利要求7所述的显示装置，其特征在于，
所述像素电路还包括：
第二电容器，包括接收所述写入栅极信号的第一电极以及连接到所述第一节点的第二电极；以及
第七晶体管，包括接收在所述第一之后写入栅极信号之后施加的第二之后写入栅极信号的控制电极、接收第二初始化电压的第一电极以及连接到所述第四节点的第二电极。
11.根据权利要求10所述的显示装置，其特征在于，
所述第七晶体管是p型晶体管。
12.根据权利要求7所述的显示装置，其特征在于，
所述发射信号在从高电压电平下降至低电压电平时以阶梯式下降。
13.根据权利要求7所述的显示装置，其特征在于，
所述栅极驱动器包括第一级以及第二级，
所述第一级基于具有2水平时间的持续时间的第一时钟信号以及第二时钟信号生成所述写入栅极信号，
所述第二级基于具有2水平时间的持续时间的第三时钟信号以及第四时钟信号生成所述写入栅极信号。
14.根据权利要求13所述的显示装置，其特征在于，
所述第一时钟信号和所述第三时钟信号的相位差是1水平时间，
所述第二时钟信号和所述第四时钟信号的相位差是1水平时间。
15.根据权利要求14所述的显示装置，其特征在于，
所述第一级响应于第一扫描起始信号而生成所述写入栅极信号，
所述第二级响应于第二扫描起始信号而生成所述写入栅极信号，
所述第一扫描起始信号和所述第二扫描起始信号的相位差是1水平时间。
16.根据权利要求13所述的显示装置，其特征在于，
所述第一级包括：
第八晶体管，包括接收所述第一时钟信号的控制电极、接收第一输入信号的第一电极以及连接到第五节点的第二电极；
第三电容器，包括连接到所述第五节点的第一电极以及连接到所述第一级的第一输出端的第二电极；
第九晶体管，包括连接到第六节点的控制电极、接收高电压的第一电极以及连接到第十晶体管的第一电极的第二电极；
所述第十晶体管，包括接收所述第二时钟信号的控制电极、连接到所述第九晶体管的所述第二电极的所述第一电极以及连接到所述第五节点的第二电极；
第四电容器，包括接收所述高电压的第一电极以及连接到所述第六节点的第二电极；
第十一晶体管，包括连接到所述第五节点的控制电极、接收所述第一时钟信号的第一电极以及连接到所述第六节点的第二电极；
第十二晶体管，包括接收所述第一时钟信号的控制电极、接收低电压的第一电极以及连接到所述第六节点的第二电极；
第十三晶体管，包括连接到所述第六节点的控制电极、接收所述高电压的第一电极以及连接到所述第一输出端的第二电极；以及
第十四晶体管，包括连接到所述第五节点的控制电极、接收所述第二时钟信号的第一电极以及连接到所述第一输出端的第二电极。
17.根据权利要求16所述的显示装置，其特征在于，
所述第二级包括：
第十五晶体管，包括接收所述第三时钟信号的控制电极、接收第二输入信号的第一电极以及连接到第七节点的第二电极；
第五电容器，包括连接到所述第七节点的第一电极以及连接到所述第二级的第二输出端的第二电极；
第十六晶体管，包括连接到第八节点的控制电极、接收所述高电压的第一电极以及连接到第十七晶体管的第一电极的第二电极；
所述第十七晶体管，包括接收所述第四时钟信号的控制电极、连接到所述第十六晶体管的所述第二电极的所述第一电极以及连接到所述第七节点的第二电极；
第六电容器，包括接收所述高电压的第一电极以及连接到所述第八节点的第二电极；
第十八晶体管，包括连接到所述第七节点的控制电极、接收所述第三时钟信号的第一电极以及连接到所述第八节点的第二电极；
第十九晶体管，包括接收所述第三时钟信号的控制电极、接收所述低电压的第一电极以及连接到所述第八节点的第二电极；
第二十晶体管，包括连接到所述第八节点的控制电极、接收所述高电压的第一电极以及连接到所述第二输出端的第二电极；以及
第二十一晶体管，包括连接到所述第七节点的控制电极、接收所述第四时钟信号的第一电极以及连接到所述第二输出端的第二电极。
18.根据权利要求7所述的显示装置，其特征在于，
所述栅极驱动器包括第一级、第二级以及第三级，
所述第一级响应于具有3水平时间的持续时间的第一时钟信号以及第二时钟信号而生成所述写入栅极信号，
所述第二级响应于具有3水平时间的持续时间的第三时钟信号以及第四时钟信号而生成所述写入栅极信号，
所述第三级响应于具有3水平时间的持续时间的第五时钟信号以及第六时钟信号而生成所述写入栅极信号。
19.根据权利要求18所述的显示装置，其特征在于，
所述第一时钟信号和所述第三时钟信号的相位差是1水平时间，
所述第三时钟信号和所述第五时钟信号的相位差是1水平时间，
所述第二时钟信号和所述第四时钟信号的相位差是1水平时间，所述第四时钟信号和所述第六时钟信号的相位差是1水平时间。
20.根据权利要求19所述的显示装置，其特征在于，
所述第一级响应于第一扫描起始信号而生成所述写入栅极信号，
所述第二级响应于第二扫描起始信号而生成所述写入栅极信号，
所述第三级响应于第三扫描起始信号而生成所述写入栅极信号，
所述第一扫描起始信号和所述第二扫描起始信号的相位差是1水平时间，所述第二扫描起始信号和所述第三扫描起始信号的相位差是1水平时间。
CN202310167089.XA 2022-04-28 2023-02-27 像素电路以及包括其的显示装置 Pending CN116978323A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0053018 2022-04-28
KR1020220053018A KR20230153566A (ko) 2022-04-28 2022-04-28 픽셀 회로 및 이를 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
CN116978323A true CN116978323A (zh) 2023-10-31

Family

ID=88482043

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310167089.XA Pending CN116978323A (zh) 2022-04-28 2023-02-27 像素电路以及包括其的显示装置

Country Status (3)

Country Link
US (1) US20230351935A1 (zh)
KR (1) KR20230153566A (zh)
CN (1) CN116978323A (zh)

Also Published As

Publication number Publication date
US20230351935A1 (en) 2023-11-02
KR20230153566A (ko) 2023-11-07

Similar Documents

Publication Publication Date Title
CN111599315B (zh) 一种移位寄存器、栅极驱动电路及其驱动方法
US11222596B2 (en) Scan driver and display device
CN106981271B (zh) 扫描驱动器和具有扫描驱动器的有机发光显示设备
CN112771602A (zh) 显示装置
CN106601192B (zh) 栅极驱动器和具有栅极驱动器的显示装置
CN111179797B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及相关装置
CN107358902B (zh) 显示面板驱动器、显示装置及驱动显示面板的方法
US11380265B2 (en) Scan driver and display device including the same
US11244629B2 (en) Scan driver and display device
US11462170B2 (en) Scan driver and display device
KR20210107934A (ko) 유기발광 디스플레이 장치 및 이의 구동 방법 장치 및 이를 포함하는 디스플레이 시스템
KR20170122893A (ko) 스캔 드라이버 및 스캔 드라이버를 포함하는 표시 장치
CN114495834A (zh) 显示装置
KR20220014374A (ko) 데이터-스캔 통합 칩을 포함하는 표시 장치
US11551604B2 (en) Scan driver and display device
CN116978323A (zh) 像素电路以及包括其的显示装置
US20240062702A1 (en) Gate driver and display device having the same
CN220474319U (zh) 显示装置
CN219534037U (zh) 栅极驱动器
US11592859B2 (en) Gate clock generator and display device
KR20240003014A (ko) 표시 장치 및 이의 구동 방법
EP4310825A1 (en) Pixel circuit
US20240185799A1 (en) Gate driving circuit and display device
CN101996577B (zh) 图像显示系统
CN116564204A (zh) 像素电路以及包括其的显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication