TWI451542B - 嵌埋被動元件之封裝基板 - Google Patents

嵌埋被動元件之封裝基板 Download PDF

Info

Publication number
TWI451542B
TWI451542B TW100104397A TW100104397A TWI451542B TW I451542 B TWI451542 B TW I451542B TW 100104397 A TW100104397 A TW 100104397A TW 100104397 A TW100104397 A TW 100104397A TW I451542 B TWI451542 B TW I451542B
Authority
TW
Taiwan
Prior art keywords
layer
disposed
dielectric layer
passive component
pads
Prior art date
Application number
TW100104397A
Other languages
English (en)
Other versions
TW201234546A (en
Inventor
Shih Ping Hsu
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Priority to TW100104397A priority Critical patent/TWI451542B/zh
Publication of TW201234546A publication Critical patent/TW201234546A/zh
Application granted granted Critical
Publication of TWI451542B publication Critical patent/TWI451542B/zh

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

嵌埋被動元件之封裝基板
  本發明係有關一種封裝基板,尤指一種嵌埋被動元件之封裝基板。
  隨著半導體封裝技術的演進,半導體裝置(Semiconductor device)已開發出不同的封裝型態,而為降低封裝高度,遂提供一具有開口之封裝基板中,再將半導體元件嵌埋於該開口中,而此種封裝件能縮減整體半導體裝置之體積並提昇電性功能,遂成為一種封裝的趨勢。
  請參閱第1圖,其係為習知嵌埋被動元件之封裝基板之剖面示意圖,該封裝基板係包括:具有相對之第一表面10a及第二表面10b之核心板10,係具有貫穿之開口100、設於該第一及第二表面10a,10b上之內層線路102、貫穿該第一及第二表面10a,10b以電性連接該內層線路102之導電通孔101;設於該開口100中之被動元件11,其上、下兩側分別具有電極墊110a,110b;設於該第一表面10a上之第一增層結構12,係具有至少一第一介電層120、設於該第一介電層120上之第一線路層121、及設於該第一介電層120中且電性連接該第一線路層121與電極墊110a之複數第一導電盲孔122,且該第一線路層121具有複數焊墊15與植球墊123;以及設於該第二表面10b上之第二增層結構13,係具有至少一第二介電層130、設於該第二介電層130上之第二線路層131、及設於該第二介電層130中且電性連接該第二線路層131與電極墊110b之複數第二導電盲孔132,且該第二線路層131具有複數電性接觸墊133。
  再者,該封裝基板復包括:設於該第一及第二增層結構12,13上之防焊層17,係具有對應外露各該焊墊15、植球墊與電性接觸墊123,133之複數開孔170;設於該焊墊15上之焊球16;設於該植球墊123及電性接觸墊133上之表面處理層18;及設於該防焊層17上且圍繞各該焊球16之絕緣保護框19。
  於焊球16之回焊製程時,上述之習知封裝基板係藉由該絕緣保護框19,以防止各該第一植球墊123受污染。
  惟,習知封裝基板因該絕緣保護框19之設計,導致佈線空間減少,而降低電性功能,以致於無法滿足產品所需之功能。
  再者,電性接觸墊133連接之導電盲孔132,若因導電線路異常,勢必影響基板的電性連接,以致無法滿足產品所需之功能。
  因此,如何克服習知技術中之種種問題,實已成目前亟欲解決的課題。
  鑑於上述習知技術之缺失,本發明係提供一種嵌埋被動元件之封裝基板,係包括:核心板,係具有相對之第一表面及第二表面,且具有貫穿之開口、設於該第一及第二表面上之內層線路;被動元件,係置設於該核心板之開口中,且具有相對之兩側,該被動元件之兩側分別具有電極墊;第一增層結構,係設於該核心板之第一表面上,且具有至少一第一介電層、設於該第一介電層上之第一線路層、及設於該第一介電層中且電性連接該第一線路層與電極墊之複數第一導電盲孔;第一保護性介電層,係設於該第一增層結構上;第一表面線路層,係設於該第一保護性介電層上且電性連接該最外層之第一線路層,該第一表面線路層具有複數凸塊焊墊與植球墊;第二增層結構,係設於該核心板之第二表面上,且具有至少一第二介電層、設於該第二介電層上之第二線路層、及設於該第二介電層中且電性連接該第二線路層與電極墊之複數第二導電盲孔;第二保護性介電層,係設於該第二增層結構上;以及第二表面線路層,係設於該第二保護性介電層上,且具有複數電性接觸墊、及設於該第二保護性介電層中且電性連接該第二線路層與電性接觸墊之導電盲孔,又該電性接觸墊係連接複數個導電盲孔。
  依上述之封裝基板,復包括絕緣保護層,係設於該第一保護性介電層上,且具有對應外露各該植球墊之複數開孔、及對應外露各該凸塊焊墊之一開口區。
  本發明復提供一種嵌埋被動元件之封裝基板,係包括:核心板,係具有相對之第一表面及第二表面,且具有貫穿之開口、設於該第一及第二表面上之內層線路;被動元件,係置設於該核心板之開口中,且具有相對之兩側,該被動元件之兩側分別具有電極墊;第一增層結構,係設於該核心板之第一表面上,且具有至少一第一介電層、設於該第一介電層上之第一線路層、及設於該第一介電層中且電性連接該第一線路層與電極墊之複數第一導電盲孔,該最外層之第一線路層具有複數植球墊;第一保護性介電層,係設於該第一增層結構上,且具有複數開孔,以令各該植球墊對應外露出各該開孔;第一表面線路層,係設於該第一保護性介電層上且電性連接該最外層之第一線路層,該第一表面線路層具有複數凸塊焊墊;第二增層結構,係設於該核心板之第二表面上,且具有至少一第二介電層、設於該第二介電層上之第二線路層、及設於該第二介電層中且電性連接該第二線路層與電極墊之複數第二導電盲孔;第二保護性介電層,係設於該第二增層結構上;以及第二表面線路層,係設於該第二保護性介電層上,且具有複數電性接觸墊、及設於該第二保護性介電層中且電性連接該第二線路層與電性接觸墊之導電盲孔,又該電性接觸墊係連接複數個導電盲孔。
  依上述之封裝基板,復包括絕緣保護框,係設於該第一保護性介電層上,且圍繞各該凸塊焊墊。
  前述之兩種封裝基板中,該核心板復具有貫穿該第一及第二表面之導電通孔,以電性連接該內層線路。
  前述之兩種封裝基板中,該第一及第二介電層係填充於該開口之壁面與該被動元件之間,以固定該被動元件。
  前述之兩種封裝基板中,該最外層之第二線路層具有複數電性連接墊,且該電性連接墊係電性連接複數個導電盲孔。
  前述之兩種封裝基板復包括另一絕緣保護層,係設於該第二保護性介電層上,且具有對應外露各該電性接觸墊之複數開孔。
  前述之兩種封裝基板復包括表面處理層,係設於該凸塊焊墊、植球墊及/或電性接觸墊上。
  由上可知,本發明嵌埋被動元件之封裝基板,主要係於增層結構上形成保護性介電層,故可於該保護性介電層上進行佈線,使該表面線路層電性連接該增層結構最外層之線路層,以增加佈線空間。
  再者,該電性接觸墊係連接複數個導電盲孔,可避免單一導電盲孔線路異常,影響基板之電性連接。
  又,該保護性介電層亦可視為絕緣保護層,雖於此態樣中,需於其上形成絕緣保護框,但因無需再形成習知技術中之防焊層,且該保護性介電層上可進行佈線,故可增加佈線空間,以滿足產品所需之功能。
  以下藉由特定的具體實施例說明本發明之實施方式,熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
  請參閱第2A至2F圖,係為本發明嵌埋被動元件之封裝基板之製法之剖視示意圖。
  如第2A圖所示,提供一具有相對之第一表面20a及第二表面20b之核心板20,該核心板20具有貫穿之開口200、設於該第一及第二表面20a,20b上之內層線路202、貫穿該第一及第二表面20a,20b以電性連接該內層線路202之導電通孔201。
  如第2B圖所示,於該核心板20之開口200中置設被動元件21,該被動元件21具有上、下兩側,且該被動元件21之上、下兩側分別具有電極墊210a,210b。於本實施例中,該被動元件21之上側對應該核心板20之第一表面20a,該被動元件21之下側對應該核心板20之第二表面20b。
  如第2C及2D圖所示,於該核心板20之第一及第二表面20a,20b上分別形成第一增層結構22及第二增層結構23。
  詳細而言,首先,如第2C圖所示,於該核心板20之第一及第二表面20a,20b上分別形成第一介電層220及第二介電層230,且經壓合步驟,使該第一及第二介電層220,230復填充於該開口200之壁面與該被動元件21之間,以固定該被動元件21,又該第一及第二介電層220,230亦填滿該導電通孔201。
  接著,如第2D圖所示,於該第一介電層220上形成第一線路層221,且於該第一介電層220中形成電性連接該第一線路層221、內層線路202與上側電極墊210a之複數第一導電盲孔222;另一方面,同時於該第二介電層230上形成第二線路層231,且於該第二介電層230中形成電性連接該第二線路層231、內層線路202與下側電極墊210b之複數第二導電盲孔232。
  再者,可依需求形成多層之介電層、線路層及導電盲孔,以令該核心板20之第一及第二表面20a,20b上分別具有多層之第一及第二增層結構22,23。又,第二線路層231之最外層線路係具有複數電性連接墊233。
  如第2E圖所示,於該第一及第二增層結構22,23之最外層上分別形成第一保護性介電層24a及第二保護性介電層24b,且於該第一及第二保護性介電層24a,24b上分別形成第一盲孔240a與第二盲孔240b,以對應外露最外層之第一線路層221之部分表面及第二線路層231之電性連接墊233部分表面。
  於本實施例中,形成該第一及第二保護性介電層24a,24b之材質係為感光或非感光介電材質,如Ajinomoto Buildup Film(ABF)。
  如第2F圖所示,於該第一保護性介電層24a上形成第一表面線路層25,且該第一表面線路層25具有對應該第一盲孔240a之複數凸塊焊墊251與植球墊250,以電性連接該第一線路層221。
  同時,於該第二保護性介電層24b上形成第二表面線路層26,該第二表面線路層26具有複數電性接觸墊260、及設於該第二盲孔240b中且電性連接該電性連接墊233與電性接觸墊260之導電盲孔261,其中,該電性接觸墊260電性連接該複數個導電盲孔261。
  接著,於該第一及第二保護性介電層24a,24b上形成絕緣保護層27,且該絕緣保護層27具有對應外露各該植球墊與電性接觸墊250,260之複數開孔270、及對應外露各該凸塊焊墊251之一開口區271。
  最後,於該凸塊焊墊251、植球墊250及電性接觸墊260上形成表面處理層28。
  本發明因該第一保護性介電層24a作為介電層,故可於其上進行佈線,使該第一表面線路層25電性連接該第一線路層221,以增加佈線空間。
  請參閱第2E’及2F’圖,係為本發明嵌埋被動元件之封裝基板之另一實施例之製法。本實施利與上述實施例之主要差別在於該第一保護性介電層24a’依需求作功能上之變化運用及該植球墊223之位置,其餘封裝基板之結構大致相同,故不再贅述。
  如第2E’圖所示,於該第一增層結構22之最外層上形成第一保護性介電層24a’,且於該第一保護性介電層24a’上形成複數第一盲孔240a與開孔240。其中,該第一盲孔240a係對應外露最外層之第一線路層221之部分表面,而該開孔240係對應外露最外層之第一線路層221之部分表面,俾供作為植球墊223。
  接著,於該第一保護性介電層24a’上形成第一表面線路層25’,且該第一表面線路層25’具有位於該第一盲孔240a中且電性連接該第一線路層221之複數凸塊焊墊251。
  如第2F’圖所示,於該第一保護性介電層24a’上形成圍繞各該凸塊焊墊251之絕緣保護框29,且於該第二保護性介電層24b上形成絕緣保護層27。
  最後,於該凸塊焊墊251、植球墊223及電性接觸墊260上形成表面處理層28。
  請一併參閱第3A及3B圖,上述兩種實施態樣中,一電性接觸墊260係連接有複數個導電盲孔261,以電性連接至電性連接墊233,如第3A圖所示。
  本發明因該第一保護性介電層24a’作為絕緣保護層,故需於該第一保護性介電層24a’上形成絕緣保護框29,以防止覆晶封裝時,於填膠因溢膠所造成植球墊223污染。
  又因無需再形成絕緣保護層27,且該第一保護性介電層24a’上可進行佈線,即形成該第一表面線路層25’,故可增加佈線空間,以滿足產品所需之功能。
  本發明係提供一種嵌埋被動元件之封裝基板,係包括:具有相對之第一表面20a及第二表面20b之核心板20、被動元件21、設於該核心板20之第一表面20a上之第一增層結構22、設於該第一增層結構22上之第一保護性介電層24a、設於該第一保護性介電層24a上之第一表面線路層25、設於該核心板20之第二表面20b上之第二增層結構23、設於該第二增層結構23上之第二保護性介電層24b、以及設於該第二保護性介電層24b上之第二表面線路層26。
  所述之核心板20係具有貫穿之開口200、設於該第一及第二表面20a,20b上之內層線路202、貫穿該第一及第二表面20a,20b且電性連接該內層線路202之導電通孔201。
  所述之被動元件21係置設於該核心板20之開口200中,且具有相對之兩側,該被動元件21之兩側分別具有電極墊210a,210b。
  所述之第一增層結構22係具有至少一第一介電層220、設於該第一介電層220上之第一線路層221、及設於該第一介電層220中且電性連接該第一線路層221與電極墊210a之複數第一導電盲孔222。
  所述之第一表面線路層25係電性連接該最外層之第一線路層221,且具有複數個凸塊焊墊251與植球墊250。
  所述之第二增層結構23係具有至少一第二介電層230、設於該第二介電層230上之第二線路層231、及設於該第二介電層230中且電性連接該第二線路層231與電極墊210b之複數第二導電盲孔232。
  所述之第二表面線路層26係具有複數個電性接觸墊260、及設於該第二保護性介電層24b中且電性連接該第二線路層232與電性接觸墊260之導電盲孔261,又該電性接觸墊260係連接複數個導電盲孔261。
  所述之封裝基板復包括絕緣保護層27,係設於該第一及第二保護性介電層24a,24b上,且具有對應外露各該植球墊及電性接觸墊250,260之複數開孔270、及對應外露各該凸塊焊墊251之一開口區271。
  於另一實施例中,該第一增層結構22之最外層之第一線路層221具有複數個植球墊223,且該第一保護性介電層24’具有複數開孔240,以令各該第一植球墊223對應外露出各該開孔240,使該第一表面線路層25’僅具有複數凸塊焊墊251,並使該封裝基板復包括絕緣保護框29,係設於該第一保護性介電層24’上,且圍繞各該凸塊焊墊251。
  所述之封裝基板中,該第一及第二介電層220,230係填充於該開口200之壁面與該被動元件21之間,以固定該被動元件21,且該最外層之第二線路層231具有複數電性連接墊233,且該電性連接墊233電性連接複數個導電盲孔261。
  再者,該封裝基板復包括表面處理層28,係設於該凸塊焊墊251、植球墊250,223及/或電性接觸墊260上。
  綜上所述,本發明嵌埋被動元件之封裝基板及其製法,係藉由保護性介電層,以依需求作為保護層或介電層,故可增加佈線空間,以滿足產品所需之功能。
  又,該電性接觸墊連接複數個導電盲孔,可避免單一導電盲孔線路異常,影響基板之電性連接。
  上述實施例係用以例示性說明本發明之原理及其功效,而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下,對上述實施例進行修改。因此本發明之權利保護範圍,應如後述之申請專利範圍所列。
10,20...核心板
10a,20a...第一表面
10b,20b...第二表面
100,200...開口
101,201...導電通孔
102,202...內層線路
11,21...被動元件
110a,110b,210a,210b...電極墊
12,22...第一增層結構
120,220...第一介電層
121,221...第一線路層
122,222...第一導電盲孔
123,223,250...植球墊
13,23...第二增層結構
130,230...第二介電層
131,231...第二線路層
132,232...第二導電盲孔
133,260...電性接觸墊
15...焊墊
16...焊球
17...防焊層
170,240,270...開孔
18,28...表面處理層
19,29...絕緣保護框
233...電性連接墊
24a,24a’...第一保護性介電層
240a...第一盲孔
24b...第二保護性介電層
240b...第二盲孔
25,25’...第一表面線路層
251...凸塊焊墊
26...第二表面線路層
261...導電盲孔
27...絕緣保護層
271...開口區
  第1圖係為習知嵌埋被動元件之封裝基板之剖視示意圖;
  第2A至2F圖係為本發明嵌埋被動元件之封裝基板之製法的剖視示意圖;第2E’及2F’圖係為第2E及2F圖之另一實施態樣;以及
  第3A圖係為第2F圖之局部下視剖面圖;第3B圖係為第2F圖之局部立體圖。
20...核心板
20a...第一表面
20b...第二表面
200...開口
201...導電通孔
202...內層線路
21...被動元件
210a,210b...電極墊
22...第一增層結構
23...第二增層結構
233...電性連接墊
24a...第一保護性介電層
24b...第二保護性介電層
25...第一表面線路層
250...植球墊
251...凸塊焊墊
26...第二表面線路層
260...電性接觸墊
261...導電盲孔
27...絕緣保護層
270...開孔
271...開口區
28...表面處理層

Claims (14)

  1. 一種嵌埋被動元件之封裝基板,係包括:
      核心板,係具有相對之第一表面及第二表面,且具有貫穿之開口及設於該第一及第二表面上之內層線路;
      被動元件,係置設於該核心板之開口中,且具有相對之兩側,該被動元件之兩側分別具有電極墊;
      第一增層結構,係設於該核心板之第一表面上,且具有至少一第一介電層、設於該第一介電層上之第一線路層、及設於該第一介電層中且電性連接該第一線路層與電極墊之複數第一導電盲孔;
      第一保護性介電層,係設於該第一增層結構上;
      第一表面線路層,係設於該第一保護性介電層上且電性連接該最外層之第一線路層,該第一表面線路層具有複數凸塊焊墊與植球墊;
      第二增層結構,係設於該核心板之第二表面上,且具有至少一第二介電層、設於該第二介電層上之第二線路層、及設於該第二介電層中且電性連接該第二線路層與電極墊之複數第二導電盲孔;
      第二保護性介電層,係設於該第二增層結構上;以及
      第二表面線路層,係設於該第二保護性介電層上,且具有複數電性接觸墊、及設於該第二保護性介電層中且電性連接該第二線路層與電性接觸墊之導電盲孔,又該電性接觸墊係連接複數個導電盲孔。
  2. 如申請專利範圍第1項所述之嵌埋被動元件之封裝基板,其中,該核心板復具有貫穿該第一及第二表面之導電通孔,以電性連接該內層線路。
  3. 如申請專利範圍第1項所述之嵌埋被動元件之封裝基板,其中,該第一及第二介電層係填充於該開口之壁面與該被動元件之間,以固定該被動元件。
  4. 如申請專利範圍第1項所述之嵌埋被動元件之封裝基板,其中,該最外層之第二線路層具有複數電性連接墊,且該電性連接墊係由複數個導電盲孔電性連接至一個電性接觸墊。
  5. 如申請專利範圍第1項所述之嵌埋被動元件之封裝基板,復包括絕緣保護層,係設於該第一保護性介電層上,且具有對應外露各該植球墊之複數開孔、及對應外露各該凸塊焊墊之一開口區。
  6. 如申請專利範圍第1項所述之嵌埋被動元件之封裝基板,復包括絕緣保護層,係設於該第二保護性介電層上,且具有對應外露各該電性接觸墊之複數開孔。
  7. 如申請專利範圍第1項所述之嵌埋被動元件之封裝基板,復包括表面處理層,係設於該凸塊焊墊、植球墊及/或電性接觸墊上。
  8. 一種嵌埋被動元件之封裝基板,係包括:
      核心板,係具有相對之第一表面及第二表面,且具有貫穿之開口及設於該第一及第二表面上之內層線路;
      被動元件,係置設於該核心板之開口中,且具有相對之兩側,該被動元件之兩側分別具有電極墊;
      第一增層結構,係設於該核心板之第一表面上,且具有至少一第一介電層、設於該第一介電層上之第一線路層、及設於該第一介電層中且電性連接該第一線路層與電極墊之複數第一導電盲孔,該最外層之第一線路層具有複數植球墊;
      第一保護性介電層,係設於該第一增層結構上,且具有複數開孔,以令各該植球墊對應外露出各該開孔;
      第一表面線路層,係設於該第一保護性介電層上且電性連接該最外層之第一線路層,該第一表面線路層具有複數凸塊焊墊;
      第二增層結構,係設於該核心板之第二表面上,且具有至少一第二介電層、設於該第二介電層上之第二線路層、及設於該第二介電層中且電性連接該第二線路層與電極墊之複數第二導電盲孔;
      第二保護性介電層,係設於該第二增層結構上;以及
      第二表面線路層,係設於該第二保護性介電層上,且具有複數電性接觸墊、及設於該第二保護性介電層中且電性連接該第二線路層與電性接觸墊之導電盲孔,又該電性接觸墊係連接複數個導電盲孔。
  9. 如申請專利範圍第8項所述之嵌埋被動元件之封裝基板,其中,該核心板復具有貫穿該第一及第二表面之導電通孔,以電性連接該內層線路。
  10. 如申請專利範圍第8項所述之嵌埋被動元件之封裝基板,其中,該第一及第二介電層係填充於該開口之壁面與該被動元件之間,以固定該被動元件。
  11. 如申請專利範圍第8項所述之嵌埋被動元件之封裝基板,其中,該最外層之第二線路層具有複數電性連接墊,且該電性連接墊係由複數個導電盲孔電性連接至一個電性接觸墊。
  12. 如申請專利範圍第8項所述之嵌埋被動元件之封裝基板,復包括絕緣保護框,係設於該第一保護性介電層上,且圍繞各該凸塊焊墊。
  13. 如申請專利範圍第8項所述之嵌埋被動元件之封裝基板,復包括絕緣保護層,係設於該第二保護性介電層上,且具有對應外露各該電性接觸墊之複數開孔。
  14. 如申請專利範圍第8項所述之嵌埋被動元件之封裝基板,復包括表面處理層,係設於該凸塊焊墊、植球墊及/或電性接觸墊上。
TW100104397A 2011-02-10 2011-02-10 嵌埋被動元件之封裝基板 TWI451542B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW100104397A TWI451542B (zh) 2011-02-10 2011-02-10 嵌埋被動元件之封裝基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100104397A TWI451542B (zh) 2011-02-10 2011-02-10 嵌埋被動元件之封裝基板

Publications (2)

Publication Number Publication Date
TW201234546A TW201234546A (en) 2012-08-16
TWI451542B true TWI451542B (zh) 2014-09-01

Family

ID=47070136

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100104397A TWI451542B (zh) 2011-02-10 2011-02-10 嵌埋被動元件之封裝基板

Country Status (1)

Country Link
TW (1) TWI451542B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI483365B (zh) * 2012-09-26 2015-05-01 Ind Tech Res Inst 封裝基板及其製法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI291751B (en) * 2006-03-30 2007-12-21 Chipmos Technologies Inc Semiconductor package for prevent contamination of bonding pads of chip by chip-attach material and the substrate utilized
TW201007903A (en) * 2008-08-06 2010-02-16 Phoenix Prec Technology Corp Package structure
TW201030911A (en) * 2009-02-05 2010-08-16 Phoenix Prec Technology Corp Package substrate and fabrication method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI291751B (en) * 2006-03-30 2007-12-21 Chipmos Technologies Inc Semiconductor package for prevent contamination of bonding pads of chip by chip-attach material and the substrate utilized
TW201007903A (en) * 2008-08-06 2010-02-16 Phoenix Prec Technology Corp Package structure
TW201030911A (en) * 2009-02-05 2010-08-16 Phoenix Prec Technology Corp Package substrate and fabrication method thereof

Also Published As

Publication number Publication date
TW201234546A (en) 2012-08-16

Similar Documents

Publication Publication Date Title
KR102666151B1 (ko) 반도체 패키지
TWI496254B (zh) 嵌埋半導體元件之封裝結構及其製法
TWI451549B (zh) 嵌埋半導體元件之封裝結構及其製法
TWI418003B (zh) 嵌埋電子元件之封裝結構及其製法
TWI413223B (zh) 嵌埋有半導體元件之封裝基板及其製法
TWI411073B (zh) 嵌埋被動元件之封裝基板及其製法
TWI466265B (zh) 積層型封裝體及其製造方法
TWI512926B (zh) 電路板層疊封裝結構及其製作方法
TWI548043B (zh) 封裝結構及其製法
TW201517240A (zh) 封裝結構及其製法
TWI542263B (zh) 中介基板及其製法
JP2009147165A (ja) 半導体装置
US20100116539A1 (en) Circuit board including solder abll land having hole and semiconductor package having the circuit board
TWI713427B (zh) 封裝體的接著結構及其製造方法
TWI611523B (zh) 半導體封裝件之製法
JP5106197B2 (ja) 半導体装置およびその製造方法
TWI624011B (zh) 封裝結構及其製法
TWI417970B (zh) 封裝結構及其製法
TWI440153B (zh) 封裝基板及其製法
TWI451542B (zh) 嵌埋被動元件之封裝基板
TW201802971A (zh) 封裝堆疊結構之製法
TWI520278B (zh) 嵌埋有晶片之封裝結構的製法
TWI394252B (zh) 封裝基板結構
US8091221B2 (en) Method of fabricating circuit board
TWI392071B (zh) 封裝結構及其製法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees