TWI451506B - 用於矽與玻璃基材之分子連接之方法 - Google Patents

用於矽與玻璃基材之分子連接之方法 Download PDF

Info

Publication number
TWI451506B
TWI451506B TW100132900A TW100132900A TWI451506B TW I451506 B TWI451506 B TW I451506B TW 100132900 A TW100132900 A TW 100132900A TW 100132900 A TW100132900 A TW 100132900A TW I451506 B TWI451506 B TW I451506B
Authority
TW
Taiwan
Prior art keywords
substrate
support
points
strain
substrates
Prior art date
Application number
TW100132900A
Other languages
English (en)
Other versions
TW201220414A (en
Inventor
Sebastien Kerdiles
Daniel Delprat
Original Assignee
Soitec Silicon On Insulator
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec Silicon On Insulator filed Critical Soitec Silicon On Insulator
Publication of TW201220414A publication Critical patent/TW201220414A/zh
Application granted granted Critical
Publication of TWI451506B publication Critical patent/TWI451506B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Joining Of Glass To Other Materials (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Laminated Bodies (AREA)

Description

用於矽與玻璃基材之分子連接之方法
本發明之領域為矽/玻璃(SiOG)結構之領域。
更確切而言，本發明係關於一種改良之製造該結構之方法。
對於高效能薄膜電晶體、太陽能電池等而言，矽/絕緣體(SOI)技術日益重要。SOI晶圓由位於絕緣材料上之實質單晶矽薄層(一般小於1 μm)組成。
已知獲得該等晶圓之各種結構及各種方法。通常，所用結構由薄矽膜與另一矽晶圓經其間之氧化物絕緣層連接而形成。
由於其厚度相當高(尤其與其他部分相比)，因此該等結構之大部分成本為支撐氧化層及頂部薄矽層之矽基材的成本。因此，為降低SOI結構之成本，已試用由比矽便宜之材料(尤其玻璃或玻璃-陶瓷)製成的支撐基材。
如已提及，使用該等基於玻璃之基材的SOI結構稱為SiOG結構。提供SiOG結構之方法描述例如美國專利第7,176,528號中。該方法由圖1表示。一般由矽製成之源基材1b中植入如氫之離子物質。植入可產生內埋弱化區7。此外，使源基材1b與基於玻璃之支撐基材1a連接，且接著藉由割裂源基材1b至與植入物質之滲透深度對應之深度而分離。以此方式產生的SiOG結構含有基於原始玻璃之支撐基材1a、及來自源基材1b之層8、及作為先前源基材1b之一部分之剩餘分層基材。
然而，用基於玻璃之支撐基材替換傳統SOI支撐基材並非簡單的事情。SiOG之一個潛在問題為基於玻璃之支撐基材1a一般含有金屬(尤其鹼金屬)及對矽或來自源基材1b之層8之其他半導體材料可能有害的其他組分。因此，在基於玻璃之支撐基材1a與源基材1b之間一般需要障壁層。此外，此障壁層藉由使矽層8之連接表面具有親水性可有助於矽層8與基於玻璃之支撐基材1a之間的連接。就此點而言，SiO2 層可用作障壁層以在基於玻璃之支撐基材1a與矽層8之間獲得親水性表面條件。
天然SiO2 層可藉由在連接之前將矽源基材1b曝露於大氣而在矽源基材1b上直接形成。或者，當使用陽極連接時，陽極連接方法會在矽源基材1b與基於玻璃之支撐基材1a之間「原位」產生SiO2 層。另外，在連接之前，SiO2 層可在源基材1b上積極沈積或生長。
美國專利7,176,528揭示另一類型障壁層，其可藉由陽極連接方法提供，在具有低離子含量之基於玻璃之支撐基材1a中此障壁層為改質之玻璃頂層。所揭示之陽極連接法實質上移除鹼金屬及鹼土金屬玻璃組分及改質劑之其他正離子，其對基於玻璃之基材之厚度約100 nm頂層中的矽有害。
接著通常藉由使兩個基材表面極緊密接觸來執行分子連接。藉助於機械活塞對基材施加壓力以使兩個表面局部以次奈米級距離接近。在親水性連接之情況下，其使得吸附於兩個親水性表面之水分子之間建立氫鍵。隨著已連接區域之邊緣處氫鍵的建立遞增，連接區域逐漸增加。連接波因此傳播直至其達到至少一種基材之邊緣。在基材邊緣對連接波傳播或連接波閉合之任何干擾均可能截留氣泡9。如圖2所示，該等氣泡9局部地阻止基材連接，在與源基材1b分離且連接至基於玻璃之支撐基材1a之層8中產生孔穴。
因此需要一種連接兩基材、同時避免在分子連接期間截留氣泡的方法。
本發明旨在提供矽及玻璃之高品質無氣泡連接基材。此外，本發明亦旨在提供一系列基材之有效連接，以加速工業製程且節省成本。
為達到此等目的，本發明提供一種使具有第一表面之第一基材連接至具有第二表面之第二基材的方法，其特徵在於其包含以下步驟：-藉由至少兩個支撐點固持該第一基材，-安置該第一基材及該第二基材以使該第一表面與該第二表面彼此面對，-藉由在至少一個壓力點與該兩個支撐點之間，向該第二基材施加應變來使該第一基材變形，-使該變形之第一表面與該第二表面接觸，-逐漸釋放該應變。
本發明之較佳但非限制性特徵如下：‧　由一組壓力點形成之凸包的表面積為零，且由一組支撐點及壓力點形成之凸包的表面積非零；‧　第一基材藉由位於支撐點之吸盤固持；‧　各吸盤與伸縮臂連接；‧　第二基材位於支撐件上，該支撐件包含至少兩個分別位於第二基材之各側的間隔件，該等間隔件高於第二基材之厚度；‧　第一基材藉由擱於間隔件上而固持，支撐點為間隔件與第一基材之間的接觸點；‧　支撐件包含至少一個固持第二基材之吸盤；‧　藉由至少一個活塞桿施加應變；‧　第一基材為玻璃片，且其中第二基材為矽瓦；‧　經第二基材向第一基材施加應變，將第一基材依序連接至複數個第二基材；‧　將至少一個活塞桿安裝於移動裝置上且依序對第一基材施加各應變；‧　藉由使整個第一基材變形，使第一基材同時連接至複數個第二基材。
由以下實施方式且聯繫附圖可顯而易知本發明之上述及其他目標、特徵及優勢。
參看圖式，現描述本發明之可行實施例的方法。
為避免氣泡截留，唯一的解決辦法為小心地控制如圖3所示之連接波傳播。實際上，連接波前為在指定時間限定已連接區域(亦即連接波已行進之區域)之界線且藉由分子引力向未連接區域延伸之曲線。若此曲線之兩個不同點接合、藉此環繞成未連接區域，則氣泡截留。在空氣不能自該環繞而成之未連接區域逸出時，連接波前停止。因此，無論任何時候，連接波前必須連續。
在所示之情況下，連接始於點P1處之接觸。接著，連接波前以放射狀延伸：L(t1)、L(t2)及L(t3)表示連接波前在三個時刻t1<t2<t3之之位置。中心連接起始後，連接波前延伸至第二基材1b之邊緣，從而排出空氣而不會截留空氣。
在本文中，本發明提出一種連接具有第一表面2a之第一基材1a與具有第二表面2b之第二基材的方法，其中連接波之傳播受到控制。第一基材1a藉由至少兩個接近(例如100 μm至1000 μm)第二基材1b安置之支撐點S1及S2固持，以致第一表面2a與第二表面2b彼此面對。使第一基材變形以致在兩個表面2a與2b之間具有單一接觸。藉由在至少一個壓力點P1與兩個支撐點S1及S2之間向第二基材1b施加應變F來獲得此變形，且接著使變形之第一表面2a與第二表面2b接觸。可執行變形直至變形之第一表面2a與第二表面2b接觸，或者可使第一基材1a變形，且接著一旦變形完成，即藉由平移使其第一表面2a與第二表面2b接觸。由位於壓力點P1之此接觸，起始連接波。第一基材1a之翹曲為約幾百微米，其與常用基材之側向尺寸(亦即幾百毫米)相比極小。舉例而言，在厚度為775 μm、表面為20 cm×20 cm且在其邊緣支撐之矽基材中部獲得200 μm翹曲所需之力為約1.3 N，且在厚度為500 μm、表面為20 cm×20 cm且在其邊緣支撐之矽基材中部獲得200 μm翹曲所需之力為約0.2 N。
圖4表示第一實施例。在此有利實施例中，第一基材1a以四個支撐點S1、S2、S3及S4藉由位於各支撐點之真空系統(即吸盤3)固持。接著將第一基材1a安置於第二基材上方的零點幾毫米內。
圖5a至圖5e展示能在不同位置起始連接波傳播之支撐點及壓力點之替代幾何形狀。僅需要兩個支撐點。本發明不限於此等幾何形狀中之任一者，且熟習此項技術者當知曉如何根據第一基材1a之形狀及材料置放支撐點及壓力點。
支撐點及壓力點之幾何形狀可例如涉及兩個條件：
-　至少兩個支撐點S1及S2必須不與至少一個壓力點P1對準。換言之，由一組支撐點及壓力點形成之凸包(亦即含有此組之至少每一個點的最小多邊形)必須具有非零表面積。然而，不存在完全點狀之物理支撐構件：例如吸盤3會擴張若干平方公分。因此，若吸盤3足夠大，則由圖5d至圖5e表示之幾何形狀不與此第一條件相矛盾且可用於本發明方法之實施例中，此係因為一個吸盤3會充當複數個具有足夠距離之支撐點。
-　若存在至少三個壓力點，則其不應形成三角形。換言之，由一組壓力點形成之凸包之表面積必須為零。若形成三角形，則當表面2a與2b發生接觸時，連接波前會連接三角形之邊緣，且空氣可截留於內部。相反，若所有壓力點形成直線，則不出現可截留空氣之區域。
接著藉由在至少一個壓力點P1與支撐點之間施加應變F(例如由於在壓力點P1處與第一基材1a接觸之活塞桿5運動)使第一基材1a彎曲。此外，根據上文所說明之第二條件，活塞桿5與第一基材1a之間的接觸可為線性，而非點狀。在此情況下，在支撐點(S1、S2)與壓力線P之間施加應變F。當兩個表面2a及2b實現接觸時，分子連接起始。
最後步驟為釋放應變F以使連接波傳播。
第一種考慮到之可能性為在一次衝擊時簡單釋放真空且驅使連接波高速傳播。然而，申請人注意到此傳播在基材邊緣處比其他處快。因此，連接波前之側向部分可能接合，然而中心部分尚未到達基材邊緣。其可能使得氣泡截留。
為避免此風險，本發明提出之解決辦法為逐漸地，而非突然地釋放支撐及壓力點(S1、S2、P1......)之間所施加之應變F，以在任何時候控制連接波之傳播。為此，可將吸盤3例如安裝於伸縮臂4上。
有利地，在本發明方法之變化形式中，使第一基材1a連接至複數個第二基材1b。實際上，第一基材1a為例如玻璃片，而第二基材1b為矽瓦。可容易製造大型玻璃片，以便其可接受複數個矽基材(當該等基材之寬度一般在20 cm與30 cm之間時)。然而，本發明不限於玻璃與矽基材之連接。
圖6a至圖6d示意性地表示根據本發明之第二有利實施例之第一基材1a及複數個第二基材1b之連接工序。
最初(圖6a)，將第二基材1b預先置於支撐件10上及藉由視情況選用之吸盤12之真空系統維持。接著將第一基材1a安置且放置於位於第二基材1b之各側(亦即在兩列之間)之間隔件11上。此等間隔件11之高度超過第二基材之厚度，較佳超過至少200 μm。在矽瓦之厚度為例如775 μm之情況下，間隔件11之高度因此達到至少975 μm。間隔件11為第一基材1a之支撐線(然而可改為連續個點)。
在第二步驟(圖6b)期間，活塞桿5施加應變F。如已解釋，活塞桿5可在各瓦片之中心實現點狀接觸或實現線性接觸(圖7a及圖7b)。活塞桿5所施加之應變接著將使線性間隔件11之間的第一基材1a彎曲。接著使安置於間隔件11與第一基材1a之間的一或若干個第二基材1b獲得機械接觸。圖7a中所示之9個瓦片可例如所有9個同時連接(使用9個活塞或使用三個線性接觸桿，未圖示)，或例如逐列連接(如圖7a所示使用三個活塞)，或例如逐個連接(使用1個活塞，未圖示)。
接著釋放吸盤12，因此第二基材1b僅藉由產生分子連接之壓力點P1固持。因此逐漸縮短活塞桿5，當連接波前延伸時第二基材1b自支撐件10上升(圖6c)。在第一基材1a之變形對應於其邊緣相對於壓力點P1位移至少200 μm(歸因於各間隔件11之高度)之情況下，有可能控制連接波速，以便連接界面各點之理想連接波速不超過在無控制連接期間在連接界面之中心區域所觀測到之最小連接波速，以防形成氣泡。本發明能夠使連接界面中心以及周邊之連接波速降低。
當活塞桿5再次達到其起始位置時，連接結束。連接波在第二基材1b之整個表面上傳播(圖6d)。
接著可將該方法應用於下一個第二基材1b或一列第二基材1b。宜將活塞桿5安裝於移動裝置6上。此移動裝置6為例如3軸機器人。其可由第一列基材1b移至另一列且依序對其施加應變F。
根據本發明之另一有利實施例，使整個第一基材1a變形，且同時使其連接至複數個第二基材1b。在此情況下，如圖8a中所見，連接工序始於基材預安置步驟。藉由位於伸縮臂4末端之吸盤3將第一基材1a真空固持而高於複數個位於支撐件10上之第二基材1b。各第二基材1b可藉由至少一個嵌入支撐件10中之吸盤12固持。保持基材1a之第一表面2a之中心高於第二基材1b之表面2b至少100 μm。
為使此基材1a發生變形，使中心元件(例如活塞桿5)與基材1a在點P1接觸。吸盤3及伸縮臂4可旋轉移動，以便基材1a可呈自由形式，此僅由基材(1a)與吸盤3之間接觸的點S1及S2及與活塞桿5之頭部接觸之點P1強加。如圖8b所示，延長活塞桿5可施加應變F且點P1更靠近基材1b。
施加小於10 N(例如2 N至10 N)之接觸力開始分子連接(圖8c)。接著藉由逐漸釋放強加於第一基材1a上之彎曲起始連接波傳播。為此，延長伸縮臂(圖8d)。限制此釋放速度，以便均勻連接波前在兩個基材1a與1b之間傳播。
如圖8e所示，當連接波前到達其他第二基材1b時，嵌入支撐件10中之輔助活塞桿5'宜在其他第二基材1b上起始連接波。當釋放施加於整個第一基材1a之應變時，連接工序結束(圖8f)。
特別重要的是視第二基材1b之列數為奇數或偶數而定區別兩種情況。當此數字為偶數(如圖8中所示)時，第一接觸在兩中心列之邊緣發生。若此數字為奇數，則第一接觸在中心列中間發生。側向列之連接機制相同。
當同時可連接複數個矽瓦時，本發明方法之此實施例能實現高速工業製程。此外，因為僅需要少量處理，所以方法確保極其精確之連接，從而得到高品質產品。
1a‧‧‧支撐基材/第一基材
1b‧‧‧源基材/第二基材
2a‧‧‧第一表面
2b‧‧‧第二表面
3‧‧‧吸盤
4‧‧‧伸縮臂
5‧‧‧活塞桿
5'‧‧‧輔助活塞桿
6‧‧‧移動裝置
7‧‧‧內埋弱化區
8‧‧‧來自源基材1b之層/矽層
9‧‧‧氣泡
10‧‧‧支撐件
11‧‧‧間隔件
12‧‧‧吸盤
F‧‧‧應變
L(t1)‧‧‧連接波前在時刻t1之位置
L(t2)‧‧‧連接波前在時刻t2之位置
L(t3)‧‧‧連接波前在時刻t3之位置
P‧‧‧壓力線
P1‧‧‧壓力點
S1．．．支撐點
S2．．．支撐點
S3．．．支撐點
S4．．．支撐點
先前所述之圖1表示製造SiOG結構之已知方法之步驟；先前所述之圖2為因SOI結構中存在氣泡所致之缺陷之細部的遍歷視圖；圖3表示分子連接期間之連接傳播波；圖4表示本發明方法中固持基材之步驟之實施例；圖5a至圖5e表示本發明方法中固持基材之步驟之替代實施例；圖6a至圖6d表示本發明方法之實施例之連續步驟；圖7a至圖7b為本發明方法之一實施例中、位於支撐件上 之基材之可行替代佈置之俯視圖；圖8a至圖8f表示本發明方法之另一實施例之連續步驟。
1a．．．第一基材
1b．．．第二基材
2a．．．第一表面
2b．．．第二表面
5．．．活塞桿
10．．．支撐件
11．．．間隔件
F．．．應變
P1．．．壓力點
S1．．．支撐點
S2．．．支撐點

Claims (12)

  1. 一種使具有第一表面(2a)之第一基材(1a)連接至具有第二表面(2b)之第二基材(1b)之方法，其特徵在於其包含以下步驟：藉由至少兩個支撐點(S1、S2)固持該第一基材(1a)，安置該第一基材(1a)及該第二基材(1b)，以致該第一表面(2a)與該第二表面(2b)彼此面對，藉由在至少一個壓力點(P1)與該兩個支撐點(S1、S2)之間向該第二基材(1b)施加應變(F)，而使該第一基材(1a)變形，使該變形之第一表面(2a)與該第二表面(2b)接觸，逐漸釋放該應變(F)。
  2. 如請求項1之方法，其中由該組壓力點形成之凸包的表面積為零，且由該組支撐點及壓力點形成之凸包的表面積不為零。
  3. 如請求項1至2中任一項之方法，其中該第一基材(1a)係藉由位於該等支撐點(S1、S2)之吸盤(3)固持。
  4. 如請求項3之方法，其中各吸盤(6)係連接至伸縮臂(4)。
  5. 如請求項1至2中任一項之方法，其中該第二基材(1b)係位於支撐件(10)上，該支撐件包含至少兩個分別位於該第二基材(1b)之各側的間隔件(11)，該等間隔件係高於該第二基材(1b)之厚度。
  6. 如請求項5之方法，其中該第一基材(1a)係藉由安置於該等間隔件(11)上而固持，該等支撐點(S1、S2)為該等間隔件(11)與該第一基材之間的接觸點。
  7. 如請求項5之方法，其中該支撐件(10)包含至少一個固持該第二基材(1b)之吸盤(12)。
  8. 如請求項1至2中任一項之方法，其中該應變(F)係藉由至少一個活塞桿(5)施加。
  9. 如請求項1至2中任一項之方法，其中該第一基材(1a)為玻璃片，且其中該第二基材(1b)為矽瓦。
  10. 如請求項1至2中任一項之方法，其中藉由經第二基材(1b)對該第一基材(1a)施加應變(F)而使該第一基材(1a)依序連接至複數個第二基材(1b)。
  11. 如請求項8之方法，其中將該至少一個活塞桿(5)安裝於移動裝置(6)上且對該第一基材(1a)依序施加各應變(F)。
  12. 如請求項1至2中任一項之方法，其中藉由使該整個第一基材(1a)發生變形而使該第一基材(1a)同時連接至複數個第二基材(1b)。
TW100132900A 2010-10-12 2011-09-13 用於矽與玻璃基材之分子連接之方法 TWI451506B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1058299A FR2965974B1 (fr) 2010-10-12 2010-10-12 Procédé de collage moléculaire de substrats en silicium et en verre

Publications (2)

Publication Number Publication Date
TW201220414A TW201220414A (en) 2012-05-16
TWI451506B true TWI451506B (zh) 2014-09-01

Family

ID=43480868

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100132900A TWI451506B (zh) 2010-10-12 2011-09-13 用於矽與玻璃基材之分子連接之方法

Country Status (8)

Country Link
US (3) US8580654B2 (zh)
EP (1) EP2442353B1 (zh)
JP (1) JP2012084850A (zh)
KR (1) KR101410858B1 (zh)
CN (2) CN105374666A (zh)
FR (1) FR2965974B1 (zh)
SG (1) SG180075A1 (zh)
TW (1) TWI451506B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5891848B2 (ja) * 2012-02-27 2016-03-23 ウシオ電機株式会社 ガラス基板もしくは水晶基板からなるワークの貼り合わせ方法および装置
FR2990054B1 (fr) * 2012-04-27 2014-05-02 Commissariat Energie Atomique Procede de collage dans une atmosphere de gaz presentant un coefficient de joule-thomson negatif.
CN103274604B (zh) * 2013-04-23 2015-05-06 北京京东方光电科技有限公司 一种基板加热设备
KR20230136681A (ko) 2013-05-29 2023-09-26 에베 그룹 에. 탈너 게엠베하 기판을 결합하기 위한 방법 및 장치
US9818637B2 (en) 2015-12-29 2017-11-14 Globalfoundries Inc. Device layer transfer with a preserved handle wafer section
KR102609698B1 (ko) 2016-03-22 2023-12-04 에베 그룹 에. 탈너 게엠베하 기판을 결합하기 위한 방법 및 장치
FR3055063B1 (fr) * 2016-08-11 2018-08-31 Soitec Procede de transfert d'une couche utile
JP2018188336A (ja) * 2017-05-08 2018-11-29 Ａｇｃ株式会社 積層ガラス、積層基板および積層基板の製造方法
US11056356B1 (en) * 2017-09-01 2021-07-06 Intel Corporation Fluid viscosity control during wafer bonding
KR20200103849A (ko) * 2018-01-23 2020-09-02 도쿄엘렉트론가부시키가이샤 기판 처리 장치 및 기판 처리 방법
TWI823598B (zh) * 2018-01-23 2023-11-21 日商東京威力科創股份有限公司 接合系統及接合方法
KR102468794B1 (ko) 2018-07-06 2022-11-18 삼성전자주식회사 웨이퍼 본딩 장치 및 이를 이용한 웨이퍼 본딩 시스템
WO2020022372A1 (ja) * 2018-07-26 2020-01-30 日本碍子株式会社 仮固定基板、仮固定方法および電子部品の製造方法
KR102576705B1 (ko) 2018-08-30 2023-09-08 삼성전자주식회사 기판 본딩 장치 및 기판의 본딩 방법
TWI828760B (zh) * 2018-10-25 2024-01-11 日商尼康股份有限公司 基板貼合裝置、參數計算裝置、基板貼合方法及參數計算方法
FR3099847A1 (fr) * 2019-08-05 2021-02-12 Trixell Outil de positionnement
JP7313244B2 (ja) * 2019-09-20 2023-07-24 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置および基板処理方法
CN113910709A (zh) * 2020-07-07 2022-01-11 海南大学 一种真空玻璃及其制作方法
CN112038220B (zh) * 2020-08-31 2023-02-03 上海华力集成电路制造有限公司 晶圆键合工艺中改善晶圆边缘形变的方法
CN115458462A (zh) * 2022-09-23 2022-12-09 晨安芯创科技(苏州)有限公司 一种晶圆键合机

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200302548A (en) * 2001-12-17 2003-08-01 Motorola Inc Method of bonding and transferring a material to form a semiconductor device
TW200416965A (en) * 2002-09-25 2004-09-01 Sharp Kk Single-crystal silicon substrate, SOI substrate, semiconductor device, display device, and manufacturing method of semiconductor device
TW200710971A (en) * 2005-04-22 2007-03-16 Soitec Silicon On Insulator A method of bonding two wafers made out of materials selected from semiconductor materials
TW201023253A (en) * 2008-11-07 2010-06-16 Soitec Silicon On Insulator Surface treatment for molecular bonding

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL177721B (nl) * 1977-03-14 1985-06-03 Philips Nv Werkwijze voor het vervaardigen van een kunststofinformatiedrager met gelaagde structuur alsmede een inrichting voor het uitvoeren van de werkwijze.
US5273553A (en) * 1989-08-28 1993-12-28 Kabushiki Kaisha Toshiba Apparatus for bonding semiconductor substrates
JPH0744135B2 (ja) * 1989-08-28 1995-05-15 株式会社東芝 半導体基板の接着方法及び接着装置
US5131968A (en) * 1990-07-31 1992-07-21 Motorola, Inc. Gradient chuck method for wafer bonding employing a convex pressure
USRE36890E (en) * 1990-07-31 2000-10-03 Motorola, Inc. Gradient chuck method for wafer bonding employing a convex pressure
JPH05217819A (ja) * 1992-01-31 1993-08-27 Canon Inc 半導体基板貼り合わせ装置
JPH08195334A (ja) * 1994-11-17 1996-07-30 Canon Inc シリコン基板の接合方法
JP3498816B2 (ja) * 1995-04-20 2004-02-23 日本政策投資銀行 光ディスクの製造方法
JP3813993B2 (ja) * 1997-05-21 2006-08-23 ダイキン工業株式会社 耐熱性飛散防止複合材
US6641662B2 (en) * 1998-02-17 2003-11-04 The Trustees Of Columbia University In The City Of New York Method for fabricating ultra thin single-crystal metal oxide wave retarder plates and waveguide polarization mode converter using the same
US7176528B2 (en) 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
CN100405540C (zh) * 2003-11-06 2008-07-23 松下电器产业株式会社 基板贴合方法、该贴合基板及直接接合基板
JP4190472B2 (ja) * 2004-07-28 2008-12-03 シャープ株式会社 液晶表示素子の製造方法及び製造装置
WO2007047536A2 (en) * 2005-10-14 2007-04-26 Silicon Genesis Corporation Method and apparatus for flag-less wafer bonding tool
JP4671841B2 (ja) * 2005-11-09 2011-04-20 パナソニック株式会社 対象物間の脱ガス方法および脱ガス装置
FR2912839B1 (fr) * 2007-02-16 2009-05-15 Soitec Silicon On Insulator Amelioration de la qualite de l'interface de collage par nettoyage froid et collage a chaud
JP5289805B2 (ja) * 2007-05-10 2013-09-11 株式会社半導体エネルギー研究所 半導体装置製造用基板の作製方法
US7947570B2 (en) * 2008-01-16 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method and manufacturing apparatus of semiconductor substrate
FR2931014B1 (fr) * 2008-05-06 2010-09-03 Soitec Silicon On Insulator Procede d'assemblage de plaques par adhesion moleculaire
CN102339778A (zh) * 2010-07-23 2012-02-01 杜邦太阳能有限公司 玻璃基板搬运载具
JP5821328B2 (ja) * 2010-07-26 2015-11-24 セイコーエプソン株式会社 電子機器装置、ロボットハンド及びロボット

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200302548A (en) * 2001-12-17 2003-08-01 Motorola Inc Method of bonding and transferring a material to form a semiconductor device
TW200416965A (en) * 2002-09-25 2004-09-01 Sharp Kk Single-crystal silicon substrate, SOI substrate, semiconductor device, display device, and manufacturing method of semiconductor device
TW200710971A (en) * 2005-04-22 2007-03-16 Soitec Silicon On Insulator A method of bonding two wafers made out of materials selected from semiconductor materials
TW201023253A (en) * 2008-11-07 2010-06-16 Soitec Silicon On Insulator Surface treatment for molecular bonding

Also Published As

Publication number Publication date
JP2012084850A (ja) 2012-04-26
KR101410858B1 (ko) 2014-06-24
SG180075A1 (en) 2012-05-30
US8790993B2 (en) 2014-07-29
FR2965974A1 (fr) 2012-04-13
US20130309841A1 (en) 2013-11-21
US8580654B2 (en) 2013-11-12
EP2442353A1 (fr) 2012-04-18
FR2965974B1 (fr) 2013-11-29
KR20120037874A (ko) 2012-04-20
US20150056783A1 (en) 2015-02-26
CN102446809A (zh) 2012-05-09
EP2442353B1 (fr) 2020-01-01
TW201220414A (en) 2012-05-16
CN105374666A (zh) 2016-03-02
US20120088350A1 (en) 2012-04-12

Similar Documents

Publication Publication Date Title
TWI451506B (zh) 用於矽與玻璃基材之分子連接之方法
US7479441B2 (en) Method and apparatus for flag-less water bonding tool
JP5346063B2 (ja) 半径方向位置ずれの補償を含む分子接合による貼り合わせ方法
KR101292111B1 (ko) 열팽창 계수의 국부적 적응을 갖는 헤테로구조를 제조하는 방법
US8338266B2 (en) Method for molecular adhesion bonding at low pressure
CN102017074A (zh) 通过分子键合组装晶片的方法
JP5448117B2 (ja) 分子結合による結合方法
KR20120089695A (ko) 분자 본딩을 개시하는 방법
JP4915440B2 (ja) 半導体装置の製造方法
KR101238679B1 (ko) 저압에서의 분자 접착 접합 방법
TW201241955A (en) Apparatus and a method for direct wafer bonding
US20120186741A1 (en) Apparatus for wafer-to-wafer bonding
JP2022545678A (ja) 膜を使用してキャビティを封止する方法
WO2012126752A1 (en) Apparatus and a method for direct wafer bonding, minimizing local deformation
JP5728139B2 (ja) 多層構造体を基板に製造する方法
TWI828893B (zh) 絕緣體上半導體型基材之製造方法
WO2014049414A1 (en) Direct bonding process