TWI449212B - 半導體晶片 - Google Patents

半導體晶片 Download PDF

Info

Publication number
TWI449212B
TWI449212B TW099146097A TW99146097A TWI449212B TW I449212 B TWI449212 B TW I449212B TW 099146097 A TW099146097 A TW 099146097A TW 99146097 A TW99146097 A TW 99146097A TW I449212 B TWI449212 B TW I449212B
Authority
TW
Taiwan
Prior art keywords
doping
quantum
layer
multilayer structure
semiconductor
Prior art date
Application number
TW099146097A
Other languages
English (en)
Other versions
TW201135968A (en
Inventor
Matthias Peter
Tobias Meyer
Alexander Walter
Tetsuya Taki
Juergen Off
Rainer Butendeich
Joachim Hertkorn
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Publication of TW201135968A publication Critical patent/TW201135968A/zh
Application granted granted Critical
Publication of TWI449212B publication Critical patent/TWI449212B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Description

半導體晶片
本發明涉及一種半導體晶片，其用來產生輻射。
本專利申請案主張德國專利申請案10 2009 060 747.1之優先權，其已揭示的整個內容在此一併作為參考。
發光二極體(LED)-半導體晶片通常具有一種用來產生輻射之活性區，其具有多個量子井(quantum wells)。
活性區的InGaN-量子井中已顯示：所發出的輻射功率不是隨著電流密度的增加而線性地增加。這原因在於：電荷載體通常不能有效地注入至量子井中。
本發明的目的是提供一種半導體晶片，其中電荷載體能有效地注入至活性區中。
上述目的藉由申請專利範圍獨立項第1項之物件來達成。其它佈置和形式描述在申請專利範圍各附屬項中。
在一實施形式中，半導體晶片的半導體本體具有半導體層序列，其中該半導體層序列具有n-導電之多層結構、p-導電之半導體層和一用來產生輻射的活性區。此活性區配置在n-導電之多層結構和p-導電之半導體層之間。在n-導電之多層結構中形成一摻雜輪廓(profile)，其具有至少一摻雜尖峰。
該摻雜輪廓特別是指垂直方向(即，沿著半導體本體之半 導體層序列之沈積方向而延伸的方向)中該摻雜的外形。換言之，該摻雜輪廓垂直於半導體本體之半導體層序列之半導體層之主延伸面而延伸。
本發明中所謂摻雜尖峰是指半導體材料的一區域，其在與至少一相鄰的區域比較時具有高的摻雜濃度。在二側包圍著該摻雜尖峰之半導體材料較佳是以低摻雜、未摻雜或以固有形式而形成。
所謂高摻雜濃度特別是指至少2×1018 cm-3 之濃度。
所謂低摻雜濃度特別是指至少1×1016 cm-3 且最多是1×1018 cm-3 之濃度。
已顯示的事實是，特別是在與n-導電之多層結構之其餘範圍相比較時，薄的高摻雜之摻雜尖峰會在半導體晶片之活性區中造成較佳的電荷載體注入。由於高的摻雜，n-導電之多層結構在摻雜尖峰之區域中具有較高的橫向導電性(即，在橫向中具有高的導電性)，使電荷載體在橫向中可特別均勻地注入至活性區中。在活性區之反向中，即，在活性區之截止方向中，至少一摻雜尖峰會造成橫向的均勻電流。於是，半導體晶片具有一種對靜電放電(ESD)較小的敏感性。
在一較佳的佈置中，n-導電之多層結構具有至少一藉由摻雜尖峰而被高摻雜之區域和一個n-導電之低摻雜區。至少一摻雜尖峰中之摻雜濃度較佳是n-導電之多層結構之n-導電之低摻雜區中之摻雜濃度的至少5倍，特別是至少8 倍，例如，10倍。
該n-導電之低摻雜區特別是可與該摻雜尖峰相鄰。
該摻雜尖峰中的摻雜濃度較佳是至少4×1018 cm-3 。藉由高的摻雜濃度，可達成高的導電性。
又，該摻雜尖峰中的摻雜濃度較佳是最多1×1020 cm-3 ，特別佳時最多是3×1019 cm-3 。
又，特別是相鄰之n-導電之低摻雜區中的摻雜濃度較佳是最多5×1017 cm-3 ，特別佳時最多是2×1017 cm-3 。
在一較佳的佈置中，至少一摻雜尖峰中之摻雜濃度至少是4×1018 cm-3 且n-導電之低摻雜區中的摻雜濃度最多是8×1017 cm-3 。
該摻雜尖峰之垂直範圍較佳是介於1奈米(含)和30奈米(含)之間，特別是介於2奈米(含)和20奈米(含)之間。該摻雜尖峰之垂直範圍特別是介於7奈米(含)和10奈米(含)之間。
n-導電之多層結構在半導體晶片操作時特別是用來將電子注入至活性區中。因此，該n-導電之多層結構通常未必摻雜成n-導電。反之，該n-導電之多層結構亦可具有一層或多個層，該層或該多個層中該n-導電之多層結構未摻雜或以固有形式來構成。
相對應地，p-導電之半導體層特別是用來將電洞注入至活性區中。該p-導電之半導體層亦能以多層的形式來形成，其中各別層在摻雜度及/或晶體組成上可不相同。
半導體本體較佳是以化合物半導體為主，特別是以氮化物-化合物半導體為主。
在此處，“以氮化物-化合物半導體為主”之意義是指，其活性之磊晶-層序列或至少一層較佳是包含氮化物-III/V-化合物半導體材料，較佳是Inx Aly Ga1-x-y N，其中0≦x≦1,0≦y≦1且x+y≦1。因此，此材料未必含有上述形式之以數學所表示之準確組成。反之，此材料可具有一種或多種摻雜物質以及其它成份，這些成份基本上不會改變此Inx Aly Ga1-x-y N-材料之物理特性。然而，為求簡單，上述形式只含有晶格(Al,Ga,In,N)之主要成份，這些主要成份之一部份亦可由少量的其它物質來取代。
該活性區較佳是具有多個量子層。該些量子層以適當的方式配置在多個位障層之間。各量子層和位障層因此可形成量子結構。
此量子結構概念在本發明的範圍中特別是包含一種結構，此結構中電荷載體可藉由局限(confinement)而使其能量狀態經歷一種量子化。此量子井結構概念在此處未指出量子化的維度。因此，量子井結構可另外包含量子槽，量子線和量子點以及這些結構的每一種組合。
在一較佳的佈置中，n-導電之多層結構具有量子結構。此量子結構可具有多個量子層。
又，此量子結構概念特別是佈置成多重式量子井(MQW)結構以及佈置成超晶格。不同於多重式量子井結構，超晶 格中相鄰的量子層之距離較小，使相鄰的量子層之電子狀態互相以量子力而耦合且形成共同的電子狀態。
例如，在超晶格之多個量子層之間可形成位障層，其具有5奈米或更小的厚度(例如，2奈米)。
在一較佳的佈置中，n-導電之多層結構之量子層之能帶間隙至少須與活性區之量子層之能帶間隙一樣大。特別佳的是，n-導電之多層結構之量子層之能帶間隙大於活性區之量子層之能帶間隙。例如，在以氮化物-化合物半導體為主之半導體晶片中，n-導電之多層結構之量子層全部的銦含量x小於活性區之量子層的銦含量。
異於該活性區之量子層，該n-導電之多層結構之量子層不是用來產生輻射而是特別用來將電子有效地注入至活性區中，該活性區中該些電子可與電洞重組而發出輻射。
活性區之量子層較佳是以固有方式形成或未摻雜地形成。
在另一較佳之佈置中，摻雜尖峰配置在該n-導電之多層結構之位於該活性區後的量子層與該活性區之位於該n-導電之多層結構後之量子層間。這樣可確保該活性區附近中一種良好的橫向電流分佈。
又，該摻雜尖峰與該活性區的距離，特別是與該活性區之位於該n-導電之多層結構後之量子層間的距離，較佳是在1奈米(含)和30奈米之間，特別佳時是在2奈米(含)和20奈米之間，特別是在7奈米(含)和10奈米之間。
藉由該活性區附近中上述高摻雜的摻雜尖峰，可特別有效地將電荷載體注入至活性區中，且特別是在橫向中特別均勻地進行注入。在截止方向中，至少一摻雜尖峰由於高的橫向導電性而可較佳地使用多個可能的電荷載體路徑，這樣在與半導體本體之n-導電區中未具有摻雜尖峰時之半導體晶片比較下可降低靜電放電-損傷之危險性。
較佳是形成至少一摻雜尖峰，使該摻雜尖峰具有由低摻雜濃度至高摻雜濃度之尖銳的過渡區或相反形式的過渡區。在製造半導體晶片時，這藉由小的生長速率(大致上介於20奈米/小時和500奈米/小時之間)來達成。較佳是藉由MOCVD以進行磊晶沈積。
在另一較佳形式中，n-導電之多層結構之晶體結構具有V-形溝槽。此種溝槽在沈積半導體層時特別是沿著一偏移線而形成且亦稱為V-坑。此種V-形溝槽特別是在半導體材料處於較低沈積溫度(大約是小於950℃)時形成。此種V-形溝槽可使半導體晶片在截止方向中有較佳的特性。
在另一較佳的佈置中，該摻雜輪廓具有至少另一摻雜尖峰。特別是在該摻雜尖峰和另一摻雜尖峰之間配置該n-導電之多層結構之至少一量子層。換言之，須形成該摻雜輪廓，使該n-導電之多層結構之量子層的一部份成為高n-摻雜，但量子層之其餘部份則成為較低的n-摻雜。
該摻雜輪廓亦可具有多於二個之摻雜尖峰，特別是具有一個(含)和五個(含)之間的摻雜尖峰，較佳是具有一個(含) 和三個(含)之間的摻雜尖峰。
在半導體晶片之一較佳的佈置中，完全或至少一部份去除半導體本體之半導體層序列用之生長基板。此種半導體晶片亦稱為薄膜-半導體晶片。
本發明之範圍中，薄膜-半導體晶片(大致上是薄膜-發光晶片)的特徵是以下各特徵的至少一種：-在包括半導體層序列(特別是磊晶層序列)之半導體本體之面向一載體元件之主面上施加一種鏡面層或以佈拉格鏡面的形式積體化於半導體層序列中，使該半導體層序列中所產生的電磁輻射之至少一部份反射回到該半導體層序列中，其中該半導體層序列具有一活性區；-此半導體層序列具有一種20微米或更小的厚度，特別是具有10微米的厚度；及/或-此半導體層序列包含至少一種半導體層，其至少一面有一混合結構。在理想狀況下，此混合結構可使半導體層序列中的光達成一種近似遍歷(ergodic)之分佈，即，該光具有一種儘可能遍歷之隨機雜散特性。
薄膜-發光二極體晶片之基本原理例如已描述在文件I.Schnitzer et al.,Appl.Phys.Lett.63(16),18.October 1993,page 2174-2176中，其已揭示的內容藉由參考而併入此處。
本發明之其它特徵、佈置和適當形式將以圖式而描述在各實施例的說明中。
各圖式和實施例中相同、相同形式或作用相同的各組件分別標以相同的參考符號。
所示各元件和各元件之間的比例未必依比例繪出。反之，為了清楚起見，放大顯示各圖式的較小元件且特別是層厚度。
半導體晶片之半導體本體之第一實施例以切面圖顯示在圖1A中。半導體本體2具有半導體層序列，其形成半導體本體。半導體層序列具有一用來產生輻射之活性區20，其配置在n-導電之多層結構21和p-導電之半導體層22間。 半導體本體之半導體層序列較佳是以磊晶方式(特別是藉由MBE或MOCVD)而沈積在生長基板29上。在以氮化物-化合物半導體為主之半導體本體中，例如藍寶石、碳化矽、矽或氮化鎵適合用作生長基板。在該n-導電之多層結構21和該生長基板之間可形成一緩衝層，其特別是用來提高晶體品質(未明顯地顯示)。
活性區20具有量子結構，其是由多個量子層201和多個配置在該些量子層之間的位障層202所形成。該活性區於此處例如只具有一種具有三個量子層之量子結構。然而，亦可與此不同，設有其它數目的量子層，例如，可只設有一個或二個量子層或多於三個之量子層，大約可至20個量子層，例如可為五個至八個量子層。
該p-導電之半導體層22亦能形成為多層的形式，其中各別的層特別是可由於材料成份及/或材料成份之摻雜度 而互不相同。
該n-導電之多層結構21所具有的量子結構可具有多個量子層211，其配置在位障層212之間。
摻雜尖峰4之位置在垂直方向，即，在垂直於該半導體本體2之半導體層之主延伸面之方向中以一箭頭來表示。該摻雜尖峰位於n-導電之多層結構21中，特別是位於n-導電之多層結構21之位於活性區後的量子層211和該活性區20之位於該n-導電之多層結構21後的量子層201間。在該n-導電之多層結構21之與該摻雜尖峰4相鄰之區域中，各量子層211以及與各量子層相鄰之位障層是低摻雜者。
藉該摻雜尖峰4，可將電子有效地注入至活性區20中。在反向中，該摻雜尖峰同樣可造成較佳的電流擴散，這樣可降低由半導體層序列所形成的半導體晶片之靜電放電-損傷之危險性。下降之靜電放電-敏感性是以半導體層序列之沈積來達成，降低半導體晶片在隨後之製造步驟中受損之危險性。
於半導體晶片之半導體本體之第二實施例中，導電帶邊緣外形EC 以及矽-摻雜輪廓在圖1B中顯示成z-方向的函數。該z-方向即為半導體本體2之半導體層之沈積方向且垂直於半導體本體2之半導體層之主延伸面而延伸。
第二實施例基本上對應於圖1A所示之半導體本體之第一實施例。不同之處在於，第二實施例中形成另一摻雜尖 峰41。
該另一摻雜尖峰41形成該n-導電之多層結構21之量子結構之高摻雜的一部份區域。在該另一摻雜尖峰和該摻雜尖峰4之間形成該量子結構之n-導電之低摻雜區45。
半導體本體2，特別是活性區20，在本實施例中是以氮化物-化合物半導體為主。
活性區20具有多個量子層201。在本實施例中，活性區用來產生藍色光譜區中的輻射。於此，各量子層分別具有x=0.2之銦含量。然而，活性區亦可用來在其它光譜區中發出輻射。銦含量越高，能帶間隙越小且因此使活性區中可產生之光子之能量越小。銦含量因此可在擴大的界限中改變。例如，銦含量為x=0.10之量子層在操作時發出紫外線光譜區中的輻射，且銦含量為x=0.40之量子層在操作時發出綠色光譜區中的輻射。在各量子層之間配置GaN-位障層202。
於本實施例中，該n-導電之多層結構21之摻雜輪廓藉由矽-摻雜來達成。然而，亦可使用其它摻雜物質。
該摻雜輪廓具有摻雜尖峰4。本實施例中，此摻雜尖峰之寬度大約是5奈米。摻雜尖峰4之區域中摻雜濃度是1×1019 cm-3 ，在與該摻雜尖峰4相鄰之低摻雜的n-導電區45中之摻雜濃度是1×1017 cm-3 。又，該摻雜輪廓具有另一摻雜尖峰41，其寬度是15奈米，其中n-導電之多層結構以1×1019 cm-3 之摻雜濃度來形成n-導電之摻雜。
藉由該摻雜尖峰，則在橫向中可達成特別均勻之電荷載體注入。於是，可達成有效的電流擴散，特別是直接在活性區之量子層201的下方達成。
如圖1A所示，該n-導電之多層結構21之量子結構具有多個量子層211，其分別配置在位障層212之間。藉由此種摻雜輪廓，則可形成該量子結構之低摻雜之部份區215和高摻雜的部份區216。在這些區中，可分別對各量子層及/或各位障層進行摻雜。至少在至少一摻雜尖峰之區域中，較佳是使量子層和位障層形成為高摻雜。
該n-導電之多層結構21因此具有量子結構之一低摻雜之部份區和一高摻雜之部份區。量子層之低摻雜之部份區215因此在摻雜尖峰4、41之間延伸，且在半導體晶片操作時形成電子儲存區。在量子結構之該低摻雜之部份區中，量子層211和位障層212形成為低摻雜。藉該摻雜尖峰4，可特別有效地在橫向中使電荷載體由n-導電之多層結構21均勻地注入至活性區20之量子層中。
於本實施例中，該n-導電之多層結構21之量子層具有x=0.1之銦含量。然而，銦含量亦可選擇成與此不同。銦含量較佳是選擇成最多與活性區中之量子層之銦含量一樣多，使n-導電之多層結構21之量子層之能帶間隙大於活性區20中的量子層之能帶間隙或等於該活性區中的量子層之能帶間隙。
該n-導電之多層結構之量子結構特別是可形成為量子井 結構或超晶格，其例如具有厚度小於5奈米(大約是2奈米)之位障層。
於是，可簡易地將電荷載體有效地注入至活性區中。
當然，活性區20之材料成份和n-導電之多層結構21以及摻雜輪廓亦可與所示的實施例不同。
至少一摻雜尖峰4中之摻雜濃度較佳是至少4×1018 cm-3 。又，摻雜尖峰中之摻雜濃度較佳是最多1×1020 cm-3 ，特別是最多3×1019 cm-3 。
在n-導電之低摻雜區45中，該摻雜濃度較佳是最多為5×1017 cm-3 ，特別是最多為2×1017 cm-3 。
至少一摻雜尖峰中之摻雜濃度較佳是至少為該n-導電之多層結構之n-導電之低摻雜區者之五倍，特別是至少八倍。
該摻雜尖峰4及/或該另一摻雜尖峰41之厚度(即，垂直範圍)較佳是介於1奈米(含)和30奈米(含)之間，特別佳時是介於2奈米(含)和20奈米(含)之間，最佳時是介於7奈米(含)和10奈米(含)之間。
該摻雜尖峰4較佳是與該活性區20相隔一小距離，此距離特別佳時是最多30奈米，特別是介於1奈米(含)和30奈米(含)之間，較佳是介於2奈米(含)和20奈米(含)之間，最佳時是介於7奈米(含)和10奈米(含)之間。
又，與所示實施例不同，亦可設有多於二個之摻雜尖峰，例如，可設有一個(含)至五個(含)摻雜尖峰。
又，與所示之實施例不同，n-導電之多層結構21亦可具 有多個層或多個部份層，其未摻雜或以固有形態形成。在此種情況下，未摻雜或以固有形態而形成之層適當地薄化，使該n-導電之多層結構21在沈積方向中對電子具有足夠高的導電性。
在摻雜尖峰4、41之區域中就該摻雜輪廓形成為儘可能是矩形的外形而言，較佳是以小的生長速率來進行沈積，例如，沈積的速率是介於20奈米/小時(含)和500奈米/小時(含)之間。
又，n-導電之多層結構之晶體結構較佳是具有V-形溝槽，其特別是在小的沈積溫度(大約低於950℃)時沿著偏位(dislocation)而擴大地形成。在截止方向中施加電壓時，V-形溝槽可使半導體晶片有較佳的特性。
半導體晶片1之第一實施例顯示在圖2中，其中半導體本體2就像圖1A的例子所述者一樣地構成。
半導體晶片1因此形成為一種薄膜-LED-半導體晶片1，其中該半導體本體2之半導體層序列用之生長基板29(圖1A)已去除。活性區20在操作時用來產生非相參(incoherent)的輻射。
半導體本體2配置在一載體5上。該載體5特別是用來使半導體本體達成機械穩定性，因此不需該生長基板。
例如，半導體材料，例如，矽、砷化鎵或鍺、或陶瓷(大致上是氮化鋁)適合作為載體材料。
載體5藉一種連接層8，機械穩定地且可導電地與半導 體本體5相連接。
例如，焊劑或可導電之黏合材料適合用作該連接層。
一鏡面層62形成於載體5和半導體本體2之間。藉由該鏡面層，於半導體本體2之操作時，在該活性區20中所產生的在該載體5之方向中發出之輻射可於輻射發出面200之方向中反射且因此由該半導體晶片中發出。
在該半導體本體2之遠離該載體5之此側上，該半導體本體具有第一接觸區31。在該半導體晶片之相對的側面上，即，在該載體5之遠離該半導體本體2之此側上，形成第二接觸區32。
第一接觸區及/或第二接觸區較佳是含有金屬，例如，金、銀、鉑、鋁、鎳、鉻或銅或一種具有上述至少一材料的合金。
藉第一接觸區31和第二接觸區32，在半導體晶片1操作時，電荷載體可由不同側注入至活性區20中且在該處重組而發出輻射。
經由第一接觸區31而注入之電子在n-導電之多層結構21中有效地在橫向中分佈在至少一摻雜尖峰4之區域中，且均勻地耦合至活性區20之量子層201中。
鏡面層62較佳是以金屬構成且對該活性區中所產生的輻射另具有一種高的反射性。例如，鋁、銀、金、鈀或銠之類的金屬或一具有上述至少一種金屬之金屬合金適合用作鏡面層。
半導體晶片1之第二實施例以切面圖顯示在圖3中。半導體本體2以圖1A所述的方式而構成。與圖2所示之第一實施例之半導體晶片不同，半導體本體2具有一凹口24，其由一與載體5相面對之側面經由p-導電之半導體層22和活性區20而延伸至n-導電之多層結構21中。該凹口穿過該n-導電之多層結構之量子層211。該凹口之側面由隔離層27所覆蓋，該隔離層27保護該半導體本體2，使活性區20不會發生電性上的短路。
凹口24中形成一接觸層65，其用來使活性區可與遠離該p-導電之半導體層22之此側形成電性接觸。
載體5具有第一終端面51和第二終端面52，其中第一終端面51經由接觸層65而與n-導電之多層結構21形成電性連接，且第二終端面52經由鏡面層62而與p-導電之半導層22形成電性連接。第一終端層51和第二終端層52配置在該載體5之相同側面上。
藉凹口24，可對配置在活性區20之遠離該載體5之此側上之n-導電之多層結構21達成電性接觸，使輻射發出面200可形成為未具備外部電性接觸區。該輻射發出面之由於不能透過輻射之接觸區所造成的遮蔽現象將不會發生。
載體5具有缺口55，其由該載體5之面向半導體本體2之第一主面501延伸至與第一主面相面對之第二主面502。第一終端面51經由該缺口而與第一接觸區31形成電性連接，且第二終端面52與第二接觸區32形成電性連接， 使半導體晶片1可由該半導體晶片之遠離該輻射發出面200之下側來達成外部電性接觸。又，半導體本體2在該輻射發出面200之此側上具有結構7。此結構7用來降低該半導體晶片中產生於活性區中的輻射之全反射，且因此提高發射效率。當然，此種結構亦可設置在圖2所示之半導體晶片的第一實施例中。
圖4顯示反向電流I之特性作為活性區20之反向(即，截止方向)中的電壓U之函數。曲線99顯示半導體層序列上之測量值，在隨後的過程中半導體晶片之半導體本體來自該半導體層序列。該半導體層序列因此就像圖1B所示般構成。
相較之下，曲線98顯示半導體層序列上之測量值，其中使用傳統之n-導電區而不具備摻雜尖峰。
箭頭97指出：藉n-導電之多層結構21之上述構造，可使電流曲線在小電壓時，首先愋慢地上升，且只有在電壓值很高時才顯示電流之陡峭的上升狀。此測量曲線因此顯示了很明顯的彎曲外形。
各實施例的描述只是例示性地依據LED-半導體晶片來進行。然而，該n-導電之多層結構21和具有至少一摻雜尖峰4之摻雜輪廓之上述佈置亦可用於發出相參或至少一部份相參之輻射之組件，例如，可用於表面發射式或邊緣發射式半導體晶片或用於共振空腔發光二極體(resonant cavity LED)。
本發明當然不限於依據各實施例中所作的描述。反之，本發明包含每一新的特徵和各特徵的每一種組合，特別是包含各申請專利範圍-或不同實施例之各別特徵之每一種組合，即便相關的特徵或相關的組合本身未明顯地顯示在各申請專利範圍中或各實施例中，仍屬於本發明。
1‧‧‧半導體晶片
2‧‧‧半導體本體
4‧‧‧摻雜尖峰
5‧‧‧載體
7‧‧‧結構
8‧‧‧連接層
20‧‧‧活性區
21‧‧‧n-導電之多層結構
22‧‧‧p-導電之半導體層
24‧‧‧凹口
27‧‧‧隔離層
29‧‧‧生長基板
31‧‧‧第一接觸區
32‧‧‧第二接觸區
41‧‧‧另一摻雜尖峰
45‧‧‧n-導電之低摻雜區
51‧‧‧第一終端面
52‧‧‧第二終端面
55‧‧‧缺口
62‧‧‧鏡面層
65‧‧‧接觸層
97‧‧‧箭頭
98、99‧‧‧曲線
200‧‧‧輻射發出面
201‧‧‧量子層
202‧‧‧位障層
211‧‧‧量子層
212‧‧‧位障層
215‧‧‧低摻雜的部份區
216‧‧‧高摻雜的部份區
501‧‧‧第一主面
502‧‧‧第二主面
圖1A顯示一具有半導體層序列之半導體本體之實施例的切面圖。
圖1B顯示第二實施例中沿著半導體本體之一部份的沈積方向z之導電帶邊緣外形EC 和一摻雜輪廓之圖解。
圖2顯示半導體晶片之第一實施例之切面圖。
圖3顯示半導體晶片之第二實施例之切面圖。
圖4顯示電流I之測量值作為反向中所施加的電壓U之函數之結果。
20‧‧‧活性區
201‧‧‧量子層
202‧‧‧位障層
21‧‧‧n-導電之多層結構
211‧‧‧量子層
212‧‧‧位障層
215‧‧‧低摻雜的部份區
216‧‧‧高摻雜的部份區
4‧‧‧摻雜尖峰
41‧‧‧另一摻雜尖峰
45‧‧‧n-導電之低摻雜區

Claims (14)

  1. 一種半導體晶片(1)，其半導體本體(2)具有半導體層序列，其中-該半導體層序列具有n-導電之多層結構(21)、p-導電之半導體層(22)以及一用來產生輻射之活性區(20)，其配置在該n-導電之多層結構(21)和該p-導電之半導體層之間；-在該n-導電之多層結構中形成摻雜輪廓，其具有至少一摻雜尖峰(4)；-該n-導電之多層結構(21)具有包含多個量子層(211)之量子結構，其係配置在複數個位障層(212)之間-該n-導電之多層結構之與該摻雜尖峰(4)相鄰之區域中，各量子層(211)以及一與各量子層相鄰之位障層(212)是低摻雜。
  2. 如申請專利範圍第1項之半導體晶片，其中該至少一摻雜尖峰中之摻雜濃度至少是該n-導電之多層結構之n-導電之低摻雜區(45)之五倍。
  3. 如申請專利範圍第2項之半導體晶片，其中該至少一摻雜尖峰中之摻雜濃度至少是4×1018 cm-3 且在該n-導電之低摻雜區中最多是8×1017 cm-3 。
  4. 如申請專利範圍第1至3項中任一項之半導體晶片，其中該摻雜尖峰具有一種介於1奈米(含)和30奈米之間之垂直範圍。
  5. 如申請專利範圍第1至3項中任一項之半導體晶片，其中該摻雜尖峰具有一種介於5奈米(含)和20奈米之間之垂直範圍。
  6. 如申請專利範圍第1至3項中任一項之半導體晶片，其中該摻雜尖峰與該活性區之間具有一種介於2奈米(含)和20奈米之間之距離。
  7. 如申請專利範圍第1至3項中任一項之半導體晶片，其中該活性區具有多個量子層(201)，其中該摻雜尖峰配置在該n-導電之多層結構之離該活性區之最近的量子層和該活性區之離該n-導電之多層結構(21)之最近的量子層之間。
  8. 如申請專利範圍第1至3項中任一項之半導體晶片，其中該n-導電之多層結構之該量子層之能帶間隙至少與該活性區之該量子層(201)之能帶間隙一樣大。
  9. 如申請專利範圍第1至3項中任一項之半導體晶片，其中該摻雜輪廓具有另一摻雜尖峰(41)，其中在該摻雜尖峰和該另一摻雜尖峰之間配置該n-導電之多層結構之至少一量子層。
  10. 如申請專利範圍第9項之半導體晶片，其中該n-導電之多層結構之量子結構之部份區(216)藉由該另一摻雜尖峰(45)而具有高的摻雜濃度。
  11. 如申請專利範圍第1至3項中任一項之半導體晶 片，其中該活性區是以氮化物化合物半導體材料為主。
  12. 如申請專利範圍第1至3項中任一項之半導體晶片，其中該n-導電之多層結構之晶體結構具有V-形之溝槽。
  13. 如申請專利範圍第1至3項中任一項之半導體晶片，其中去除半導體本體之半導體層序列用之生長基板。
  14. 如申請專利範圍第1項之半導體晶片，其中-該至少一摻雜尖峰中之摻雜濃度至少是該n-導電之多層結構之與該摻雜尖峰相鄰之區域中者之五倍；-該活性區具有量子結構，其包括至少一量子層(201)；及-該n-導電之多層結構之量子層之能帶間隙大於該活性區之量子層之能帶間隙。
TW099146097A 2009-12-30 2010-12-27 半導體晶片 TWI449212B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102009060747A DE102009060747A1 (de) 2009-12-30 2009-12-30 Halbleiterchip

Publications (2)

Publication Number Publication Date
TW201135968A TW201135968A (en) 2011-10-16
TWI449212B true TWI449212B (zh) 2014-08-11

Family

ID=43827573

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099146097A TWI449212B (zh) 2009-12-30 2010-12-27 半導體晶片

Country Status (8)

Country Link
US (4) US9012885B2 (zh)
EP (1) EP2519980B1 (zh)
JP (1) JP5735984B2 (zh)
KR (3) KR20180078359A (zh)
CN (2) CN102687290B (zh)
DE (1) DE102009060747A1 (zh)
TW (1) TWI449212B (zh)
WO (1) WO2011080249A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009060747A1 (de) 2009-12-30 2011-07-07 OSRAM Opto Semiconductors GmbH, 93055 Halbleiterchip
EP2523228B1 (en) * 2010-01-05 2017-04-26 Seoul Viosys Co., Ltd Light emitting diode
DE102011100037A1 (de) 2011-04-29 2012-10-31 Osram Opto Semiconductors Gmbh Strahlung emittierender Halbleiterchip mit integriertem ESD-Schutz
JP5123414B2 (ja) * 2011-05-16 2013-01-23 株式会社東芝 半導体発光素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
US9070613B2 (en) * 2011-09-07 2015-06-30 Lg Innotek Co., Ltd. Light emitting device
DE102013103602A1 (de) * 2013-04-10 2014-10-16 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zu seiner Herstellung
DE102013104272A1 (de) * 2013-04-26 2014-10-30 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102014111058A1 (de) * 2014-08-04 2016-02-04 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung
CN104701431B (zh) * 2014-11-27 2017-03-29 厦门市三安光电科技有限公司 一种发光二极管的外延结构及其制作方法
KR102391513B1 (ko) 2015-10-05 2022-04-27 삼성전자주식회사 물질막 적층체, 발광 소자, 발광 패키지, 및 발광 소자의 제조 방법
KR102189614B1 (ko) * 2016-07-28 2020-12-11 루미레즈 엘엘씨 초격자를 갖는 iii-p 발광 디바이스
US20180033912A1 (en) * 2016-07-28 2018-02-01 Lumileds Llc Iii-p light emitting device with a superlattice
DE102016120419A1 (de) 2016-10-26 2018-04-26 Osram Opto Semiconductors Gmbh Halbleiterkörper
DE102016123262A1 (de) * 2016-12-01 2018-06-07 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterkörper und Verfahren zur Herstellung einer Halbleiterschichtenfolge
DE102017104370A1 (de) 2017-03-02 2018-09-06 Osram Opto Semiconductors Gmbh Halbleiterkörper

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200537703A (en) * 2004-05-03 2005-11-16 Osram Opto Semiconductors Gmbh Method to produce a radiation-emitting semiconductor-chip and said produced semiconductor-chip
TW200638563A (en) * 2005-04-29 2006-11-01 Cree Inc Light emitting devices with active layers that extend into opened pits
US20080149918A1 (en) * 2004-02-13 2008-06-26 Epivalley Co., Ltd. III-Nitride Compound Semiconductor Light Emitting Device
WO2009072787A2 (en) * 2007-12-05 2009-06-11 Wooree Lst Co., Ltd. Light emitting device using compound semiconductor

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263748A (ja) * 1994-03-22 1995-10-13 Toyoda Gosei Co Ltd ３族窒化物半導体発光素子及びその製造方法
US6677619B1 (en) * 1997-01-09 2004-01-13 Nichia Chemical Industries, Ltd. Nitride semiconductor device
JP3374737B2 (ja) 1997-01-09 2003-02-10 日亜化学工業株式会社 窒化物半導体素子
US6563850B1 (en) 1997-10-06 2003-05-13 Sharp Kabushiki Kaisha Light-emitting device and fabricating method thereof
JP3429446B2 (ja) * 1998-03-19 2003-07-22 シャープ株式会社 半導体発光素子
JP3622562B2 (ja) 1998-03-12 2005-02-23 日亜化学工業株式会社 窒化物半導体発光ダイオード
US7193246B1 (en) 1998-03-12 2007-03-20 Nichia Corporation Nitride semiconductor device
JP4629178B2 (ja) * 1998-10-06 2011-02-09 日亜化学工業株式会社 窒化物半導体素子
US6649942B2 (en) * 2001-05-23 2003-11-18 Sanyo Electric Co., Ltd. Nitride-based semiconductor light-emitting device
US6717969B2 (en) * 2001-07-16 2004-04-06 Fuji Photo Film Co., Ltd. Semiconductor laser device which includes current confinement structure and trenches formed through current stopping layer down to active layer
CA2754097C (en) 2002-01-28 2013-12-10 Nichia Corporation Nitride semiconductor device having support substrate and its manufacturing method
SG115549A1 (en) * 2002-07-08 2005-10-28 Sumitomo Chemical Co Epitaxial substrate for compound semiconductor light emitting device, method for producing the same and light emitting device
JP2005093682A (ja) * 2003-09-17 2005-04-07 Toyoda Gosei Co Ltd ＧａＮ系半導体発光素子及びその製造方法
JP2005277374A (ja) * 2004-02-26 2005-10-06 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子及びその製造方法
CN1324719C (zh) * 2004-04-01 2007-07-04 光磊科技股份有限公司 一种发光二极管
US7943949B2 (en) * 2004-09-09 2011-05-17 Bridgelux, Inc. III-nitride based on semiconductor device with low-resistance ohmic contacts
US7042018B2 (en) * 2004-09-22 2006-05-09 Formosa Epitaxy Incorporation Structure of GaN light-emitting diode
US7042019B1 (en) * 2004-10-12 2006-05-09 Formosa Epitaxy Incorporation Gallium-nitride based multi-quantum well light-emitting diode n-type contact layer structure
KR100631971B1 (ko) * 2005-02-28 2006-10-11 삼성전기주식회사 질화물 반도체 발광 소자
WO2007102627A1 (en) * 2005-07-06 2007-09-13 Lg Innotek Co., Ltd Nitride semiconductor led and fabrication metho thereof
JP2007042751A (ja) * 2005-08-01 2007-02-15 Hitachi Cable Ltd 半導体発光素子
KR100674862B1 (ko) * 2005-08-25 2007-01-29 삼성전기주식회사 질화물 반도체 발광 소자
US20070051962A1 (en) * 2005-09-08 2007-03-08 Mu-Jen Lai Gallium nitride semiconductor light emitting device
JP2007201195A (ja) * 2006-01-26 2007-08-09 Sumitomo Electric Ind Ltd 窒化物半導体発光素子
TWI325641B (en) * 2006-09-04 2010-06-01 Huga Optotech Inc Light emitting device and methods for forming the same
DE102007019776A1 (de) 2007-04-26 2008-10-30 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente
DE102007046027A1 (de) 2007-09-26 2009-04-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip mit einer Mehrfachquantentopfstruktur
WO2009045005A2 (en) * 2007-10-02 2009-04-09 Epivalley Co., Ltd. Iii-nitride semiconductor light emitting device
KR20090034163A (ko) 2007-10-02 2009-04-07 주식회사 에피밸리 3족 질화물 반도체 발광소자
DE102007057674A1 (de) * 2007-11-30 2009-06-04 Osram Opto Semiconductors Gmbh LED mit Stromaufweitungsschicht
JP2009200084A (ja) 2008-02-19 2009-09-03 Seiko Instruments Inc 発光デバイス
WO2009106063A1 (de) * 2008-02-29 2009-09-03 Osram Opto Semiconductors Gmbh Monolithischer, optoelektronischer halbleiterkörper und verfahren zur herstellung eines solchen
US8536615B1 (en) * 2009-12-16 2013-09-17 Cree, Inc. Semiconductor device structures with modulated and delta doping and related methods
DE102009060747A1 (de) 2009-12-30 2011-07-07 OSRAM Opto Semiconductors GmbH, 93055 Halbleiterchip
EP2523228B1 (en) * 2010-01-05 2017-04-26 Seoul Viosys Co., Ltd Light emitting diode
CN101789473B (zh) * 2010-02-23 2013-03-20 厦门大学 一种GaN基垂直结构发光二极管及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080149918A1 (en) * 2004-02-13 2008-06-26 Epivalley Co., Ltd. III-Nitride Compound Semiconductor Light Emitting Device
TW200537703A (en) * 2004-05-03 2005-11-16 Osram Opto Semiconductors Gmbh Method to produce a radiation-emitting semiconductor-chip and said produced semiconductor-chip
TW200638563A (en) * 2005-04-29 2006-11-01 Cree Inc Light emitting devices with active layers that extend into opened pits
WO2009072787A2 (en) * 2007-12-05 2009-06-11 Wooree Lst Co., Ltd. Light emitting device using compound semiconductor

Also Published As

Publication number Publication date
EP2519980A1 (de) 2012-11-07
US10388828B2 (en) 2019-08-20
DE102009060747A1 (de) 2011-07-07
US9012885B2 (en) 2015-04-21
EP2519980B1 (de) 2019-04-03
CN102687290A (zh) 2012-09-19
US20170025570A1 (en) 2017-01-26
KR101755586B1 (ko) 2017-07-07
KR20180078359A (ko) 2018-07-09
CN106229395B (zh) 2020-08-14
KR20120102146A (ko) 2012-09-17
US20120298964A1 (en) 2012-11-29
JP2013516751A (ja) 2013-05-13
US20170324001A1 (en) 2017-11-09
US9799797B2 (en) 2017-10-24
US9530931B2 (en) 2016-12-27
WO2011080249A1 (de) 2011-07-07
CN106229395A (zh) 2016-12-14
US20150194570A1 (en) 2015-07-09
TW201135968A (en) 2011-10-16
CN102687290B (zh) 2016-08-17
JP5735984B2 (ja) 2015-06-17
KR20170080718A (ko) 2017-07-10

Similar Documents

Publication Publication Date Title
TWI449212B (zh) 半導體晶片
US8330174B2 (en) LED having current spreading layer
US9960152B2 (en) Optoelectronic device with light-emitting diodes comprising at least one zener diode
KR100631971B1 (ko) 질화물 반도체 발광 소자
US7939833B2 (en) Nitride semiconductor light emitting device
US7791081B2 (en) Radiation-emitting semiconductor chip
US9293657B2 (en) Semiconductor light emitting device
KR20120079172A (ko) 전류 차단 구조들을 가지는 발광소자들 및 전류 차단 구조들을 가지는 발광소자들의 제조방법들
KR20130066870A (ko) 반도체 발광소자
KR20070080984A (ko) 리지 도파형 반도체 레이저 다이오드
TW200402153A (en) Method for the manufacturing of a semiconductor element for the emission of electromagnetic radiation
KR100638729B1 (ko) ３족 질화물 발광 소자
KR20110086096A (ko) 광전 반도체 소자
KR20090104454A (ko) 질화물 반도체 발광소자
KR101350923B1 (ko) 반도체 발광 소자 및 그 제조 방법
KR101090178B1 (ko) 반도체 발광소자
KR20090119749A (ko) 반도체 발광소자
JP6670401B2 (ja) 半導体積層体
KR20160046506A (ko) 발광소자 및 발광 소자 패키지
KR20130104822A (ko) 반도체 발광소자