JP5735984B2 - 発光半導体チップ - Google Patents

Description

本出願は、放射を生成するための半導体チップに関する。

ＬＥＤ半導体チップは、放射を生成するための活性領域として、複数の量子井戸を有する活性領域を備えている場合がしばしばある。

活性領域にＩｎＧａＮ量子井戸が存在するとき、放出される放射出力は、電流密度の増大に対して線形的には大きくならないことが判明している。この原因の１つとして、電荷キャリアが量子井戸に効率的に注入されない場合がしばしばある。

I. Schnitzer et al., Appl. Phys. Lett. 63 (16), 18 October 1993, 2174 - 2176

本発明の１つの目的は、電荷キャリアが活性領域に効率的に注入される半導体チップを提供することである。

この目的は、独立請求項１の主題によって達成される。従属請求項は、さらなる構造形態およびさらなる発展形態に関する。

一実施形態においては、半導体チップは、半導体積層体を有する半導体ボディを備えており、この半導体積層体は、ｎ型導電多層構造と、ｐ型導電半導体層と、放射を生成するための活性領域と、を備えている。活性領域は、ｎ型導電多層構造とｐ型導電半導体層との間に配置されている。ｎ型導電多層構造には、少なくとも１つのドーピングピーク（doping peak）を備えたドーピングプロファイルが形成されている。

ドーピングプロファイルは、特に、垂直方向、したがって半導体ボディの半導体積層体の堆積方向における、ドーピングの分布である。言い換えれば、ドーピングプロファイルは、半導体ボディの半導体積層体の半導体層の主延在面に垂直な方向に延びている。

本出願において、ドーピングピークとは、半導体材料の領域のうち、自身に隣接する少なくとも１つの領域と比較して高いドーピング濃度を有する領域を意味するものと理解されたい。ドーピングピークを囲む（好ましくは両側の）半導体材料は、低濃度にドープされている、ドープされていない、または真性であることが好ましい。

高いドーピング濃度とは、特に、少なくとも２×１０^１８／ｃｍ^３の濃度を意味するものと理解されたい。

低いドーピング濃度とは、特に、少なくとも１×１０^１６／ｃｍ^３、最大で１×１０^１８／ｃｍ^３の濃度を意味するものと理解されたい。

特に、ドーピングピークが、ｎ型導電多層構造の残りの部分と比較して、薄くかつ高濃度にドープされていることによって、半導体チップの活性領域への電荷キャリアの注入が改善されることが判明した。ｎ型導電多層構造は、ドーピングピークの領域において、高濃度のドーピングの結果として横断方向の導電率が比較的高くなり（すなわち横方向における高い導電率）、したがって、横方向において特に均一に電荷キャリアを活性領域に注入することができる。逆方向（すなわち活性領域の非導通方向）においても、少なくとも１つのドーピングピークによって、横方向における均一な電流フローが得られる。このようにすることで、半導体チップは、静電放電（ＥＳＤ）に対する低い感受性を示す。

好ましい構造形態においては、ｎ型導電多層構造は、ドーピングピークによる高濃度にドープされた少なくとも１つの領域と、ｎ型導電性に低濃度にドープされた１つの領域とを備えている。少なくとも１つのドーピングピークにおけるドーピング濃度は、ｎ型導電多層構造の、ｎ型導電性に低濃度にドープされた領域のドーピング濃度の、好ましくは少なくとも５倍、特に好ましくは少なくとも８倍、例えば１０倍である。

ｎ型導電性に低濃度にドープされた領域は、特に、ドーピングピークに隣接している。

ドーピングピークにおけるドーピング濃度は、少なくとも４×１０^１８／ｃｍ^３であることが好ましい。高いドーピング濃度の結果として、高い導電率を達成することができる。

さらには、ドーピングピークにおけるドーピング濃度は、好ましくは最大で１×１０^２０／ｃｍ^３、特に好ましくは最大で３×１０^１９／ｃｍ^３である。

さらには、ｎ型導電性に低濃度にドープされた隣接する領域におけるドーピング濃度は、好ましくは最大で５×１０^１７／ｃｍ^３、特に好ましくは最大で２×１０^１７／ｃｍ^３である。

好ましい一構造形態においては、少なくとも１つのドーピングピークにおけるドーピング濃度は、少なくとも４×１０^１８／ｃｍ^３であり、ｎ型導電性に低濃度にドープされた領域におけるドーピング濃度は、最大で８×１０^１７／ｃｍ^３である。

ドーピングピークの垂直方向の大きさは、１ｎｍ〜３０ｎｍの範囲内（両端値を含む）、特に好ましくは２ｎｍ〜２０ｎｍの範囲内（両端値を含む）である。特に、ドーピングピークの垂直方向の大きさは、７ｎｍ〜１０ｎｍの範囲内（両端値を含む）である。

ｎ型導電多層構造は、特に、半導体チップの動作時に活性領域に電子を注入する役割を果たす。この目的において、ｎ型導電多層構造は、必ずしも全体がｎ型導電性にドープされている必要はない。ｎ型導電多層構造は、ドープされていないかまたは真性である１層または複数の層を備えていることもできる。

ｐ型導電半導体層は、特に、活性領域に正孔を注入することを目的とする。ｐ型導電半導体層は、多層構造とすることもでき、その場合、個々の層は、ドーピングもしくは結晶組成またはその両方に関して異なっていることができる。

半導体ボディは、化合物半導体、特に、窒化物化合物半導体をベースとすることが好ましい。

「窒化物化合物半導体をベースとする」とは、本明細書においては、活性エピタキシャル積層体（active epitaxial layer sequence）またはその少なくとも１層が、ＩＩＩ／Ｖ族窒化物化合物半導体材料、好ましくはＡｌ_ｙＧａ_{１−ｘ−ｙ}Ｉｎ_ｘＮ（０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）を含んでいることを意味する。この材料は、上の化学式による数学的に正確な組成を必ずしも有する必要はない。この材料は、例えば、１種類または複数のドーパントと、Ａｌ_ｙＧａ_{１−ｘ−ｙ}Ｉｎ_ｘＮ材料の特徴的な物理特性を実質的に変化させることのない追加の構成成分を含んでいることができる。しかしながら、説明を簡潔にする目的で、上の化学式は、結晶格子の基本的な構成成分（すなわちＡｌ、Ｇａ、Ｉｎ、Ｎ）を含んでいるのみであり、これらの構成成分は、一部分を少量の別の物質によって置き換えることができる。

活性領域は、複数の井戸層を備えていることが好ましい。井戸層は、障壁層の間に配置されていることが好ましい。井戸層および障壁層は、量子構造を形成している。

本出願において、用語「量子構造」は、特に、包み込み（「閉じ込め」）によって電荷キャリアにおいてエネルギ状態の量子化が起こる任意の構造を包含する。特に、量子構造という表現は、量子化の次元について何らかの指定を行うものではない。したがって、量子構造には、特に、量子井戸、量子細線、および量子ドットと、これらの構造の任意の組合せとが含まれる。

好ましい構造形態においては、ｎ型導電多層構造は、量子構造を備えている。この量子構造は、複数の井戸層を備えていることができる。

用語「量子構造」は、多重量子井戸構造（ＭＱＷ）としての構造と、超格子としての構造の両方を意味するものと理解されたい。超格子においては、多重量子井戸構造とは異なり、隣り合う井戸層の間の距離が小さく、隣り合う井戸層の電子状態によって量子が機械的にまとまって、共通の電子状態が形成される。

障壁層は、例えば、超格子の井戸層の間に形成することができ、５ｎｍ以下の厚さ、例えば２ｎｍの厚さを有する。

好ましい構造形態においては、ｎ型導電多層構造の井戸層のバンドギャップは、活性領域の井戸層のバンドギャップと少なくとも同じ大きさである。特に好ましくは、多層構造の井戸層のバンドギャップは、活性領域の井戸層のバンドギャップより大きい。例えば、窒化物化合物半導体材料をベースとする半導体チップの場合、ｎ型導電多層構造の井戸層は、活性領域の井戸層よりも低いインジウム含有量ｘを有することができる。

ｎ型導電多層構造の井戸層は、活性領域の井戸層とは異なり、放射の生成を目的とするのではなく、特に、活性領域に電子を効率的に注入する役割を果たし、電子と正孔の再結合によって放射が放出される。

活性領域の井戸層は、真性である、またはドープされていないことが好ましい。

さらなる好ましい構造形態においては、ドーピングピークは、ｎ型導電多層構造の井戸層のうち活性領域に最も近い井戸層と、活性領域の井戸層のうちｎ型導電多層構造に最も近い井戸層との間に配置されている。したがって、活性領域の近傍において横方向の良好な電流分散が確保される。

さらには、活性領域からドーピングピークまでの距離、特に、活性領域の井戸層のうちｎ型導電多層構造に最も近い井戸層から、ドーピングピークまでの距離は、１ｎｍ〜３０ｎｍの範囲内（両端値を含む）、特に好ましくは２ｎｍ〜２０ｎｍの範囲内（両端値を含む）、特に、７ｎｍ〜１０ｎｍの範囲内（両端値を含む）である。

活性領域の近傍における、この高濃度にドープされたドーピングピークによって、活性領域への電荷キャリアの注入が、特に効率的に、かつ特に横方向に均一に行われる。さらに、半導体ボディのｎ型導電領域にドーピングピークが含まれていない半導体チップと比較したとき、少なくとも１つのドーピングピークによって、横方向の導電率が高いことで、電荷キャリアの多数の経路の使用が改善され、これによりＥＳＤ損傷の危険性が減少する。

少なくとも１つのドーピングピークは、ドーピングプロファイルにおいてドーピング濃度が低濃度から高濃度、および高濃度から低濃度に急激に変化するように、構成されていることが好ましい。このことは、本半導体チップを製造するとき、低い成長速度（例えば、２０ｎｍ／時〜５００ｎｍ／時の範囲内の速度）によって達成することができる。堆積は、エピタキシャルに（例えばＭＯＣＶＤによって）行うことが好ましい。

さらなる好ましい発展形態においては、ｎ型導電多層構造の結晶構造は、Ｖ形状の凹部（V-shaped indentations）を備えている。このような凹部（半導体層の堆積時に、特に、転位線に沿って形成されることがある）は、「Ｖピット」としても知られている。このようなＶ形状の凹部は、特に、半導体材料の比較的低い堆積温度（例えば９５０℃以下）において形成されうる。これらのＶ形状の凹部によって、非導通方向における半導体チップの挙動を改善することができる。

さらなる好ましい構造形態においては、ドーピングプロファイルは、少なくとも１つのさらなるドーピングピークを備えていることができる。特に、ｎ型導電多層構造の少なくとも１層の井戸層を、ドーピングピークと、さらなるドーピングピークとの間に配置することができる。言い換えれば、ｎ型導電多層構造の井戸層の一部が高濃度にｎ型導電性にドープされており、井戸層の残りの部分が、これと比較して低濃度にｎ型導電性にドープされているように、ドーピングプロファイルを構成することができる。

ドーピングプロファイルは、３つ以上のドーピングピーク、特に、１〜５つの範囲内（両端値を含む）のドーピングピーク、好ましくは１〜３つの範囲内（両端値を含む）のドーピングピークを備えていることもできる。

本半導体チップの好ましい構造形態においては、半導体ボディの半導体積層体の成長基板が、完全に、または少なくとも部分的に除去されている。このような半導体チップは、薄膜半導体チップとしても知られている。

本発明の目的において、薄膜半導体チップ、例えば薄膜発光ダイオードチップは、以下の特徴的な形状構造の少なくとも１つによって、さらに区別することができる。
− 活性領域を有する半導体積層体（特にエピタキシャル積層体）を備えた半導体ボディの第１の主面（キャリア要素の側の面）に、ミラー層が堆積または形成されており（例えば、ブラッグミラーとして半導体層に組み込まれている）、このミラー層は、半導体積層体において生成された放射の少なくとも一部分を反射して半導体積層体に戻す。
− 半導体積層体の厚さは、２０μｍ以下の範囲、特に１０μｍ以下の範囲である。
− 半導体積層体は、少なくとも一面が混合構造（intermixing structure）である少なくとも１層の半導体層を含んでおり、この混合構造によって、理想的には半導体積層体における近似的に光のエルゴード分布につながり、すなわち、この混合構造は、実質的にエルゴード的確率過程である散乱挙動を示す。

薄膜発光ダイオードチップの基本的な原理は、例えば非特許文献１に記載されており、この点に関するこの文書の開示内容は、参照によって本出願に組み込まれている。

以下では、本発明のさらなる特徴、構造形態、有利な態様について、例示的な実施形態に基づいて図面を参照しながら説明する。

半導体積層体を有する半導体ボディの例示的な実施形態の概略的な断面図である。 第２の例示的な実施形態による半導体ボディの一部分の、堆積方向ｚにおける伝導帯端プロファイルＥ_Ｃおよびドーピングプロファイルの概略図を示している。 半導体チップの第１の例示的な実施形態の概略的な断面図である。 半導体チップの第２の例示的な実施形態の概略的な断面図である。 逆方向に印加された電圧Ｕの関数としての電流Ｉの測定結果を示している。

図面において、同じ要素、類似する要素、または機能が同じである要素には、同じ参照数字を付してある。

各図は概略的に描いてあり、したがって必ずしも正しい縮尺ではない。むしろ図を明確にする目的で、比較的小さい要素、特に層の厚さは、誇張した大きさで示してある。

図１Ａは、半導体チップの半導体ボディの第１の例示的な実施形態を概略的な断面図として示している。半導体ボディ２は、半導体積層体によって形成されている。半導体積層体は、放射を生成するための活性領域２０を備えており、活性領域２０は、ｎ型導電多層構造２１とｐ型導電半導体層２２との間に配置されている。半導体ボディの半導体積層体は、成長基板２９の上にエピタキシャルに（特に、ＭＢＥまたはＭＯＣＶＤによって）堆積されていることが好ましい。窒化物化合物半導体材料をベースとする半導体ボディの成長基板として適する材料の例は、サファイア、炭化ケイ素、シリコン、窒化ガリウムである。ｎ型導電多層構造２１と成長基板との間にバッファ層を形成することができ、このバッファ層は、特に、結晶品質を高める目的で設けることができる（明示的には示していない）。

活性領域２０は量子構造を備えており、量子構造は、複数の井戸層２０１と、これら井戸層の間に配置されている複数の障壁層２０２とによって形成されている。この実施形態では、活性領域は、単なる一例として３層の井戸層を有する量子構造を備えている。しかしながら、このバリエーションとして、別の数の井戸層（例えば１層のみ、２層、または４層以上、例えば最大で２０層、例えば５〜８層の井戸層）を設けることもできる。

ｐ型導電半導体層２２も多層構造とすることができ、この場合、個々の層は、特に、材料組成もしくはドーピングまたはその両方に関して互いに異なっていることができる。

ｎ型導電多層構造２１は、複数の井戸層２１１を有する量子構造を備えており、井戸層２１１は障壁層２１２の間に配置されている。

矢印は、垂直方向（すなわち半導体ボディ２の半導体層の主延在面に垂直な方向）における、ドーピングピーク４の位置を、概略的に示している。ドーピングピークは、ｎ型導電多層構造２１の中、特に、ｎ型導電多層構造の井戸層２１１のうち活性領域に最も近い井戸層２１１と、活性領域２０の井戸層２０１のうちｎ型導電多層構造に最も近い井戸層２０１との間に、位置している。ドーピングピーク４に隣接する、ｎ型導電多層構造の領域においては、井戸層２１１と、井戸層に隣接する障壁層が、低濃度にドープされている。

ドーピングピーク４によって、活性領域２０への電子の効率的な注入を行うことができる。同様に、逆の方向においては、ドーピングピークによって、電流の拡散が改善され、これにより、半導体積層体によって形成されている半導体チップのＥＳＤ損傷の危険性が減少する。したがって半導体積層体を堆積させる時点で早々とＥＳＤ感受性の減少が達成されるため、以降の製造ステップにおいて半導体チップが損傷する危険性が減少する。

図１Ｂは、半導体チップの半導体ボディの第２の例示的な実施形態における、伝導帯端プロファイルＥ_Ｃと、シリコンドーピングのプロファイルを、ｚ方向における関数として概略的に示している。ｚ方向は、半導体ボディ２の半導体層の堆積方向に一致し、半導体ボディ２の半導体層の主延在面に垂直である。

この第２の例示的な実施形態は、図１Ａを参照しながら説明した、半導体ボディの第１の例示的な実施形態と実質的に同じである。第１の例示的な実施形態と異なる点として、第２の例示的な実施形態では、さらなるドーピングピーク４１が設けられている。

さらなるドーピングピーク４１は、ｎ型導電多層構造２１の量子構造における高濃度にドープされたサブ領域を形成している。さらなるドーピングピークとドーピングピーク４との間には、ｎ型導電性に低濃度にドープされた量子構造の領域４５が設けられている。

半導体ボディ２、特に、活性領域２０は、この例示的な実施形態においては、窒化物化合物半導体材料をベースとしている。

活性領域２０は、複数の井戸層２０１を備えている。この例示的な実施形態においては、活性領域は、青色スペクトル領域の放射を生成することを目的としている。そのため、井戸層それぞれは、インジウム含有量ｘ＝０．２を含んでいる。しかしながら、別のスペクトル領域の放射を放出するように活性領域を構成することもできる。インジウム含有量が高いほど、バンドギャップ（したがって活性領域において生成可能な光子のエネルギ）が小さくなる。このようにインジウム含有量は、広い範囲の中で変化させることができる。例えば、インジウム含有量ｘ＝０．１０の井戸層は、動作時に紫外線スペクトル領域の放射を放出し、インジウム含有量ｘ＝０．４０の井戸層は、緑色のスペクトル領域の放射を放出する。井戸層の間にはＧａＮの障壁層２０２が配置されている。

ｎ型導電多層構造２１のドーピングプロファイルは、この例示的な実施形態においては、シリコンドーピングによって形成される。しかしながら、別のドーパントを使用することもできる。

ドーピングプロファイルは、ドーピングピーク４を備えている。ドーピングピーク４の幅は、この例示的な実施形態においては、約５ｎｍである。ドーピングピーク４の領域におけるドーピング濃度は１×１０^１９／ｃｍ^３であるのに対して、ドーピングピーク４に隣接する、ｎ型導電性に低濃度にドープされた領域４５におけるドーピング濃度は、１×１０^１７／ｃｍ^３である。さらに、ドーピングプロファイルは、幅１５ｎｍのさらなるドーピングピーク４１を備えており、この領域のｎ型導電多層構造は、１×１０^１９／ｃｍ^３のドーピング濃度でｎ型にドープされている。

ドーピングピークによって、横方向において特に均一な電荷キャリアの注入を達成することができる。したがって、特に、活性領域の井戸層２０１のすぐ下において、効率的な電流拡散が生じる。

ｎ型導電多層構造２１は、図１Ａに関連して説明したように、複数の井戸層２１１（それぞれ障壁層２１２の間に配置されている）を有する量子構造を備えている。ドーピングプロファイルの結果として、低濃度にドープされた量子構造のサブ領域２１５と、高濃度にドープされた量子構造のサブ領域２１６とが生じる。これらの領域の中では、井戸層もしくは障壁層またはその両方を、それぞれドープすることができる。少なくとも１つのドーピングピークの領域において、井戸層および障壁層が高濃度にドープされていることが好ましい。

このように、ｎ型導電多層構造２１は、低濃度にドープされた量子構造のサブ領域と、高濃度にドープされた量子構造のサブ領域とを備えている。低濃度にドープされた量子構造のサブ領域２１５は、この実施形態では、ドーピングピーク４とドーピングピーク４１との間に存在しており、半導体チップの動作時に電子の貯蔵領域となる。量子構造の低濃度にドープされたサブ領域においては、井戸層２１１と障壁層２１２とが低濃度にドープされている。ｎ型導電多層構造２１から活性領域２０の井戸層への電荷キャリアの注入は、ドーピングピーク４によって、特に効率的かつ横方向に均一に行われる。

この例示的な実施形態においては、ｎ型導電多層構造２１の井戸層は、一例としてインジウム含有量ｘ＝０．１を含んでいる。しかしながら、インジウム含有量として別の値を選択することもできる。インジウム含有量は、活性領域における井戸層のインジウム含有量を超えないことが好ましく、したがって、ｎ型導電多層構造２１の井戸層のバンドギャップは、活性領域２０における井戸層のバンドギャップより大きい、または、活性領域における井戸層のバンドギャップと同じである。

ｎ型導電多層構造の量子構造は、特に、量子井戸構造または超格子の形をとることができ、例えば、厚さが５ｎｍ未満（例えば約２ｎｍ）の障壁層を有する。

これによって、活性領域への電荷キャリアの効率的な注入が単純に達成される。

当然ながら、活性領域２０およびｎ型導電多層構造２１の材料組成と、ドーピングプロファイルは、説明した例示的な実施形態とは異なるものとすることができる。

少なくとも１つのドーピングピーク４におけるドーピング濃度は、少なくとも４×１０^１８／ｃｍ^３であることが好ましい。さらには、ドーピングピークにおけるドーピング濃度は、好ましくは最大で１×１０^２０／ｃｍ^３、特に好ましく最大で３×１０^１９／ｃｍ^３である。

ｎ型導電性に低濃度にドープされた領域４５においては、ドーピング濃度は、好ましくは最大で５×１０^１７／ｃｍ^３、特に好ましく最大で２×１０^１７／ｃｍ^３である。

少なくとも１つのドーピングピークにおけるドーピング濃度は、ｎ型導電多層構造の、ｎ型導電性に低濃度にドープされた領域のドーピング濃度の好ましくは少なくとも５倍、特に好ましくは少なくとも８倍である。

ドーピングピーク４もしくはさらなるドーピングピーク４１またはその両方の厚さ（すなわち垂直方向の大きさ）は、好ましくは１ｎｍ〜３０ｎｍの範囲内（両端値を含む）、特に好ましくは２ｎｍ〜２０ｎｍの範囲内（両端値を含む）、最も好ましくは７ｎｍ〜１０ｎｍの範囲内（両端値を含む）である。

ドーピングピーク４は、活性領域２０から小さい距離にあり、特に好ましくは最大で３０ｎｍ、特に、１ｎｍ〜３０ｎｍの範囲内（両端値を含む）、好ましくは２ｎｍ〜２０ｎｍの範囲内（両端値を含む）、最も好ましくは７ｎｍ〜１０ｎｍの範囲内（両端値を含む）の距離にあることが好ましい。

さらには、説明した例示的な実施形態のバリエーションとして、３つ以上のドーピングピーク（例えば、１〜５つの範囲内（両端値を含む）のドーピングピーク）を形成することもできる。

さらには、説明した例示的な実施形態のバリエーションとして、ｎ型導電性にドープされた多層構造２１は、ドープされていない層またはサブ層、あるいは真性の層またはサブ層を備えていることもできる。この場合、ドープされていない層または真性の層は、ｎ型導電多層構造２１における堆積方向の電子の伝導性が十分に高いように、十分に薄いことが有利である。

ドーピングピーク４，４１の領域におけるドーピングプロファイルをできる限り方形とする目的で、堆積は、低い成長速度（例えば２０ｎｍ／時〜５００ｎｍ／時の範囲内（両端値を含む）の速度）で行うことが好ましい。

さらには、ｎ型導電多層構造の結晶構造は、Ｖ形状の凹部を備えていることが好ましく、Ｖ形状の凹部は、特に、低い堆積温度（例えば９５０℃以下）において、転位に沿って多数形成される。非導通方向に電圧が印加されたときの半導体チップの挙動を、これらのＶ形状の凹部によって改善することができる。

図２は、半導体チップ１の第１の例示的な実施形態を示しており、半導体ボディ２は、一例として、図１Ａに関連して説明した構造を有する。

この実施形態においては、半導体チップ１は薄膜ＬＥＤ半導体チップの形をとり、半導体ボディ２の半導体積層体の成長基板２９（図１Ａ）は除去されている。活性領域２０は、動作時にインコヒーレントな放射を生成するようにされている。

半導体ボディ２は、キャリア５の上に配置されている。キャリア５は、特に、半導体ボディの機械的な安定性を高める役割を果たし、したがって、機械的な安定性のための成長基板は必要ない。

キャリアの材料としては、半導体材料（例：シリコン、ガリウムヒ素、ゲルマニウム）、あるいはセラミック（例：窒化アルミニウム）が適している。

キャリア５は、半導体ボディに、接合層８によって、機械的に安定的に導電接続されている。

好適な接合層は、例えば、はんだ、または導電性接着剤である。

ミラー層６２は、キャリア５と半導体ボディ２との間に形成されている。半導体ボディ２の動作時、活性領域２０において生成されてキャリア５の方向に放出される放射は、ミラー層によって放射出口面２００の方向に反射され、半導体チップから放出される。

半導体ボディ２は、キャリア５とは反対側の面に第１のコンタクト３１を備えている。これとは反対側の半導体チップの面（すなわち半導体ボディ２とは反対側のキャリア５の面）には、第２のコンタクト３２が形成されている。

第１のコンタクトもしくは第２のコンタクトまたはその両方は、金属、例えば、金、銀、白金、アルミニウム、ニッケル、クロム、または銅、あるいはこれらの材料の少なくとも１種類との合金、を含んでいることが好ましい。

半導体チップ１の動作時、第１のコンタクト３１および第２のコンタクト３２によって、異なる側から活性領域２０に電荷キャリアを注入することができ、活性領域２０内で電荷キャリアが再結合して放射が放出される。

第１のコンタクト３１を介して注入された電子は、ｎ型導電多層構造２１において少なくとも１つのドーピングピーク４の領域内で横方向に効果的に分散し、活性領域２０の井戸層２０１に均一に取り込まれる。

ミラー層６２は、金属性であることが好ましく、活性領域において生成される放射に対して高い反射率を示すことがさらに好ましい。ミラー層に適する材料の例は、金属、例えば、アルミニウム、銀、金、パラジウム、またはロジウム、あるいはこれらの材料の少なくとも１種類との金属合金である。

図３は、半導体チップ１の第２の例示的な実施形態を、概略的な断面図として示している。この場合も、半導体ボディ２は、図１Ａに関連して説明した構造を有する。図２に関連して説明した第１の例示的な実施形態による半導体チップと異なる点として、半導体ボディ２は凹部２４を備えており、この凹部２４は、キャリア５の側の面から、ｐ型導電半導体層２２および活性領域２０を通って、ｎ型導電多層構造２１に達している。この場合、凹部は、ｎ型導電多層構造の井戸層２１１を貫通している。凹部の側面は絶縁層２７によって覆われており、絶縁層２７は、活性領域２０の短絡から半導体ボディ２を保護する。

凹部２４の中にはコンタクト層６５が形成されており、コンタクト層６５は、ｐ型導電半導体層２２とは反対側の活性領域の面から、活性領域に電気的に接触する役割を果たす。

キャリア５は、第１のランド５１および第２のランド５２を備えており、この場合、第１のランド５１は、コンタクト層６５を介してｎ型導電多層構造２１に導電接続されており、第２のランド５２は、ミラー層６２を介してｐ型導電半導体層２２に導電接続されている。第１のランド５１および第２のランド５２は、キャリア５の同じ面に配置されている。

キャリア５とは反対側の活性領域２０の面に配置されているｎ型導電多層構造２１には、凹部２４によって電気的に接触することができ、したがって、外部との電気コンタクトが放射出口面２００に存在しないようにすることができる。これにより、放射透過性ではないコンタクトによって放射出口面が覆われることがない。

キャリア５は開口部５５を備えており、これらの開口部５５は、半導体ボディ２の側のキャリアの第１の主面５０１から、この第１の主面とは反対側の第２の主面５０２に達している。これらの開口部によって、第１のランド５１が第１のコンタクト３１に導電接続されており、第２のランド５２が第２のコンタクト３２に導電接続されており、したがって、放射出口面２００とは反対側の半導体チップの底面から、半導体チップ１に外部から電気的に接触することができる。

さらには、半導体ボディ２は、放射出口面２００の面にパターニング７を備えている。このパターニングは、半導体チップの中の活性領域において生成された放射の全反射を低減することで放射取り出し効率を高める役割を果たす。当然ながら、このようなパターニングは、図２に関連して説明した半導体チップの第１の例示的な実施形態においても設けることができる。

図４は、逆電流Ｉの挙動を、逆方向（すなわち活性領域２０の非導通方向）の電圧の関数として示している。曲線９９は、半導体積層体（この積層体から以降の工程によって本発明の半導体チップの半導体ボディが得られる）における測定値を示している。半導体積層体は、図１Ｂに関連して説明した構造を有する。

これに対して、曲線９８は、ドーピングピークを含んでいない従来のｎ型導電領域を使用した半導体積層体における測定値を示している。

矢印９７は、ｎ型導電多層構造２１の上述した構造によって電流プロファイルが変化する様子を示しており、すなわち、最初に低い電圧ではゆっくりと増大し、非常に高い電圧で急激に増大するようになる。測定曲線は、より強く湾曲したプロファイルを示している。

本明細書では、例示的な実施形態について、ＬＥＤ半導体チップに基づいて説明したが、これは一例にすぎない。ｎ型導電多層構造２１の上述した構造と、少なくとも１つのドーピングピーク４を有する上述したドーピングプロファイルは、コヒーレントな放射、または少なくとも部分的にコヒーレントな放射を放出する部品（例えば、面発光型または端面発光型の半導体レーザチップや、ＲＣＬＥＤ（空洞共振型発光ダイオード））においても使用することができる。

ここまで、本発明について例示的な実施形態に基づいて説明してきたが、本発明はこれらの実施形態に限定されない。本発明は、任意の新規の特徴および特徴の任意の組合せを包含しており、特に、請求項における特徴の任意の組合せを含んでいる。これらの特徴または特徴の組合せは、それ自体が請求項あるいは例示的な実施形態に明示的に記載されていない場合であっても、本発明に含まれる。

関連出願
本特許出願は、独国特許出願第１０２００９０６０７４７．１号の優先権を主張し、この文書の開示内容は参照によって本出願に組み込まれている。

Claims (12)

1. 半導体積層体を有する半導体ボディ（２）を備えた半導体チップ（１）であって、
   − 前記半導体積層体が、ｎ型導電多層構造（２１）と、ｐ型導電半導体層（２２）と、放射を生成するための活性領域（２０）と、を備えており、前記活性領域が前記ｎ型導電多層構造と前記ｐ型導電半導体層との間に配置されており、
   − 前記ｎ型導電多層構造が、複数の井戸層（２１１）を有する量子構造を備えており、前記複数の井戸層が、障壁層（２１２）の間に配置されており、
   − 少なくとも１つのドーピングピーク（４）を備えたドーピングプロファイルが、前記ｎ型導電多層構造に形成されており、
   − 前記ｎ型導電多層構造が、前記ドーピングピークに隣接する領域を備えており、前記ドーピングピークに隣接する前記領域においては、前記井戸層と前記井戸層に隣接する障壁層とが低濃度にドープされており、
   − 前記ドーピングプロファイルがさらなるドーピングピーク（４１）を備えており、前記ｎ型導電多層構造の少なくとも１層の井戸層が、前記ドーピングピークと前記さらなるドーピングピークとの間に配置されており、
   − 前記ｎ型導電多層構造の前記量子構造のサブ領域（２１６）が、前記さらなるドーピングピーク（４１）によって高いドーピング濃度を備えている、
   半導体チップ（１）。
2. 前記少なくとも１つのドーピングピークにおけるドーピング濃度が、前記ｎ型導電多層構造の、ｎ型導電性に低濃度にドープされた領域（４５）、におけるドーピング濃度の少なくとも５倍である、
   請求項１に記載の半導体チップ。
3. 前記少なくとも１つのドーピングピークにおけるドーピング濃度が少なくとも４×１０^１８／ｃｍ^３であり、ｎ型導電性に低濃度にドープされた前記領域におけるドーピング濃度が最大で８×１０^１７／ｃｍ^３である、
   請求項２に記載の半導体チップ。
4. 前記ドーピングピークの垂直方向の大きさが、１ｎｍ〜３０ｎｍの範囲内（両端値を含む）である、
   請求項１から請求項３のいずれかに記載の半導体チップ。
5. 前記ドーピングピークの垂直方向の大きさが、５ｎｍ〜２０ｎｍの範囲内（両端値を含む）である、
   請求項１から請求項４のいずれかに記載の半導体チップ。
6. 前記活性領域から前記ドーピングピークまでの距離が、２ｎｍ〜２０ｎｍの範囲内（両端値を含む）である、
   請求項１から請求項５のいずれかに記載の半導体チップ。
7. 前記活性領域が複数の井戸層（２０１）を備えており、前記ドーピングピークが、前記ｎ型導電多層構造の前記井戸層のうち前記活性領域に最も近い前記井戸層と、前記活性領域の前記井戸層のうち前記ｎ型導電多層構造に最も近い前記井戸層との間に配置されている、
   請求項１から請求項６のいずれかに記載の半導体チップ。
8. 前記ｎ型導電多層構造の前記井戸層のバンドギャップが、前記活性領域の前記井戸層（２０１）のバンドギャップと少なくとも同じ大きさである、
   請求項７に記載の半導体チップ。
9. 前記活性領域が窒化物化合物半導体材料をベースとする、
   請求項１から請求項８のいずれかに記載の半導体チップ。
10. 前記ｎ型導電多層構造の結晶構造が、Ｖ形状の凹部を備えている、
    請求項１から請求項９のいずれかに記載の半導体チップ。
11. 前記半導体積層体の成長基板が前記半導体ボディから除去されている、
    請求項１から請求項１０のいずれかに記載の半導体チップ。
12. − 前記少なくとも１つのドーピングピークにおけるドーピング濃度が、前記ドーピングピークに隣接している、前記ｎ型導電多層構造の領域、におけるドーピング濃度の少なくとも５倍であり、
    − 前記活性領域が、少なくとも１層の井戸層（２０１）を有する量子構造、を備えており、
    − 前記ｎ型導電多層構造の前記井戸層のバンドギャップが、前記活性領域の前記井戸層のバンドギャップよりも大きい、
    請求項１に記載の半導体チップ。

Images