KR20090119749A - 반도체 발광소자 - Google Patents

Abstract

전극의 성능을 유지하면서 유효발광면적을 증가시킬 수 있는 반도체 발광소자가 제안된다. 본 발명의 반도체 발광소자는, 도전성 기판, 제1도전형 반도체층, 제1전극, 제2도전형 반도체층, 제2전극을 포함하는 수직형 반도체 발광소자이다. 제1전극은 특히, 도전성 기판의 일면의 면적을 기준으로 하여 5% 미만의 면적을 갖는다.

반도체 발광소자, 전극, 도전성 기판

Description

반도체 발광소자{Light emitting devices}

본 발명은 반도체 발광소자에 관한 것으로서, 보다 상세하게는, 전극의 성능을 유지하면서 유효발광면적을 증가시킬 수 있는 반도체 발광소자를 제공함에 있다.

반도체 발광소자는 소자 내에 포함되어 있는 물질이 빛을 발광하는 소자로서, 예를 들면, LED와 같이 다이오드를 이용하여 반도체를 접합한 형태로 전자/정공 재결합에 따른 에너지를 광으로 변환하여 방출하는 소자가 있다. 이러한 반도체 발광소자는 현재 조면, 표시장치 및 광원으로서 널리 이용되며 그 개발이 가속화되고 있는 추세이다.

*반도체 접합 LED 구조는 p형 반도체 및 n형 반도체의 접합구조인 것이 일반적이다. 반도체 접합 LED 구조에서는 양반도체의 접합영역에서 전자/정공 재결합에 따른 발광이 있을 수 있으나, 그 발광을 보다 활성화시키기 위하여 양반도체 사이에 활성층을 구비할 수도 있다. 활성층을 구성하는 물질을 선택할 때, 해당물질 및 양 반도체의 에너지 밴드 갭을 고려하여 원하는 파장으로 조절된 빛을 발광할 수 있다.

도 1은 종래의 수평형 반도체 발광소자의 단면도이다.

반도체 발광소자(1)는 부도전성 기판(40), n형 반도체층(30), 활성층(20), 및 p형 반도체층(10)을 포함한다. n형 반도체층(30)에는 n형 전극(31)이, p형 반도체층(30) 측에는 p형 전극(11)이 형성되어 있어 전압 등의 인가를 위하여 외부전원(미도시)과 전기적으로 연결되어 있다. 본 도면에서는 기판(40) 상에 n형 반도체층(30)이 형성되고, 그 후에 활성층(20) 및 p형 반도체층(10)이 형성되어 있는 경우를 상정하여 설명하고 있으나, 기판 상에 p형 반도체층이 형성되고 그 후에 활성층 및 n형 반도체층이 형성될 수도 있다.

각각의 전극(11, 31)을 통하여 반도체 발광소자(1)에 전압이 인가되면, n형 반도체층(30)으로부터 전자가 이동하고, p형 반도체층(10)으로부터 정공이 이동하여 전자 및 정공의 재결합을 통하여 발광이 일어난다. 반도체 발광소자(1)는 활성층(20)을 포함하고, 발광은 활성층(20)에서 발생한다. 활성층(20)에서는 반도체 발광소자(1)의 발광이 활성화되고, 빛이 발광된다.

발광이 일어나기 위하여, 양 반도체층(10, 30)은 외부전원(미도시)과 전기적으로 연결되어야 한다. n형 반도체층(30) 및 p형 반도체층(10)에는 외부전원과의 전기적 연결을 위한 전극이 형성되는데, 양 반도체층(10, 30)의 타입에 따라 적절한 전극이 형성되어야 한다. n형 반도체층(30)에는 n형 전극이, p형 반도체층(10)에는 p형전극이 접촉저항값을 최소로 하면서 위치하여야 한다.

또한, 기판의 종류에 따라서 전극의 위치가 달라질 수 있는데, 예를 들어, 본 도면에서와 같이 기판(40)이 부도전성 기판인 사파이어 기판인 경우라면, n형 반도체층(30)의 전극은 부도전성 기판(40)상에 형성될 수 없고, n형 반도체층(30)에 형성되어야 한다.

도 1을 참조하여 보면, n형 반도체층(30)상에 n형 전극(31)이 형성될 때, 오믹 접촉 부위의 형성을 이유로 상부의 p형 반도체층(10) 및 활성층(20)이 소모된 것을 알 수 있다. 이러한 전극형성으로 인하여 반도체 발광소자(1)의 발광면적은 감소하게 되고, 그에 따라 발광효율도 감소하게 된다.

이러한 단점을 포함한 이외의 다른 여러 단점을 극복하기 위하여, 부도전성 기판이 아닌 도전성 기판을 사용하는 반도체 발광소자가 등장하였다. 도전성 기판을 사용하는 경우에는 기판상에 도전성 기판상에 형성된 반도체층에 대응하는 전극을 형성할 수 있다.

그러나, 이 경우, 전기적 특성을 구현하기 위하여 도전성 기판상에 형성된 전극의 기판에 대한 면적비율이 높아 유효발광면적이 감소되어 반도체 발광소자의 효율이 낮아지는 단점이 있었다. 따라서, 수직형 반도체 발광소자에 대하여 더 높은 발광효율을 획득하고자 하는 지속적인 요청이 있어왔다.

본 발명은 상술한 문제점을 해결하기 위한 것으로, 본 발명의 목적은 전극의 성능을 유지하면서 유효발광면적을 증가시킬 수 있는 반도체 발광소자를 제공함에 있다.

이상과 같은 목적을 달성하기 위한 본 발명의 일 측면에 따르면, 도전성 기판; 도전성 기판의 제1면에 형성되는 제1도전형 반도체층; 제1면과 대향하는 도전성 기판의 제2면에 형성된 제1전극으로서, 제2면의 면적 전체를 기준으로 하여 1%초과 5% 미만의 면적을 갖는 제1전극; 제1도전형 반도체층 상에 형성되는 제2도전형 반도체층; 및 제2도전형 반도체층 상에 형성된 제2전극;을 포함하는 수직형 반도체 발광소자가 제공된다.

제1전극은 복수의 전극패드 및 복수의 전극지를 포함하고, 복수의 전극패드는 복수의 전극지로 연결될 수 있다.

도전성 기판은 50㎛ 또는 이를 초과하는 두께를 갖는 것이 바람직하다. 도전성 기판은 GaN으로 구성될 수 있다. 제1도전형 반도체층은 n형 반도체층이고, 제1전극은 n형 전극일 수 있다.

제 1도전형 반도체층 및 제2도전형 반도체층은 3족-5족 화합물 반도체, 2족-6족 화합물 반도체 및 Si 반도체로 구성된 군으로부터 선택되는 반도체로 구성될 수 있다.

본 발명의 다른 측면에 따르면, 제1도전형 반도체층 및 제2도전형 반도체층 사이에 형성되어 반도체 발광소자의 발광을 활성화하는 활성층;을 더 포함하는 수직형 반도체 발광소자가 제공된다. 여기서, 활성층은 In_xGa_(1-x)N(0<x≤1)으로 구성될 수 있다.

이상 설명한 바와 같이 본 발명에 따른 반도체 발광소자는 도전성 기판의 두께를 조절하여 전극의 전류분산성능을 유지하면서, 전극의 면적을 감소시켜 유효발광면적을 증가시킬 수 있는 효과가 있다.

이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 본 발명의 실시형태는 당업계에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다.

도 2는 본 발명의 일실시예에 따른 수직형 반도체 발광소자의 단면도이다.

본 발명에 따른 반도체 발광소자는 도전성 기판(140); 도전성 기판(140) 상에 형성되는 제1도전형 반도체층(130); 도전성 기판(140) 상에 형성되어 외부전원(미도시)과 전기적으로 연결되는 제1전극(141)으로서, 도전성 기판(140)의 면적을 기준으로 하여 1%초과 5% 미만의 면적을 갖는 제1전극(141); 제1도전형 반도체층(130) 상에 형성되는 제2도전형 반도체층(110); 및 제2도전형 반도체층(110) 상에 형성되어 외부전원(미도시)과 전기적으로 연결되는 제2전극(111);을 포함하고, 제1도전형 반도체층(130) 및 제2도전형 반도체층(110) 사이에 형성되어 반도체 발광소자(100)의 발광을 활성화하는 활성층(120);을 더 포함한다.

본 발명에 따른 반도체 발광소자의 기판은 도전성 기판이다. 반도체 발광소자의 반도체층을 성장시키기 위한 기판으로는 사파이어 기판과 같은 부도전성 기판 및 GaN 반도체와 같은 도전성 기판이 사용될 수 있다. 부도전성 기판을 사용하는 경우, 경제적으로 유리하고, 반도체층의 성장이 보다 용이한 장점이 있는 반면, 기판상에 형성된 반도체층을 외부전원과 연결시키기 위한 전기적 연결이 불가능하므로 별도의 연결방법이 필요하다. 따라서, 부도전성 기판을 사용하는 경우에는 기판상에 전극을 형성하지 않고, 반도체층 자체에 전극을 형성한다(도 1 참조). 그에 따라 전극들이 같은 평면상에 존재할 수 있으므로 수평구조의 반도체 발광소자라 한다.

반도체 발광소자에 도전성 기판을 사용하는 경우에는 두 가지가 있다. 하나는, 부도전성 기판과 같이 도전성 기판상에 각 층을 적층하여 반도체 발광소자를 형성하는 것이고, 다른 하나는 먼저, 부도전성 성장기판상에 각 층을 적층하고, 부도전성 성장기판의 반대쪽 측면에 도전성 지지기판을 접착시킨 후, 레이저 등을 이용하여 부도전성 성장기판을 제거하여 도전성 지지기판만을 남겨두는 방법이다.

도전성 기판을 사용하면, 도전성 기판을 통하여 반도체층으로의 전압의 인가가 가능하므로 기판 자체에 전극을 형성할 수 있다. 따라서, 도 2에서와 같이 도전성 기판(140) 상에 제1전극(141)이 형성되고, 제2도전형 반도체층(110) 상에 제2전극(111)이 형성되어 수직구조형의 반도체 발광소자가 제조될 수 있다. 따라서, 도 1에서와 같이 반도체 발광소자에서 발광되는 면적을 감소시키지 않게 된다.

도전성 기판(140)은 예를 들면, 금속, 금속합금, 및 전도성 있는 반도체 중 어느 하나로 구성될 수 있다. 특히, 도전성 기판(140)은 GaN일 수 있다.

각각의 반도체층(130, 110)은, 예를 들면, GaN계반도체, ZnO계반도체, GaAs계반도체, GaP계반도체, 및 GaAsP계반도체와 같은 무기반도체로 구성될 수 있다. 반도체층의 형성은 예를 들면, 분자선 에피택시(Molecular beam epitaxy, MBE)방법 을 이용하여 수행될 수 있다. 이외에도, 반도체층들은 III-V 족 반도체, II-VI 족 반도체, 및 Si로 구성된 군으로부터 적절히 선택되어 구현될 수 있다.

도전성 기판(140)상에 형성되는 제1도전형 반도체층은 n형 반도체층이고, 제1전극은 n형 전극일 수 있다. 이 때 도전성 기판(140)은 n형 기판일 수 있다. 바람직하게는 도전성 기판(140)은 nGaN일 수 있다.

본 발명에 따른 반도체 발광소자(100)는 제1도전형 반도체층(130) 및 제2도전형 반도체층(110) 사이에 형성되어 빛을 발광하는 활성층(120)을 더 포함할 수 있다.

활성층(120)은 발광을 활성화시키는 층으로서, 제1도전형 반도체층(130) 및 제2도전형 반도체층(110)의 에너지 밴드 갭보다 적은 에너지 밴드 갭을 갖는 물질을 이용하여 형성한다. 예를 들어 제1도전형 반도체층(130) 및 제2도전형 반도체층(110)이 GaN으로 구성된 경우, GaN의 에너지 밴드 갭보다 적은 에너지 밴드 갭을 갖는 InGaN을 이용하여 제1활성층(120)을 형성할 수 있다. 즉, 활성층(120)은 In_xGa_(1-x)N(0<x≤1)일 수 있다.

이때, 활성층(120)의 특성상, 불순물은 도핑되지 않는 것이 바람직하며, 구성물질의 몰비를 조절하여 발광하는 빛의 파장을 조절할 수도 있다.

활성층(120)에 따라 반도체 발광소자(100)의 전체 에너지 밴드 다이어그램에는 에너지 우물 구조가 나타나게 되고, 각각의 반도체층(130, 110)으로부터의 전자 및 정공은 이동하다 에너지 우물구조 갇히게 되고, 발광이 더욱 효율적으로 발생하게 된다.

직접천이형의 활성층의 경우, 다음의 수학식 1로 발광파장을 얻을 수 있다.

λ = 1240/E_g

식 중, λ는 발광파장(nm)이고, E_g는 에너지 밴드 갭(eV)이다.

수학식 1을 이용하면, 적절한 에너지 밴드 갭을 나타내는 활성물질을 사용하여 활성층(120)을 형성하면, 발광되는 빛의 파장을 조절하여 원하는 색의 빛을 얻을 수 있다.

제1전극(141)은 도전성 기판(140) 상에 형성되어 외부전원(미도시)과 전기적으로 연결되는 전극이다. 또한, 제1전극(141)은 도전성 기판(140)의 면적을 기준으로 하여 그의 1%초과 5% 미만의 면적을 갖는 것이 바람직하다. 발광면적을 최대화하기 위하여 제1전극(141)의 면적은 5%미만인 것이 바람직하나, 전류분산을 위한 최소한의 면적이 확보되어야 하므로 적어도 면적이 1%일 필요가 있다.

제1전극(141)은 금속으로 구성될 수 있다. 전극(141)은 예를 들면, n형 전극으로는 Ti를, p형 전극으로는 Pd 또는 Au로 구성될 수 있다. 전극은 각 금속을 진공증착하고, 패터닝하여 에칭하는 방법으로 형성될 수 있다.

반도체 발광소자(100)는 활성층(120)으로부터 발광되는 빛이 도전성 기판(140)을 통하여 제1전극(141)으로 발광된다. 따라서, 도전성 기판(140)을 통한 빛은 최대한 많이 통과하여 반도체 발광소자(100)의 외부로 추출될 것이 요청되므로 제1전극(141)은 가능한한 적은 면적으로 형성되어야 한다.

그러나, 제1전극(141)이 너무 적은 면적으로 형성되면, 전극으로서 반도체 발광소자(100)에 인가되는 전류의 분산이 어려워져 전기적 특성이 악화될 수 있다. 따라서, 제1전극(141)은 가능한 한 적은 면적을 차지하면서 전류분산이 효과적인 형상으로 구현된다. 제1전극(141)이 너무 적은 면적인 경우, 전류분산을 보조하기 위하여 도전성 기판(140)은 50㎛ 또는 이를 초과하는 두께로 형성될 수 있다.

제2전극(111)은 제2도전형 반도체층(110) 상에 형성되어 외부전원(미도시)과 전기적으로 연결된다. 제2전극(111)은 금속으로 구성된다. 전극(111)은 예를 들면, n형 전극으로는 Ti를, p형 전극으로는 Pd 또는 Au로 구성될 수 있다. 전극은 각 금속을 진공증착하고, 패터닝하여 에칭하는 방법으로 형성될 수 있다.

제1전극(141)은 다양한 형상으로 구현될 수 있다. 도 3a 내지 3c는 본 발명의 따른 수직형 반도체 발광소자의 제1전극을 각각 나타내는 도면이다. 이하 도 2 및 도 3a 내지 3c를 참조하여 설명하기로 한다.

*도 3a 내지 도 3c는 각각 도전성 기판(240, 340, 440) 상에 형성된 제1전극(241, 341, 441)을 나타내고 있다. 각각의 제1전극(241, 341, 441)은 최소한의 면적을 차지하기 위한 효율적인 형태로 구성되어 있으며, 이와 함께 전류분산에 최적인 형태로 구현되어 있다.

특히, 도 3a에는 복수의 전극패드(241b) 및 복수의 전극지(241a)를 포함하는 제1전극(241)이 형성된 도전성 기판(240)이 도시되어 있다. 도 3a에서 전극패드(241b)는 도전성 기판(240) 상에 4개 위치하고 있고, 전극패드(241b)는 각각 전극지(241a)에 의해 연결되어 있다.

본 발명의 제1전극(241)은 도전성 기판(240)의 면적 전체에 대하여 5% 미만의 면적으로 형성되므로 가능한한 전류분산이 효율적인 형태로 형성되어야 한다. 따라서, 전극연결 및 전류분산을 위한 전극패드(241b)는 도전성 기판(240)의 소정의 위치에 형성되는데, 서로 이격되어 기판 전체에 전류가 분산되도록 하여야 한 다.

이러한 전극패드(241b)가 서로 이격되어 위치하므로 이들 전극패드(241b)들을 연결하여야 하므로 복수의 전극지(241a)를 사용하여 전극패드(241b)를 연결하였고 전극지(241a)는 격자무늬의 형태를 가질 수 있다.

전극패드(241b)는 제1전극(241)의 면적을 고려하여 최대한 다수로 구비되는 것이 바람직하다. 본 실시예에서는 전극패드(241b)가 4개 위치한 것으로 나타나 있으나, 전극패드(241b)의 면적을 조절하고 전극패드(241b)의 개수를 증가시킬 수 있다.

도 3b에는 다른 형태의 제1전극(341)을 갖는 도전성 기판(340)이 도시되어 있다. 도 3b의 제1전극도 도3a에서와 같이 복수의 전극패드 및 이들을 연결하는 전극지를 포함할 수 있으며 각 전극패드 및 전극지의 크기 및 개수는 제1전극(341)의 면적이 도전성 기판(340)의 전체면적의 5%를 초과하지 않는 범위내에서 당업자가 적절히 선택할 수 있다. 이 경우에도, 최소한의 전류분산성능을 위하여 제1전극(341)의 면적은 도전성 기판(340)의 전체면적의 1%는 초과하도록 형성되어야 한다.

도 3a에 나타나 있는 전극의 형태로 그 면적이 도전성 기판(240) 대비 4.84 %인 제1전극(241)을 형성하여 발광을 측정하였다. 이 때, 반도체 발광소자의 발광은 1848 mW였다. 또한, 소자 자체에 걸리는 전압인 V_f는 3.38 V였다. V_f는 전류분산이 효과적이지 않은 경우, 전류가 국부적으로 치우치게 되면 높은 값을 나타낼 수 있다.

이와 달리, 도 3c에 나타나 있는 전극의 형태로 그 면적이 도전성 기판(440) 대비 8.2 %인 제1전극(441)을 형성하여 발광을 측정하였다. 이 때, 반도체 발광소자의 발광은 1753 mW였다. 또한, 소자 자체에 걸리는 전압인 V_f는 3.38 V였다.

이러한 결과로부터, 제1전극의 면적이 도전성 기판 대비 5%미만인 경우에도, 5%이상인 경우와 같이 전류분산상에는 거의 차이를 보이지 않았으나, 발광된 빛의 측정치는 더 높은 값을 나타내어 전극의 면적 감소에 따른 유효발광면적의 증가로 인한 발광효율의 증가를 확인할 수 있었다.

본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니라, 첨부된 청구범위에 의해 해석되어야 한다. 또한, 본 발명에 대하여 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당해 기술분야의 통상의 지식을 가진 자에게 자명할 것이다.

도 1은 종래의 수평형 반도체 발광소자의 단면도이다.

도 2는 본 발명의 일실시예에 따른 수직형 반도체 발광소자의 단면도이다.

도 3a 내지 3c는 본 발명의 따른 수직형 반도체 발광소자의 제1전극을 각각 나타내는 도면이다.

<도면의 주요부분에 대한 부호의 설명>

100 : 반도체 발광소자 110 : 제2도전형 반도체층

111 : 제2전극 120 : 활성층

130 : 제1도전형 반도체층 140 : 도전성 기판

141 : 제1전극

Claims (5)

1. 도전성 기판;

   상기 도전성 기판의 제1면에 형성되는 n형 반도체층;

   상기 n형 반도체층 상에 형성되는 p형 반도체층;

   상기 n형 반도체층 및 p형 반도체층 사이에 형성된 활성층;

   상기 도전성 기판의 상기 제1면과 대향하는 제2면에 형성되며, 상기 제2면의 면적 전체를 기준으로 하여 1%초과 5% 미만의 면적을 갖는 n형 전극;

   상기 p형 반도체층 상에 형성된 p형 전극;을 포함하며,

   상기 n형 전극은 복수의 전극패드 및 복수의 전극지를 구비하고,

   상기 복수의 전극지는 횡방향 및 종방향으로 각각 서로 이격되어 배열된 격자 구조이며,

   상기 복수의 전극패드는 상기 횡방향으로 배열된 전극지와 상기 종방향으로 배열된 전극지가 서로 교차하는 영역 중 적어도 하나의 영역에 형성되되 상기 종방향 또는 상기 횡방향으로 배열된 2개의 상기 전극패드 사이에는 상기 전극패드와 직접 연결되지 않은 상기 전극지가 배치된 것을 특징으로 하는 수직형 반도체 발광소자.
2. 제1항에 있어서,

   상기 도전성 기판은 n형 GaN으로 이루어진 것을 특징으로 하는 수직형 반도 체 발광소자.
3. 제1항에 있어서,

   상기 도전성 기판은 50㎛ 또는 이를 초과하는 두께를 갖는 것을 특징으로 하는 수직형 반도체 발광소자.
4. 제1항에 있어서,

   상기 n형 반도체층 및 상기 p형 반도체층은 3족-5족 화합물 반도체, 2족-6족 화합물 반도체 및 Si 반도체로 구성된 군으로부터 선택되는 반도체로 구성되는 것을 특징으로 하는 수직형 반도체 발광소자.
5. 제1항에 있어서,

   상기 활성층은 In_xGa_(1-x)N(0<x≤1)으로 구성된 것을 특징으로 하는 수직형 반도체 발광소자.

Images