TWI430365B - 製造半導體裝置之方法 - Google Patents

製造半導體裝置之方法 Download PDF

Info

Publication number
TWI430365B
TWI430365B TW098116719A TW98116719A TWI430365B TW I430365 B TWI430365 B TW I430365B TW 098116719 A TW098116719 A TW 098116719A TW 98116719 A TW98116719 A TW 98116719A TW I430365 B TWI430365 B TW I430365B
Authority
TW
Taiwan
Prior art keywords
film
oxide film
forming
germanium
wafer
Prior art date
Application number
TW098116719A
Other languages
English (en)
Other versions
TW201001537A (en
Inventor
Takayuki Wada
Masanori Terahara
Junji Oh
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of TW201001537A publication Critical patent/TW201001537A/zh
Application granted granted Critical
Publication of TWI430365B publication Critical patent/TWI430365B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)

Description

製造半導體裝置之方法 交互參照相關申請案
這個應用基於及主張2008年6月23日提出申請的先前日本專利申請案第2008-163797號案的優先權的利益，其全部內容在此以參照方式被併入本文。發明領域
在此所討論之該等實施例大體上有關於用於製造一半導體裝置之一種方法。
 發明背景
在生產半導體裝置中，同時地加工大量的晶圓的一批量類型方法，是用於改良生產率的一有效方法且被廣泛使用。
該當前批量類型方法通常透過使用在許多的晶圓上執行一膜形成過程的一垂直爐管來執行，該等許多的晶圓被水平設置且在一垂直方向相互隔離開來。
 發明概要
根據一實施例之層面，用於製造一半導體裝置之一方法包括形成具有第一及第二表面的一矽基板(該矽基板不包括氧化膜或包括具有不大於100nm之一厚度的一氧化膜)，至少在該矽基板之該第二表面上形成一第一氧化膜，透過至少覆蓋該第一表面形成一第一膜，透過使該第一膜圖案化在該第一表面上形成一遮罩圖案，透過使用該遮罩圖案作為一遮罩在該第一表面上形成一裝置分離區域，在該第一表面形成一閘極絕緣膜，經由該閘極絕緣膜在該第一表面上形成一閘極電極，在該閘極電極之每一側上形成一源極及一汲極電極，且在該矽基板上形成一線路層的同時維持該第一氧化膜於該第二表面上。
藉由在該等申請專利範圍中所特定指出的該等元件及組合，將可認識及達到該發明之標的及優點。
應理解的是，如所主張的申請專利範圍，該前面之總描述及下面之詳細描述二者都是示範及說明，不會限制該發明。
圖式簡單說明
第1圖是根據一第一實施例，說明用於一熱氧化過程之一垂直爐管的一示意圖；第2A-2W圖是根據該第一實施例，用於描述在一半導體裝置製造方法中之該等過程的示意圖；第3圖是根據該第一實施例，描述在該半導體裝置製造方法中之過程(包括用第2A-2W圖所說明之該等步驟)的一流程圖；第4A-4T圖是根據一對比範例，用於描述在一半導體裝置製造方法中之該等過程的示意圖；第5圖是根據該對比範例，說明在該半導體裝置製造方法中之過程(包括用第4A-4T圖所說明之該等步驟)的一流程圖；第6A圖是根據該第一實施例，說明一熱氧化膜關於該平面內方向之膜厚之分佈的一示意圖；第6B圖是根據該對比範例，說明一熱氧化膜關於該平面內方向之膜厚之分佈的一示意圖；第7A圖是用於描述第6A圖之一結果的一示意圖；第7B圖是用於描述第6B圖之一結果的一示意圖；第8圖是用於描述形成於由在它們後表面上之各種膜所形成之矽晶圓上之熱氧化膜之該膜厚的一圖形；第9A-9W圖是根據該第二實施例，用於描述在一半導體裝置製造方法中之該等過程的示意圖；及第10圖是根據該第二實施例，說明在該半導體裝置製造方法中過程(包括用第9A-9W圖所說明之該等步驟)的一流程圖。
 較佳實施例之詳細說明
接下來，將參照該等附加圖式描述本發明之實施例。
在用於製造一半導體裝置的一過程中，具有由一氮化矽膜所保護之其後表面的一矽晶圓被使用，且各種過程被執行於該矽晶圓的一前表面上。例如，在一銅(Cu)層形成於製造銅線路的一過程中的一情況下，可防止該Cu原子從該矽晶圓之該後側分散至該矽晶圓之該前側(裝置製造側)，使得可防止該裝置之特徵受到該等Cu原子影響。
在沈積一閘極絕緣膜中，對於具有小於60nm之一閘極長度及具有小於2nm之一厚度之一閘極絕緣膜的一超細大小超高速半導體裝置來說，此問題是嚴重的。
根據該等下面所描述之實施例，在加工一基板中，一矽晶圓的後側可從用於製造一半導體裝置之該下面所描述之方法的開始至結束，由一氧化膜來保護。因此，一半導體裝置可在每一個矽晶圓上製造，而不用受正在另一矽晶圓上製造之一半導體裝置的影響。例如，一閘極絕緣膜可由一所期望之厚度形成。而且，該閘極絕緣膜可更均勻地形成於該平面內方向。而且，因為該矽晶圓之該後表面由該氧化膜所覆蓋，所以可防止釋放(de-chuck)失靈(當該矽晶圓之該後表面由一氮化膜所覆蓋時趨於產生)。
[第一實施例]
第1圖是根據一第一實施例，說明用於一熱氧化過程之一垂直爐管10的一示意圖。
參照第1圖，該垂直爐管10包括被插入由一加熱器11A所環繞之一容器11B中的一反應器12B。該反應器12B具有一閉合的尖端部分。而且，該反應器12B由具有大約為330mm之一內徑的一石英管形成。具有形成於其上之一石英板12A的一熱絕緣管13被插入該反應器12B。多個矽晶圓W被水平地設置於該石英板12A上，且每隔5-8mm堆疊在正交於該水平方向之一方向上。
一排氣口12a形成於該反應器12B中，用於從該反應器12B之內側釋放氣體。而且，一入氣口12b形成於該反應器12B中，用於提供例如用於一熱氧化過程中的氧化氣體(例如氧氣)。而且，該入氣口12b可引入諸如氧氣及TEOS(原矽酸四乙酯Tetra-Ethyl-Ortho-Silicate)的來源氣體，用於透過使用一CVD(化學蒸汽沉積)方法來沈積一氧化矽膜的一過程中。而且，該入氣口12b引入諸如矽烷(SiH4)氣體或四氯化矽SiCl4氣體的來源氣體，也在必要處一起引入一載體氣體或一適當反應氣體。
自該入氣口12b所引入的該等過程氣體(例如氧氣、來源氣體)流動穿過沿著該反應器12B之一週邊延伸的一石英線12c，且自該反應器12B之尖端部分被導入該反應器12B內側之一加工場內，該尖端部分是形成於該反應器12B之一頂端部分處的一氣體引入口(未說明)。
下面根據該第一實施例，參照第2A-2V圖描述製造一半導體裝置的一方法。
參照第2A圖，具有例如300mm之一直徑的一矽晶圓21被製備且設置於具有實質上與該垂直爐管10相同組態的一第一垂直爐管之內側。在此實施例中，複數的矽晶圓21在一垂直方向，每隔大約5-8mm設置於該第一垂直爐管之內側。例如，用於此實施例中的該矽晶圓21，可有具有其前表面(上表面)，透過使用例如一氫氟酸(HF)過程完全或部分地移除一氧化膜(例如自然氧化膜或化學氧化膜)。在這種情況下，該自然氧化膜或其他氧化膜可存在該矽晶圓21之其他表面(側面)上。在任何情況下，在此實施例中的該矽晶圓21被製備包括有具有不大於100nm之一膜厚之一氧化膜的一前表面，或被製備而無任何氧化膜。因此，在該矽晶圓用作一矽基板之一情況下，該矽晶圓可製備如：具有不大於100nm之一膜厚的一自然氧化膜或一化學氧化膜。
接著，該矽晶圓21在一基板溫度為900-1000℃時，被維持於該第一垂直爐管內側，且在該第一垂直爐管內側之一氧氣氛圍中遭受一熱氧化過程，使得具有200nm-400nm之一膜厚的一氧化矽膜22形成於該矽晶圓21之該前表面(上表面)及一後表面上，如第2B圖之所說明。第2B圖所說明之該等氧化矽膜22可透過在該第一垂直爐管中執行濕式氧化來形成。可選擇地，該矽晶圓21可存在於該第一垂直爐管內側，維持500-600℃之一基板溫度，且一TEOS氣體(來源氣體)同氧氣一起可被引入該反應器12B，使得具有不小於200nm之一膜厚之一氧化矽膜22，可透過使用該TEOS氣體執行一CVD方法來形成於如第2B圖所說明之該矽晶圓21之該前表面(上表面)或一後表面上。如以上之所描述，該矽晶圓21被製備具有不大於100nm之一矽膜或無任何矽膜。
接著，如第2C圖之所說明，該矽晶圓21自該第一垂直爐管移除，且具有形成於其前表面上的該氧化矽膜22，該氧化矽膜22是被使用氫氟酸(HF)透過一單晶圓型濕式蝕刻設備(未說明)來移除。
接著，該矽晶圓21被設置於具有實質上與該垂直爐管10相同組態的一第二垂直爐管內側，且遭受一熱氧化過程。此外，如第2D圖之所說明，具有例如10nm之一膜厚的一熱氧化膜23(其將是一襯墊氧化膜)形成於該矽晶圓21之一受曝光的前表面上。在該氧化矽膜22透過該CVD方法來形成之一情況下，執行於該矽晶圓21之上的該熱氧化處理，允許形成於該矽晶圓21之該後表面上的該氧化矽膜22受熱氧化，且轉換為一密集氧化矽膜22A。在該氧化矽膜22是一受熱氧化膜的一情況下，該氧化矽膜22之厚度或特徵並沒有本質的改變。在下面之描述中，在第2D圖中的該氧化矽膜22，及在繼第2D圖之該步驟的隨後步驟、或第2D圖之該步驟之後，用一參照數字22A來指示。
接著，該矽晶圓21被設置於具有實質上與該垂直爐管10相同之組態的一第三垂直爐管內側，且將一矽來源氣體(例如矽烷氣體)提供於該第三垂直爐管中，使得例如一多晶矽膜24A形成於該熱氧化膜23之上，且另一多晶矽膜24B形成於該氧化矽膜22A之上，如第2E圖之所說明。該等多晶矽膜24A、24B之每一個都具有例如100nm之一膜厚。
接著，該矽晶圓21被設置於具有實質上與該垂直爐管10相同之組態的一第四垂直爐管內側，且一TEOS來源氣體及一氧氣被一起提供於該第四垂直爐管中。透過使用該TEOS氣體在該矽晶圓21上執行一CVD方法，如第2F圖之所說明，一氧化矽膜25B形成於該多晶矽膜24B之上，且如圖2F所示，該多晶矽膜24B是形成於該矽晶圓21之該後表面上。因為該氧化矽膜25B隨後將在用於形成一裝置分離結構之該下面所描述之過程中被移除(被蝕刻)，所以考慮到當在該矽晶圓21上執行該CVD方法時，在該裝置分離結構形成過程中的該蝕刻數量，較佳地形成具有一厚度(例如不小於200nm)的該矽晶圓膜2。在形成該氧化矽膜25B的同時，具有與該氧化矽膜25B相同之厚度的一氧化矽膜25A形成於該多晶矽膜24A上，且該多晶矽膜24A是形成於該矽晶圓21之前表面上。
接著，如第2G圖之所說明，該矽晶圓21自該第四垂直爐管移除，且使用氫氟酸(HF)透過一單晶圓型濕式蝕刻設備(未說明)，來將形成於其前表面上的該氧化矽膜25A移除。
接著，該矽晶圓21被設置於具有實質上與該垂直爐管10相同之組態的一第五垂直爐管內側，且一TEOS來源氣體及一氧氣被一起提供於該第五垂直爐管中。透過使用該TEOS氣體在該矽晶圓21上執行一CVD方法，氧化矽膜26A、26B形成於相對應的多晶矽膜24A、24B上，且相對應的多晶矽膜24A、24B是形成於該矽晶圓21之該前表面及後表面上，如第2H圖中之所說明。每一個氧化矽膜26A、26B由例如30nm之一厚度形成。形成於該多晶矽膜24A上的該氧化矽膜26A作為一抗反射膜。
接著，如第2I圖之所說明，一抗蝕圖案R形成於在該矽晶圓21之該前表面上的該氧化矽層(抗反射膜)26A之上，用於曝光預定的裝置分離區域。
接著，如第2J圖之所說明，該抗蝕圖案R當作用於乾法蝕刻該抗反射膜26A、該多晶矽膜24A及該襯墊氧化膜23的一遮罩。因此，在該矽晶圓21之該前表面上的該矽表面被曝光。
接著，如第2K圖之所說明，該受圖案化多晶矽膜24A當作用於乾法蝕刻該矽晶圓21之該前表面的一遮罩。因此，一個或多個裝置分離凹槽21T形成於該矽晶圓21中。
接著，如第2L圖之所說明，一氧化矽膜27透過在該矽晶圓21上，使用一單晶圓型等離子體CVD設備(未說明)，形成於第2K圖所說明之該結構之該前側上。透過在該矽晶圓21上執行一高密度等離子體CVD方法，該等裝置分離凹槽21T被該氧化矽膜27填滿。
接著，如第2M圖之所說明，該矽晶圓21自該單晶圓型等離子體CVD設備移除，且遭受一化學機械拋光過程。該化學機械拋光過程執行於該矽晶圓21上，直至在該氧化矽膜27下所提供之該多晶矽膜24A被曝光。因此，獲得第2M圖所說明之一結構。第2M圖所說明之該結構，使其每一個裝置分離凹槽21T被一裝置分離絕緣膜27I填滿。
接著，如第2N圖之所說明，透過使用例如一單晶圓加工類型濕式蝕刻設備，來將形成於該矽晶圓21之該前表面上之該多晶矽膜24A移除。該濕式蝕刻透過使用例如包含HF及硝酸(HNO3 )之一混合劑的一水溶液來執行。在該濕式蝕刻過程中，形成於該矽晶圓21之下的該等氧化矽膜25B及26B還受該濕式蝕刻影響。然而，如前述說明的第2F圖之步驟，該氧化矽膜25B由不小於200nm之一厚度形成。此外，即使執行第2N圖中所說明之該濕式蝕刻步驟，形成於該矽晶圓21之該後表面上的該多晶矽膜24B也將不會被曝光或移除。因此，該氧化矽膜22A可受該多晶矽膜24B保護。
接著，如第2O圖之所說明，該等裝置分離絕緣膜27I透過在該矽晶圓21上執行一CMP(化學機械拋光)方法及一HF過程來使其變平。在第2O圖之該步驟中，在清掃該矽晶圓21之該前表面之前，用存在該矽晶圓21之該後表面上的該氧化矽膜22A，將該多晶圓膜24B移除。
應注意的是，雖然在執行第2D-2P圖中所說明之該等過程(步驟)中，利用了該等多晶矽膜24A及24B用於形成一裝置分離結構，但是還可利用一單層非晶矽膜、一單層氮氧化矽膜、一單層氮化矽膜、由TEOS所形成之一氮化矽膜及一氧化矽膜的一成層結構，或由TEOS所形成之一氮化矽膜、一多晶矽或非晶矽膜及一氧化矽膜的一成層結構。
接著，如第2P圖中之所說明，形成於該矽晶圓21之該前表面上的該氧化矽膜23及其它氧化矽膜(例如氧化矽膜22A)，透過使用例如一單晶圓型濕式蝕刻設備被移除，使得在該矽晶圓21之該前表面上之一新的矽表面被曝光。
接著，具有第2P圖中所說明之一組態的該矽晶圓21，被設置於具有實質上與該垂直爐管10相同組態的一第六垂直爐管之內側，且在該第六垂直爐管之內側維持一為750-900℃的基板溫度。而且，透過導入一流速為10-20sLm的一氧氣，具有大約為1.8nm之一膜厚的一熱氧化膜28，形成於該矽晶圓21之該已曝光之上表面(前表面)上。該熱氧化膜28作為一半導體裝置之一閘極絕緣膜。
在形成該熱氧化膜28中，因為該矽晶圓21之該後表面由該氧化矽層22A所覆蓋，所以可防止Si自該矽晶圓21之該後表面蒸發。因此，可防止已蒸發的Si黏附於該第六垂直爐管之部件(例如溫度感測器)。因此，可防止溫度控制或程序控制反過來受該已蒸發的Si影響。
接著，具有第2Q圖中所說明之一組態的該矽晶圓21，被設置於具有實質上與該垂直爐管10相同之組態的一第七垂直爐管的內側。如第2R圖中之所說明，具有例如105nm之一膜厚的一多晶矽膜29A，透過使用一CVD方法形成於該熱氧化膜28上。在形成該多晶矽膜29A的同時，具有與該多晶矽膜29A相同膜厚的一多晶矽膜29B，形成於該氧化矽膜22A之該後表面上。
接著，具有第2R圖中所說明之一組態的該矽晶圓21，自該第七垂直爐管移除。接著，該多晶矽膜29A及提供於該多晶矽膜29A之下的該熱氧化膜28，透過在該矽晶圓21上使用抗蝕劑來使其圖案化。因此，一多晶矽閘極電極29G及一閘極絕緣膜28G如第2S中之所說明形成於該矽晶圓21之上。接著，透過使用該多晶矽閘極電極29G作為一遮罩，一p類型或n類型的雜質元素被植入(離子植入)該矽晶圓21。因此，擴散區域21a、21b形成於由在該矽晶圓21之該前表面的裝置分離區域27I所分離出(如所描繪)的一裝置區域21A中。該等擴散區21a、21b作為LDD(輕摻雜汲極)。
接著，具有第2S圖中所說明之一組態的該矽晶圓21，被設置於具有實質上與該垂直爐管10相同組態的一第八垂直爐管的內側。透過引入氨水(NH3)及矽烷氣體於該第八垂直爐管內，且在該矽晶圓21之該前表面上執行一CVD方法，一氮化矽膜30A以一種覆蓋該多晶矽閘極電極29G之方式形成。在形成該氮化矽膜30A的同時，另一氮化矽膜30B以一種覆蓋該矽晶圓21之該後表面之方式形成。
接著，具有第2T圖中所說明之一組態的該矽晶圓21，自該第八垂直爐管移除，且遭受關於正交於該矽晶圓21之該前表面之一方向的非等向蝕刻。此外，該氮化矽膜30A是回蝕刻的，以從而在該閘極電極29G之二牆上形成一側牆絕緣膜30W。接著，透過使用該閘極電極29G及該側牆絕緣膜30W作為一遮罩，一p類型或n類型的雜質元素被植入(離子植入)該矽晶圓21。因此，擴散區域21c、21d形成於該矽晶圓21內側的該裝置區域21A中。該等擴散區域21c、21d在該側牆絕緣膜30W之該等外側處，作為一源極區域及一汲極區域。
接著，在第2U圖所說明之該步驟中，形成於該矽晶圓21之該後表面上的該氮化矽膜30B及該多晶矽膜29B被移除。在此實施例中，該氮化矽膜30B可是例如透過使用CHF蝕刻氣體的乾法蝕刻，且該多晶矽膜29B使用一HF/HNO3 蝕刻劑的濕式蝕刻。即使在第2U圖所說明之該狀態下，該矽晶圓21之該後表面仍然由該氧化膜22A覆蓋。
接著，如第2V圖之所說明，矽化區域31S、31D及31G透過使用例如一典型的矽化(salicide)方法，形成於該等相對應的擴散區21c、21d及該閘極電極29G之上。
接著，如第2W圖之所說明，一絕緣膜41以覆蓋該閘極電極29G之一方式，形成於第2V圖中所說明之該組態之上。而且，與該等矽化區域31S、31D相接觸的導電塞41A、41B(例如由鎢(W)形成)形成於該絕緣膜41之內側。
而且，一內層絕緣膜42形成於該絕緣膜41之上。而且，分別與該等導電塞41A、41B相接觸之銅(Cu)線路圖案，透過使用例如一鑲嵌(damascene)方法形成於該內層絕緣膜42之內側。
而且，另一內層絕緣膜43形成於該絕緣膜42之上。而且，包括一通孔塞43P的一Cu線路圖案43A，透過使用例如一雙重鑲嵌方法，形成於該內層絕緣膜43之內側且與該Cu線路圖案42A相接觸。而且，包括一通孔塞43Q的一Cu線路圖案43B，透過使用例如一雙重鑲嵌方法，形成於該內層絕緣膜43之內側且與該Cu線路圖案42B相接觸。
而且，另一內層絕緣膜44形成於該絕緣膜43之上。而且，包括一通孔塞44P的一Cu線路圖案44A，透過使用例如一雙重鑲嵌方法，形成於該內層絕緣膜44之內側且與該Cu線路圖案43B相接觸。
因而，該等以上所描述之內層絕緣膜42-44、該等Cu線路圖案42A、42B、43A、43B、44A及該等Cu通孔塞43P、43Q、44P在該矽基板21之該前表面上形成一多層線路結構。
因為該等Cu線路圖案及該等Cu通孔塞，透過在形成該多層線路結構中使用一電解電鍍方法所形成，所以在第2W圖之該矽晶圓21之該後表面之該矽表面被曝光之一情況下，該電鍍流體內側的Cu原子可積聚。因此，該等已積聚的Cu原子在一後續過程中可分散至該矽晶圓21之該前表面。
然而，根據一實施例，因為該矽晶圓21之該後表面由該氧化矽膜22A所覆蓋，所以即使當形成該多層線路結構時Cu原子也不會積聚。
應注意的是，該等以上所描述之第一至第八垂直爐管並不是所有都需要是不同的爐。就是說，該等第一至第八垂直爐管之一部分或所有可是相同的。
第3圖是根據該第一實施例，說明用於製造一半導體裝置之過程(包括第2A-2W圖所說明之該等步驟)的一流程圖。
參照第3圖，步驟S1與第2A圖所描述之該過程相對應，其中該矽晶圓21被製備不具有氧化膜，或有具有不大於100nm之一膜厚的一氧化膜。
步驟S2與第2B及2C圖所描述之該等過程相對應，其中在將該氧化矽膜22形成於該矽晶圓21之該等前表面及後表面上之後，該氧化矽膜22被自該矽晶圓21之該前表面移除。
步驟S3與第2D及2E圖所描述之該等過程相對應，其中該多晶矽膜24A(其在形成一裝置分離結構之一後續過程中作為一硬遮罩)同在該矽晶圓21之該後表面上形成另一多晶矽膜24B一起被形成。
步驟S4與第2F及2G圖所描述之該等過程相對應，其中用於保護在該矽晶圓21之該後表面上之該多晶矽膜24B的該氧化矽膜25B，被形成實質上同時在該矽晶圓21之該前表面上形成該氧化矽膜25A。接著，該氧化矽膜25A被移除。
步驟S5與第2H至2J圖所描述之該等過程相對應，其中該多晶矽晶圓24A對應於裝置分離區域，成形(圖案化)為一硬遮罩圖案。
步驟S6與第2J至2P圖所描述之該等過程相對應，其中裝置分離絕緣區域(裝置分離絕緣膜)27I透過填滿形成於該矽晶圓21之該前表面上的該等裝置分離凹槽21T來形成。
步驟S7與第2Q至2S圖所描述之該等過程相對應，其中將為一閘極絕緣膜的該熱氧化膜28形成於該矽晶圓21之該前表面上。接著，該閘極電極29G形成於該熱氧化膜28上。如以上之所描述，該矽晶圓21之該後表面由該氧化矽膜22A所覆蓋。因此，即使在形成該熱氧化膜28之該步驟中，也可防止Si原子自該矽晶圓21之該已曝光之後表面蒸發。因此，用於形成該熱氧化膜28的該垂直爐管可不無規律地控制溫度。
步驟S8及S9與第2T及2U圖所描述之該等過程相對應。就是說，該等側牆絕緣膜30W形成於該閘極電極29G之兩側牆上。接著，形成於該矽晶圓21之該後表面的該氮化矽膜30B及該多晶矽膜29B被移除。
步驟S10與第2V圖所描述之該過程相對應，其中該等矽化層31S、31D、31G形成於該等擴散區21c、21d及該閘極電極29G之相對應的前表面上。
步驟S11與如第2W圖所描述之形成該絕緣膜41及該等通孔塞41A、41B的該等過程相對應。
步驟S12-S13與如第2W圖所描述之形成該多層線路結構的該過程相對應。
因而，如以上之所描述，在根據一實施例之該半導體裝置製造之方法中，形成於該矽晶圓21之後表面上的該氧化矽膜22A，存在直至該最後步驟S13。因此，即使在形成該多層線路結構之該過程中，包括使用一電解電鍍方法的一Cu沈積步驟，也可防止該矽晶圓21之後表面受Cu污染。
而且，根據此實施例，從該半導體裝置製造方法開始至結束，都覆蓋該矽晶圓21之後表面的該膜是一氧化矽膜。因而，不同於一氮化膜，該矽晶圓21可輕易地自一靜電夾頭中移除，而不受剩餘電荷影響。
其次，參照第4A-4W圖，製造不具有形成於其後表面之一保護氧化膜的一矽晶圓21的一方法，作為相對於該以上所描述之實施例的一對比範例被描述。雖然複數矽晶圓事實上是透過使用實質上與第1圖所說明之該爐相同的一垂直爐管予以按批量加工，但是該以下所描述之方法描述為了方便製造一單矽晶圓。
參照第4A圖，具有例如300mm之一直徑的矽晶圓61被設置於具有實質上與該垂直爐管10之相同之組態的一第一垂直爐管中。複數矽晶圓61在一垂直方向上每隔大約5-8mm設置於該第一垂直爐管內側。
該矽晶圓61維持於該第一垂直爐管之一氧氣氛圍中，且遭受一熱氧化過程。如第4B圖之所說明，一熱氧化膜63A(其將是一襯墊氧化膜)形成於該矽晶圓61之前表面之已曝光矽之上同時，另一熱氧化膜形成於該矽晶圓61之後表面之上。在此範例中，該等熱氧化膜63A及63B分別具有10nm之一膜厚。
接著，該矽晶圓61被設置於具有實質上與該垂直爐管10之相同之組態的一第二垂直爐管內側，且一矽來源氣體(例如矽烷氣體)以與該第一實施例相同的流速提供於該第二垂直爐管，使得一多晶矽膜64A形成於該熱氧化膜63A之上，且另一多晶矽膜64B形成於該熱氧化膜63B之上，如第4C圖之所說明。類似於該第一實施例之該等多晶矽膜24A、24B，該等多晶矽膜64A、64B之每一個具有例如100nm之一膜厚。
接著，如第4D圖之所說明，該矽晶圓61自該第二垂直爐管移除，且使該多晶矽膜64B透過濕式蝕刻自其後表面移除。
接著，該矽晶圓61被設置於具有實質上與該垂直爐管10之相同之組態的一第三垂直爐管內側，且一TEOS來源氣體同氧氣一起，以與該第一實施例相同的流速提供於該第三垂直爐管。接著，透過在該矽晶圓61上透過使用TEOS作為一源極執行一CVD方法，一氧化矽膜66A(其將是一抗反射膜)形成於在該矽晶圓61之前表面上的該多晶矽膜64A之上，且另一氧化矽膜66B形成於該多晶矽膜63B之上，如第4E圖之所說明。該等氧化矽膜66A、66B由與該第一實施例之該等氧化矽膜26A、26B相同的膜厚形成。
接著，如第4F圖中之所說明，一抗蝕圖案R形成於在該矽晶圓61之前表面上的該抗反射膜66A之上，使得裝置分離區域在該矽晶圓61之前表面上之指定區域曝光。
接著，透過使用該抗蝕圖案R作為一遮罩在該矽晶圓61上執行一乾式蝕刻方法，使該抗反射膜66A、該多晶矽膜64A及形成於該遮罩之下的該襯墊氧化膜63A圖案化。因此，在該矽晶圓61之前表面上的該指定的矽表面區域被曝光，如第4G圖之所說明。
接著，如第4H圖之所說明，透過使用該多晶矽膜64A作為一遮罩在該矽晶圓61上執行一乾式蝕刻方法，裝置分離凹槽61T形成於該矽晶圓61之前表面之上。
接著，該矽晶圓61被設置於一單晶圓型等離子CVD設備(未說明)中，且遭受一高密度等離子CVD過程，用於用在該矽晶圓61之前表面上的氧化矽膜67來填滿該等裝置分離凹槽61T。
接著，該矽晶圓61自該單晶圓型等離子設備中移除，且遭受一化學機械拋光過程。該化學機械拋光過程執行於該矽晶圓61上，直至提供該氧化矽膜67之下的該多晶矽膜64A被曝光。從而，獲得第4J圖中所說明之一結構。第4J圖中所說明之該結構使其每一個裝置分離凹槽61T由一裝置分離絕緣膜67I來填滿。
接著，第4J圖中所說明之該結構被設置於一單晶圓型濕式蝕刻設備中，且遭受一濕式蝕刻過程。該濕式蝕刻過程透過使用例如包含HF及硝酸(HNO3 )之一混合物的一水溶液予以執行。透過執行該濕式蝕刻過程，在該矽晶圓61之前表面上的該氧化矽膜64A予以移除。在該濕式蝕刻過程中，該等氧化矽膜63B及66B也受該濕式蝕刻影響，使得該矽晶圓61之後表面曝光。
接著，如第4L圖中之所說明，該裝置分離絕緣膜67I透過在該矽晶圓61上執行一CMP(化學機械拋光)方法及一HF過程來使其變平。
接著，如第4M圖中之所說明，形成於該矽晶圓61之前表面上的該氧化矽膜63A，和其他氧化矽膜，透過使用例如一單晶圓型濕式蝕刻設備予以移除，使得在該矽晶圓61之前表面處的一新的矽表面曝光。
接著，如第4N圖中之所說明，具有第4M圖中所說明之一組態的該矽晶圓61，被設置於具有實質上與該垂直爐管10之相同之組態的一第四垂直爐管內側，且將氧氣提供給該第四垂直爐管，用於在該矽晶圓61之前表面(上表面)上形成一熱氧化膜68(用作具有大約1.77nm之一膜厚之一半導體之一閘極絕緣膜)。
在該對比範例中，該矽晶圓61之後表面被曝光。因而，Si自該矽晶圓61之後表面蒸發。該已蒸發的Si可黏附於以上所描述之用於沈積該熱氧化膜68之垂直爐管的部件(例如溫度感測器)。因此，可防止溫度控制或程序控制反過來受該已蒸發的Si影響。
接著，具有第4N圖中所說明之一組態的該矽晶圓61，被設置於具有實質上與該垂直爐管10之相同之組態的一第五垂直爐管之內側。透過將一矽烷氣體提供於該第五垂直爐管且在該矽晶圓61上執行一CVD方法，一多晶矽膜69A以與該多晶矽膜29A形成方式相同之方式，形成於該熱氧化膜68上。在形成該多晶矽膜69A的同時，具有與該多晶矽膜69A之膜厚相同之膜厚之一多晶矽膜69B，形成於該矽晶圓61之後表面。
接著，具有第4O圖中所說明之一組態的該矽晶圓61，自該第五垂直爐管中移除。接著，形成於該矽晶圓61之後
表面之上的該多晶矽膜69B被移除。而且，該多晶矽膜69A及提供於該多晶矽膜69A之下的該熱氧化膜68，透過在該矽晶圓61上使用抗蝕劑予以圖案化。從而，一多晶矽閘極電極69G及一閘極絕緣膜68G如第4P圖中之所說明，形成於該矽晶圓61之上。接著，透過使用該多晶矽閘極電極69G作為一遮罩，一p類型或n類型之摻雜元素被植入(離子植入)該矽晶圓61。從而，擴散區域61a、61b形成於在該矽晶圓61之前表面被裝置分離區域67I所分離的一裝置區域61A(如所描繪)中。該等擴散區域61a、61b作為LDD(輕摻雜汲極)。
接著，具有第4P圖中所說明之一組態的該矽晶圓61，被設置於具有實質上與該垂直爐管10之相同之組態的一第六垂直爐管之內側。透過引入氨水(NH3)及矽烷氣體至該第六垂直爐管，且在該矽晶圓61之前表面上執行一CVD方法，一氮化矽膜70A以覆蓋該多晶矽閘極電極69G之一方式予以形成。在形成該氮化矽膜70A的同時，另一氮化矽膜70B以覆蓋該矽晶圓61之後表面之一方式予以形成。
接著，具有第4Q圖中所說明之一組態的該矽晶圓61自該第六垂直爐管中移除，且相對於正交於該矽晶圓61之前表面之一方向遭受一非等向蝕刻。因此，該氮化矽膜70A為回蝕刻，以從而在該閘極電極69G之二牆上形成一側牆絕緣膜70W。接著，透過使用該閘極電極69G及該側牆絕緣膜70W作為一遮罩，一p類型或n類型之摻雜元素被植入(離子植入)該矽晶圓61。從而，擴散區域61c、61d形成於該矽晶圓61內側的該裝置區域61A中。該擴散區域61c、61d在該側牆絕緣膜70W之該等外側處作為一源極區域及一汲極區域。
在第4R圖中所說明之過程中，該矽晶圓61之後表面予以曝光。
而且，如第4S圖中之所說明，矽化區域71S、71D及71G透過使用例如一典型的矽化方法，形成於該等相對應的擴散區域61c、61d及該閘極電極69G。
接著，如第4T圖中之所說明，一絕緣膜81以覆蓋該閘極電極69G之一方式，形成於第4S圖中所說明之該組態上。而且，與該等矽化區域71S、71D相接觸的導電塞81A、81B(例如由鎢(W)形成)形成於該絕緣膜81之內側。
而且，一內層絕緣膜82形成於該絕緣膜81之上。而且，與該等導電塞81A、81B相接觸的銅(Cu)線路圖案，透過使用例如一鑲嵌方法形成於該內層絕緣膜82之內側。
而且，另一內層絕緣膜83形成於該內層絕緣膜82之上。而且，包括一通孔塞83P之一Cu線路圖案83A透過使用例如一雙重鑲嵌方法，形成於該內層絕緣膜83之內側且與該Cu線路圖案82A相接觸。而且，包括一通孔塞83Q之一Cu線路圖案83B透過使用例如一雙重鑲嵌方法，形成於該內層絕緣膜83之內側，且與該Cu線路圖案82B相接觸。
而且，另一內層絕緣膜84形成於該內層絕緣膜83之上。而且，包括一通孔塞84P之一Cu線路圖案84A透過使用例如一雙重鑲嵌方法，形成於該內層絕緣膜84之內側，且與該Cu線路圖案83B相接觸。
因而，該等以上所描述之內層絕緣膜82-84、該等Cu線路圖案82A、82B、83A、83B、84A及該等Cu通孔塞83P、83Q、84P在該矽晶圓61之前表面上形成一多層線路結構。
因為該對比範例中，該等Cu線路圖案及該等Cu通孔塞在形成該多層線路結構中透過使用一電解電鍍之方法予以形成，所以在第4T圖之該矽晶圓61之後表面之該矽表面被曝光的一情況下，該電鍍流體內的Cu原子可積聚。因此，該等已積聚的Cu原子在一後續過程中可分配於該矽晶圓61之前表面。
雖然用於該對比範例中的該等第一至第六垂直爐管，具有實質上與第1圖中所說明之該垂直爐管之組態相同的組態，但是該等第一至第六垂直爐管不必與該第一實施例之該等垂直爐管(1：1)相對應。例如，用於該對比範例中的該等第一至第六爐管的一部分或所有可是相同的。
第5圖是根據該對比範例，說明用於製造一半導體裝置之過程(包括第4A-4T圖所說明之該等步驟)的一流程圖。
參照第5圖，步驟S1與第4A圖所描述之該過程相對應。
步驟S3與第4B及4D圖所描述之該等過程相對應，其中該多晶矽膜64A予以形成，其在形成一裝置分離結構之一後續過程中需用作一硬遮罩，所以僅該多晶矽膜64A存在於該矽晶圓61之前表面之上。
步驟S6與第4E至4M圖所描述之該等過程相對應，其中裝置分離絕緣區域(裝置分離絕緣膜)67I透過掩埋形成於該矽晶圓61之前表面上的該等裝置分離凹槽61T，予以形成。
步驟S7與第4N至4P圖所描述之該等過程相對應，其中將是一閘極絕緣膜的該熱氧化膜68形成於該矽晶圓61之前表面之上。接著，該閘極電極69G形成於該熱氧化膜68之上。如以上之所描述，該矽晶圓61之後表面被曝光。因此，在形成該熱氧化膜68之步驟中，不能防止Si原子自該矽晶圓61之已曝光的後表面蒸發。因而，透過用於形成該熱氧化膜68的該垂直爐管，不規律性可發生於該溫度控制中。
步驟S8與第4Q及4R圖所描述之該等過程相對應。就是說，氮化矽膜70A及70B形成於該矽晶圓61之該等前表面及後表面之上。而且，透過回蝕刻在該矽晶圓61之前表面上的該氮化矽膜70A，該等側牆絕緣膜70W形成於該閘極電極69G之二側牆之上。接著，該氮化矽膜70B自該矽晶圓61之後表面移除。
步驟S10與第4S圖所描述之該過程相對應，其中該等矽化層71S、71D、71G形成於該等擴散區域61c、61d及該閘極電極69G之相對應的前表面之上。
步驟S11與形成該絕緣膜81及該等通孔塞81A、81B之該等過程相對應，如第4T圖之所描述。
步驟S12-S13與形成該多層線路結構之該過程相對應，如第4T圖之所描述。
因而，如以上之所描述，根據對比範例使用該半導體裝置製造方法，該矽晶圓61之後表面貫穿於形成該多層線路結構之該過程予以曝光。因此，在形成該多層線路結構之該過程中，包括使用一電解電鍍方法的一Cu沈積步驟，該矽晶圓61之後表面可能受Cu污染。
在比較第3圖之該流程圖與第5圖之該流程圖中，該第一實施例在步驟S1及S3之間有一步驟，在該步驟中覆蓋一矽晶圓之後表面的一氧化矽膜22或22A被形成。而且根據該第一實施例，在步驟S3及步驟S6之間，具有形成用於保護覆蓋該矽晶圓21之後表面之該氧化矽膜22A的一多晶矽膜24B之一步驟，具有形成用於保護該多晶矽膜24B的一氧化矽膜25B且形成該裝置分離絕緣膜27I同時用至少該氧化矽膜22A來保護該矽晶圓21之後表面之一步驟。因此，在形成該熱氧化膜(閘極絕緣膜)28時，發生於該矽晶圓21之後表面處的Si蒸發可受控制。而且，在形成該多層線路結構時，可防止Cu污染該矽晶圓21之後表面。
第6A圖說明在第2Q圖所描述之該過程，使用第1圖所說明之該垂直爐管10予以執行之一情況下，相對於該平面內方向分配在該矽晶圓21上之該熱氧化膜28所採用的方式。在第6A圖中，該等明亮區域表示具有高膜厚之該熱氧化膜28之區域，且該等黑暗區域表示具有低膜厚之該熱氧化膜28之區域。在第6A圖之該較低部分所說明之該條紋(彩色條紋)，指示該熱氧化膜28之該膜厚之該等較高及較低極限。
因為第6A圖說明在第2Q圖之該過程中所獲得之該熱氧化膜28的平均膜厚是1.79nm，所以可以很可能實現1.77nm之一目標膜厚。雖然該矽晶圓21之該熱氧化膜28之該膜厚相對於該平面內方向在從1.7676nm至1.8035nm之範圍內，但是此膜厚呈現大約0.04nm之一變化(波動)範圍。
與此同時，第6B圖說明在第2Q圖所描述之該過程使用第1圖所說明之該垂直爐管10予以執行之一情況下，相對於該平面內方向，一對比範例之一矽晶圓21’上的一熱氧化膜的分配方式。然而，該對比範例之該矽晶圓21’具有形成於該矽晶圓之後表面上的一氮化矽膜21N，而不是一氧化矽膜。
如第6B圖中之所說明，在這種情況下所獲得之該熱氧化膜的一平均膜厚大約為1.60nm，小於該目標膜厚1.77nm大約0.17nm。根據指示該對比範例之該熱氧化膜之該膜厚之該等較高及較低極限的第6B圖的該彩色條紋，該膜厚的該變化(波動)範圍與該熱氧化膜28之該膜厚的該變化(波動)範圍相比，增加大約0.09nm。
第7A圖說明在複數矽晶圓21堆疊於該垂直爐管10內側之一垂直方向之一種狀態下，執行第2Q圖所描述之該熱氧化過程的一結果。在這種情況下，一氧化矽膜21A形成於每一個矽晶圓21之後側之上。
參照第7A圖，該矽晶圓21(在這種情況下，上部及下部矽晶圓)在垂直方向堆疊於另一個矽晶圓之頂部的一個矽晶圓上，且具有提供於其間之間隙(間隔)G。該矽晶圓21之前表面的氧化透過將氧氣導入該等間隙予以執行。在這種情況下，該上部矽晶圓21之後表面，正對該下部矽晶圓21之前表面，由該氧化矽膜21A所覆蓋。此外，導入該等間隙的該氧氣可達到該下部矽晶圓21之該上表面，而不用被其他矽晶圓21所消耗。
第7B圖還說明在複數矽晶圓21堆疊於該垂直爐管10內側之一垂直方向之一種狀態下，執行第2Q圖所描述之該熱氧化過程的一結果。然而，在這種狀態下，一氮化矽膜21N形成於每一個矽晶圓21之後側之上。
參照第7B圖，該矽晶圓21(在這種情況下，上部及下部矽晶圓21)在該垂直方向堆疊於另一個矽晶圓之頂部的一個矽晶圓上，且具有提供於其間之間隙(間隔)G。該間隙可在例如從5至8mm之範圍內變動。該矽晶圓21之前表面的氧化可透過將氧氣導入該等間隙予以執行。在這種狀態下，該上部矽晶圓21之後表面，正對該下部矽晶圓21之前表面，由該氮化矽膜21N所覆蓋。這就導致導入該等間隙的該氧氣不僅被該下部矽晶圓21之該上表面所消耗，而且還被在該上部矽晶圓21之後表面上的該氮化矽膜21N所消耗(該氮化矽膜21N之氧化)。因此，該下部矽晶圓21之該氧化矽膜變薄，且增加了膜厚相對於該平面內方向的分佈。
第8圖是說明在該垂直爐管10內側之120個矽晶圓上執行第2Q圖所描述之該熱氧化過程之一情況下，在一熱氧化膜之該膜厚與該垂直爐管10內側的晶圓之位置間的一關係的一圖形。在第8圖中，該圖形之水平軸表示該垂直爐管10內側之該等120個晶圓的位置，其中該等晶圓自該垂直爐管10之底部(#0)計算。該圖形之垂直軸表示該等晶圓之該厚度。在第8圖中，一符號“●”指示使其後表面由一熱氧化膜所覆蓋的一矽晶圓，一符號“■”指示使用一TEOS來源氣體，使其後表面由一CVD氧化膜所覆蓋的一矽晶圓，且一符號“○”指示使其後表面由一氮化矽膜所覆蓋的一矽晶圓。在第8圖中，所說明之該等條紋同該等符號一起指示：形成於該等矽晶圓之前表面上之該熱氧化膜相對於該平面內方向的該膜厚的變化(波動)範圍。
參照第8圖，應理解的是，無論該矽晶圓的後表面是否由該熱氧化膜或該CVD氧化膜所覆蓋，形成於該矽晶圓之前表面之上的該熱氧化膜都呈現很少有膜厚不同。而且，無論該矽晶圓的後表面是否由該熱氧化膜或該CVD氧化膜所覆蓋，形成於該矽晶圓之前表面上的該熱氧化膜之膜厚都呈現出本質上與該目標膜厚1.77nm相同的一膜厚。
另一方面，形成於該矽晶圓之前表面上的該熱氧化膜，在一氮化矽膜可形成於該矽晶圓的後表面之上處，呈現膜厚的一重大降低。而且，形成於該矽晶圓之前表面上的該熱氧化膜，在膜厚相對於該平面內方向之該分佈(變化)中呈現一重大增加。
因此，在該矽晶圓之前表面上製造一裝置分離結構、一熱氧化膜及一多層線路結構之一情況下，透過用具有不小於200nm之一膜厚的一氧化膜來覆蓋一矽晶圓之一後表面，具有一所期望膜厚的一氧化膜可相對於該平面內方向均勻地分佈於該矽晶圓之上。例如，即使在如第2Q圖所說明之一熱氧化過程中形成一熱氧化膜的一情況下，具有一所期望膜厚的一氧化膜也可相對於該平面內方向均勻地分佈於該矽晶圓之上。
總的來說，因為一自然氧化膜形成於一矽晶圓之一前表面之後，具有該自然氧化膜的一矽晶圓好像是可用作該矽晶圓21。然而，應注意的是，第2O及2P圖所描述之該等過程(例如HF過程)在第2Q圖所描述之該過程之前被立即執行。因此，在該矽晶圓之後表面上之該氧化矽膜的該膜厚小於200nm之一情況下，該氧化矽膜可不受期望地被該HF過程所蝕刻，且導致該矽晶圓之後表面在第2Q圖或第2W圖之該過程中被曝光。
而且，根據該以上所描述之實施例，該氧化矽膜22A從第2E圖至第2N圖之該等過程，由該多晶矽膜24B所保護。另外，該多晶矽膜24B從第2F圖至第2M圖之該過程，由該氧化矽膜25B所保護。
因而，根據該以上所描述之實施例，該氧化矽膜22A可一貫地或連續地存在於該矽晶圓21之後表面上，直至結束形成第2W圖之該多層線路結構之該過程。從而，可防止在該熱氧化膜28形成(第2Q圖中所說明之過程)期間，由自該矽晶圓21之後表面蒸發出的Si原子所導致之在該垂直爐管10中之不規則的溫度控制。而且，可防止該矽晶圓21之後表面在該多層線路結構形成(第2W圖中所說明之過程)期間，受Cu原子污染。從而，可防止由於自該矽晶圓21之後表面之Cu原子分配所導致的該所製造半導體裝置的操作失誤。
根據該第一實施例，雖然該半導體裝置製造方法是使用分離的第一至第八垂直爐管予以執行，但是該第一至第八垂直爐管之一部分或所有可是相同的。
[第二實施例]
參照第9A圖，根據該第二實施例，具有例如300mm之一直徑的一矽晶圓101被製備。該矽晶圓101被製備包括有一後表面，其具有不大於100nm之一膜厚之一氧化膜，或不具有任何氧化膜。
該矽晶圓101被設置於具有實質上與該垂直爐管10之相同之組態的一第一垂直爐管中。而且在此實施例中，複數矽晶圓101在一垂直方向以指定的間隔被設置於該第一垂直爐管內側。該(該等)矽晶圓101在一基板溫度為例如800-1100℃下，被維持於該垂直爐管內側，且在該第一垂直爐管內側之一氧氣氛圍中遭受一熱氧化過程。因此，如第9B中之所說明，一熱氧化膜103A(其將是一襯墊氧化膜)形成於該矽晶圓101之一已曝光之前表面之上，且另一熱氧化膜103B形成於該矽晶圓101之一已曝光之後表面之上。該等熱氧化膜103A、103B被形成具有例如100nm之一膜厚。
接著，該矽晶圓101被設置於具有實質上與該垂直爐管10之相同之組態的一第二垂直爐管內側，且將一矽來源氣體(例如矽烷氣體)以與該第一實施例相同的流速提供給該第二垂直爐管，使得一多晶矽膜104A形成於該熱氧化膜103A之上，且另一多晶矽膜104B形成於該熱氧化膜103B之上，如第9C圖中之所說明。該等多晶矽膜104A、104B具有實質上與該第一實施例之該等多晶矽膜24A、24B之膜厚相同的膜厚。
接著，如第9D圖中之所說明，該矽晶圓101自該第二垂直爐管移除，且透過例如濕式蝕刻來將該多晶矽膜104B自其後表面移除。
接著，該矽晶圓101被設置於具有實質上與該垂直爐管10相同之組態的一第三垂直爐管內側，用於在該矽晶圓101之前表面上之該多晶矽膜104A之上形成一氧化矽膜105A。該氧化矽膜105A透過以與該第一實施例相同的流速將一TEOS來源氣體同氧氣一起提供給該第三垂直爐管予以形成。在形成該氧化矽膜105A的同時，具有與該氧化矽膜105A相同厚度的一氧化矽膜105B，形成於在該矽晶圓101之後表面上的該熱氧化膜103B之上。
接著，如第9F圖中之所說明，該氧化矽膜105A透過濕式蝕刻予以移除。
接著，如第9G圖中之所說明，該矽晶圓101被設置於具有實質上與該垂直爐管10相同之組態的一第四垂直爐管內側，用於在多晶矽膜104A上形成一氧化矽膜106A。該氧化矽膜106A是針對第9F圖中所說明之該結構，透過使用一TEOS來源氣體執行一CVD方法予以形成。另一氧化矽膜106B也形成於該氧化矽膜105B之上。
接著，如第9H圖中之所說明，第9G圖中所說明之該結構是受熱加工的。因此，該等氧化矽膜106A、106B被轉換為較密集且具有較高HF電阻的一氧化矽膜(抗反射膜)106C及一氧化矽膜106D。
接著，如第9I圖中之所說明，一抗蝕圖案R形成於在該矽晶圓101之前表面上的該氧化矽膜(抗反射膜)106C之上，使得該等裝置分離區域在該矽晶圓101之該前表面上的指定區域曝光。
接著，透過在該矽晶圓101上執行例如一乾式蝕刻方法，使用該抗蝕圖案R作為一遮罩，該抗反射膜106C、該多晶矽膜104A，及形成於該遮罩之下的該襯墊氧化膜103A被圖案化。從而，在該矽晶圓101之前表面上之指定的矽表面區域如第9J圖之所說明予以曝光。
接著，如第9K圖之所說明，透過在該矽晶圓101上執行例如一乾式蝕刻方法，使用該多晶矽膜104A作為一遮罩，裝置分離凹槽101T形成於該矽晶圓101之前表面之上。
接著，該矽晶圓101被設置於一單晶圓型等離子CVD設備(未說明)中，且遭受一高密度等離子CVD過程，用於以在該矽晶圓101之前表面上的該氧化矽膜107將該等裝置分離凹槽101T填滿。
接著，該矽晶圓101自該單晶圓型等離子CVD設備中移除，且遭受一化學機械拋光過程。該化學機械拋光過程在該矽晶圓101之上執行，直至提供於該氧化矽膜107之下的該多晶矽膜104A被曝光。從而，獲得如第9M圖中所說明之一結構。第9M圖中所說明之該結構使其每一個裝置分離凹槽101T由一裝置分離絕緣膜1071填滿。
接著，第9M圖中所說明之該結構被設置於例如一單晶圓型濕式蝕刻設備，且遭受一濕式蝕刻過程。該濕式蝕刻過程透過使用例如包含HF與硝酸(HNO3 )之一混合物的一水溶液予以執行。透過執行該濕式蝕刻過程，在該矽晶圓101之前表面上的該多晶矽膜(硬遮罩)104A如第9N圖中之所說明予以移除。在該濕式蝕刻過程中，該氧化矽膜106D也受該濕式蝕刻影響。然而，由於該氧化矽膜106D被形成具有不小於200nm之一膜厚且具有一改良的HF電阻(如第9H圖之該熱過程中之所描述)，所以即使如第9N圖中之所說明在執行用於移除該多晶矽膜104A之濕式蝕刻過程之一情況下，在該矽晶圓101之後表面上的該氧化矽膜106D也將不會被移除。
接著，如第9O圖之所說明，該裝置分離絕緣膜107I透過在該矽晶圓101上執行一CMP(化學機械拋光)方法及一HF過程來使其變平。
應注意的是，雖然該等多晶矽膜104A及104B在執行第9D-9P圖中所說明之該等過程(步驟)中，被用於形成一裝置分離結構，但是還可利用一單層非晶矽膜、一單層氮氧化矽膜、一單層氮化矽膜、由TEOS所形成之一氮化矽膜及一氧化矽膜的一成層結構，或由TEOS所形成之一氮化矽膜、一多晶矽或非晶矽膜及一氧化矽膜的一成層結構。
接著，如第9P圖中之所說明，形成於該矽晶圓101之前表面上的該熱氧化膜103A及其他氧化矽膜，透過使用例如一單晶圓型濕式蝕刻設備予以移除，使得在該矽晶圓101之前表面的一新的矽表面被曝光。在第9P圖之該過程中，該氧化矽膜106D也受該濕式蝕刻影響。然而，由於該氧化矽膜106D被形成具有不小於200nm之一膜厚且具有一改良的HF電阻(如第9H圖之該熱過程中之所描述)，所以該氧化矽膜106D可繼續覆蓋該矽晶圓101之後表面，而不用被第9P圖中所執行的該濕式蝕刻過程移除。
接著，具有第9Q圖中所說明之一組態的該矽晶圓101被設置於具有實質上與該垂直爐管10相同之組態的一第五垂直爐管內側，且在該第五垂直爐管的內側維持一為例如750-900℃的基板溫度。而且，透過以一10-20sLm之流速導入一氧氣，一熱氧化膜108形成於該矽晶圓101之該已曝光之上表面(前表面)之上。該熱氧化膜108被形成具有大約1.7nm之一目標膜厚。該熱氧化膜108作為一半導體裝置的一閘極絕緣膜。
在形成該熱氧化膜108中，因為該矽晶圓101之後表面由該氧化矽層106D所覆蓋，所以可防止Si自該矽晶圓101之後表面蒸發。因而，可防止已蒸發的Si黏附於該第五垂直爐管的部件(例如溫度感測器)。因此，可防止溫度控制或程序控制反過來受該已蒸發的Si影響。
接著，具有第9Q圖中所說明之一組態的該矽晶圓101被設置於具有實質上與該垂直爐管10之相同之組態的一第六垂直爐管的內側。透過提供一矽烷氣體於該第六垂直爐管中，且在該矽晶圓101上執行一CVD方法，一多晶矽膜109A形成於具有例如100nm之一膜厚之該熱氧化膜108之上(如第9R圖中之所說明)。在形成該多晶矽膜109A的同時，具有與該多晶矽膜109A相同膜厚的一多晶矽膜109B形成於該矽晶圓101之後表面之上。
接著，具有第9R圖中所說明之一組態的該矽晶圓101自該第六垂直爐管移除。接著，透過在該矽晶圓101上使用抗蝕劑，將該多晶矽膜109A及提供於該多晶矽膜109A之下的該熱氧化膜108圖案化。從而，一多晶矽閘極電極109G及一閘極絕緣膜108G如第9S圖中之所說明形成於該矽晶圓101之上。接著，透過使用該多晶矽閘極電極109G作為一遮罩，一p類型或n類型的摻雜元素被植入(離子植入)該矽晶圓101中。從而，擴散區域101a、101b形成於由在該矽晶圓101之前表面之裝置分離區域107I所分離(如所描繪)的一裝置區域101A之上。該等擴散區域101a、101b作為LDD(輕摻雜汲極)。
接著，具有第9S圖中所說明之一組態的該矽晶圓101被設置於具有實質上與該垂直爐管10相同之組態的一第七垂直爐管的內側。透過將氨水(NH3)及矽烷氣體引入該第七垂直爐管中，且在該矽晶圓101之前表面上執行一CVD方法，一氮化矽膜110A以覆蓋該多晶矽閘極電極109G之一方式予以形成。在形成該氮化矽膜110A的同時，另一氮化矽膜110B以覆蓋該矽晶圓101之後表面之一方式予以形成。
接著，具有第9T圖中所說明之一組態的該矽晶圓101自該第七垂直爐管移除，且遭受相對於正交於該矽晶圓101之前表面之一方向的一非等向蝕刻。因此，該氮化矽膜110A被回蝕刻，以從而在該閘極電極109G之二牆上形成一側牆絕緣膜110W。接著，透過使用該閘極電極109G及該等側牆絕緣膜110W作為一遮罩，一p類型或n類型的摻雜元素被植入(離子植入)該矽晶圓101中。從而，擴散區域101c、101d形成於該矽晶圓101內側之該裝置區域101A中。該等擴散區域101c、101d作為在該等側牆絕緣膜110W之該等外側處的一源極區域及一汲極區域。
接著，在第9U圖中所說明之該步驟中，形成於該矽晶圓101之後表面之上的該氮化矽膜110B及該多晶矽膜109B被移除。在此實施例中，該氮化矽膜110B可透過使用CHF蝕刻氣體予以例如乾式蝕刻，且該多晶矽膜109B透過使用一HF/HNO3 蝕刻劑予以濕式蝕刻。即使在第9U圖中所說明之狀態下，該矽晶圓101之後表面仍然由該氧化膜106D所覆蓋。
接著，如第9V圖中之所說明，矽化區域111S、111D及111G透過使用例如一典型的矽化方法，形成於該等相對應之擴散區域1011c、1011d及該閘極電極109G之上。
接著，如第9W圖中之所說明，一絕緣膜121以覆蓋該閘極電極109G之一方法，形成於第9V圖所說明之該組態之上。而且，與該等矽化區域111S、111D相接觸的導電塞121A、121B(例如由鎢(W)形成)形成於該絕緣膜121之內側。
而且，一內層絕緣膜122形成於該絕緣膜121之上。而且，與該等導電塞相接觸的銅(Cu)線路圖案122A、122B透過使用例如一鑲嵌方法，形成於該內層絕緣膜122之內側。
而且，另一內層絕緣膜123形成於該絕緣膜122之上。而且，包括一通孔塞123P的一Cu線路圖案123A透過使用例如一雙重鑲嵌方法，形成於該內層絕緣膜123之內側，且與該Cu線路圖案122A相接觸。而且，包括一通孔塞123Q的一Cu線路圖案123B透過使用例如一雙重鑲嵌方法，形成於該內層絕緣膜123之內側且與該Cu線路圖案123B相接觸。
而且，另一內層絕緣膜124形成於該絕緣膜123之上。而且，包括一通孔塞124P的一Cu線路圖案124A透過使用例如一雙重鑲嵌方法，形成於該內層絕緣膜124之內側且與該Cu線路圖案123B相接觸。
因而，該等以上所描述之內層絕緣膜122-124、該等Cu線路圖案122A、122B、123A、123B、124A及該等Cu通孔塞123P、123Q、124P在該矽晶圓101之前表面上形成一多層線路結構。
根據以上所描述之第二實施例，因為該矽晶圓101之後表面由該氧化矽膜106D所覆蓋，所以即使在形成該多層線路結構時Cu原子也不會積聚。
雖然用於該第二實施例中的該等第一至第七垂直爐管具有實質上與第1圖所說明之該垂直爐管10相同的組態，但是該等第一至第七垂直爐管不必與該第一實施例之該等垂直爐管(1：1)相對應。例如，用於該第二實施例中之該等第一至第七爐管的一部分或所有可是相同的。
第10圖是根據該第二實施例，說明用於製造一半導體裝置之過程(包括第9A-9W圖所說明之該等步驟)的一流程圖。
參照第10圖，步驟S21與第9A圖所描述之該過程相對應，其中該矽晶圓101被製備不具有氧化膜或有具有不大於100nm之一膜厚的一氧化膜。
步驟S22與第9B及9D圖所描述之該等過程相對應，其中在形成一裝置分離結構之一後續過程中，需用作一硬遮罩的該多晶矽膜104A同在該矽晶圓101之後表面上形成另一多晶矽膜104B一起被形成。然後，多晶矽膜104B被從該矽晶圓101之後表面上移除。
步驟S23與第9E-9H圖所描述之該等過程相對應，其中該等氧化矽膜105A、105B以覆蓋該矽晶圓101之該等前表面及後表面之一方法予以形成，具有不小於200nm之一膜厚。接著，該氧化矽膜105A自該矽晶圓101之前表面移除。而且，在該矽晶圓101之後表面上的該氧化矽膜105B受熱加工，且轉換為具有一改良HF電阻的該氧化矽膜106D。
步驟S24與第91至9P圖所描述之該等過程相對應，其中該多晶矽晶圓104A成形(圖案化)為與裝置分離區域相對應之一硬遮罩圖案，且透過填滿形成於該矽晶圓101之前表面上的該等裝置分離凹槽101T來形成分離絕緣區域(裝置分離絕緣膜)107I。
步驟S25與第9Q至9S圖所描述之該等過程相對應，其中需為一閘極絕緣膜的該熱氧化膜108形成於該矽晶圓101之前表面之上。接著，該多晶矽膜109A形成於該熱氧化膜108之上。而且，該閘極絕緣膜108G及該閘極電極109G透過使該多晶矽膜109A及該熱氧化膜108圖案化而獲形成。如以上之所描述，該矽晶圓101之後表面由該氧化矽膜106D所覆蓋。因此，即使在形成該熱氧化膜108之該步驟中，也可防止Si原子自該矽晶圓101之該已曝光之後表面蒸發。因而，用於形成該熱氧化膜108的該垂直爐管可不無規律地控制溫度。
步驟S26及S27與第9T及9U圖所描述之該等過程相對應。就是說，該等氮化矽膜110A及110B形成於該矽晶圓101之該等前表面及後表面之上。而且，該等側牆絕緣膜110W透過回蝕刻形成於該矽晶圓101之前表面之上的該氮化矽膜110A，形成於該閘極電極109G之二側牆之上。接著，該氮化矽膜110B及該多晶矽膜109B自該矽晶圓101之後表面移除。
步驟S28與第9V圖所描述之該過程相對應，其中該等矽化層111S、111D、111G形成於該等擴散區域101c、101d及該閘極電極109G之相對應的前表面之上。
步驟S29與形成該絕緣膜121及該等通孔塞121A、121B之該等過程相對應，如第9W圖之所描述。
步驟S30-S31與形成該多層線路結構之該過程相對應，如第9W圖之所描述。
因此，如以上之所描述，在根據該第二實施例之該半導體裝置製造方法中，形成於該矽晶圓101之後表面之上的該氧化矽膜106D存在，直至該最後步驟S30結束。因此，即使在形成該多層線路結構的該過程中，包括使用一電解電鍍方法的一Cu沈積步驟，也可防止該矽晶圓101之後表面受Cu污染。
而且，根據此實施例，從該半導體裝置製造方法之開始至結束，覆蓋該矽晶圓101之後表面的該膜是一氧化矽膜。因而，不同於一氮化膜，用一氧化矽膜，該矽晶圓101可自一靜電夾頭輕易移除，而不用受剩餘電荷影響。
雖然根據該第二實施例之半導體裝置製造方法使用分離的第一至第六垂直爐管來執行，但是該等第一至第六垂直爐管之一部分或所有可是相同的。
就教學而言，在此所列舉的所有範例及條件語言企圖幫助讀者理解本發明及發明者所提出的概念，以促進此技術領域的發展，且要被理解的是並不限於該等特別列舉的範例及條件，而專利說明書中的該等範例的組成也不與本發明的優勢及劣勢的顯示有關。雖然本發明的實施例已經被詳細地描述，但是應該理解的是，在不背離本發明的精神及範圍的情況下，各種變化、替代及變更在此可以被做出。
10．．．垂直爐管
11A．．．加熱器
11B．．．容器
12a．．．排氣口
12b．．．入氣口
12c．．．石英線
12A．．．石英板
12B．．．反應器
13．．．熱絕緣管
21．．．矽晶圓
21a/21b/21c/21d．．．擴散區域
21A．．．裝置區域
21N．．．氮化矽膜
21T．．．裝置分離凹槽
22/22A．．．氧化矽膜
23．．．熱氧化膜
24A/24B．．．多晶矽膜
25A/25B．．．氧化矽膜
26A．．．氧化矽膜/抗反射膜
26B/27．．．氧化矽膜
27I．．．裝置分離絕緣膜
28．．．熱氧化膜
28G．．．閘極絕緣膜
29A/29B．．．多晶矽膜
29G．．．多晶矽閘極電極
30A/30B．．．氮化矽膜
30W．．．側牆絕緣膜
31D/31G/31S．．．矽化區域
41．．．絕緣膜
41A/41B．．．導電塞
42．．．絕緣膜
42A/42B．．．Cu線路圖案
43．．．絕緣膜
43A/43B．．．Cu線路圖案
43P/43Q．．．通孔塞
44．．．絕緣膜
44A．．．Cu線路圖案
44P．．．通孔塞
61．．．矽晶圓
61a/61b/61c/61d．．．擴散區域
61A．．．裝置區域
61T．．．裝置分離凹槽
63A/63B．．．熱氧化膜
64A/64B．．．多晶矽膜
66A/66B．．．氧化矽膜
67．．．氧化矽膜
67I．．．裝置分離絕緣膜
68．．．熱氧化膜
68G．．．閘極絕緣膜
69A/69B．．．多晶矽膜
69G．．．多晶矽閘極電極
70A/70B．．．氮化矽膜
70W．．．側牆絕緣膜
71D/71G/71S．．．矽化區域
81．．．絕緣膜
81A/81B．．．導電塞
82．．．絕緣膜
82A/82B．．．Cu線路圖案
83．．．絕緣膜
83A/83B．．．Cu線路圖案
83P/83Q．．．通孔塞
84．．．絕緣膜
84A．．．Cu線路圖案
84P．．．通孔塞
101．．．矽晶圓
101a/101b/101c/101d．．．擴散區域
101A．．．裝置區域
101T．．．裝置分離凹槽
103A/103B．．．熱氧化膜
104A/104B．．．多晶矽膜
105A/105B/106A/106B．．．氧化矽膜
106C．．．氧化矽膜/抗反射膜
106D．．．氧化矽膜
107．．．氧化矽膜
107I．．．裝置分離絕緣膜
108．．．熱氧化膜
108G．．．閘極絕緣膜
109A/109B．．．多晶矽膜
109G．．．多晶矽閘極電極
110A．．．氮化矽膜
110B．．．氮化矽膜
110W．．．側牆絕緣膜
111D/111G/111S．．．矽化區域
121．．．絕緣膜
121A121B．．．導電塞
122．．．絕緣膜
122A/122B．．．Cu線路圖案
123．．．絕緣膜
123A/123B．．．Cu線路圖案
123P/123Q．．．通孔塞
124．．．絕緣膜
124A．．．Cu線路圖案
124P．．．通孔塞
G．．．間隙/間隔
R．．．抗蝕圖案
S1~S31．．．步驟
第1圖是根據一第一實施例，說明用於一熱氧化過程之一垂直爐管的一示意圖；第2A-2W圖是根據該第一實施例，用於描述在一半導體裝置製造方法中之該等過程的示意圖；第3圖是根據該第一實施例，描述在該半導體裝置製造方法中之過程(包括用第2A-2W圖所說明之該等步驟)的一流程圖；第4A-4T圖是根據一對比範例，用於描述在一半導體裝置製造方法中之該等過程的示意圖；第5圖是根據該對比範例，說明在該半導體裝置製造方法中之過程(包括用第4A-4T圖所說明之該等步驟)的一流程圖；第6A圖是根據該第一實施例，說明一熱氧化膜關於該平面內方向之膜厚之分佈的一示意圖；第6B圖是根據該對比範例，說明一熱氧化膜關於該平面內方向之膜厚之分佈的一示意圖；第7A圖是用於描述第6A圖之一結果的一示意圖；第7B圖是用於描述第6B圖之一結果的一示意圖；第8圖是用於描述形成於由在它們後表面上之各種膜所形成之矽晶圓上之熱氧化膜之該膜厚的一圖形；第9A-9W圖是根據該第二實施例，用於描述在一半導體裝置製造方法中之該等過程的示意圖；及第10圖是根據該第二實施例，說明在該半導體裝置製造方法中過程(包括用第9A-9W圖所說明之該等步驟)的一流程圖。
S1~S13．．．步驟

Claims (19)

  1. 一種用於製造一半導體裝置的方法，包含以下步驟：形成具有第一及第二表面之一矽基板，該矽基板不包括氧化膜或包括具有不大於100nm之一膜厚的一氧化膜；至少在該矽基板之該第二表面上形成一第一氧化膜；透過覆蓋至少該第一表面形成一第一膜；於該第二表面上形成有該第一氧化膜的狀態下，透過使該第一膜圖案化，在該第一表面上形成一遮罩圖案；透過使用該遮罩圖案作為一遮罩，在該第一表面上形成一裝置分離區域；在該第一表面上形成一閘極絕緣膜；經由該閘極絕緣膜在該第一表面上形成一閘極電極；在該閘極電極之每一側形成一源極及汲極電極；及在該矽基板上形成一線路層，同時維持該第一氧化膜於該第二表面之上；其中該第一膜係在第一氧化膜形成之後才形成。
  2. 如申請專利範圍第1項所說明之方法，其中形成該閘極絕緣膜是透過將多個該等矽基板設置於一垂直爐管中且熱加工該等複數矽基板予以執行。
  3. 如申請專利範圍第2項所說明之方法，其中該等多個矽基板分別以一水平狀態設置於該垂直爐管中，且間隔堆疊於一垂直方向。
  4. 如申請專利範圍第2項所說明之方法，其中形成該閘極絕緣膜被執行，同時將氧氣以10-20sccm之一流速提供於750-950℃之該垂直爐管中。
  5. 如申請專利範圍第1項所說明之方法，進一步包含以下步驟：形成該裝置分離區域，包括以下步驟：透過使用該遮罩圖案，在該第一表面上形成一裝置分離凹槽；將一氧化矽膜沈積於該第一表面之上；及移除除了在該裝置分離凹槽所形成之該第一表面之一區域處的該氧化矽膜；其中該氧化矽膜透過使用一化學機械拋光過程及一氫氟酸(HF)過程予以移除。
  6. 如申請專利範圍第1項所說明之方法，進一步包含以下步驟：在形成該閘極電極之後，透過以覆蓋至少該閘極電極之一側牆之一方式在該等第一及第二表面上形成一第二膜，且回蝕刻覆蓋該前表面之該第二膜之一部分，來在該閘極電極上形成一側牆膜；及移除形成於該第二表面之上的該第二膜。
  7. 如申請專利範圍第1項所說明之方法，其中該第一膜不是包括一多晶矽膜、一氧化矽膜、一氮化矽膜、一非晶矽膜及一氮氧化矽膜之任何一個的一單層膜，就是包括該多晶矽膜、該氧化矽膜、該氮化矽膜、該非晶矽膜及 該氮氧化矽膜之兩或更多個的一多層膜。
  8. 如申請專利範圍第1項所說明之方法，進一步包含以下步驟：在形成該第一膜之後，在該等第一及第二表面上形成一第二氧化膜；及移除形成於該第一表面之上的該第二氧化膜。
  9. 如申請專利範圍第8項所說明之方法，其中該第一膜是一多晶矽膜。
  10. 如申請專利範圍第1項所說明之方法，其中該第一氧化膜是一氧化矽膜。
  11. 如申請專利範圍第1項所說明之方法，其中該第一氧化膜具有不小於200nm之一厚度。
  12. 如申請專利範圍第1項所說明之方法，其中形成該線路層包括形成一Cu線路層。
  13. 一種用於製造一半導體裝置之方法，包含以下步驟：形成具有第一及第二表面之一矽基板，該矽基板不包括氧化膜或包括具有不大於100nm之一膜厚的一氧化膜；透過覆蓋至少該第一表面來形成一第一膜；至少在形成於該第一表面上之第一膜上及該第二表面上形成一第一氧化膜；移除形成於該第一表面之上的該第一氧化膜；於該第二表面上形成有該第一氧化膜的狀態下，透 過使該第一膜圖案化，在該第一表面上形成一遮罩圖案；透過使用該遮罩圖案作為一遮罩，在該第一表面上形成一裝置分離區域；在該第一表面上形成一閘極絕緣膜；經由該閘極絕緣膜，在該第一表面上形成一閘極電極；在該閘極電極之每一側上形成一源極及汲極電極；及在該矽基板上形成一線路層，同時維持該第一氧化膜於該第二表面之上。
  14. 如申請專利範圍第13項所說明之方法，其中透過將多個該等矽基板設置於一垂直爐管中且熱加工該等多個矽基板，來執行形成該閘極絕緣膜。
  15. 如申請專利範圍第14項所說明之方法，其中該熱加工繼移除該第一氧化膜之後予以執行。
  16. 如申請專利範圍第13項所說明之方法，其中形成該裝置分離區域包括以下步驟：透過使用該遮罩圖案，在該第一表面上形成一裝置分離凹槽；將一氧化矽膜沈積於該第一表面之上；及移除除了在該裝置分離凹槽所形成之該第一表面之一區域處之外的該氧化矽膜；其中，該氧化矽膜透過使用一化學機械拋光過程及一氫氟酸(HF)過程予以移除。
  17. 如申請專利範圍第13項所說明之方法，其中該第一膜不是包括一多晶矽膜、一氧化矽膜、一氮化矽膜、一非晶矽膜及一氮氧化矽膜之任何一個的一單層膜，就是包括該多晶矽膜、該氧化矽膜、該氮化矽膜、該非晶矽膜及該氮氧化矽膜之兩或更多個的一多層膜。
  18. 如申請專利範圍第13項所說明之方法，其中該第一氧化膜具有不小於200nm之一厚度。
  19. 如申請專利範圍第13項所說明之方法，其中形成該線路層包括形成一Cu線路層。
TW098116719A 2008-06-23 2009-05-20 製造半導體裝置之方法 TWI430365B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008163797A JP5417748B2 (ja) 2008-06-23 2008-06-23 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW201001537A TW201001537A (en) 2010-01-01
TWI430365B true TWI430365B (zh) 2014-03-11

Family

ID=41431670

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098116719A TWI430365B (zh) 2008-06-23 2009-05-20 製造半導體裝置之方法

Country Status (4)

Country Link
US (2) US8043917B2 (zh)
JP (1) JP5417748B2 (zh)
KR (1) KR101127492B1 (zh)
TW (1) TWI430365B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102693982A (zh) * 2011-03-23 2012-09-26 中芯国际集成电路制造(上海)有限公司 半导体器件结构及其制备方法
GB201306342D0 (en) * 2013-04-08 2013-05-22 Costain Oil Gas & Process Ltd Process and apparatus for separation of hydrocarbons and nitrogen
JP6300533B2 (ja) * 2014-01-15 2018-03-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06296023A (ja) * 1993-02-10 1994-10-21 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
JPH07273183A (ja) * 1994-03-31 1995-10-20 Toshiba Corp 半導体装置とその製造方法
JPH08264400A (ja) * 1995-03-28 1996-10-11 Mitsubishi Electric Corp シリコン単結晶ウェハおよびその表面の熱酸化方法
JPH09120965A (ja) * 1995-10-25 1997-05-06 Toshiba Corp 半導体装置の製造方法
US6054355A (en) * 1997-06-30 2000-04-25 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device which includes forming a dummy gate
JP4014738B2 (ja) 1998-09-15 2007-11-28 株式会社東芝 半導体ウェーハの製造方法
US6429484B1 (en) * 2000-08-07 2002-08-06 Advanced Micro Devices, Inc. Multiple active layer structure and a method of making such a structure
JP2002299587A (ja) 2001-03-30 2002-10-11 Mitsubishi Electric Corp 半導体集積回路デバイスおよびその製造方法
JP2002334927A (ja) * 2001-05-11 2002-11-22 Hitachi Ltd 半導体装置の製造方法
JP2003060024A (ja) * 2001-08-13 2003-02-28 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
JP2003203912A (ja) * 2002-01-09 2003-07-18 Hitachi Ltd 半導体集積回路装置の製造方法
TWI252565B (en) * 2002-06-24 2006-04-01 Hitachi Ltd Semiconductor device and manufacturing method thereof
JP2004128037A (ja) * 2002-09-30 2004-04-22 Trecenti Technologies Inc 半導体装置の製造方法
US7018873B2 (en) * 2003-08-13 2006-03-28 International Business Machines Corporation Method of making a device threshold control of front-gate silicon-on-insulator MOSFET using a self-aligned back-gate
KR20050067451A (ko) * 2003-12-29 2005-07-04 주식회사 하이닉스반도체 반도체 소자 및 제조방법
US7968910B2 (en) * 2008-04-15 2011-06-28 International Business Machines Corporation Complementary field effect transistors having embedded silicon source and drain regions

Also Published As

Publication number Publication date
US20090317956A1 (en) 2009-12-24
KR20090133078A (ko) 2009-12-31
TW201001537A (en) 2010-01-01
JP5417748B2 (ja) 2014-02-19
JP2010003992A (ja) 2010-01-07
KR101127492B1 (ko) 2012-03-27
US20120009752A1 (en) 2012-01-12
US8273630B2 (en) 2012-09-25
US8043917B2 (en) 2011-10-25

Similar Documents

Publication Publication Date Title
TW201113936A (en) Method for fabricating a gate structure
TW201011817A (en) A novel solution for polymer and capping layer removing with wet dipping in hk metal gate etching process
US11437492B2 (en) Semiconductor device and method of manufacture
TW202205435A (zh) 半導體裝置和製造半導體裝置的方法
CN114334965A (zh) 半导体装置结构
TWI430365B (zh) 製造半導體裝置之方法
JP5703590B2 (ja) 半導体装置の製造方法
JP2004128314A (ja) 半導体装置の製造方法
US6803289B1 (en) Bipolar transistor and method for making the same
US20040171261A1 (en) Method of etching a silicon nitride film and method of manufacturing a semiconductor device using the same
KR100529873B1 (ko) 반도체소자의 제조방법
JP2007019330A (ja) 半導体装置の製造方法
CN101359615A (zh) 半导体器件隔离结构及半导体器件的制作方法
US11916132B2 (en) Semiconductor device and method of manufacture
TWI831246B (zh) 多閘極裝置與其形成方法
TWI798740B (zh) 具有鰭式結構的半導體結構的製備方法
CN111933580B (zh) 一种半导体结构的制备方法
KR101255764B1 (ko) 반도체 소자의 캐패시터 제조 방법
JP2004119754A (ja) 配線、配線の製造方法、半導体装置及びその製造方法
JP2008198786A (ja) 半導体装置の製造方法
TW436992B (en) Manufacturing method of self-aligned source connection lines used in memory array
JPH09252060A (ja) 半導体不揮発性記憶装置の製造方法
JP2001244440A (ja) 集積回路の配線構造及びその製造方法
CN116053195A (zh) 浅沟槽隔离结构的形成方法
JP5585077B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees