JP5585077B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5585077B2 JP5585077B2 JP2009292795A JP2009292795A JP5585077B2 JP 5585077 B2 JP5585077 B2 JP 5585077B2 JP 2009292795 A JP2009292795 A JP 2009292795A JP 2009292795 A JP2009292795 A JP 2009292795A JP 5585077 B2 JP5585077 B2 JP 5585077B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- oxide film
- semiconductor element
- element region
- gate oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 157
- 238000004519 manufacturing process Methods 0.000 title claims description 45
- 238000002955 isolation Methods 0.000 claims description 42
- 239000000758 substrate Substances 0.000 claims description 37
- 238000005530 etching Methods 0.000 claims description 28
- 230000003647 oxidation Effects 0.000 claims description 28
- 238000007254 oxidation reaction Methods 0.000 claims description 28
- 239000012298 atmosphere Substances 0.000 claims description 21
- 238000010438 heat treatment Methods 0.000 claims description 18
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 8
- 239000001301 oxygen Substances 0.000 claims description 8
- 229910052760 oxygen Inorganic materials 0.000 claims description 8
- 238000001039 wet etching Methods 0.000 claims description 8
- 239000011261 inert gas Substances 0.000 claims description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 5
- 239000001257 hydrogen Substances 0.000 claims description 5
- 229910052739 hydrogen Inorganic materials 0.000 claims description 5
- 230000005012 migration Effects 0.000 claims description 3
- 238000013508 migration Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 description 39
- 229910021332 silicide Inorganic materials 0.000 description 16
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 16
- 230000008569 process Effects 0.000 description 14
- 238000000137 annealing Methods 0.000 description 13
- 239000012535 impurity Substances 0.000 description 13
- 239000011229 interlayer Substances 0.000 description 11
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- 238000001020 plasma etching Methods 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 229910052787 antimony Inorganic materials 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 229910019001 CoSi Inorganic materials 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910005883 NiSi Inorganic materials 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Landscapes
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
、一方の酸化膜をエッチングにより薄くする方法が考えられる。しかしながら、ウエットエッチングにより酸化膜を均一に0.01〜0.03nm程度薄くすることは極めて困難であり、また、ドライエッチングの場合では、絶縁膜にトラップが形成されてしまうため、形成されるMOSトランジスタに影響を与えてしまう。
第1の実施の形態について説明する。本実施の形態は、SRAM領域とLogic領域とを有する半導体装置の製造方法であり、図1〜図7に基づき説明する。尚、図1〜図4においては、左側がSRAM領域の形成される第1の半導体素子領域であり、右側がLogic領域の形成される第2の半導体素子領域である。
次に、第2の実施の形態について説明する。本実施の形態は、第1の実施の形態とは異なるSRAM領域とLogic領域とを有する半導体装置の製造方法である。本実施の形態について、図8〜図14に基づき説明する。尚、図8〜図11においては、左側がSRAM領域の形成される第1の半導体素子領域であり、右側がLogic領域の形成される第2の半導体素子領域である。
(付記1)
半導体基板に素子分離絶縁膜を形成することにより、第1の半導体素子領域と第2の半導体素子領域とを画定する工程と、
前記第2の半導体素子領域と前記第2の半導体素子領域を囲う前記素子分離絶縁膜を覆い、前記第1の半導体素子領域と前記第1の半導体素子領域を囲う前記素子分離絶縁膜を露出させるマスクを形成する工程と、
前記マスクを用いて、前記第1の半導体素子領域を囲う前記素子分離絶縁膜をエッチングする工程と、
前記素子分離絶縁膜をエッチングする工程の後、前記マスクを用いて前記第1の半導体素子領域に対して異方性エッチングを行う工程と、
前記マスクを除去する工程と、
前記マスクを除去した後に熱酸化により第1の半導体素子領域と第2の半導体素子領域とにゲート酸化膜を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
(付記2)
前記異方性エッチングは、ウエットエッチングであることを特徴とする付記1に記載の半導体装置の製造方法。
(付記3)
前記ウエットエッチングは、HMDSまたはKOHにより行うものであることを特徴とする付記2に記載の半導体装置の製造方法。
(付記4)
半導体基板に素子分離絶縁膜を形成することにより、第1の半導体素子領域と第2の半導体素子領域とを画定する工程と、
前記第2の半導体素子領域と前記第2の半導体素子領域を囲う前記素子分離絶縁膜を覆い、前記第1の半導体素子領域と前記第1の半導体素子領域を囲う前記素子分離絶縁膜を露出させるマスクを形成する工程と、
前記マスクを用いて、前記第1の半導体素子領域を囲う前記素子分離絶縁膜をエッチングする工程と、
前記素子分離絶縁膜をエッチングする工程の後、水素雰囲気、不活性ガス雰囲気において熱処理を行う工程と、
前記熱処理の後に前記マスクを除去する工程と、
前記マスクを除去した後に熱酸化によりゲート酸化膜を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
(付記5)
前記熱処理の温度は、850℃〜1250℃であることを特徴とする付記4に記載の半導体装置の製造方法。
(付記6)
前記半導体基板の基板面は、[100]、[010]、[001]、[110]、[101]、[011]面のいずれかであることを特徴とする付記1から5のいずれかに記載の半導体装置の製造方法。
(付記7)
前記エッチングまたは前記熱処理が行われた後の半導体基板の前記第1の半導体素子領域における表面には、[311]または[111]面が形成されることを特徴とする付記1から6のいずれかに記載の半導体装置の製造方法。
(付記8)
半導体基板に素子分離絶縁膜を形成することにより、第1の幅を有する第1の半導体素子領域と前記第1の幅よりも狭い第2の半導体素子領域とを画定する工程と、
前記素子分離絶縁膜を形成した後に、前記第1の半導体素子領域に第1のゲート酸化膜を形成し、前記第2の半導体素子領域に第2のゲート酸化膜を形成する工程と、
前記第1のゲート酸化膜及び前記第2のゲート酸化膜を形成した後、不活性ガス雰囲気中において、第1温度で第1の熱処理を行う工程と、
を有することを特徴とする半導体装置の製造方法。
(付記9)
前記第1のゲート酸化膜及び前記第2のゲート酸化膜は、前記第1温度よりも低い第2温度で第2の熱処理により形成されることを特徴とする付記8に記載の半導体装置の製造方法。
(付記10)
前記第1温度は、850℃〜1050℃であることを特徴とする付記8または9に記載の半導体装置の製造方法。
(付記11)
前記第1のゲート酸化膜の膜厚は、前記第2のゲート酸化膜の膜厚よりも、0.01〜0.03nm厚く形成されていることを特徴とする付記1から10に記載の半導体装置の製造方法。
11a Si領域(SRAM領域における)
11b Si領域(Logic領域における)
12 SiN膜
12a SiNマスク
13 レジストパターン
14 溝
15 ライナー
16 酸化膜
16a 埋め込み酸化膜
17 フォトレジスト
18a ゲート酸化膜
18b ゲート酸化膜
19 ポリシリコン
19a ゲート電極
19b ゲート電極
20 レジストパターン
21a 酸化膜
21b 酸化膜
22a ゲートシリサイド電極
22b ゲートシリサイド電極
23a ソース電極
23b ソース電極
24a ドレイン電極
24b ドレイン電極
25 層間絶縁膜
26a コンタクトホール
26b コンタクトホール
27a 接続電極
27b 接続電極
Claims (5)
- 半導体基板に素子分離絶縁膜を形成することにより、第1の半導体素子領域と第2の半導体素子領域とを画定する工程と、
前記第2の半導体素子領域と前記第2の半導体素子領域を囲う前記素子分離絶縁膜を覆い、前記第1の半導体素子領域と前記第1の半導体素子領域を囲う前記素子分離絶縁膜を露出させるマスクを形成する工程と、
前記マスクを用いて、前記第1の半導体素子領域を囲う前記素子分離絶縁膜をエッチングする工程と、
前記素子分離絶縁膜をエッチングする工程の後、前記マスクを用いて前記第1の半導体素子領域に対して異方性エッチングを行う工程と、
前記マスクを除去する工程と、
前記マスクを除去した後に熱酸化により第1の半導体素子領域と第2の半導体素子領域とにゲート酸化膜を形成する工程と、
を有し、
前記半導体基板の基板面は、[100]、[010]、[001]、[110]、[101]、[011]面のいずれかであって、
前記異方性エッチングを行う工程は、前記第1の半導体素子領域を前記素子分離絶縁膜から前記第1の半導体素子領域の中心に向かって高くなるように山状に異方性エッチングを行なうものであって、
前記ゲート酸化膜を形成する工程において形成される前記第1の半導体素子領域に形成されるゲート酸化膜は、前記第2の半導体素子領域に形成されるゲート酸化膜の膜厚よりも厚く形成されることを特徴とする半導体装置の製造方法。 - 前記異方性エッチングは、ウエットエッチングであることを特徴とする請求項1に記載の半導体装置の製造方法。
- 半導体基板に素子分離絶縁膜を形成することにより、第1の半導体素子領域と第2の半導体素子領域とを画定する工程と、
前記第2の半導体素子領域と前記第2の半導体素子領域を囲う前記素子分離絶縁膜を覆い、前記第1の半導体素子領域と前記第1の半導体素子領域を囲う前記素子分離絶縁膜を露出させるマスクを形成する工程と、
前記マスクを用いて、前記第1の半導体素子領域を囲う前記素子分離絶縁膜をエッチングする工程と、
前記素子分離絶縁膜をエッチングする工程の後、水素雰囲気、不活性ガス雰囲気において熱処理を行う工程と、
前記熱処理の後に前記マスクを除去する工程と、
前記マスクを除去した後に熱酸化によりゲート酸化膜を形成する工程と、
を有し、
前記半導体基板の基板面は、[100]、[010]、[001]、[110]、[101]、[011]面のいずれかであって、
前記熱処理を行う工程においては、前記第1の半導体素子領域を前記素子分離絶縁膜から前記第1の半導体素子領域の中心に向かって高くなるようにマイグレーションにより山状に変形させるものであって、
前記ゲート酸化膜を形成する工程において形成される前記第1の半導体素子領域に形成されるゲート酸化膜は、前記第2の半導体素子領域に形成されるゲート酸化膜の膜厚よりも厚く形成されることを特徴とする半導体装置の製造方法。 - 半導体基板に素子分離絶縁膜を形成することにより、第1の幅を有する第1の半導体素子領域と前記第1の幅よりも広い第2の半導体素子領域とを画定する工程と、
前記素子分離絶縁膜を形成した後に、前記第1の半導体素子領域に第1のゲート酸化膜を形成し、前記第2の半導体素子領域に第2のゲート酸化膜を形成する工程と、
前記第1のゲート酸化膜及び前記第2のゲート酸化膜を形成した後、不活性ガス雰囲気中において、第1温度で第1の熱処理を行う工程と、
を有し、
前記第1のゲート酸化膜及び前記第2のゲート酸化膜は、前記第1温度よりも低い第2温度で酸素雰囲気中において熱酸化を行う第2の熱処理により形成されるものであって、
前記第1のゲート酸化膜は、前記第2のゲート酸化膜の膜厚よりも厚く形成されることを特徴とする半導体装置の製造方法。 - 前記第1のゲート酸化膜の膜厚は、前記第2のゲート酸化膜の膜厚よりも、0.01〜0.03nm厚く形成されていることを特徴とする請求項4に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009292795A JP5585077B2 (ja) | 2009-12-24 | 2009-12-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009292795A JP5585077B2 (ja) | 2009-12-24 | 2009-12-24 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011134882A JP2011134882A (ja) | 2011-07-07 |
JP5585077B2 true JP5585077B2 (ja) | 2014-09-10 |
Family
ID=44347303
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009292795A Expired - Fee Related JP5585077B2 (ja) | 2009-12-24 | 2009-12-24 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5585077B2 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0878533A (ja) * | 1994-08-31 | 1996-03-22 | Nec Corp | 半導体装置及びその製造方法 |
JP2008078356A (ja) * | 2006-09-21 | 2008-04-03 | Elpida Memory Inc | 半導体装置およびその製造方法 |
-
2009
- 2009-12-24 JP JP2009292795A patent/JP5585077B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011134882A (ja) | 2011-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7727842B2 (en) | Method of simultaneously siliciding a polysilicon gate and source/drain of a semiconductor device, and related device | |
JP5079687B2 (ja) | Soiデバイスの製造方法 | |
JP4262433B2 (ja) | 半導体装置の製造方法 | |
JP2007300090A (ja) | 自己整合されたデュアル応力層を用いるcmos構造体及び方法 | |
JP3563530B2 (ja) | 半導体集積回路装置 | |
US7202123B1 (en) | Mesa isolation technology for extremely thin silicon-on-insulator semiconductor devices | |
JP2001298186A (ja) | 半導体装置およびその製造方法 | |
JP2007251066A (ja) | 半導体装置の製造方法 | |
JP2007165558A (ja) | 半導体装置およびその製造方法 | |
JP2009033173A (ja) | 半導体素子およびその製造方法 | |
JP2010177690A (ja) | 電気的にプログラムされたソース/ドレイン直列抵抗を有するmosトランジスタ | |
JP4086099B2 (ja) | 半導体素子の形成方法 | |
JP2008288364A (ja) | 半導体装置および半導体装置の製造方法 | |
US7585738B2 (en) | Method of forming a fully silicided semiconductor device with independent gate and source/drain doping and related device | |
JP2006108439A (ja) | 半導体装置 | |
JP5585077B2 (ja) | 半導体装置の製造方法 | |
JP2003060069A (ja) | 二重ゲート酸化膜を有する半導体素子の製造方法 | |
JP2002237602A (ja) | 半導体装置及びその製造方法 | |
JP4981288B2 (ja) | 半導体装置のシリサイド膜の形成方法 | |
JP2008021935A (ja) | 電子デバイス及びその製造方法 | |
US6803289B1 (en) | Bipolar transistor and method for making the same | |
JP2002050702A (ja) | 半導体装置 | |
JP4122193B2 (ja) | 半導体装置の製造方法 | |
US6815768B1 (en) | Semiconductor integrated circuit device incorporating memory cell transistor and logic transistor, and method of manufacturing the same | |
JP2007005626A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120911 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131126 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140318 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140513 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140624 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140707 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5585077 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |