TWI427935B - 在ｓｉｇｍａ-ｄｅｌｔａ類比-數位轉換器中產生回饋信號之方法及裝置 - Google Patents

在ｓｉｇｍａ-ｄｅｌｔａ類比-數位轉換器中產生回饋信號之方法及裝置 Download PDF

Info

Publication number
TWI427935B
TWI427935B TW096145439A TW96145439A TWI427935B TW I427935 B TWI427935 B TW I427935B TW 096145439 A TW096145439 A TW 096145439A TW 96145439 A TW96145439 A TW 96145439A TW I427935 B TWI427935 B TW I427935B
Authority
TW
Taiwan
Prior art keywords
feedback
circuit
resistance
dac
series
Prior art date
Application number
TW096145439A
Other languages
English (en)
Other versions
TW200838151A (en
Inventor
Lars Sundstrom
Martin Andersson
Original Assignee
Ericsson Telefon Ab L M
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ericsson Telefon Ab L M filed Critical Ericsson Telefon Ab L M
Publication of TW200838151A publication Critical patent/TW200838151A/zh
Application granted granted Critical
Publication of TWI427935B publication Critical patent/TWI427935B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/464—Details of the digital/analogue conversion in the feedback path

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)

Description

在SIGMA-DELTA類比-數位轉換器中產生回饋信號之方法及裝置
本發明一般關於SIGMA－DELTA類比－數位轉換方法及裝置，且尤其關於改良其中回饋信號的產生。
目前普遍選擇SIGMA－DELTA類比－數位轉換器(ADC)來用於廣範圍的類比－數位轉換應用(包括精密工業與科學應用)以及數位信號處理應用中(如數位通訊收發器內)。其優勢包括使積體電路技術持續發展的可行性增高，以及能夠在所關注之頻率範圍外偏移量化雜訊井。
圖1說明根據一已知配置之一第一級SIGMA－DELTA類比－數位轉換器(ADC)10的一簡易型範例，其包括一迴路濾波器12、一量化器14、一抽樣濾波器(decimation filter)16與一數位－類比轉換器(DAC)18。根據熟知之操作，該迴路濾波器12會接收一類比輸入信號u，使其與一類比轉換回饋信號va 結合，並產生一對應迴路濾波器輸出信號y。接著，量化器14(此處，顯示為一單一位元量化器)會輸出一數位值(例如，1或0)以指明該迴路濾波器輸出信號y係高於或低於一參考值。例如，該量化器14之參考值為0，因此若其之輸入為正則輸出一數位1而若其之輸入為負則輸出一數位0。該量化器14所輸出之數位流(vd )會驅動該DAC 18，其會將該數位回饋轉換成前所提及之(類比)轉換回饋信號va 。
圖2提供該ADC 10之額外細節，其中該迴路濾波器12包 括一單一積分放大器20，其具有一輸入信號電阻22與一回饋電容器24。該量化器14包括一n位元量化電路26，其會在由一施加時脈信號所驅動之瞬時比較其之輸入信號與一參考信號。更重要的是，該DAC 18係經組態成一切換電流源並於該轉換回饋路徑中包括一電阻器30，該轉換回饋路徑可透過切換器32而切換耦合至一單一參考(例如，接地)與±VREF 中之一者。該數位流中由該量化器14所產生之1與0會驅動該切換器32以決定在該ADC 10之每一回饋循環中透過該電阻器30耦合至該迴路濾波器12的係＋VREF 或－VREF 。
因此，在每一回饋循環中，該DAC 18會產生一正(或負)電流脈衝(以"SI"脈衝表示以指明脈衝產生之切換電流源基礎)以反映於該循環中該量化器14所輸出之數位位元之值。重要的是該DAC 18在每一循環會一貫地產生該電流脈衝，使得每一回饋循環中該DAC 18與該迴路濾波器12之間會傳送相同數量之電荷。就此方面而言DAC 18之電流源組態十分有效，圖3說明該轉換回饋信號之一示範性正向電流脈衝。然而，由圖3中所說明之波形圖可見該轉換回饋信號電流脈衝在整個脈衝寬度中維持其最大量值，使得在該回饋循環結束時(時間TP )該信號電流仍處於最大量值。
在此高電流脈衝之結束條件下，於每一回饋循環中由該DAC 18所傳送之電荷總量(Qtot )便高度取決於該脈衝寬度。該回饋循環時脈信號中之任何抖動(即，於該時脈信 號中建立該轉換回饋信號脈衝寬度之抖動)可實質上增加或減少於一給定回饋循環中所傳送之電荷的量，進而導致該ADC 10的不精確。
圖4說明該SIGMA－DELTA ADC 10之另一已知配置，其關注於時脈抖動敏感性。此處，該DAC 18使用一電容器34以在每一回饋循環中進行電荷傳送，其中該電容器係充電成±VREF 。與圖1之DAC組態相反，此處之組態提供一持續減小之轉換回饋信號電流(如同圖5中所說明)，其會在時間TP 之前衰減成某一較低臨限值(Ir)。由於該轉換回饋信號之電流量值在該回饋循環結束時相對較低，故而在該回饋循環期間傳送之電荷總量不會隨時脈抖動而有太大的變化。不幸地，在此組態中必須容許相對較高峰值電流，而此等高峰值電流的出現會增加DC功率消耗，並迫使對該迴路濾波器12之積分放大器20產生較高的增益帶寬(GBW)及轉換率要求。
因此，以上範例說明使用一以電流源為基礎之DAC以降低或消除高峰值電流但卻對時脈抖動展現高敏感性，以及使用一以電容器為基礎之DAC以展現良好的時脈抖動敏感性但卻由於其之高峰值電流而迫使對積分放大器產生高GBW與轉換率要求，並產生較高的DC電流消耗。如此，兩種方法均在SIGMA－DELTA ADC之設計與效能上有所折衷。
SIGMA－DELTA類比－數位轉換器(ADC)提供許多操作優 勢(包括量化雜訊整形)，但卻易受一般用於其轉換回饋路徑中之數位－類比轉換器(DAC)之特性與效能的影響。為此，本文教授之一種方法及裝置提供一改良式DAC以用於一SIGMA－DELTA ADC之轉換回饋路徑中。該DAC運用電流脈衝整形以於該ADC之每一回饋循環中產生一轉換回饋信號，進而提供精確數位轉換穩定的電荷傳送並使電流脈衝形狀受控制。於至少一項具體實施例中，電流脈衝控制會限制該轉換回饋信號之一峰值電流，從而相稱地降低DC電流消耗與該ADC之積分放大器的增益帶寬(GBW)及轉換率要求。進一步的電流脈衝控制會限制每一回饋循環中的剩餘(結束)電流，從而相稱地增益連續時間(CT)SIGMA－DELTA ADC的(回饋循環)時脈抖動不靈敏性。
於一項具體實施例中，用於在SIGMA－DELTA類型ADC中產生轉換回饋信號之DAC具有電流脈衝產生器之功用並包含針對該ADC之每一回饋循環經組態用以預先充電成一參考電壓的一電容器電路，以及在每一回饋循環中能於該電容器電路與該ADC之迴路濾波器間傳送電荷的一電阻電路。該電阻電路經組態用以在每一回饋循環期間根據該轉換回饋信號之一所需電流脈衝形狀改變其電阻。於至少一項如此的具體實施例中，所需電流脈衝形狀係根據每一回饋循環中欲傳送之所需數量電荷與每一回饋循環中該轉換回饋信號之所需最大與剩餘電流值來定義。
於一或多項具體實施例中，提供串聯電阻以在該電容器電路與該(ADC)迴路濾波器間進行電荷傳送的電阻電路包 含一連續可變電阻器件與一相關電阻控制電路。該電阻控制電路在每一回饋循環期間改變該可變電阻器件之電阻以在每一回饋循環中實現該轉換回饋信號之電流脈衝整形。以非限制性範例為例，該連續可變電阻器件包含一通道電晶體器件，且該電阻控制電路會在每一回饋循環期間根據該轉換回饋信號之所需電流脈衝形狀調整該通道電晶體器件的一或多個偏壓信號。當然，此偏壓信號控制可展現離散時間改變或連續的時間改變。
於其他一或多項具體實施例中，該電阻電路包含一並聯電阻器網路，其有效並聯之電阻器數目會在回饋循環期間發生改變。更加明確地，於至少一項具體實施例中，該電阻電路包含一並聯電阻器網路，其透過一切換控制電路而耦合至該電容器電路，該切換控制電路在每一回饋循環期間經組態用以隨時間增加使該電容器電路耦合至該電阻電路之一輸出節點的並聯電阻器數目。當然，可使用其他切換電阻器網路配置(例如，串聯切換電阻器)，其中切換控制會在該回饋循環期間逐漸降低串聯電阻。
於至少一項切換具體實施例中，該切換控制電路包含一切換延遲電路，其會在每一回饋循環期間產生連續的延遲切換啟動信號，其中每一切換啟動信號會增加(減少)使該電容器電路耦合至該電阻電路之輸出節點的並聯(串聯)電阻器數量。切換延遲在一或多項具體實施例中為一致的，而在其他一或多項具體實施例中為不一致的。於至少一項具體實施例中運用不一致的延遲間隔以進一步減小該轉換 回饋信號中的電流峰值。
於另一具體實施例中，一種於一SIGMA－DELTA類型ADC中產生一轉換回饋信號的方法包含於該ADC之每一回饋循環中由一電容器電路產生該轉換回饋信號以作為一電流脈衝，以及在每一回饋循環期間根據該轉換回饋信號之所需電流脈衝形狀改變與該電容器電路相關的串聯電阻。該方法包括基於每一回饋循環中欲傳送之所需數量電荷與每一回饋循環中該轉換回饋信號之所需最大與剩餘電流值來定義所需電流脈衝形狀。例如，該方法可包括根據DC電流消耗目的及/或該ADC迴路濾波器內之積分放大器的增益帶寬與轉換率的要求決定所需最大電流值，以及根據時脈抖動不靈敏性之所需位準決定所需剩餘電流值。
當然，本發明並不限於以上特徵與優勢。更確切地，熟悉本技術人士在閱讀以下實施方式並觀看隨附圖式之後將確認額外的特徵與優勢。
圖6說明一SIGMA－DELTA ADC 40之一項具體實施例，其諸如可用於一無線通訊接收器(未說明)內之信號處理操作。所說明之具體實施例包含一連續時間SIGMA－DELTA ADC 40，其包括一迴路濾波器42、一量化器44與一抽樣濾波器46，其本身可包含一能夠實施低通或其他數位領域之濾波之數位信號處理器的全部或部分。熟悉本技術人士將瞭解，儘管說明一第一級ADC，然而本文之教導直接適用具有更高等級之迴路濾波器的SIGMA－DELTA ADC。
本文所討論的主要重點在於，該ADC 40包括一DAC 50以針對該迴路濾波器42產生一轉換回饋信號，其中該DAC 50具有電流脈衝產生器之功用並包含一電容器電路52(其包括一或多個電容器54以及定義預先充電電容器之符號及時序的相關預先充電切換器56與57)以及一電阻電路58(其包括一可變電阻器件60以及一相關電阻控制電路62)。該電阻電路58會將該電容器電路52耦合至該迴路濾波器42之轉換回饋信號輸入，並因此提供一串聯電阻連接以便在該ADC 40之每一回饋循環中於該電容器電路52與該ADC 40之迴路濾波器42之間傳送電荷。
更加明確地，圖7說明DAC操作之一項具體實施例。所說明之方法包含於該ADC 40之每一回饋循環中由該電容器電路52在該DAC 50中產生該轉換回饋信號以作為一電流脈衝(步驟100)，然後根據該轉換回饋信號之所需電流脈衝形狀於每一回饋循環期間改變(該電阻電路58之)有效串聯電阻(步驟102)。當然，熟悉本技術人士將明白可同時執行此等連續說明步驟，亦即該串聯電阻會在每一回饋循環中改變以控制轉換回饋信號電流，從而並產生該轉換回饋信號之所需電流脈衝形狀。
圖8概括地說明該電阻電路58之此操作，其中根據該轉換回饋信號所需之電流脈衝形狀，該電阻控制電路62會在該ADC 40之每一回饋循環期間改變該可變電阻60之電阻。例如，圖9說明該轉換回饋信號電流之大致成方形、固定電流脈衝(ifb (t))，其可因該電阻控制電路62會隨著該 電容器54透過該可變電阻器件60從其預先充電之電壓(＋或－VREF )放電(或充電)來線性降低該可變電阻器件60之串聯電阻而獲得。(應注意，CREF 會針對該ADC 40之每一回饋循環預先充電至一定義參考電壓位準。饋送至該DAC 50之一時脈信號會定義該回饋循環時間，且每一回饋循環中之vd 值可用以將該電容器54預先充電至＋VREF 或－VREF 。應注意，可提供同一或另一時脈信號至該量化器44以驅動時序取樣。)
值得注意地，如同圖10中顯示，該電阻控制電路62經組態用以使該可變電阻器件60之串聯電阻從一回饋循環起始時之初始電阻R0 線性降低至該回饋循環結束時之最終或結束電阻R1 (如同以時間TS 所標明的)。因此，該電阻電路58經組態用以在一回饋循環起始時展現一最大電阻，然後在該回饋循環期間降低其電阻，從而並在該回饋循環結束時展現一最小電阻。
如同圖11中顯示，此操作結合衰減電容器電壓VC 時在該回饋循環期間會使該轉換回饋信號脈衝保持一相對較固定電流量值，並使電流在該循環結束時快速減小。如此，該電阻電路58會在該電容器電路52與該迴路濾波器42之間提供一所需數量之電荷傳送，同時展現良好的時脈抖動不靈敏性並降低或消除電流峰值。
因此，上述方法可理解為包括(或不然依賴)基於(主體ADC之)每一回饋循環中欲傳送之所需數量電荷與每一回饋循環中該轉換回饋信號之所需最大與剩餘電流值來定義 所需電流脈衝形狀。例如，吾等可根據該迴路濾波器42之增益帶寬限制決定該轉換回饋信號之所需最大電流值(即，最大電流可根據DC電流消耗需求及/或選擇用於該迴路濾波器42內之積分放大器之GBW/轉換率限制來限制)。此外，吾等可根據時脈抖動不靈敏性之所需位準決定該轉換回饋信號之所需剩餘電流值。降低GBW/轉換需求可降低運轉功率並減少電路成本，而降低時脈抖動不靈敏性可減少電路成本及/或減輕設計與佈局需求。
再次參考圖8，於一項具體實施例中，該可變電阻器件60包含一通道電晶體器件，且電阻控制電路62經組態用以在該回饋循環中改變或不然調整該通道電晶體器件之一或多個偏壓信號。針對該可變電阻器件60使用一通道電晶體器件能夠(視需要)連續調整電阻。當然，於至少一項如此的具體實施例中，可在該回饋信號中逐步調整(而非連續調整)該偏壓信號以在該通道電晶體器件之串聯電阻中產生離散時間改變。
圖12說明不考慮所實施之特定電阻控制，該DAC 50可實施之電流脈衝範圍的一項具體實施例。在時間週期TP 期間，量值I0 之方形電流脈衝的總電荷積分結果為：Q tot ＝T P ．I 0 等式(1)該轉換回饋信號之電流脈衝形狀ifb (t)的一項設計邊界在於積分電流應等於具有標稱脈衝寬度時序之"模型"方形電流脈衝所傳遞的總電荷Qtot ，即，
在時間TP 時，該電流脈衝形狀之剩餘電流位準Ir 會決定該DAC 50之時脈抖動不靈敏性。更加明確地，Ir 之值降低會使抖動不靈敏性降低。因此，吾等可根據對應時脈抖動不靈敏性之所需程度的Irmax 最大剩餘電流臨限值設定該剩餘電流值Ir 。此外，依據上文引述之總電荷邊界限制的結果，ifb (t)之峰值電流Ip 必須高於傳送所需數量之電荷(Qtot )之標稱方形電流脈衝的標稱固定電流量值I0 。為方便起見，吾等可參考下列等式所給出之DAC 50產生之整形電流脈衝所需之峰值電流(Ip )與該標稱電流I0 間之差以作為"過量"電流，Ie ＝Ip －I0 等式(3)由於該過量電流會導致該迴路濾波器42之電流消耗增加(相較於標稱固定電流脈衝之情況)，故而最大允許過量電流Iemax 係另一設計邊界，並可用以限制Ie 的設計值。
在已知上述情況的前提下，吾等可將定義該轉換回饋信號之所需電流脈衝形狀的範圍限制歸結為， i fb (T P )＝I r <I rmax ，以及 等式(5) max[i fb (t )]－I 0 ＝I p －I0 <I emax 等式(6)其中假設Iemax 、Irmax 與Qtot 為已知的設計參數。
一種針對該DAC產生轉換回饋信號實施所需電流脈衝整形的方法(例如)出現在圖13中說明之ADC具體實施例中。 於此具體實施例中，該DAC 50之電阻電路58包含透過一電阻控制電路(切換器S1 至SM 、延遲元件D1 至DM－1 )耦合至該電容器電路52之一並聯電阻器網路(R1 至RM )，該電阻控制電路(在每一回饋循環期間)經組態用以隨時間增加使該電容器電路52耦合至該電阻電路58之一輸出節點64的並聯電阻器數量。
更加明確地，於此具體實施例中，該可變電阻器件60包含電阻器R1 至RM ，而該電阻控制電路62包含個別地將該等電阻器R1 至RM 中的個別每一者耦合至該電容器電路52之切換器S1 至SM 以及在每一回饋循環期間產生連續的延遲切換啟動信號之一切換延遲電路(連續延遲元件D1 至DM－1 )。就此具體實施例而言，對每一切換啟動信號之判定會增加使該電容器電路52耦合至該電阻電路58之輸出節點64的並聯電阻器數量，從而在該ADC 40之每一回饋循環中逐漸降低該電阻電路58之串聯電阻。
由於上述之組態，該DAC 50基本上包含一切換電容器54與M個具有個別控制信號使其可在該ADC 40之每一回饋循環期間之不同瞬時切換的切換電阻器。針對每一此回饋循環，該電容器54初始時會儲存一經明確定義之電荷Q＝CREF ±VREF 。一旦切換第一電阻器(R1 )，則一電流I1 ＝±VREF /R1 便開始流入該迴路濾波器42之一虛擬接地。此外，該電容器上之電壓量值(VC )開始降低，接著並使電流量值開始降低。於第一切換瞬時的放電速度係受限於該電阻電路58之電阻與該電容器電路52之電容所決定的時間常 數。換句話說，時間常數τ1 ＝C REF ．R 1 。
於第二、稍後之切換瞬時，R2 亦開始傳導電流且因此於該第二切換瞬時該轉換回饋信號之總電流係i fb (t 2 )＝V C (t 2 )/(R 1 ．R 2 /(R 1 ＋R 2 ))。由於並聯之R1 與R2 比R1 本身具有較低的電阻，故而ifb (t)之量值在R2 切換成與R1 並聯之後會增加。藉由適切地選擇該等並聯電阻器(R1 至RM )之電阻值，在切換器SM 將最終電阻器RM 切換成並聯之前便可能使該轉換回饋信號之電流ifb (t)保持近乎固定。其後，該電容器54上之剩餘電荷係透過所有該等並聯電阻器之等效電阻而放電，該等效電阻通常將比最小個別電阻器本身所取的電阻低許多。此特性使ifb (t)能夠在該回饋循環結束時快速減小至所需剩餘電流位準或至該位準之下。
當然，應瞭解，圖13中顯示之構造提供一討論範例，而非就本文教導加以限制。例如，為求簡化，圖13說明一單一端組態，其中驅動該預先充電切換器56之時脈i代表所說明之時脈信號的相反樣式。主要地，該切換器56係用於選擇該參考電壓之符號，而該切換器57係用於在該DAC 50之放電階段期間使該參考與該電容器54斷開，並在該電容器充電階段期間將其連接至該參考。此即，該切換器57與該可變電阻器件60之切換器S1 至SM 係在不同階段中開啟。因此，應將該說明理解成一簡化之表示，而並不必然代表配置最佳化效能之電路元件的最佳方式。
圖14說明基於該DAC 50之差動實施方案的替代性電路元件。由於該差動實施方案，故而在該電容器54的放電階 段時，而非在其預先充電階段期間選擇該轉換回饋信號之符號。由於該DAC 50係差動的，故而僅需如圖式中之切換器56所說明交叉耦合該等信號連接便能夠乘以－1。或者，可在該可變電阻器件60之前或之後，於該電阻電路58中實施符號控制之交叉耦合。(應注意，就該DAC 50之差動具體實施例而言，該迴路濾波器42內之對應積分放大器係經組態成差動積分放大器。)
除了具體實施例之單一端對差動間的差異外，應瞭解，圖13中說明之並聯電阻器網路係一項電阻器網路範例，其有效串聯電阻能夠受控制。可實施許多其他電路配置以隨時間(例如，在該回饋循環中之離散瞬時)改變該電阻電路58之有效串聯電阻。本文中設想運用任何數量之電阻器與切換器、並聯與串聯電阻器之組合或基本上提供所需電阻控制範圍之任何其他電阻器/切換網路以實施所需可變電阻。例如，圖15說明該電阻電路58之一並聯電阻器網路具體實施例的又另一切換器/電阻器組態。此外，圖16說明該電阻電路58之又另一替代性電阻器/切換器電路配置，其中包含一串聯電阻器網路。再者，本文中設想無論是以連續方式或以離散步驟來調整，均可使用連續可變電阻元件，例如偏壓控制電晶體。
一般而言，於該電阻電路58之一並聯電阻器網路具體實施例中，可在該回饋循環期間增加將該電容器電路52連接至積分器42之並聯電阻器的數量，以對應減小將該電容器電路52耦合至該積分器42之轉換回饋路徑的有效串聯電 阻。等效地，於該電阻電路58之一串聯電阻器網路具體實施例中，可在該回饋循環期間減少將該電容器電路52連接至該積分器42之串聯電阻器的數量(如藉由關閉電阻器旁通切換器)，以對應減小該轉換回饋路徑之串聯電阻。於並聯及串聯具體實施例中，均可使用時間間隔切換啟動信號以隨時間增加將該電容器電路52連接至該積分器42之並聯電阻器的數量，或隨時間減少將該電容器電路52連接至該積分器42之串聯電阻器的數量。
因此，於一般性具體實施例中，在每一回饋循環期間根據該轉換回饋信號之一所需電流脈衝形狀改變與該電容器電路52相關之(有效)串聯電阻包含在該回饋循環中連續地或分離地調整一可變電阻元件。於另一一般性具體實施例中，在每一回饋循環期間根據該轉換回饋信號之一所需電流脈衝形狀改變與該電容器電路52相關之一串聯電阻包含在該回饋循環中改變一切換電阻器網路的組態。
圖17說明一種使用上述該DAC 50之切換電阻器具體實施例以根據圖12中說明之電流脈衝範圍限制產生該轉換回饋信號的更一般性方法。以所說明之方法例示之一般性設計方法關於一總(傳送)電荷設計邊界，其對於第一級SIGMA－DELTA ADC而言十分精確而對於更高等級SIGMA－DELTA ADC而言雖為近似值但仍相當有用。一般而言，該電荷邊界方法適用於近似方形波脈衝的電流脈衝形狀。(對於較高等級系統而言，由該DAC輪入vd 對該迴路濾波器輸出y的脈衝回應應以與該等效SI脈衝在該ADC之量化器 之比較瞬時的脈衝回應相同的方式產生。此情形可藉由透過該迴路濾波器疊加每一回饋路徑之脈衝回應而滿足，其中回饋路徑之數量等於該迴路濾波器等級。)
所說明之方法起始於計算該電容器電路52中之電容器54(CREF )之值(步驟104)。CREF 之下限係由kT/C切換雜訊來定義。該方法接著會計算最小的合理時間常數τ(步驟106)。應注意，該最小時間常數係CREF 與使CREF 放電之最小串聯電阻的乘積。切換器S1 至SM 之個別切換電阻(其可為電晶體、MEM等)與該迴路濾波器42之輸入阻抗定義此值的下限。接著，參考圖18與19針對該轉換回饋信號之電流與振幅波形曲線圖(其以曲線說明圖17之設計方法所涉及的時間與電流參數)，點(Ts ,Ix )係決定為滿足開頭兩個設計邊界(Qtot 與Irmax )的點。此決定假設從t＝0至t＝Ts 電流Ix 為固定的，而從t＝Ts 至t＝Tp 則隨時間常數τ而逐漸衰減(步驟108)。較為形式上地，該方法可解出下列非線性等式：
該方法接著會找出滿足最後設計邊界(Iemax ＋I0 )的最後切換器之時間位置tM (步驟110)。從起始點(Ts ,Ix )在時間上向後延伸該逐漸衰減直到達到最大的允許電流Iemax ＋I0 為止。於此，吾等可將漣波位準定義為Iripple ＝Iemax ＋I0 －Ix 。接著，決定滿足該最後設計邊界(Iemax ＋I0 )之剩餘切換器的切換瞬時tk (步驟112)。從起始點(tk ＋1,Ix －Iripple )在時間上向後延伸 隨時間常數τk 之逐漸衰減直到達到最大的允許電流Iripple ＋Ix 為止。換句話說，吾等可假設一漣波會以Ix 對稱延伸2Iripple 使得平均電流大致上將等於Ix 。
用於該逐漸衰減之時間常數τk 通常並非任意數，而是由橫跨該電容器CREF 之電壓與在t＝tk＋1 時之電流Ix －Iemax 加以專一性定義。此即，τk ＝Rk CREF ，其中Rk ＝VC (tk＋1 )/(Ix －Iemax )。應注意，在到達或超過時間零(t＝0)之前會重複此最後方法步驟。
圖20至22說明於(例如)圖13所說明之電阻控制電路62中與該等切換器S1 、S2 (以及依此類推)相關的切換漣波。該電阻控制電路62之切換延遲電路包括該等切換器S1 至SM 與包含延遲元件D1 至DM－1 之延遲線，並可經組態用以(例如)具有一致間隔的切換延遲。由於切換延遲之間隔一致，故而並聯之電阻器數量會在該回饋循環中根據一致間隔之切換時間而增加。圖20說明以此方式進行一致間隔切換之一項具體實施例，其中M＝16，即包含該可變電阻器件60之並聯電阻器網路中有16個切換電阻器。
相反地，圖21說明相同數量之切換電阻器，但描述在該回饋循環中使用不一致切換延遲。例如，該等延遲元件D1 至DM－1 中的個別延遲元件可經組態成具有不同的延遲值，使得對該等切換延遲信號之判定具有不一致的時間間隔。無論是否藉由此特定方法，該DAC 50可經組態成具有不一致間隔的切換延遲，且(更明確地說)可經組態成使該切換延遲電路之切換延遲於時間上的間隔在每一回饋循環之 結束部分期間比在每一回饋循環之起始部分期間緊密。
如同圖21說明，在一給定回饋循環期間間隔之切換延遲隨時間而益加緊密間距會縮小該轉換回饋信號中的振幅漣波，進而產生許多好處。更確切地，圖20與圖21均說明在該並聯電阻器網路中具有相同數量之切換電阻器，使得圖21中顯示之漣波縮小可完全歸因於使用不一致的間隔切換延遲。進一步改善使用不一致間隔切換延遲而獲得之漣波縮小，圖22說明透過在該並聯電阻器網路中使用較多的切換電阻器(例如，M＝32)針對圖21改善漣波縮小並改善放電時間。
當然，如同圖8之討論與本文中他處所指明，該DAC 50可使用連續可變或分離可變串聯電阻以產生該轉換回饋信號所需的電流脈衝整形。例如，該DAC 50所提供之串聯電阻基於在該回饋循環中改變一通道電晶體器件之偏壓信號，或在該回饋循環中改變有效連接於並聯電阻器網路中之電阻器的數量可在每一回饋循環期間從一高電阻發展成一低電阻。此即，根據該轉換回饋信號之所需電流脈衝形狀，該電阻控制電路62可經組態用以改變包含該可變電阻器件60以在每一回饋循環期間將該電容器電路52耦合至該迴路濾波器42之並聯電阻器的數量。如同所指明，可藉由在每一回饋循環期間產生連續延遲切換啟動信號來完成此操作，其中每一切換啟動信號會增加將該電容器電路52耦合至該迴路濾波器42之並聯電阻器的數量。
於上述組態中的任一組態中，可輕易地將該ADC 40(其 包括該DAC 50)併入於各種應用中常用的積體電路器件。以非限制性範例為例，圖23說明一項如此的應用，其中一無線通訊器件或系統70包括該ADC 40之一項具體實施例。更加明確地，該無線通訊器件70(其(例如)可為用於一無線通訊網路中的行動電台)包括一天線72、一切換器及/或雙工器74、一接收器76、一發射器78、一系統控制器80與一使用者介面82。(根據該無線通訊器件70之所欲用途，該使用者介面82可包括一顯示器、鍵盤、音訊輸入/輸出電路等。)
藉由將該ADC 40之一項具體實施例併入該接收器76，接收器操作(如涉及類比－數位轉換之基帶信號處理)可因降低之時脈抖動與降低之最大電流如本文所說明慣於使用該DAC 50而得利。當然，可在該無線通訊器件70內之他處(如在使用者介面82中)實施其他或額外的ADC 40，其中音訊或其他類比輸入信號可經數位化以便進行處理。
此外，儘管本文中給出之一或多項說明性範例涉及第一級SIGMA－DELTA ADC，然而本文之教導直接適用於更高等級之器件。亦應瞭解，本文之教導直接適用於多位元量化器與DAC。再者，熟悉本技術人士將瞭解，於此討論中使用之任何"單一端信號"說明均為非限制性範例，且本文之教導直接適用於差動信號電路實施方案。
此外，於一或多項具體實施例中，如同本文所教授，可使用轉換回饋信號脈衝整形以僅對一具有兩或多個積分放大器之SIGMA－DELTA ADC迴路濾波器內之一積分放大器 子集產生回饋信號。例如，本發明之轉換回饋信號之電流脈衝整形方法可用於一至該ADC迴路濾波器中之第一積分放大器的最外部轉換回饋路徑，而傳統切換電流源技術可用於對前往額外積分放大器之一或多個內部轉換回饋路徑產生轉換回饋信號。
如此，本發明並不限於以上說明與隨附圖式。而是，本發明僅限於申請專利範圍及其法律上之等效物。
10‧‧‧ADC
12‧‧‧迴路濾波器
14‧‧‧量化器
16‧‧‧抽樣濾波器
18‧‧‧DAC
20‧‧‧單一積分放大器
22‧‧‧輸入信號電阻
24‧‧‧回饋電容器
26‧‧‧n位元量化電路
30‧‧‧電阻器
32‧‧‧切換器
34‧‧‧電容器
40‧‧‧SIGMA－DELTA ADC
42‧‧‧迴路濾波器
44‧‧‧量化器
46‧‧‧抽樣濾波器/積分器
50‧‧‧DAC
52‧‧‧電容器電路
54‧‧‧電容器
56‧‧‧切換器
57‧‧‧切換器
58‧‧‧電阻電路
60‧‧‧可變電阻器件
62‧‧‧電阻控制電路
64‧‧‧輸出節點
70‧‧‧無線通訊器件或系統
72‧‧‧天線
74‧‧‧切換及/或雙工器
76‧‧‧接收器
78‧‧‧發射器
80‧‧‧系統控制器
82‧‧‧使用者介面
D1 至DM－1 ‧‧‧延遲元件
R1 至RM ‧‧‧並聯電阻器(網路)
S1 至SM ‧‧‧切換器
圖1係一已知SIGMA－DELTA ADC之方塊圖。
圖2係圖1之ADC中之DAC之一實施方案的方塊圖。
圖3係圖2之ADC之DAC輸出信號的曲線圖。
圖4係圖1之ADC中之DAC之另一實施方案的方塊圖。
圖5係圖4之ADC之DAC輸出信號的曲線圖。
圖6係一SIGMA－DELTA ADC之一項具體實施例的方塊圖，其包括具有良好時脈抖動不靈敏性並使其所產生之轉換回饋信號的最大電流受妥善控制的DAC。
圖7係以DAC為基礎產生具有良好時脈抖動不靈敏性並使最大電流受妥善控制之一轉換回饋信號之處理邏輯之一項具體實施例的邏輯流程圖。
圖8係圖6中所說明之DAC電阻電路之一項具體實施例的方塊圖。
圖9至11係圖6或8中說明之DAC之一項具體實施例所產生之一轉換回饋信號之信號電流、電容器電壓與相對應串聯電阻的曲線圖。
圖12係與定義來自圖6 DAC之轉換回饋信號之一所需電流脈衝形狀相關之範圍限制之一項具體實施例的曲線圖。
圖13係圖6中說明之DAC之另一具體實施例的方塊圖，其基於一並聯電阻器網路。
圖14係圖6中所說明之DAC之一不同具體實施例的方塊圖。
圖15係圖6中說明之DAC之另一具體實施例的方塊圖，其基於另一並聯電阻器網路。
圖16係圖6中說明之DAC之另一具體實施例的方塊圖，其基於一串聯電阻器網路。
圖17係決定圖12中說明之範圍限制並(例如)對應操作圖13之DAC之處理邏輯之一項具體實施例的邏輯流程圖。
圖18與19說明與圖17中說明之方法相關的電流與時間參數。
圖20係(例如)根據一並聯電阻器網路中之一給定數目切換電阻器及一致切換啟動延遲之圖13之DAC之轉換回饋信號振幅的曲線圖。
圖21與22係(例如)根據一並聯電阻器網路中之給定數目切換電阻器及不一致切換啟動延遲之圖13之DAC之轉換回饋信號振幅的曲線圖。
圖23係一示範性無線通訊器件或系統的方塊圖，其包括圖6中說明之ADC的一項具體實施例。
40‧‧‧SIGMA－DELTA ADC
42‧‧‧迴路濾波器/積分器
44‧‧‧量化器
46‧‧‧抽樣濾波器
50‧‧‧DAC
52‧‧‧電容器電路
54‧‧‧電容器
56‧‧‧切換器
57‧‧‧切換器
58‧‧‧電阻電路
60‧‧‧可變電阻器件
62‧‧‧電阻控制電路

Claims (29)

  1. 一種用於在一SIGMA－DELTA類型之類比－數位轉換器(ADC)中產生一轉換回饋信號的數位－類比轉換器(DAC)，該DAC具有一電流脈衝產生器之功用並包含：一電容器電路，其經組態用以針對該ADC之每一回饋循環預先充電成一參考電壓；以及一電阻電路，其在每一回饋循環中於該電容器電路與該ADC之一迴路濾波器間傳送電荷；該電阻電路經組態用以在每一回饋循環期間根據該轉換回饋信號之一所需電流脈衝形狀改變其電阻。
  2. 如請求項1之DAC，其中該所需電流脈衝形狀係藉由每一回饋循環中欲傳送之一所需數量電荷與每一回饋循環中該轉換回饋信號之所需最大與剩餘電流值來定義。
  3. 如請求項1之DAC，其中該電阻電路經組態用以在一回饋循環之一起始時展現一最大電阻，且在該回饋循環期間降低其電阻，從而並在該回饋循環之一結束時展現一最小電阻。
  4. 如請求項3之DAC，其中該電阻電路包括在該回饋循環中改變其偏壓信號之一通道電晶體器件，或在該回饋循環中改變其有效並聯或串聯連接之電阻器數量之一並聯或串聯電阻器網路中的一者。
  5. 如請求項1之DAC，其中該電阻電路包含一連續可變電阻器件與一電阻控制電路，且其中該電阻控制電路在每一回饋循環期間經組態用以改變該連續可變電阻器件之 電阻。
  6. 如請求項5之DAC，其中該連續可變電阻器件包含一通道電晶體，且其中該電阻控制電路包含一動態偏壓控制電路，其經組態用以在每一回饋循環期間根據該轉換回饋信號之該所需電流脈衝形狀調整一或多個通道電晶體偏壓信號。
  7. 如請求項5之DAC，其中該電阻控制電路經組態用以在每一回饋循環期間藉由隨該電容器電路在每一回饋循環期間之放電減小該電阻電路之電阻來控制該連續可變電阻器件之電阻。
  8. 如請求項1之DAC，其中該電阻電路包含透過一電阻控制電路耦合至該電容器電路之一並聯或串聯電阻器網路，其在每一回饋循環期間，係經組態用以隨時間增加將該電容器電路耦合至該電阻電路之一輸出節點的並聯電阻器數量，或隨時間減少將該電容器電路耦合至該電阻電路之該輸出節點的串聯電阻器數量。
  9. 如請求項8之DAC，其中該電阻控制電路包含一切換延遲電路，其會在每一回饋循環期間產生連續延遲切換啟動信號，其中每一切換啟動信號會增加將該電容器電路耦合至該電阻電路之該輸出節點的並聯電阻器數量，或減少將該電容器電路耦合至該電阻電路之該輸出節點的串聯電阻器數量。
  10. 如請求項9之DAC，其中該切換延遲電路經經組態用以具有一致間隔之切換延遲。
  11. 如請求項9之DAC，其中該切換延遲電路經組態用以具有不一致間隔之切換延遲，且其中該切換延遲電路之切換延遲於時間上的間隔在每一回饋循環之一結束部分期間比在每一回饋循環之一起始部分期間緊密。
  12. 一種SIGMA－DELTA類型ADC，其包括如請求項1之DAC所驅動之一外部轉換回饋路徑，以及一切換電流源DAC所驅動之一內部轉換回饋路徑。
  13. 一種無線通訊接收器，其包括用於進行接收信號之數位化的一SIGMA－DELTA ADC，該SIGMA－DELTA ADC具有如請求項1之DAC。
  14. 一種於一SIGMA－DELTA類型之類比－數位轉換器(ADC)中產生一轉換回饋信號的方法，該方法包含：於該ADC之每一回饋循環中由一電容器電路產生該轉換回饋信號以作為一電流脈衝；以及在每一回饋循環期間根據該轉換回饋信號之一所需電流脈衝形狀改變與該電容器電路相關的一串聯電阻。
  15. 如請求項14之方法，其進一步包含基於每一回饋循環中欲傳送之一所需數量電荷與每一回饋循環中該轉換回饋信號之所需最大與剩餘電流值來定義該所需電流脈衝形狀。
  16. 如請求項15之方法，其進一步包含根據該迴路濾波器之一增益帶寬限制決定該所需最大電流值。
  17. 如請求項15之方法，其進一步包含根據時脈抖動不靈敏性之一所需位準決定該所需剩餘電流值。
  18. 如請求項14之方法，其中在每一回饋循環期間根據該轉換回饋信號之一所需電流脈衝形狀改變與該電容器電路相關之一串聯電阻包含在每一回饋循環期間從一高電阻發展成一低電阻。
  19. 如請求項18之方法，其中在每一回饋循環期間從一高電阻發展成一低電阻包含在該回饋循環中改變一通道電晶體器件之該偏壓信號，或在該回饋循環中改變有效連接於並聯或串聯電阻器網路中之電阻器數量中的一者。
  20. 如請求項14之方法，其中在每一回饋循環期間根據該轉換回饋信號之一所需電流脈衝形狀改變與該電容器電路相關之一串聯電阻包含在每一回饋循環期間，經由一電阻控制電路控制一可變電阻器件。
  21. 如請求項20之方法，其中該可變電阻器件包含一通道電晶體，且其中經由一電阻控制電路控制一可變電阻器件包含經由該電阻控制電路控制該通道電晶體之一偏壓信號。
  22. 如請求項20之方法，其中該可變電阻器件包含一並聯或串聯電阻器網路，且其中經由一電阻控制電路控制一可變電阻器件包含經由該電阻控制電路控制該並聯或串聯電阻器網路內並聯或串聯連接之電阻器數量。
  23. 如請求項14之方法，其中在每一回饋循環期間根據該轉換回饋信號之一所需電流脈衝形狀改變與該電容器電路相關之一串聯電阻包含在每一回饋循環期間改變將該電容器電路耦合至該ADC之一迴路濾波器的並聯或串聯電 阻器數量。
  24. 如請求項23之方法，其中在每一回饋循環期間改變將該電容器電路耦合至該ADC之一迴路濾波器的並聯或串聯電阻器數量包含在任何給定回饋循環內，隨時間增加將該電容器電路耦合至該迴路濾波器之並聯電阻器的數量，或隨時間減少將該電容器電路耦合至該迴路濾波器之串聯電阻器的數量。
  25. 如請求項23之方法，其中在每一回饋循環期間改變將該電容器電路耦合至該ADC之一迴路濾波器的並聯或串聯電阻器數量包含在每一回饋循環期間產生連續延遲切換啟動信號，其中每一切換啟動信號會增加將該電容器電路耦合至該迴路濾波器之並聯電阻器的數量，或減少將該電容器電路耦合至該迴路濾波器之串聯電阻器的數量。
  26. 如請求項25之方法，其包含根據一一致時間間隔產生該等切換延遲信號。
  27. 如請求項25之方法，其包含根據一不一致時間間隔產生該等切換延遲信號。
  28. 如請求項14之方法，其中在每一回饋循環期間根據該轉換回饋信號之一所需電流脈衝形狀改變與該電容器電路相關之一串聯電阻包含在該回饋循環中連續地或分離地調整一可變電阻元件。
  29. 如請求項14之方法，其中在每一回饋循環期間根據該轉換回饋信號之一所需電流脈衝形狀改變與該電容器電路 相關之一串聯電阻包含在該回饋循環中改變一切換電阻器網路的一組態。
TW096145439A 2006-12-15 2007-11-29 在ｓｉｇｍａ-ｄｅｌｔａ類比-數位轉換器中產生回饋信號之方法及裝置 TWI427935B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/611,495 US7414557B2 (en) 2006-12-15 2006-12-15 Method and apparatus for feedback signal generation in sigma-delta analog-to-digital converters

Publications (2)

Publication Number Publication Date
TW200838151A TW200838151A (en) 2008-09-16
TWI427935B true TWI427935B (zh) 2014-02-21

Family

ID=38440264

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096145439A TWI427935B (zh) 2006-12-15 2007-11-29 在ｓｉｇｍａ-ｄｅｌｔａ類比-數位轉換器中產生回饋信號之方法及裝置

Country Status (11)

Country Link
US (1) US7414557B2 (zh)
EP (1) EP2127087B1 (zh)
JP (1) JP4860760B2 (zh)
AT (1) ATE501553T1 (zh)
AU (1) AU2007331448A1 (zh)
CA (1) CA2672698A1 (zh)
DE (1) DE602007013108D1 (zh)
ES (1) ES2361954T3 (zh)
PL (1) PL2127087T3 (zh)
TW (1) TWI427935B (zh)
WO (1) WO2008071791A1 (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7948412B2 (en) * 2006-08-23 2011-05-24 Asahi Kasei Emd Corporation Delta-sigma modulator
US7679443B2 (en) * 2006-08-31 2010-03-16 Texas Instruments Incorporated System and method for common mode translation
US7683815B2 (en) * 2007-06-05 2010-03-23 Analog Devices, Inc. Cross-coupled switched capacitor circuit with a plurality of branches
US7623053B2 (en) 2007-09-26 2009-11-24 Medtronic, Inc. Implantable medical device with low power delta-sigma analog-to-digital converter
US7479910B1 (en) * 2007-09-26 2009-01-20 Medtronic, Inc. Capacitive digital-to-analog converter reset in an implantable medical device analog-to-digital converter
US7714757B2 (en) * 2007-09-26 2010-05-11 Medtronic, Inc. Chopper-stabilized analog-to-digital converter
US7671773B2 (en) * 2007-11-30 2010-03-02 Infineon Technologies Ag Jitter insensitive single bit digital to analog converter
US7564385B2 (en) * 2007-12-18 2009-07-21 Atmel Corporation Current compensation for digital-to-analog converter
KR20110020815A (ko) * 2008-08-25 2011-03-03 도쿠리쓰교세이호징 가가쿠 기주쓰 신코 기코 신호변환기, 파라미터 결정장치, 파라미터 결정방법, 프로그램 및 기록매체
US7773019B2 (en) 2008-08-26 2010-08-10 Atmel Corporation Digital-to-analog converter
US7961125B2 (en) * 2008-10-23 2011-06-14 Microchip Technology Incorporated Method and apparatus for dithering in multi-bit sigma-delta digital-to-analog converters
JP2010263483A (ja) * 2009-05-08 2010-11-18 Sony Corp Δς変調器
WO2010137095A1 (ja) * 2009-05-27 2010-12-02 パナソニック株式会社 抵抗型デジタル／アナログ変換器
US8339165B2 (en) * 2009-12-07 2012-12-25 Qualcomm Incorporated Configurable digital-analog phase locked loop
US8446191B2 (en) * 2009-12-07 2013-05-21 Qualcomm Incorporated Phase locked loop with digital compensation for analog integration
JP5198427B2 (ja) * 2009-12-29 2013-05-15 ザインエレクトロニクス株式会社 シグマデルタ変調器
EP2498400A1 (en) * 2011-03-11 2012-09-12 Dialog Semiconductor GmbH A delta-sigma modulator approach to increased amplifier gain resolution
JP6010284B2 (ja) * 2011-08-11 2016-10-19 ローム株式会社 スイッチングレギュレータおよびその制御回路、制御方法、ならびに電子機器
US8384575B1 (en) * 2011-08-15 2013-02-26 Freescale Semiconductor, Inc. Configurable continuous time sigma delta analog-to-digital converter
EP2592757B1 (en) * 2011-11-14 2017-04-26 Telefonaktiebolaget LM Ericsson (publ) Analog-to-digital converter
EP2592756B1 (en) * 2011-11-14 2014-05-07 Telefonaktiebolaget L M Ericsson AB (Publ) Analog-to-digital converter
EP2611035B1 (en) * 2011-12-29 2014-07-16 ST-Ericsson SA Continuous-time MASH sigma-delta analogue to digital conversion
US9294063B1 (en) * 2012-05-15 2016-03-22 Maxim Integrated Products, Inc. Digital input circuit and method for high voltage sensors
US8836566B2 (en) * 2013-02-21 2014-09-16 Freescale Semiconductor, Inc. Low power quantizer for analog to digital converter
KR102116148B1 (ko) * 2014-04-15 2020-06-08 매그나칩 반도체 유한회사 스위치 제어 회로 및 이를 이용한 변환기
DE102014110012B4 (de) 2014-07-16 2022-09-01 Infineon Technologies Ag Verfahren und Vorrichtung zur Verwendung bei der Analog-zu-Digital-Umwandlung
CN104184477B (zh) * 2014-09-01 2017-10-03 长沙景嘉微电子股份有限公司 一种用于连续型Sigma_Delta ADC的高性能DAC电路
US9712918B2 (en) * 2015-05-27 2017-07-18 Qsc, Llc Audio processor with bi-directional input/output ports
US10033399B1 (en) 2017-09-27 2018-07-24 Nxp Usa, Inc. Digital to analog converter
CN108173549A (zh) * 2017-12-19 2018-06-15 重庆湃芯微电子有限公司 一种基于电容电阻双环路结构的低功耗sigma delta调制器
JP7088785B2 (ja) * 2018-08-28 2022-06-21 日清紡マイクロデバイス株式会社 デジタルマイクロホン

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6507301B2 (en) * 2000-07-07 2003-01-14 Koninklijke Philips Electronics N.V. Sigma-delta modulator with an adjustable feedback factor
TW200406996A (en) * 2001-10-31 2004-05-01 Motorola Inc Incremental-delta analogue-to-digital conversion
US6897796B2 (en) * 2003-07-11 2005-05-24 Infineon Technologies Ag Sigma-delta converter arrangement
US20050206543A1 (en) * 2004-02-27 2005-09-22 Infineon Technologies Ag Time-continuous sigma/delta analog-to-digital converter
US20060092059A1 (en) * 2004-10-29 2006-05-04 Guimaraes Homero L Gain control in a signal path with sigma-delta analog-to-digital conversion

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2609477B2 (ja) * 1990-05-09 1997-05-14 シャープ株式会社 複数サイズシートの給送装置
US5140325A (en) * 1991-05-14 1992-08-18 Industrial Technology Research Institute Sigma-delta analog-to-digital converters based on switched-capacitor differentiators and delays
JPH0537385A (ja) 1991-07-08 1993-02-12 Yokogawa Electric Corp Σδｄ／ａ変換器およびσδ変調器
FI96649C (fi) * 1994-06-07 1996-07-25 Fincitec Oy Ylinäytteistetty korkeamman asteluvun modulaattori
US5745060A (en) * 1996-02-12 1998-04-28 Analog Devices, Inc. Gain calibration circuitry for an analog to digital converter
US5907299A (en) * 1996-10-23 1999-05-25 Sonix Technologies, Inc. Analog-to digital converter with delta-sigma modulator
US5982315A (en) * 1997-09-12 1999-11-09 Qualcomm Incorporated Multi-loop Σ Δ analog to digital converter
US5986598A (en) * 1997-12-19 1999-11-16 Motorola, Inc. Sigma delta data converter with feed-forward path to stabilize integrator signal swing
EP0933870B1 (en) * 1998-02-03 2007-01-24 Texas Instruments Incorporated Hybrid FIR/IIR analog filter
JP3369503B2 (ja) * 1998-03-10 2003-01-20 シャープ株式会社 ディジタルスイッチングアンプ
US6184812B1 (en) 1998-12-14 2001-02-06 Qualcomm Incorporated Method and apparatus for eliminating clock jitter in continuous-time Delta-Sigma analog-to-digital converters
US6445321B2 (en) 1999-04-05 2002-09-03 Sonic Innovations, Inc. Hybrid low-pass sigma-delta modulator
DE60210972T2 (de) * 2001-02-08 2007-05-24 Analog Devices Inc., Norwood Multibit sigma-delta analog-digital-wandler mit variablem spitzenwert
US6466143B2 (en) * 2001-04-03 2002-10-15 International Business Machines Corporation Non-return-to-zero DAC using reference sine wave signals
AU2002348901A1 (en) 2001-12-18 2003-06-30 Koninklijke Philips Electronics N.V. Sigma delta a/d converter with firdac converter
DE60215298T2 (de) * 2002-03-20 2007-02-08 Freescale Semiconductor, Inc., Austin Analog-Digital Sigma-Delta Modulator mit FIR-Filter
JP3927478B2 (ja) * 2002-09-30 2007-06-06 株式会社ルネサステクノロジ Ｄ／ａコンバータ
DE10247133B4 (de) * 2002-10-09 2009-12-31 Infineon Technologies Ag Gesteuerte Stromquelle, insbesondere für Digital-Analog-Umsetzer in zeitkontinuierlichen Sigma-Delta-Modulatoren
US6697001B1 (en) * 2002-12-19 2004-02-24 Motorola, Inc. Continuous-time sigma-delta modulator with discrete time common-mode feedback
US6693572B1 (en) * 2003-02-04 2004-02-17 Motorola, Inc. Digital tuning scheme for continuous-time sigma delta modulation
EP1538752A1 (en) 2003-11-28 2005-06-08 Freescale Semiconductor, Inc. Clock pulse generator apparatus with reduced jitter clock phase
US20060109156A1 (en) * 2004-11-19 2006-05-25 Potentia Semiconductor Corporation Trimming resistance ladders in analog-digital converters
GB0428114D0 (en) 2004-12-22 2005-01-26 Univ Westminster Technique and method for suppressing clock-jitter in continuous-time delta-sigma modulators
US7230555B2 (en) * 2005-02-23 2007-06-12 Analogic Corporation Sigma delta converter with flying capacitor input
DE102005015390B4 (de) * 2005-04-04 2009-05-28 Infineon Technologies Ag Quantisierer in einem Multilevel-Sigma-Delta-Analog-Digital-Umsetzer
US7436338B2 (en) * 2005-12-21 2008-10-14 Slicex, Inc. Current mode sigma-delta modulator
US7242336B1 (en) * 2006-03-06 2007-07-10 Broadcom Corporation Continuous-time delta-sigma ADC for a radio receiver employing 200 kHz IF

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6507301B2 (en) * 2000-07-07 2003-01-14 Koninklijke Philips Electronics N.V. Sigma-delta modulator with an adjustable feedback factor
TW200406996A (en) * 2001-10-31 2004-05-01 Motorola Inc Incremental-delta analogue-to-digital conversion
US6897796B2 (en) * 2003-07-11 2005-05-24 Infineon Technologies Ag Sigma-delta converter arrangement
US20050206543A1 (en) * 2004-02-27 2005-09-22 Infineon Technologies Ag Time-continuous sigma/delta analog-to-digital converter
US20060092059A1 (en) * 2004-10-29 2006-05-04 Guimaraes Homero L Gain control in a signal path with sigma-delta analog-to-digital conversion

Also Published As

Publication number Publication date
WO2008071791A1 (en) 2008-06-19
TW200838151A (en) 2008-09-16
EP2127087A1 (en) 2009-12-02
AU2007331448A1 (en) 2008-06-19
JP2010514384A (ja) 2010-04-30
JP4860760B2 (ja) 2012-01-25
US7414557B2 (en) 2008-08-19
CA2672698A1 (en) 2008-06-19
US20080143570A1 (en) 2008-06-19
ATE501553T1 (de) 2011-03-15
EP2127087B1 (en) 2011-03-09
PL2127087T3 (pl) 2011-07-29
ES2361954T3 (es) 2011-06-24
DE602007013108D1 (de) 2011-04-21

Similar Documents

Publication Publication Date Title
TWI427935B (zh) 在ｓｉｇｍａ-ｄｅｌｔａ類比-數位轉換器中產生回饋信號之方法及裝置
EP1766782B1 (en) A hybrid tuning circuit for continuous-time sigma-delta analog-to-digital converter
EP1374411B1 (en) Real time correction of a digital pwm amplifier
US7696910B2 (en) Dither circuit and analog digital converter having dither circuit
US8031098B1 (en) DAC circuit with pseudo-return-to-zero scheme and DAC calibration circuit and method
US7683815B2 (en) Cross-coupled switched capacitor circuit with a plurality of branches
GB2452524A (en) A jitter insensitive sigma-delta modulator
JP4662826B2 (ja) スイッチ制御回路、δς変調回路、及びδς変調型ａｄコンバータ
KR20090109454A (ko) 연속시간 델타-시그마 변조기
US6965339B2 (en) Method and system for analog to digital conversion using digital pulse width modulation (PWM)
US9407282B2 (en) Analog-to-digital converter
JP3942091B2 (ja) デジタルアナログ変換器
US8344796B2 (en) Switched capacitor circuit
CN114629499A (zh) 用于电流数模转换器的电路和方法及转换器
TW201112640A (en) ADC-based mixed-mode digital phase-locked loop
TW200931816A (en) Analog to digital converter
US9118344B2 (en) Analog-to-digital converter
US20140368367A1 (en) Continuous-time sigma-delta modulator and continuous-time sigma-delta modulating method
JP6164208B2 (ja) 送信機および送信方法
US10298247B1 (en) Modulators
US7423566B2 (en) Sigma-delta modulator using a passive filter
EP1890383A1 (en) A hybrid tuning circuit for continuous-time sigma-delta analog-to-digital converter
US20110285566A1 (en) Digital-to-analog converter and digital-to-analog converting device