TWI422031B

TWI422031B - 短路型閘流體

Info

Publication number: TWI422031B
Application number: TW100118334A
Authority: TW
Inventors: Hitoshi Otake; Yukihiro Shibata
Original assignee: Shindengen Electric Mfg
Priority date: 2010-05-27
Filing date: 2011-05-25
Publication date: 2014-01-01
Also published as: CN102263126B; CN102263126A; JP2011249601A; TW201143088A

Description

短路型閘流體

本發明係關於一種短路型閘流體(short-circuit thyristor)。

PNPN閘流體中，已開示有將與其它部分相比接合崩潰電壓較低的區域設置在接合部，從而降低切換為ON狀態的崩潰電壓、即觸發電壓(breakover voltage)的短路型閘流體(例如，參照專利文獻1至專利文獻4)。

圖4所示的以往的短路型閘流體中，當從端子T1向端子T2施加偏壓時，接合部J2即被施加反方向電壓。因此，比接合部J2的接合崩潰電壓更低的高濃度雜質層P++區域將首先崩潰。其結果是電流集中流至此P++區域。如果此電流增大，由於橫向的電阻，P1區域正下面的N1區域產生電壓下降。由於此電壓下降，接合部J1為正向偏壓，在P++區域偏壓值達到最大。此偏壓一超過接合部J1的擴散電位，即會引起從P1區域注入電洞，將端子T1與端子T2之間轉換為ON狀態。像這樣，在圖4所示的以往的短路型閘流體中，切換為ON狀態的觸發電壓係依據P++區域和N1區域的接合崩潰電壓決定。

先前技術文獻

專利文獻

專利文獻1　日本特許公開平03-62571號公報

專利文獻2　日本特許公開平04-106935號公報

專利文獻3　日本特許公開平03-233973號公報

專利文獻4　日本特許公開平05-190837號公報

但是，在圖4所示的以往的短路型閘流體中，切換為ON狀態的觸發電壓係基於P++區域及與之相接的N1區域的雜質濃度決定。因此，在實現極低觸發電壓的短路型閘流體時，就需要改變P++區域與N1區域的雜質濃度。然而在改變N1區域的雜質濃度時，會給閘流體的保持電流的特性造成影響。因此，通過改變N1區域的雜質濃度，在維持保持電流特性的同時降低觸發電壓是很困難的。這樣，在圖4所示的以往的短路型閘流體中，要在不給保持電流特性造成影響的情況下，實現切換為ON狀態的觸發電壓的低壓化是非常困難的。

因此，本發明的目的在於，提供一種在不給保持電流特性造成影響的情況下，實現將切換為ON狀態的觸發電壓低壓化的短路型閘流體。

為解決上述問題，本發明的短路型閘流體依序接合第1導電型的第1區域、第2導電型的第2區域、前述第1導電型的第3區域、前述第2導電型的第4區域，並設有使前述第1區域與前述第2區域短路的電極；其具有形成為與前述第3區域相接、比前述第3區域的雜質濃度更高的前述第1導電型的第5區域，以及形成為與前述第2區域及前述第5區域相接、比前述第2區域的雜質濃度更高的前述第2導電型的第6區域；其觸發電壓值係依據前述第5區域的雜質濃度和前述第6區域的雜質濃度設定，保持電流值係依據至少包含前述第2區域的雜質濃度的參數設定。

另外，本發明的特徵在於，在上述發明中，前述第5區域或第6區域係形成在前述第2區域與前述第3區域的接合面內、從前述電極與前述第2區域的接觸面起距離最遠的位置。

另外，本發明的特徵在於，在上述發明中，前述第5區域和前述第6區域的接合面垂直於與前述電極相接的半導體基板的表面。

另外，本發明的特徵在於，在上述發明中，前述第5區域和前述第6區域的接合面平行於與前述電極相接的半導體基板的表面。

另外，本發明的特徵在於，在上述發明中，前述第5區域和前述第6區域中任一方係成形為暴露在與前述電極相接的半導體基板的表面。

發明效果

依據本發明，短路型閘流體的第1導電型的第1區域與第2導電型的第2區域、以及前述第1導電型的第3區域、前述第2導電型的第4區域依序接合，並設有使前述第1區域與前述第2區域短路的電極。另外，短路型閘流體具有與前述第3區域相接形成、比前述第3區域的雜質濃度更高的前述第1導電型的第5區域，以及與前述第2區域及前述第5區域相接形成、比前述第2區域的雜質濃度更高的前述第2導電型的第6區域。

在這種短路型閘流體中，於第1區域與第4區域之間施加偏壓時，由於第5區域的雜質濃度和第6區域的雜質濃度較高，於第5區域和第6區域的接合面比第2區域和第3區域的接合面先出現崩潰。

因此，切換為短路型閘流體之ON狀態的觸發電壓係依據第5區域和第6區域的接合崩潰電壓決定。此處，此接合崩潰電壓係依據第5區域的雜質濃度和第6區域的雜質濃度決定，而不取決於保持電流特性相關之第2區域的雜質濃度。

像這樣，本發明的短路型閘流體中，有了決定觸發電壓的參數是第5區域的雜質濃度和第6區域的雜質濃度、而決定保持電流的參數之一是第2區域的雜質濃度的關係。因此，可獨立控制觸發電壓與保持電流。藉此，本發明的短路型閘流體就可以在不影響保持電流特性的情況下，實現觸發電壓的低壓化。

具體實施形態

第1 實施形態

下面參照附圖，對依據本發明第1實施形態的短路型閘流體進行說明。

圖1是表示第1實施形態的短路型閘流體100的截面結構圖。

在圖1中，短路型閘流體100具有P區域(1、3、5)、N區域(2、4)、通道截斷環(channel stopper)(6~9)、電極(11、12)、絕緣層(21~24)、P++區域(31、32)、以及N++區域(41、42)。

P區域3是作為第1導電型的p型半導體區域，為構成短路型閘流體100之主體層的半導體基板。此處，將圖1中半導體基板的上側面作為第1表面F1，將半導體基板的下側面作為第2表面F2。

N區域2是作為第2導電型的n型半導體區域。N區域2形成在P區域1與P區域3之間，其一部分與第1表面F1相接。

P區域1是p型半導體區域，成形為暴露在第1表面F1。

N區域4是n型半導體區域。N區域4形成在P區域3與P區域5之間，其一部分與第2表面F2相接。

P區域5是p型半導體區域，成形為暴露在第2表面F2。

通道截斷環(6~9)成形為第1表面F1或第2表面F2與短路型閘流體100的側面相接，是比P區域3的雜質濃度更高的p型半導體區域。通道截斷環(6~9)係抑制對短路型閘流體100的機能來說，所不期望的漏電流(通道電流)。

絕緣層21係設置為與第1表面F1相接，並面對第1表面F1。絕緣層21成形為從通道截斷環6的一部分覆蓋至P區域1的一部分。絕緣層22係設置為與第1表面F1相接，並面對第1表面F1。絕緣層22成形為從通道截斷環7的一部分覆蓋至N區域2的一部分。

另外，絕緣層23係設置為與第2表面F2相接，並面對第2表面F2。絕緣層23成形為從通道截斷環9的一部分覆蓋至P區域5的一部分。絕緣層24係設置為與第2表面F2相接，並面對第2表面F2。絕緣層24成形為從通道截斷環8的一部分覆蓋至N區域4的一部分。

電極11成形為沿著第1表面F1與沒有覆蓋絕緣層21的P區域1的一部分和沒有覆蓋絕緣層22的N區域2的一部分相接。電極11的材質為金屬，例如鋁。電極11係在使P區域1和N區域2短路的同時，與P區域1及N區域2歐姆接觸(Ohmic contact)。

另外，電極12成形為沿著第2表面F2與沒有覆蓋絕緣層23的P區域5的一部分和沒有覆蓋絕緣層24的N區域4的一部分相接。電極12的材質為金屬，例如鋁。電極12使P區域5和N區域4短路，同時與P區域5及N區域4歐姆接觸。

P++區域31係形成在與P區域3相接的絕緣層21下方，是比P區域3的雜質濃度更高的p型半導體區域。另外，P++區域31係成形為暴露在第1表面F1。

P++區域32係形成在與P區域3相接的絕緣層23上方，是比P區域3的雜質濃度更高的p型半導體區域。另外，P++區域32係成形為暴露在第2表面F2。

N++區域41係形成在與N區域2及P++區域31相接的絕緣層21下方，是比N區域2的雜質濃度更高的n型半導體區域。另外，N++區域41係成形為暴露在第1表面F1。

N++區域42係形成在與N區域4及P++區域32相接的絕緣層23上方，是比N區域4的雜質濃度更高的n型半導體區域。另外，N++區域42係成形為暴露在第2表面F2。

P++區域(31、32)及N++區域(41、42)是使用例如離子注入法等成形為暴露在第1表面F1或第二表面F2。

另外，P++區域31或N++區域41係配置在N區域2和P區域3的接合部J2的接合面內、距電極11和N區域2的接觸面較遠的距離。理想的配置位置，是從電極11與N區域2的接觸面起距離最遠的位置或該位置附近。又，P++區域31與N++區域41的接合部J5中，接合部J5的接合面係垂直於與電極11相接的第1表面F1。

另外，P++區域32或N++區域42係配置在N區域4和P區域3的接合部J3的接合面內、距電極12和N區域4的接觸面較遠的距離。理想的配置位置，是從電極12與N區域4的接觸面起距離最遠的位置或該位置附近。又，P++區域32與N++區域42的接合部J6中，接合部J6的接合面係垂直於與電極12相接的第2表面F2。

另外，接合部J5及J6中，接合部J5及J6的接合面積越大，閘流體就能更容易的切換為ON狀態。因此，接合部J5及J6的形狀最好依據閘流體的式樣進行調整，將接合部J5及J6的接合面積適當設定為較大。

短路型閘流體100係在連接於電極11的端子T1和連接於電極12的端子T2之間施加偏壓，在端子T1的端子電壓高於端子T2的端子電壓的第1情況下，作為ON狀態的PNPNP閘流體動作。在該第1情況下，短路型閘流體100係等同於以PNPN的順序接合P區域1(第1區域)、N區域2(第2區域)、P區域3(第3區域)、N區域4(第4區域)的閘流體。此處，以P++區域31作為第5區域，以N++區域41作為第6區域。

另外，短路型閘流體100係在端子T2與端子T1之間施加偏壓，於端子T2的端子電壓高於端子T1的端子電壓的第2情況下，作為ON狀態的PNPNP閘流體動作。在該第2情況下，短路型閘流體100等同於以PNPN的順序接合P區域5(第1區域)、N區域4(第2區域)、P區域3(第3區域)、N區域2(第4區域)的閘流體。此處，以P++區域32作為第5區域，以N++區域42作為第6區域。這樣，短路型閘流體100即是所謂的雙向性2端子結構的閘流體。

接下來對本實施形態的動作進行說明。

首先，對在圖1所示的短路型閘流體100中，於端子T1與端子T2之間施加偏壓的上述第1情況的動作進行說明。

在圖1中，上述第1情況是對接合部J2和接合部J5分別施加反方向電壓(反向偏壓)。接合部J2是N區域2(第2區域)與P區域3(第3區域)的接合部，接合部J5是N++區域41(第6區域)與P++區域31(第5區域)的接合部。N++區域41的雜質濃度係高於N區域2的雜質濃度。另外，P++區域31的雜質濃度係高於P區域3的雜質濃度。因此，接合部J5的接合崩潰電壓比接合部J2的接合崩潰電壓低。因此，接合部J5比接合部J2先崩潰。其結果是，電流集中流至N++區域41與P++區域31接合的部分。如果此電流增大，由於N區域2中橫向的電阻，即從電極11與N區域2的接觸面、通過P區域1的下方、到達N++區域41之區域的電阻，在P區域1下方的N區域2則產生電壓下降。由於該電壓下降，P區域1與N區域2的接合部J1變為正向偏壓，偏壓值在P++區域31變為最大。此偏壓一超過接合部J1的擴散電位，即會引起電洞從P區域1注入，將端子T1與T2之間切換為ON狀態。

另外，短路型閘流體100中，將把端子T1與端子T2間切換為ON狀態的電壓稱為觸發電壓。上述第1情況的觸發電壓係與接合部J5崩潰的電壓相等。接合部J5崩潰的電壓係依據P++區域31的雜質濃度和N++區域41的雜質濃度設定。即，上述第1情況的觸發電壓係依據P++區域31的雜質濃度和N++區域41的雜質濃度設定。另外，閘流體的特性之一─表示為了維持端子T1與端子T2之間的ON狀態的電流值之保持電流值─係依據至少包含N區域2的雜質濃度的參數設定。另外，在決定保持電流值的參數中，還包含P區域1的雜質濃度和擴散深度、P區域3的雜質濃度和擴散深度、P區域1的圖案形狀等。N區域2的雜質濃度是決定保持電流值的參數之一。

接下來，對在圖1所示的短路型閘流體100中，於端子T1與端子T2之間施加偏壓的上述第2情況的動作進行說明。

在圖1中，上述第2情況是在接合部J3和接合部J6分別施加反方向電壓(反向偏壓)。接合部J3是N區域4(第2區域)與P區域3(第3區域)的接合部，接合部J6是N++區域42(第6區域)與P++區域32(第5區域)的接合部。N++區域42的雜質濃度高於N區域4的雜質濃度。另外，P++區域32的雜質濃度高於P區域3的雜質濃度。因此，接合部J6的接合崩潰電壓比接合部J3的接合崩潰電壓低。因此，接合部J6比接合部J3先崩潰。其結果是，電流集中流至N++區域42與P++區域32接合的部分。如果此電流增大，由於N區域4的橫向電阻，即從電極12與N區域4的接觸面起、通過P區域5上方、到達N++區域42之區域的電阻，在P區域5正上方的N區域4產生電壓下降。由於此電壓下降，P區域5與N區域4的接合部J4變為正向偏壓，偏壓值在P++區域31變為最大。此偏壓一超過接合部J4的擴散電位，即會引起電洞從P區域5注入，將端子T1與T2之間切換為ON狀態。

另外，短路型閘流體100中，上述第2情況的觸發電壓係與接合部J6崩潰的電壓相等。接合部J6崩潰的電壓係依據P++區域32的雜質濃度和N++區域42的雜質濃度設定。即，上述第2情況的觸發電壓係依據P++區域32的雜質濃度和N++區域42的雜質濃度設定。另外，表示為了維持端子T1與端子T2之間的ON狀態的電流值之保持電流值，係依據至少包含N區域4的雜質濃度的參數設定。另外，在決定保持電流值的參數中，還包含P區域5的雜質濃度和擴散深度、P區域3的雜質濃度和擴散深度、P區域5的圖案形狀等。N區域4的雜質濃度是決定保持電流值的參數之一。

如上所述，本實施形態的短路型閘流體100係以PNPN依序接合P區域1、N區域2、P區域3、N區域4，且短路型閘流體100具有使P區域1和N區域2短路的電極11。另外，短路型閘流體100係以PNPN依序接合P區域5、N區域4、P區域3、N區域2，且具有使P區域5和N區域4短路的電極12。短路型閘流體100具有比P區域3的雜質濃度更高的P++區域31(或32)、比N區域2的雜質濃度更高的N++區域41、以及比N區域4的雜質濃度更高的N++區域42。因此，如果在電極11和電極12之間施加偏壓，P++區域31與N++區域41的接合部J5比接合部J2(或P++區域32與N++區域42的接合部J6比接合部J3)先發生崩潰。切換為短路型閘流體100之ON狀態的觸發電壓係依據P++區域31與N++區域41的接合崩潰電壓(或P++區域32與N++區域42的接合崩潰電壓)決定。

此接合崩潰電壓係依據P++區域31與N++區域41的雜質濃度(或P++區域32與N++區域42的雜質濃度)決定。因此，此接合崩潰電壓可以不取決於有關保持電流特性的N區域2(或4)的雜質濃度而決定。例如，在進行觸發電壓的低壓化時，通過提高N++區域(41、42)的雜質濃度，可以降低P++區域31與N++區域41的接合崩潰電壓(或P++區域32與N++區域42的接合崩潰電壓)。由此，短路型閘流體100可以進行觸發電壓的低壓化。

另外，由於觸發電壓的設定變容易，例如可設定符合各種LED(Light Emitting Diode)的順方向電壓之觸發電壓。因此，短路型閘流體100可適用作為在LED的開啟故障時的電流旁路元件。

這樣，本實施形態的短路型閘流體100中，決定觸發電壓的參數是P++區域31(或32)的雜質濃度和N++區域41(或42)的雜質濃度。另外，決定保持電流的參數之一是N區域2(或4)的雜質濃度。因此，可以對觸發電壓和保持電流進行單獨控制。這樣，短路型閘流體100就可以在不影響保持電流特性的情況下，實現觸發電壓的低壓化。

第2 實施形態

下面參照附圖，對本發明的第2實施形態的短路型閘流體進行說明。

圖2是表示第2實施形態的短路型閘流體100a的截面結構圖。

在圖2中，短路型閘流體100a具有P區域(1、3、5)、N區域(2、4)、通道截斷環(6~9)、電極(11、12)、絕緣層(21~24)、P++區域(31a、32a)、以及N++區域(41a、42a)。在圖2中，對於與圖1相同的結構標記相同的符號。

P++區域31a係形成在與P區域3相接的絕緣層21下方，是比P區域3的雜質濃度更高的p型半導體區域。另外，P++區域31a係形成在P區域1下方的接合部J2部分。

P++區域32a係形成在與P區域3相接的絕緣層23上方，是比P區域3的雜質濃度更高的p型半導體區域。另外，P++區域32a係形成在P區域5上方的接合部J3部分。

N++區域42a成形為與N區域2及P++區域31a相接，是比N區域2的雜質濃度更高的n型半導體區域。另外，N++區域41a係形成在P++區域31a上方部分。

N++區域41a成形為與N區域4及P++區域32a相接，是比N區域4的雜質濃度更高的n型半導體區域。另外，N++區域42a係形成在P++區域32a下方部分。

P++區域(31a、32a)、及N++區域(41a、42a)係通過例如擴散法等嵌入半導體基板的內部形成。

另外，P++區域31a或N++區域41a係配置在N區域2和P區域3的接合部J2的接合面內、距電極11和N區域2的接觸面較遠的距離。理想的配置位置，是從電極11與N區域2的接觸面起距離最遠的位置或該位置附近。另外，關於P++區域31a與N++區域41a的接合部J5a，接合部J5a的接合面平行於與電極11相接的第1表面F1。

另外，P++區域32a或N++區域42a係配置在N區域4和P區域3的接合部J3的接合面內、距電極12和N區域4的接觸面較遠的距離。理想的配置位置，是從電極12與N區域4的接觸面起距離最遠的位置或該位置附近。另外，P++區域32與N++區域42的接合部J6a中，接合部J6a的接合面係平行於與電極12相接的第2表面F2。

短路型閘流體100a係在端子T1和端子T2之間施加偏壓，於端子T1的端子電壓高於端子T2的端子電壓的第1情況下，作為ON狀態的PNPNP閘流體動作。在該第1情況下，短路型閘流體100a等同於以PNPN的順序接合P區域1(第1區域)、N區域2(第2區域)、P區域3(第3區域)、N區域4(第4區域)的閘流體等價。此處，以P++區域31a作為第5區域，以N++區域41a作為第6區域。

另外，短路型閘流體100a係在端子T2與端子T1之間施加偏壓，於端子T2的端子電壓高於端子T1的端子電壓的第2情況下，作為ON狀態的PNPNP閘流體動作。在此第2情況下，短路型閘流體100a等同於以PNPN的順序接合P區域5(第1區域)、N區域4(第2區域)、P區域3(第3區域)、N區域2(第4區域)的閘流體。又，此處，以P++區域32a作為第5區域，以N++區域42a作為第6區域。這樣，短路型閘流體100a即是所謂的雙向性2端子結構的閘流體。

接下來對本實施形態的動作進行說明。

圖2所示的短路型閘流體100a與短路型閘流體100相比，除了將P++區域(31、32)和N++區域(41、42)替換為P++區域(31a、32a)和N++區域(41a、42a)以外，其它動作相同。

在圖2中，N++區域41a的雜質濃度高於N區域2的雜質濃度。另外，P++區域31a的雜質濃度高於P區域3的雜質濃度。因此，接合部J5a的接合崩潰電壓低於接合部J2的接合崩潰電壓。在上述的第1情況，N++區域41a(第6區域)與P++區域31a(第5區域)的接合部J5a比接合部J2先崩潰。之後的動作與短路型閘流體100的動作相同。

另外，在短路型閘流體100a中，上述第1情況的觸發電壓與接合部J5a崩潰的電壓相等。接合部J5a崩潰的電壓係依據P++區域31a的雜質濃度和N++區域41a的雜質濃度設定。即，該上述第1情況的觸發電壓係依據P++區域31a的雜質濃度和N++區域41a的雜質濃度設定。另外，表示為了維持端子T1與端子T2之間的ON狀態的電流值之保持電流值，係依據至少包含N區域2的雜質濃度的參數設定。另外，決定保持電流值的參數中，還包括P區域1的雜質濃度和擴散深度、P區域3的雜質濃度和擴散深度、P區域1的圖案形狀等。N區域2的雜質濃度是決定保持電流值的參數之一。

另外，N++區域42a的雜質濃度高於N區域4的雜質濃度。P++區域32a的雜質濃度高於P區域3的雜質濃度。因此，接合部J6a的接合崩潰電壓比接合部J3的接合崩潰電壓低。因此，在上述第2情況下，N++區域42a(第6區域)與P++區域32a(第5區域)的接合部J6a，比接合部J3先崩潰。隨後的動作與短路型閘流體100相同。

另外，在短路型閘流體100a中，在上述第2情況的觸發電壓，與接合部J6a崩潰的電壓相等。接合部J6a崩潰的電壓係依據P++區域32a的雜質濃度和N++區域42a的雜質濃度設定。即，上述第2情況的觸發電壓係依據P++區域32a的雜質濃度和N++區域42a的雜質濃度設定。另外，表示為了維持端子T2與端子T1之間的ON狀態的電流值之保持電流值，係依據至少包含N區域4的雜質濃度的參數設定。另外，在決定保持電流值的參數中，還包含P區域5的雜質濃度和擴散深度、P區域3的雜質濃度和擴散深度、P區域5的圖案形狀等。N區域4的雜質濃度是決定保持電流值的參數之一。

如上所述，本實施形態的短路型閘流體100a，具有比P區域3的雜質濃度更高的P++區域31a(或32a)、比N區域2的雜質濃度更高的N++區域41a、以及比N區域4的雜質濃度更高的N++區域42a。因此，如果在電極11和電極12之間施加偏壓，P++區域31a與N++區域41a的接合部J5a比接合部J2(或P++區域32a與N++區域42a的接合部J6a比接合部J3)先發生崩潰。切換為短路型閘流體100a之ON狀態的觸發電壓係依據P++區域31a與N++區域41a的接合崩潰電壓(或P++區域32a與N++區域42a的接合崩潰電壓)決定。

此接合崩潰電壓係依據P++區域31a與N++區域41a的雜質濃度(或P++區域32a與N++區域42a的雜質濃度)決定。因而，此接合崩潰電壓可以不取決於保持電流特性相關之N區域2(或4)的雜質濃度而決定。

這樣，本實施形態的短路型閘流體100a就可期待有與第1實施形態的短路型閘流體100同等的效果。

第3 實施形態

下面參照附圖，說明依據本發明第3實施形態短路型閘流體。

圖3為顯示第3實施形態的短路型閘流體100b的截面結構圖。

在圖3中，短路型閘流體100b具有P區域(1a、1b、3)、N區域(2a、2b、4)、通道截斷環(6~9)、電極(11a、12a)、絕緣層(22a、22b、25)、P++區域31b、以及N++區域(41b、42b)。此圖中，對於與圖1相同的結構標記相同的符號。

P區域1a、1b是p型半導體區域，成形為暴露在第1表面F1。

N區域2a是n型半導體區域，成形在P區域1a與P區域3之間。另外，N區域2a的一部分與第1表面F1相接。

N區域2b是n型半導體區域，成形在P區域1b與P區域3之間。另外，N區域2b的一部分與第1表面F1相接。

N區域4是n型半導體區域，成形為暴露在第2表面F2。

絕緣層22a設置成與第1表面F1相接，並面對第1表面F1。絕緣層22a以從通道截斷環7的一部分覆蓋至N區域2a的一部分的方式成形。另外，絕緣層22b設置成與第1表面F1相接，並面對第1表面F1。絕緣層22b以從通道截斷環6的一部分覆蓋至N區域2b的一部分的方式成形。另外，絕緣層25設置為與第1表面F1相接，並面對第1表面F1。絕緣層25以從P區域1a的一部分覆蓋至P區域1b的一部分的方式成形。

電極11a成形為沿著第1表面F1與沒有覆蓋絕緣層25的P區域(1a、1b)的一部分和沒有覆蓋絕緣層(22a、22b)的N區域(2a、2b)的一部分相接。電極11a的材質為金屬，例如鋁。電極11a係在使P區域(1a、1b)和N區域(2a、2b)短路的同時，與P區域(1a、1b)及N區域(2a、2b)歐姆接觸。

另外，電極12a成形為沿著第2表面F2與N區域4和通道截斷環(8、9)相接。電極12a的材質為金屬，例如鋁。電極12a與N區域4歐姆接觸。

P++區域31b係形成在與P區域3相接的絕緣層25下方，是比P區域3的雜質濃度更高的p型半導體區域。另外，P++區域31b係成形為暴露在第1表面F1。

N++區域41b係形成在與N區域2a及P++區域31b相接的絕緣層25下方，是比N區域2a的雜質濃度更高的n型半導體區域。另外，N++區域41b係成形為暴露在第1表面F1。

N++區域42b係形成在與N區域2b及P++區域31b相接的絕緣層25下方，是比N區域2b的雜質濃度更高的n型半導體區域。另外，N++區域42b係成形為暴露在第1表面F1。

P++區域31b及N++區域(41b、42b)是使用例如離子注入法等，成形為暴露在第1表面F1。

另外，N++區域41b係配置在N區域2a和P區域3的接合部J2a的接合面內、距電極11a和N區域2a的接觸面較遠的距離。理想的配置位置，是從電極11a與N區域2a的接觸面起距離最遠的位置或該位置附近。另外，P++區域31b與N++區域41b的接合部J7a中，接合部J7a的接合面係垂直於與電極11a相接的第1表面F1。

另外，N++區域42b係配置在N區域2b和P區域3的接合部J2b的接合面內、距電極11a和N區域2b的接觸面較遠的距離。理想的配置位置，是從電極11a與N區域2b的接觸面起距離最遠的位置或該位置附近。另外，P++區域31b與N++區域42b的接合部J7b中，接合部J7b的接合面係垂直於與電極11a相接的第1表面F1。

短路型閘流體100b係在連接於電極11a的端子T1和連接於電極12a的端子T2之間施加偏壓，在端子T1的端子電壓高於端子T2的端子電壓的第1情況下，作為ON狀態的PNPNP閘流體動作。在該第1情況下，短路型閘流體100b等同於以PNPN的順序接合P區域1a(第1區域)、N區域2a(第2區域)、P區域3(第3區域)、N區域4(第4區域)及P區域1b(第1區域)、N區域2b(第2區域)、P區域3(第3區域)、N區域4(第4區域)的閘流體。此處，以P++區域31b作為第5區域，以N++區域(41b、42b)作為第6區域。

另外，在短路型閘流體100b於端子T2與端子T1之間施加偏壓、端子T2的端子電壓高於端子T1的端子電壓的第2情況下為反向偏壓，故不導電。

這樣的短路型閘流體100b即所謂的單向性2端子結構的閘流體。

接下來對本實施形態的動作進行說明。

圖3所示的短路型閘流體100b，除下述幾點以外，與圖1所示的短路型閘流體100進行相同的動作。

(1)短路型閘流體100b是單向性2端子結構的閘流體。

(2)在短路型閘流體100b中，分別將短路型閘流體100的P區域1替換為P區域(1a、1b)、N區域2替換為N區域(2a、2b)。

(3)在短路型閘流體100b中，短路型閘流體100的P++區域(31、32)和N++區域(41、42)被替換為P++區域31b和N++區域(41b、42b)。

在圖3中，N++區域41b的雜質濃度高於N區域2a的雜質濃度，N++區域42b的雜質濃度高於N區域2b的雜質濃度。另外，P++區域31b的雜質濃度高於P區域3的雜質濃度。因此，N++區域41b與P++區域31b的接合部J7a的接合崩潰電壓低於N區域2a與P區域3的接合部J2a的接合崩潰電壓。另外，N++區域42b與P++區域31b的接合部J7b的接合崩潰電壓低於N區域2b與P區域3的接合部J2b的接合崩潰電壓。在端子T1與端子T2之間施加偏壓的上述第1情況下，N++區域41b及42b(第6區域)與P++區域31b(第5區域)的接合部J7a及J7b，比接合部J2a及J2b先崩潰。隨後的動作與短路型閘流體100相同。

另外，在短路型閘流體100b中，上述第1情況的觸發電壓與接合部J7a及J7b崩潰的電壓相等。接合部J7a及J7b崩潰的電壓係依據P++區域31b的雜質濃度和N++區域(41b、42b)的雜質濃度設定。即，上述第1情況的觸發電壓係依據P++區域31b的雜質濃度和N++區域(41b、42b)的雜質濃度設定。另外，表示為了維持端子T1與端子T2之間的ON狀態的電流值之保持電流值，係依據至少包含N區域(2a、2b)的雜質濃度的參數設定。另外，在決定保持電流值的參數中，還包含P區域(1a、1b)的雜質濃度和擴散深度、P區域3的雜質濃度和擴散深度、P區域(1a、1b)的圖案形狀等。N區域(2a、2b)的雜質濃度是決定保持電流值的參數之一。

另外，在端子T2與端子T1之間施加偏壓的第2情況下，因短路型閘流體100b變成反向偏壓，無法導電。

如上所述，本實施形態的短路型閘流體100b，具有比P區域3的雜質濃度更高的P++區域31b、比N區域2a的雜質濃度更高的N++區域41b、以及比N區域2b的雜質濃度更高的N++區域42b。因此，在端子T1和端子T2之間施加偏壓的上述第1情況下，P++區域31b與N++區域41b的接合部J7a比接合部J2a(或P++區域31b與N++區域42b的接合部J7b比接合部J2b)先發生崩潰。切換為短路型閘流體100b之ON狀態的觸發電壓係依據P++區域31b與N++區域41b的接合崩潰電壓(或P++區域31b與N++區域42b的接合崩潰電壓)決定。

此接合崩潰電壓係依據P++區域31b與N++區域41b的雜質濃度(或P++區域31b與N++區域42b的雜質濃度)決定。因而，此接合崩潰電壓可以不取決與保持電流特性相關的N區域2a及2b的雜質濃度而決定。

這樣，本實施形態的短路型閘流體100b就可期待有與第1實施形態的短路型閘流體100同等的效果。

又，依據本發明的實施形態，短路型閘流體100係依序接合第1導電型(p型半導體)的第1區域(P區域1)、第2導電型(n型半導體)的第2區域(N區域)、第1導電型的第3區域(P區域3)、第2導電型的第4區域(N區域4)，具有使第1區域(P區域1)和第2區域(N區域2)短路的電極11；其具有與第3區域(P區域3)相接形成、比第3區域(P區域3)的雜質濃度更高的第1導電型的第5區域(P++區域31)，以及與第2區域(N區域2)及第5區域(P++區域31)相接形成、比第2區域(N區域2)的雜質濃度更高的第2導電型的第6區域(N++區域41)。另外，短路型閘流體100係依據第5區域(P++區域31)的雜質濃度和第6區域(N++區域41)的雜質濃度來設定觸發電壓值，並依據至少包含第2區域(N區域2)的雜質濃度的參數設定保持電流值。

這樣，短路型閘流體100就可以在不影響保持電流特性的情況下，實現觸發電壓的低壓化。

另外，第5區域(P++區域31)或第6區域(N++區域41)係形成在第2區域(N區域2)與第3區域(P區域3)的接合面(接合部J2的接合面)內、距電極11與第2區域(N區域2)的接觸面的距離最遠的位置。

因此，第2區域(N區域2)的橫向電阻變大。此電阻越大，使第1區域(P區域1)與第2區域(N區域2)正向偏壓的電壓下降就越大。所以，該距離越長，閘流體就能越容易切換為ON狀態。

另外，第5區域(P++區域31或31a)和第6區域(N++區域41或41a)至少有一方被成形為暴露在與電極11相接的半導體基板的表面(第1表面F1或第2表面F2)。

這樣，短路型閘流體100就可以通過例如離子注入法等形成第5區域(P++區域31)和第6區域(N++區域41)。從而可簡化短路型閘流體100的生產工程。

另外，本發明並不僅限於上述的各實施形態，只要不脫離本發明的主旨，還可以有各種形態的變更。在上述實施形態中，雖是以p型半導體作為第1導電型、n型半導體作為第2導電型來說明，但亦可以n型半導體作為第1導電型、p型半導體作為第2導電型。這時，將變成從第4區域(p型半導體區域)向第1區域(n型半導體區域)的方向導電，導電方向與上述各實施形態相反。

另外，在上述各實施形態中，第5區域(P++區域)和第6區域(N++區域)的接合部(J5、J5a、J6、J6a、J7a、或J7b)的接合面的位置，可以是形成為與第2區域(N區域)和第1區域(P區域)的接合部(J2、J2a、J2b、或J3)的接合面一致的形態，也可以是形成為相互錯開的形態。另外，以上說明者雖為具備通道截斷環(6~9)的形態，但本發明亦可適用於不具備通道截斷環(6~9)的形態。

另外，以上說明者雖是第5區域(P++區域)或第6區域(N++區域)形成在第2區域(N區域)和第3區域(P區域)的接合面內、距電極與第2區域(N區域)的接觸面的距離最遠的位置的形態，但本發明並不以此為限。只要是閘流體可以進行切換為ON狀態之動作的位置，亦可為形成在其它位置的形態。但是，從電極與第2區域(N區域)的接觸面起的距離越長，橫向的電阻就越大。此電阻越大，使第1區域(P區域)和第2區域(N區域)正向偏壓的電壓下降就越大。因此，該距離越長，閘流體就能夠越容易切換為ON狀態。

另外，只要第5區域(P++區域)與第3區域(P區域)相接、第6區域(N++區域)與第5區域(P++區域)及第2區域(N區域)相接，第5區域(P++區域)與第6區域(N++區域)的形狀及位置關係可以不限於上述各實施形態。例如，亦可為將第6區域配置在第5區域(P++區域)下方的形態。

另外，在第2實施形態中雖是說明第5區域(P++區域)與第6區域(N++區域)於縱向重疊所形成之形態，但亦可為第5區域(P++區域)和第6區域(N++區域)的任一方暴露在半導體基板上之形態。這時，第5區域(P++區域)與第6區域(N++區域)的任一方，因可藉由離子注入法等形成，故可簡化生產工程。

1、3、5、1a、1b．．．P區域

2、4、2a、2b．．．N區域

6、7、8、9．．．通道截斷環

11、12、11a、12a．．．電極

21、22、23、24、25．．．絕緣層

31、32、31a、32a、31b、32b．．．P++區域

41、42、41a、42a、41b、42b．．．N++區域

100、100a、100b．．．短路型閘流體

T1、T2．．．端子

F1．．．第1表面

F2．．．第2表面

J1、J2、J3、J4、J5、J6．．．接合部

J5a、J6a、J7a、J7b．．．接合部

圖1顯示第1實施形態的短路型閘流體的截面結構圖。

圖2顯示第2實施形態的短路型閘流體的截面結構圖。

圖3顯示第3實施形態的短路型閘流體的截面結構圖。

圖4顯示以往的短路型閘流體的截面結構圖。

1、3、5．．．P區域

2、4．．．N區域

6、7、8、9．．．通道截斷環

11、12．．．電極

21、22、23、24．．．絕緣層

31、32．．．P++區域

41、42．．．N++區域

100．．．短路型閘流體

T1、T2．．．端子

F1．．．第1表面

F2．．．第2表面

J1、J2、J3、J4、J5、J6．．．接合部

Claims

一種短路型閘流體，其第1導電型的第1區域、第2導電型的第2區域、前述第1導電型的第3區域、前述第2導電型的第4區域係被依序接合，且其具有使前述第1區域和前述第2區域短路的電極，其特徵在於：與前述第3區域相接形成、比前述第3區域的雜質濃度更高的前述第1導電型的第5區域，以及與前述第2區域及前述第5區域相接形成、比前述第2區域的雜質濃度更高的前述第2導電型的第6區域，觸發電壓值係依據前述第5區域的雜質濃度與前述第6區域的雜質濃度設定，保持電流值係依據至少包含前述第2區域的雜質濃度的參數設定。
如申請專利範圍第1項之短路型閘流體，其中前述第5區域或第6區域係形成在前述第2區域與前述第3區域的接合面內、距前述電極與前述第2區域的接觸面的距離最遠的位置。
如申請專利範圍第1或2項之短路型閘流體，其中前述第5區域與前述第6區域的接合面垂直於與前述電極相接的半導體基板的表面。
如申請專利範圍第1或2項之短路型閘流體，其中前述第5區域與前述第6區域的接合面平行於與前述電極相接的半導體基板的表面。
如申請專利範圍第1或2項之短路型閘流體，其中前述第5區域與前述第6區域中任一者成形為暴露在與前述電極相接的半導體基板的表面。