TWI416775B - 半導體裝置的製造方法 - Google Patents

半導體裝置的製造方法 Download PDF

Info

Publication number
TWI416775B
TWI416775B TW095144221A TW95144221A TWI416775B TW I416775 B TWI416775 B TW I416775B TW 095144221 A TW095144221 A TW 095144221A TW 95144221 A TW95144221 A TW 95144221A TW I416775 B TWI416775 B TW I416775B
Authority
TW
Taiwan
Prior art keywords
flexible substrate
layer
insulating layer
adhesive
semiconductor device
Prior art date
Application number
TW095144221A
Other languages
English (en)
Other versions
TW200735433A (en
Inventor
Daiki Yamada
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW200735433A publication Critical patent/TW200735433A/zh
Application granted granted Critical
Publication of TWI416775B publication Critical patent/TWI416775B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)

Description

半導體裝置的製造方法
本發明係關於使用剝離技術的半導體裝置的製造方法。
現有的薄型半導體裝置的製造方法中有一種例子，即在耐熱性高的基板和薄膜積體電路的底絕緣層之間設置金屬氧化膜，並藉由晶化將該金屬氧化膜脆弱化而使薄膜積體電路剝離，且利用黏合劑將另外準備的撓性基板與薄膜積體電路的底絕緣層貼在一起(例如，參照專利文件1)。
〔專利文件1〕日本專利申請公開第2005－229098號公報
然而，在底絕緣層由無機絕緣層如氧化矽膜或氮化矽膜而形成，且黏合劑由有機化合物如聚合物或有機樹脂而形成的情況下，會發生一個問題，即，底絕緣層和黏合劑的黏合性低。
此外，如果將藉由上述方法等貼在一起的薄膜積體電路和撓性基板分割為多個，就在被分割了的側面露出底絕緣層和黏合劑的介面。在底絕緣層由無機絕緣層如氧化矽膜或氮化矽膜而形成，且黏合劑由有機化合物如聚合物或有機樹脂而形成的情況下，底絕緣層和黏合劑的黏合性低，因此濕氣等從該介面容易進入。結果發生一個問題，即從底絕緣層剝落撓性基板。如果從底絕緣層剝落撓性基板則發生另一個問題，即露出薄膜積體電路，而由於濕氣，薄膜積體電路會不正常地工作。
於是，本發明提供一種具有防水性且高可靠性的半導體裝置的製造方法。
本發明的要旨在於提供一種半導體裝置的製造方法，它包括如下步驟：將剝離層、無機絕緣層、具有有機化合物層的元件形成層依次形成在基板上；將在其表面上形成有無機絕緣層的元件形成層從基板分離；將無機絕緣層的一部分或者無機絕緣層和元件形成層的一部分移除，而至少將無機絕緣層分離成為多個部分，以及在分離的無機絕緣層的外緣層疊有機化合物層、撓性基板以及黏合劑中的任兩個或更多；以及將有機化合物層、撓性基板以及黏合劑中的任兩個或更多黏結的區域分割。
此外，本發明之一為半導體裝置的製造方法，它包括如下步驟：在基板上形成剝離層；在剝離層上形成無機絕緣層；在無機絕緣層上形成具有有機化合物層的元件形成層；將第一撓性基板貼在元件形成層上；將在其表面上形成有無機絕緣層的元件形成層從基板分離；將無機絕緣層的一部分移除而使無機絕緣層分離成為多個部分，並且使元件形成層中的有機化合物層的一部分露出；將第二撓性基板貼在分離的無機絕緣層以及元件形成層中的有機化合物層的露出部分上；以及將第一撓性基板、元件形成層中的有機化合物層的露出部分和第二撓性基板重疊的區域切斷。
注意，還可以在上述元件形成層以及第一撓性基板之間形成有機樹脂層。
此外，本發明之一為半導體裝置的製造方法，它包括如下步驟：在基板上形成剝離層；在剝離層上形成無機絕緣層；在無機絕緣層上形成元件形成層；將第一撓性基板貼在元件形成層上；將在其表面上形成有無機絕緣層的元件形成層從基板分離；將無機絕緣層以及元件形成層的一部分移除而使無機絕緣層以及元件形成層分離成為多個部分，並且使第一撓性基板的一部分露出；將第二撓性基板貼在分離的無機絕緣層以及第一撓性基板的露出部分上；以及將第一撓性基板的露出部分和第二撓性基板重疊的區域切斷。
此外，本發明之一為半導體裝置的製造方法，它包括如下步驟：在基板上形成剝離層；在剝離層上形成無機絕緣層；在無機絕緣層上形成元件形成層；使用第一黏合劑將第一撓性基板貼在元件形成層上；將在其表面上形成有無機絕緣層的元件形成層從基板分離；將無機絕緣層以及元件形成層的一部分移除，而將無機絕緣層以及元件形成層分離成為多個部分，並且使第一黏合劑的一部分露出；使用第二黏合劑將第二撓性基板貼在分離的無機絕緣層以及第一黏合劑的露出部分上；以及將第一撓性基板、第一黏合劑的露出部分、第二黏合劑和第二撓性基板重疊的區域切斷。
此外，本發明之一為半導體裝置的製造方法，它包括如下步驟：在基板上形成剝離層；在剝離層上形成無機絕緣層；在無機絕緣層上形成元件形成層；在元件形成層上形成有機樹脂層；將第一撓性基板貼在有機樹脂層上；將在其表面上形成有無機絕緣層的元件形成層從基板分離；將無機絕緣層以及元件形成層的一部分移除，而將無機絕緣層以及元件形成層分離成為多個部分，並且使有機樹脂層的一部分露出；將第二撓性基板貼在分離的無機絕緣層以及有機樹脂層的露出部分上；以及將第一撓性基板、有機樹脂層的露出部分和第二撓性基板重疊的區域切斷。
此外，本發明之一為半導體裝置的製造方法，它包括如下步驟：在基板上形成剝離層；在剝離層上形成無機絕緣層；在無機絕緣層上形成元件形成層；在元件形成層上形成有機樹脂層；使用第一黏合劑將第一撓性基板貼在有機樹脂層上；將在其表面上形成有無機絕緣層的元件形成層從基板分離；將無機絕緣層以及有機樹脂層的一部分移除，而將無機絕緣層以及有機樹脂層分離成為多個部分，並且使第一黏合劑的一部分露出；使用第二黏合劑將第二撓性基板貼在分離的無機絕緣層以及第一黏合劑的露出部分上；以及將第一撓性基板、第一黏合劑的露出部分、第二黏合劑和第二撓性基板重疊的區域切斷。
此外，本發明之一為半導體裝置的製造方法，它包括如下步驟：在基板上形成剝離層；在剝離層上形成無機絕緣層；在無機絕緣層上形成元件形成層；將第一撓性基板貼在元件形成層上；將在其表面上形成有無機絕緣層的元件形成層從基板分離；將無機絕緣層以及元件形成層的一部分移除而將無機絕緣層以及元件形成層分離成為多個部分，並且使第一撓性基板的一部分露出；將第二撓性基板貼在分離的無機絕緣層以及第一撓性基板的露出部分上；以及將第一撓性基板的露出部分和第二撓性基板重疊的區域切斷。
此外，本發明之一為半導體裝置的製造方法，它包括如下步驟：在基板上形成剝離層；在剝離層上形成無機絕緣層；在無機絕緣層上形成元件形成層；將黏合構件貼在元件形成層上；將在其表面上形成有無機絕緣層的元件形成層從基板分離；將第一撓性基板貼在無機絕緣層上；將黏合構件移除；將無機絕緣層以及元件形成層的一部分移除，而將無機絕緣層以及元件形成層分離成為多個部分，並且使第一撓性基板露出；將第二撓性基板貼在分離的元件形成層以及第一撓性基板的露出部分上；以及將第一撓性基板的露出部分和第二撓性基板重疊的區域切斷。
此外，本發明之一為半導體裝置的製造方法，它包括如下步驟：在基板上形成剝離層；在剝離層上形成無機絕緣層；在無機絕緣層上形成元件形成層；將黏合構件貼在元件形成層上；將在其表面上形成有無機絕緣層的元件形成層從基板分離；使用第一黏合劑將第一撓性基板貼在無機絕緣層上；將黏合構件移除；將無機絕緣層以及元件形成層的一部分移除，而將無機絕緣層以及元件形成層分離成為多個部分，並且使第一黏合劑的一部分露出；使用第二黏合劑將第二撓性基板貼在分離的元件形成層以及第一黏合劑的露出部分上；以及將第一撓性基板、第一黏合劑的露出部分、第二黏合劑和第二撓性基板重疊的區域切斷。
此外，本發明之一為半導體裝置的製造方法，它包括如下步驟：在基板上形成剝離層；在剝離層上形成無機絕緣層；在無機絕緣層上形成元件形成層；將在其表面上形成有無機絕緣層的元件形成層從基板分離；將第一撓性基板貼在無機絕緣層上；將無機絕緣層以及元件形成層的一部分移除且將無機絕緣層以及元件形成層分離成為多個部分，並且使第一撓性基板的一部分露出；將第二撓性基板貼在分離的無機絕緣層以及第一撓性基板的露出部分上；以及將第一撓性基板和第二撓性基板重疊的區域切斷。
此外，本發明之一為半導體裝置的製造方法，它包括如下步驟：在基板上形成剝離層；在剝離層上形成無機絕緣層；在無機絕緣層上形成元件形成層；將在其表面上形成有無機絕緣層的元件形成層從基板分離；使用第一黏合劑將第一撓性基板貼在無機絕緣層上；將無機絕緣層以及元件形成層的一部分移除且將無機絕緣層以及元件形成層分離成為多個部分，並且使第一黏合劑的一部分露出；將第二撓性基板貼在分離的無機絕緣層以及第一黏合劑的露出部分上；以及將第一撓性基板、第一黏合劑的露出部分和第二撓性基板重疊的區域切斷。
此外，本發明之一為半導體裝置，它包括：第一撓性基板；薄膜積體電路；與薄膜積體電路接觸的絕緣層；以及與絕緣層接觸的第二撓性基板，其中，絕緣層和薄膜積體電路的介面、以及絕緣層和第二撓性基板的介面不露出。
此外，本發明之一為半導體裝置，它包括：薄膜積體電路；與薄膜積體電路接觸的絕緣層；與薄膜積體電路以及絕緣層接觸的第一撓性基板；以及與絕緣層接觸的第二撓性基板，其中，薄膜積體電路和第一撓性基板的介面、絕緣層和第一撓性基板的介面、以及絕緣層和第二撓性基板的介面不露出。
此外，本發明之一為半導體裝置，它包括：第一撓性基板；薄膜積體電路；與第一撓性基板以及薄膜積體電路的一個面接觸的有機樹脂層；與薄膜積體電路的另一個面接觸的絕緣層；以及與絕緣層接觸的第二撓性基板，其中，絕緣層和薄膜積體電路的介面、以及絕緣層和第二撓性基板的介面不露出。
此外，本發明之一為半導體裝置，它包括：薄膜積體電路；與薄膜積體電路的一個面接觸的有機樹脂層；與薄膜積體電路的另一個面接觸的絕緣層；與薄膜積體電路和有機樹脂層接觸的第一撓性基板；以及與絕緣層接觸的第二撓性基板，其中，有機樹脂層和第一撓性基板的介面、薄膜積體電路和第一撓性基板的介面、絕緣層和第一撓性基板的介面、以及絕緣層和第二撓性基板的介面不露出。
此外，本發明之一為半導體裝置，它包括：第一撓性基板；薄膜積體電路：將第一撓性基板以及薄膜積體電路的一個面黏結的第一黏合劑；與薄膜積體電路的另一個面接觸的絕緣層；第二撓性基板；以及將絕緣層和第二撓性基板黏結的第二黏合劑，其中，絕緣層和薄膜積體電路的介面、以及絕緣層和第二黏合劑的介面不露出。
此外，本發明之一為半導體裝置，它包括：第一撓性基板；薄膜積體電路；將第一撓性基板以及薄膜積體電路的一個面黏結的第一黏合劑；與薄膜積體電路的另一個面接觸的絕緣層；第二撓性基板；以及將絕緣層和第二撓性基板黏結的第二黏合劑，其中，薄膜積體電路和第一黏合劑的介面、薄膜積體電路和絕緣層的介面、以及絕緣層和第二黏合劑的介面不露出。
此外，本發明之一為半導體裝置，它包括：第一撓性基板；薄膜積體電路；形成在薄膜積體電路的一個面上的有機樹脂層；將第一撓性基板以及有機樹脂層黏結的第一黏合劑；與薄膜積體電路的另一個面接觸的絕緣層；第二撓性基板；以及將絕緣層和第二撓性基板黏結的第二黏合劑，其中，絕緣層和第一黏合劑的介面、絕緣層和薄膜積體電路的介面、以及絕緣層和第二黏合劑的介面不露出。
此外，本發明之一為半導體裝置，它包括：第一撓性基板；薄膜積體電路；形成在薄膜積體電路的一個面上的有機樹脂層；將第一撓性基板以及有機樹脂層黏結的第一黏合劑；與薄膜積體電路的另一個面接觸的絕緣層；第二撓性基板；以及將絕緣層和第二撓性基板黏結的第二黏合劑，其中，第一黏合劑和有機樹脂層的介面、有機樹脂層和薄膜積體電路的介面、薄膜積體電路和絕緣層的介面、以及絕緣層和第二黏合劑的介面不露出。
注意，第一撓性基板、有機樹脂層、以及第二撓性基板的介面露出。
或者，第一撓性基板、有機樹脂層、薄膜積體電路以及第二撓性基板的介面露出。
或者，第一撓性基板以及第二撓性基板的介面露出。
或者，第一撓性基板、薄膜積體電路以及第二撓性基板的介面露出。
或者，第一撓性基板、第一黏合劑、有機樹脂層、薄膜積體電路、第二黏合劑、以及第二撓性基板的介面露出。
或者，第一撓性基板、第一黏合劑、有機樹脂層、第二黏合劑、以及第二撓性基板的介面露出。
或者，第一撓性基板、第一黏合劑、有機樹脂層、薄膜積體電路、以及第二撓性基板的介面露出。
或者，第一撓性基板、第一黏合劑、薄膜積體電路、第二黏合劑、以及第二撓性基板的介面露出。
或者，第一撓性基板、第一黏合劑、第二黏合劑、以及第二撓性基板的介面露出。
或者，第一撓性基板、薄膜積體電路、第二黏合劑、以及第二撓性基板的介面露出。
或者，第一撓性基板、第一黏合劑、薄膜積體電路、以及第二撓性基板的介面露出。
根據本發明而製造的半導體裝置具有如下的結構，即在其端部，有機化合物層、由有機化合物形成的黏合劑、以及由有機化合物形成的撓性基板中的兩個或更多的層疊體露出，並且無機絕緣層以及由有機化合物形成的黏合劑接觸的區域不露出。因此，在半導體裝置的端部，有機化合物層、由有機化合物形成的黏合劑、以及由有機化合物形成的撓性基板中的兩個或更多的緊密力高，因而可以抑制濕氣從介面進入到半導體裝置。即，可以製造夾持薄膜積體電路的多個撓性基板的緊密力高的半導體裝置。結果，可以製造具有防水性的半導體裝置。即，可以製造可靠性高的半導體裝置。此外，由於使用撓性基板，所以可以製造薄型半導體裝置。
下面，基於附圖而說明本發明的實施例模式。但是，本領域的普通技術人員可以很容易地理解一個事實，就是本發明可以以多個不同方式而實施，其方式和詳細內容可以被變換為各種各樣的形式，而不脫離本發明的宗旨及其範圍。因此，本發明不應該被解釋為僅限定在本實施例模式所記載的內容中。注意，在為了說明實施例模式的所有附圖中，對共同部分或具有同樣作用的部分使用相同的符號，而省略重復的說明。
實施例模式1
在本實施例模式中，對於在其端部的疊層的黏合性高的半導體裝置的製造步驟進行說明。
如圖1A至1E所示，在基板101上形成剝離層102，在剝離層102上形成絕緣層103，在絕緣層103上形成元件形成層104。然後，使用黏合劑105將第一撓性基板106與元件形成層104貼在一起。
作為基板101，除了玻璃基板、石英基板以外，還可以使用在其表面上形成有絕緣層的金屬基板、不銹鋼基板、矽晶圓等。另外，也可以使用具有可耐本步驟的處理溫度的耐熱性的塑膠基板等。對於玻璃基板、在其表面上形成有絕緣層的金屬基板或不銹鋼基板的尺寸和形狀沒有限制，從而例如使用一邊長為1米或更長並且為矩形的基板作為基板101，就可以格外提高生產率。與使用圓形的矽基板的情況相比，這是很大的優點。
剝離層102是藉由濺射法、電漿CVD法、塗覆法、印刷法等將由選自鎢(W)、鉬(Mo)、鈦(Ti)、鉭(Ta)、鈮(Nb)、鎳(Ni)、鈷(Co)、鋯(Zr)、鋅(Zn)、釕(Ru)、銠(Rh)、鈀(Pd)、鋨(Os)、銥(Ir)以及矽(Si)中的元素，以上述元素為主要成分的合金材料，或由以上述元素為主要成分的化合物材料構成的層單獨或層疊多個層而形成的。含有矽的層的結晶結構可以為非晶、微晶、多晶中的任何一種。
在剝離層102為單層結構的情況下，較佳的形成鎢層、鉬層或含有鎢和鉬的混合物的層。或者，形成含有鎢的氧化物或其氧氮化物的層、含有鉬的氧化物或其氧氮化物的層、或含有鎢和鉬的混合物的氧化物或其氧氮化物的層。注意，鎢和鉬的混合物例如相當於鎢和鉬的合金。
在剝離層102為疊層結構的情況下，較佳的形成鎢層、鉬層或含有鎢和鉬的混合物的層作為第一層，並且形成含有以下化合物中的任何一種的層作為第二層：鎢、鉬或鎢和鉬的混合物的氧化物；鎢、鉬或鎢和鉬的混合物的氮化物；鎢、鉬或鎢和鉬的混合物的氧氮化物；或者鎢、鉬或鎢和鉬的混合物的氮氧化物。
在作為剝離層102形成鎢層和含有鎢的氧化物的層的疊層結構的情況下，可以利用如下現象：藉由形成鎢層並且在其上層形成由氧化物形成的絕緣層，在鎢層和絕緣層的介面形成含有鎢的氧化物的層。
以WOx表示鎢的氧化物。x在2≦x≦3的範圍內，例如有如下情況：x為2(WO2 )、x為2.5(W2 O5 )、x為2.75(W4 O1 1 )、以及x為3(WO3 )等。
此外，在上述步驟中，雖然與基板101接觸地形成剝離層102，然而本發明不局限於該步驟。還可以與基板101接觸地形成成為底絕緣層，並且與該底絕緣層接觸地提供剝離層102。
絕緣層103藉由濺射法、電漿CVD法、塗覆法、印刷法等使用無機化合物以單層或多層形成。作為無機化合物的典型例子，可以舉出氧化矽、氮氧化矽以及氧氮化矽等。此外，在以多層形成絕緣層103的情況下，可以將氧化矽、氮氧化矽以及氧氮化矽層疊而形成。此外，還可以在將絕緣層形成在剝離層102上之前，對剝離層102的表面進行熱氧化處理、氧電漿處理、N2 O電漿處理、使用臭氧水等的強氧化溶液的處理等而形成氧化物層。
元件形成層104包括形成在絕緣層103上的多個薄膜積體電路。將薄膜電晶體、二極體、電阻、電容器等的元件適當地使用而形成薄膜積體電路。注意，元件形成層104包括有機化合物層。
此外，薄膜積體電路包括天線、整流器電路、儲存電容器、恒壓電路等的電源電路、解調電路、時鐘生成/校正電路、碼辨識/判斷電路、記憶體控制器、記憶體、編碼電路、調制電路以及介面等的計算處理單元(發揮作為所謂CPU的作用)等中的任多個電路。注意，具有這樣的薄膜積體電路的半導體裝置作為能夠無接觸地傳送資料的半導體裝置而發揮作用。
此外，薄膜積體電路包括圖素電路、掃描線驅動電路、訊號線驅動電路、控制器、計算處理單元、記憶體、電源電路、聲音處理電路、發送/接收電路、電池、天線、整流器電路、儲存電容器、恒壓電路等的電源電路等中的任多個電路。注意，具有這樣薄膜積體電路的半導體裝置作為顯示裝置而發揮作用。特別的，當半導體裝置包括天線、整流器電路、儲存電容器、恒壓電路等的電源電路時，此半導體裝置作用當成可顯示無線傳輸的資料的顯示裝置。
此外，可以使用SOI(絕緣體上載矽)基板、典型的為SIMOX(植入氧隔離)基板作為剝離層102、絕緣層103以及元件形成層104。典型地可以將矽晶圓作為剝離層102，並將在矽晶圓上的氧化矽層作為絕緣層103，且將形成在其上的由單晶矽而形成的具有MOS電晶體的層作為元件形成層104。在此情況下，在圖1B中，可以利用研磨/抛光機或蝕刻劑將矽晶圓移除，以將絕緣層103以及元件形成層104從剝離層102分離。
作為黏合劑105，使用以丙烯酸樹脂、環氧樹脂、矽樹脂等為典型的有機樹脂。
作為第一撓性基板106，典型地說，可以使用由PET(聚對苯二甲酸乙二醇酯)、PEN(聚萘二甲酸乙二醇酯)、PES(聚醚碸)、聚丙烯、聚丙烯硫化物、聚碳酸酯、聚醚亞胺、聚苯硫醚、聚苯醚、聚碸或聚鄰苯二甲酰胺等構成的基板，或者由纖維材料構成的紙。
或者，作為第一撓性基板106，也可以使用其表面為熱塑性樹脂層的薄膜(層疊薄膜(包括聚丙烯、聚酯、乙烯基、聚氟乙烯、氯乙烯等))。藉由加熱處理使提供在其最外層的熱塑性樹脂層(不是黏接層)熔化並加壓，可以將層疊薄膜黏接到被處理物上。
下面，如圖1B所示，將絕緣層103從基板101剝離。
作為剝離方法，在剝離層102和絕緣層103的介面中，使用物理方法將基板101以及元件形成層104剝離。物理方法指的是機械的方法，即用以改變特定機械能量的方法。典型的，物理方法是施加機械力的動作(例如，使用人的手或夾握工具剝離的方法，或者使滾子轉動的分離處理)。注意，也可以在使用黏合劑105將第一撓性基板106與元件形成層104貼在一起之前，對元件形成層104輻照雷射而形成從絕緣層103直形成到元件形成層104的開口部分(使剝離層102的一部分露出的開口部分)。藉由進行該處理，在用物理方法而做剝離時，在剝離層102和絕緣層103的介面中容易剝離了，因此可以提高成品率以及生產率。
作為另外的剝離方法，還可以使用如下的剝離方法，即使用有透光性的基板作為基板101，使用含氫的非晶矽膜作為剝離層102，藉由從基板101一側輻照雷射來使作為剝離層102的非晶矽膜包含的氫氣化，而在基板101和剝離層102之間、或者剝離層102和絕緣層103之間剝離。
此外，還可以使用從絕緣層103剝離基板101的方法，即藉由機械地抛光基板101而移除它的方法，或者利用HF等的使基板溶解的溶液來移除基板101的方法。在此情況下，也可以不使用剝離層102。
此外，在利用黏合劑105將第一撓性基板106與元件形成層104貼在一起之前，在元件形成層104以及絕緣層103中形成開口部分，並將氟化鹵氣體諸如NF3 、BrF3 、ClF3 等輸入於該開口部分，且用氟化鹵氣體來蝕刻剝離層102而移除。此後，利用黏合劑105將第一撓性基板106與元件形成層104貼在一起，而將元件形成層104從基板101剝離。
此外，在利用黏合劑105將第一撓性基板106與元件形成層104貼在一起之前，在元件形成層104以及絕緣層103中形成開口部分，並將氟化鹵氣體諸如NF3 、BrF3 、ClF3 等輸入於該開口部分，且用氟化鹵氣體來蝕刻剝離層102的一部分而移除。此後，利用黏合劑105將第一撓性基板106與元件形成層104貼在一起，而藉由物理方法將元件形成層104從基板101剝離。
在此，如圖1B所示，藉由物理方法在剝離層102和絕緣層103的介面進行分離，而將元件形成層104從基板101剝離。
下面，如圖1C所示，有選擇地移除絕緣層103的一部分來使元件形成層104的一部分露出，而形成分離的絕緣層111。如圖12所示，較佳的將在元件形成層104中的與形成有薄膜積體電路的區域116的周邊部分117重疊的絕緣層103有選擇地移除。作為將絕緣層103的一部分有選擇地移除的方法，可以將使用乾蝕刻法或濕蝕刻法等的化學移除方法、或使用刀片的切割方法或雷射切割方法等的物理移除方法適當地使用。
藉由使用上述物理移除方法，而些微的蝕刻元件形成層104的表面。此時，使被蝕刻了的表面成為不平坦。因為在以後使用黏合劑將撓性基板與元件形成層104的表面貼在一起的情況下，使用黏合劑114的元件形成層104和第二撓性基板115之間的黏合性就提高，因此較佳的使被蝕刻了的元件形成層104的表面如此成為不平坦。
此外，藉由有選擇地移除絕緣層103而露出的元件形成層104的表面較佳的由有機化合物形成。並且，在元件形成層104的表面不是有機化合物層的情況下，可以移除元件形成層的一部分，而使元件形成層中的有機化合物層露出。結果，在以後使用黏合劑將撓性基板與元件形成層104的表面貼在一起的情況下，元件形成層和黏接劑的黏合性就提高。
以下，如圖1D所示，使用黏合劑114將第二撓性基板115與分離的絕緣層111以及元件形成層104的露出部分貼在一起。可以將與黏合劑105和第一撓性基板106同樣的材料分別適當地使用於黏合劑114以及第二撓性基板115。在此，因為在分離的絕緣層111的周圍，元件形成層104的有機化合物層的表面和由有機化合物形成的黏合劑黏在一起，所以在該區域中黏合性高。
以下，將元件形成層104以及黏合劑114黏在一起的區域，即第一撓性基板106、黏合劑105、元件形成層104、黏合劑114、第二撓性基板115層疊的區域用切斷裝置112切斷。結果，如圖1E所示，可以製造由分離的第一撓性基板106a、分離的黏合劑105a、分離的元件形成層104(以下，也表示為薄膜積體電路104a)、分離的絕緣層111、分離的黏合劑114a、以及分離的第二撓性基板115a構成的半導體裝置113。
在此處的半導體裝置113的端部分離的絕緣層111不露出。換句說話，分離的絕緣層111的端部位於第二撓性基板115a的端部的內側。即，在端部，分離的絕緣層111和薄膜積體電路104a的介面、分離的絕緣層111和分離的黏合劑114a的介面等的黏合性不好的介面不露出，而分離的第一撓性基板106a、分離的黏合劑105a、薄膜積體電路104a、分離的黏合劑114a、以及分離的第二撓性基板115a的介面露出。因此，在該端部各層的黏合性高。作為切斷裝置112，可以適當地使用切割裝置、劃線裝置、雷射輻照裝置等。
注意，在使用表面為熱塑性樹脂層的基板作為第一撓性基板的情況下，可以不使用黏合劑而將元件形成層與第一撓性基板黏在一起。具體地，如果對第一撓性基板加熱並將它壓力黏結在元件形成層時，其表面的熱塑性樹脂層則變成塑性，且因此作用當成黏合劑。因此，元件形成層與第一撓性基板可互相黏結。此後，藉由冷卻第一撓性基板，使熱塑性樹脂層固化。結果，可以將元件形成層與第一撓性基板黏在一起，而不使用黏合劑。注意，在將表面為熱塑性樹脂層的基板使用為第二撓性基板的情況下，也是同樣。
當使用表面為熱塑性樹脂層的基板作為第一撓性基板106以及第二撓性基板115時，在圖1A中第一撓性基板106與元件形成層104接觸，並且在圖1D中第二撓性基板115與元件形成層104接觸。此外，在使用該基板而製造的半導體裝置的端部，分離的第一撓性基板106a、薄膜積體電路104a、以及分離的第二撓性基板115a的介面露出。
注意，如圖2A所示，也可以在元件形成層104上設置厚度為5至10 μ m的有機樹脂層107。藉由這樣在元件形成層104上形成有機樹脂層107，可以防止在剝離步驟中在元件形成層中出現裂縫，並且可以提高成品率。此後，如圖2B至2E所示，藉由和圖1B至1E同樣的步驟，可以製造半導體裝置118。
注意，分離的第一撓性基板106a、分離的黏合劑105a、分離的有機樹脂層107a、薄膜積體電路104a、分離的絕緣層111、分離的黏合劑114a、以及分離的第二撓性基板115a層疊而形成半導體裝置118。在此處的半導體裝置118的端部，分離的絕緣層111不露出。換句說話，分離的絕緣層111的端部位於第二撓性基板115a的端部的內側。即，在端部，分離的絕緣層111和薄膜積體電路104a的介面、分離的絕緣層111和分離的黏合劑114a的介面等的黏合性不好的介面不露出，而分離的第一撓性基板106a、分離的黏合劑105a、分離的有機樹脂層107a、薄膜積體電路104a、分離的黏合劑114a、以及分離的第二撓性基板115a的介面露出。因此，在該端部各層的黏合性高。
當使用表面為熱塑性樹脂層的基板作為第一撓性基板106以及第二撓性基板115時，在圖2A中第一撓性基板106與有機樹脂層107接觸，並且在圖2D中第二撓性基板115與元件形成層104接觸。此外，在使用該基板而製造的半導體裝置的端部，分離的第一撓性基板106a、分離的有機樹脂層107a、薄膜積體電路104a、以及分離的第二撓性基板115a的介面露出。
根據本實施例模式，可以提供一種夾持薄膜積體電路的撓性基板的黏合性高的半導體裝置的製造方法。結果，可以製造具有防水性的半導體裝置。即，可以製造可靠性高的半導體裝置。
實施例模式2
在本實施例模式中，參照圖3A至3E和圖4，而說明跟實施例模式1不同，除了絕緣層103以外，又蝕刻元件形成層104之後，將第二撓性基板貼在一起的方式。此外，參照圖5A至5E，而說明跟實施例模式1不同，除了絕緣層103以外，又蝕刻元件形成層104以及有機樹脂層之後，將第二撓性基板貼在一起的方式。
如圖3A所示，跟實施例模式1同樣地，在基板101上形成剝離層102，在剝離層102上形成絕緣層103，在絕緣層103上形成元件形成層104。然後，使用黏合劑105將第一撓性基板106與元件形成層104黏在一起。
以下，如圖3B所示，跟實施例模式1同樣地，將絕緣層103從剝離層102剝離。
以下，如圖3C所示，有選擇地移除絕緣層103以及元件形成層104的各一部分來使黏合劑105的一部分露出，而形成分離的絕緣層111以及分離的元件形成層104(以下，也表示為薄膜積體電路121)。也在本實施例模式中，較佳的將在元件形成層104中的形成薄膜積體電路的區域的周邊部分、以及形成在該區域中的絕緣層有選擇地移除。
以下，如圖3D所示，使用黏合劑114將第二撓性基板115與分離的絕緣層111以及黏合劑105的露出部分貼在一起。可以將與黏合劑105以及第一撓性基板106同樣的材料分別適當地使用於黏合劑114以及第二撓性基板115。在此，因為在分離的絕緣層111以及薄膜積體電路121的周圍，由有機化合物形成的黏合劑105和黏合劑114黏在一起，所以在該區域中黏合性高。
以下，將黏合劑105以及黏合劑114黏在一起的區域，即第一撓性基板106、黏合劑105、黏合劑114、第二撓性基板115層疊的區域用切斷裝置112切斷。結果，如圖3E所示，可以製造由分離的第一撓性基板106a、分離的黏合劑105a、薄膜積體電路121、分離的絕緣層111、分離的黏合劑114a、以及分離的第二撓性基板115a構成的半導體裝置122。
在此處的半導體裝置122的端部，分離的絕緣層111以及薄膜積體電路121不露出。換句說話，分離的絕緣層111的端部和薄膜積體電路121的端部位於第二撓性基板115a的內側。即，在端部，分離的絕緣層111、薄膜積體電路121和分離的黏合劑114a的黏合性不好的介面不露出，而分離的第一撓性基板106a、分離的黏合劑105a、分離的黏合劑114a、以及分離的第二撓性基板115a的介面露出。因此，在該端部各層的黏合性高。作為切斷裝置112，可以適當地使用實施例模式1所示的裝置。
當使用表面為熱塑性樹脂層的基板作為第一撓性基板106以及第二撓性基板115時，在圖3A中第一撓性基板106與元件形成層104接觸，並且在圖3D中第二撓性基板115與第一撓性基板106、分離的絕緣層111以及薄膜積體電路121的端部接觸。此外，在使用該基板而製造的半導體裝置的端部，分離的第一撓性基板106a和分離的第二撓性基板115a的介面露出。
注意，在圖3A中，也可以在元件形成層1o4上設置有機樹脂層。此後，在圖3C中，將絕緣層103、元件形成層104的一部分有選擇地移除來使有機樹脂層的一部分露出。此後，使用黏合劑114將第二撓性基板115與分離的絕緣層111以及露出的有機樹脂層貼在一起。此後，在圖3D中，使用切斷裝置112將有機樹脂層和黏合劑接觸的區域，即第一撓性基板106、黏合劑105、有機樹脂層、黏合劑114、第二撓性基板115層疊的區域切斷。
結果，可以提供如圖4所示的半導體裝置124。分離的第一撓性基板106a、分離的黏合劑105a、分離的有機樹脂層123、薄膜積體電路121、分離的絕緣層111、分離的黏合劑114a、以及分離的第二撓性基板115a層疊而形成該半導體裝置124。在此處的半導體裝置124的端部，分離的絕緣層111以及薄膜積體電路121不露出。換句說話，分離的絕緣層111的端部和薄膜積體電路121的端部位於第二撓性基板115a的端部的內側。即，在端部，分離的絕緣層111、薄膜積體電路121、分離的黏合劑114a的黏合性不好的介面不露出，而分離的第一撓性基板106a、分離的黏合劑105a、分離的有機樹脂層123、分離的黏合劑114a、以及分離的第二撓性基板115a的介面露出。因此，在該端部各層的黏合性高。
當使用表面為熱塑性樹脂層的基板作為第一撓性基板106以及第二撓性基板115時，可以得到具有如下結構的半導體裝置。即，在該半導體裝置的端部，分離的第一撓性基板106a、分離的有機樹脂層123、分離的第二撓性基板115a的介面露出。
此外，如圖5A所示，跟實施例模式1同樣地，在基板101上形成剝離層102，在剝離層102上形成絕緣層103，在絕緣層103上形成元件形成層104，在元件形成層104上形成有機樹脂層107。然後，使用黏合劑105將第一撓性基板106與有機樹脂層107黏在一起。
下面，如圖5B所示，跟實施例模式1同樣地，將絕緣層103從剝離層102剝離。
下面，如圖5C所示，有選擇地移除絕緣層103、元件形成層104、以及有機樹脂層107的各一部分來使黏合劑105的一部分露出，而形成分離的絕緣層111、薄膜積體電路121、以及分離的有機樹脂層141。也在本實施例模式中，較佳的將在元件形成層104中的形成薄膜積體電路的區域的周邊部分、以及形成在該區域中的絕緣層以及有機樹脂層有選擇地移除。
下面，如圖5D所示，使用黏合劑114將第二撓性基板115與分離的絕緣層111、薄膜積體電路121、有機樹脂層141以及黏合劑105的露出部分貼在一起。可以將與黏合劑105以及第一撓性基板106同樣的材料分別適當地使用於黏合劑114以及第二撓性基板115。在此，因為在分離的絕緣層111以及薄膜積體電路121的周圍，黏合劑105和黏合劑114黏在一起，所以在該區域中黏合性高。
下面，將黏合劑105、黏合劑114、第一撓性基板106以及第二撓性基板115黏在一起的區域使用切斷裝置112切斷，並且，如圖5E所示，可以製造由分離的第一撓性基板106a、分離的黏合劑105a、分離的有機樹脂層141、薄膜積體電路121、分離的絕緣層111、分離的黏合劑114a、以及分離的第二撓性基板115a構成的半導體裝置142。
在此處的半導體裝置142的端部，分離的絕緣層111、薄膜積體電路121以及分離的有機樹脂層141不露出。換句說話，分離的絕緣層111的端部、薄膜積體電路121的端部和分離的有機樹脂層141的端部位於第二撓性基板115a的端部的內側。即，在端部，分離的絕緣層111、薄膜積體電路121、分離的有機樹脂層141和分離的黏合劑114a的黏合性不好的介面不露出，而分離的第一撓性基板106a、分離的黏合劑105a、分離的黏合劑114a、以及分離的第二撓性基板115a的介面分別露出。因此，在該端部各層的黏合性高。作為切斷裝置112，可以適當地使用實施例模式1所示的裝置。
當使用表面為熱塑性樹脂層的基板作為第一撓性基板106以及第二撓性基板115時，在圖5A中第一撓性基板106與有機樹脂層107接觸，並且在圖5D中第二撓性基板115與第一撓性基板106、分離的絕緣層111、薄膜積體電路121的端部、以及分離的有機樹脂層107的端部接觸。此外，在使用該基板而製造的半導體裝置的端部，分離的第一撓性基板106a、分離的黏合劑114a和分離的第二撓性基板115a的介面露出。
根據本實施例模式，可以提供一種夾持薄膜積體電路的撓性基板的黏合性高的半導體裝置的製造方法。結果，可以製造具有防水性的半導體裝置。即，可以製造可靠性高的半導體裝置。
實施例模式3
在本實施例模式中，參照圖6A至6E和圖7，而說明跟實施例模式2不同，除了絕緣層103和元件形成層104以外，還蝕刻黏合劑105之後，將撓性基板貼在分離的絕緣層111和薄膜積體電路121上的方式。
如圖6A所示，跟實施例模式1同樣地，在基板101上形成剝離層102，在剝離層102上形成絕緣層103，在絕緣層103上形成元件形成層104。然後，使用黏合劑105將第一撓性基板106與元件形成層104黏在一起。
下面，如圖6B所示，跟實施例模式1同樣地，將絕緣層103從剝離層102剝離。
下面，如圖6C所示，有選擇地移除絕緣層103、元件形成層104以及黏合劑105的各一部分來使第一撓性基板106的一部分露出，而形成分離的絕緣層111、薄膜積體電路121以及分離的黏合劑131。也在本實施例模式中，較佳的將在元件形成層104中的形成薄膜積體電路的區域的周邊部分、以及形成在該區域中的絕緣層以及黏合劑有選擇地移除。
下面，如圖6D所示，使用黏合劑114將第二撓性基板115與分離的絕緣層111、薄膜積體電路121、分離的黏合劑131、以及第一撓性基板106的露出部分貼在一起。可以將與黏合劑105以及第一撓性基板106同樣的材料分別適當地使用於黏合劑114以及第二撓性基板115。在此，因為在分離的絕緣層111以及薄膜積體電路121的周圍，黏合劑114和第一撓性基板106黏在一起，所以在該區域中黏合性高。
下面，將黏合劑114以及第一撓性基板106黏在一起的區域，即第一撓性基板106、黏合劑114、第二撓性基板115層疊的區域用切斷裝置112切斷。結果，如圖6E所示，可以製造由分離的第一撓性基板106a、分離的黏合劑131、薄膜積體電路121、分離的絕緣層111、分離的黏合劑114a、以及分離的第二撓性基板115a層疊而構成的半導體裝置132。
在此處的半導體裝置132的端部，分離的絕緣層111、薄膜積體電路121、以及分離的黏合劑105a不露出。換句說話，分離的絕緣層111的端部位於第二撓性基板115a的端部的內側。即，在端部，分離的絕緣層111、薄膜積體電路121、分離的黏合劑131、以及分離的黏合劑114a的黏合性不好的介面不露出，而分離的第一撓性基板106a、分離的黏合劑114a、以及分離的第二撓性基板115a的介面露出。因此，在該端部各層的黏合性高。作為切斷裝置112，可以適當地使用實施例模式1所示的裝置。
當使用表面為熱塑性樹脂層的基板作為第一撓性基板106以及第二撓性基板115時，在圖6A中第一撓性基板106與元件形成層104接觸，並且在圖6D中第二撓性基板115與第一撓性基板106、絕緣層103、以及薄膜積體電路121的端部接觸。此外，在使用該基板而製造的半導體裝置的端部，分離的第一撓性基板106a和分離的第二撓性基板115a的介面露出。
注意，在圖6A中，也可以在元件形成層104上設置有機樹脂層。此後，在圖6C中，將絕緣層103、元件形成層104、有機樹脂層、以及黏合劑105的各一部分有選擇地移除。此後，使用黏合劑將第二撓性基板115與分離的絕緣層111以及露出的第一撓性基板106貼在一起。此後，在圖6D中，使用切斷裝置112將黏合劑114、第一撓性基板106以及第二撓性基板115接觸的區域，即第一撓性基板106、黏合劑114、第二撓性基板115層疊的區域切斷。結果，可以提供如圖7所示的半導體裝置134。分離的第一撓性基板106a、分離的黏合劑131、分離的有機樹脂層133、薄膜積體電路121、分離的絕緣層111、分離的黏合劑114a、以及分離的第二撓性基板115a層疊而形成該半導體裝置134。
在此處的半導體裝置134的端部，分離的絕緣層111、薄膜積體電路121、分離的有機樹脂層133、以及分離的黏合劑131不露出。換句說話，分離的絕緣層111的端部、薄膜積體電路121的端部、分離的有機樹脂層133的端部以及分離的黏合劑131的端部位於第二撓性基板115a的端部的內側。即，在端部，分離的絕緣層111、薄膜積體電路121、分離的有機樹脂層133、分離的黏合劑131以及分離的黏合劑114a的黏合性不好的介面不露出，而分離的第一撓性基板106a、分離的黏合劑114a以及分離的第二撓性基板115a的介面露出。因此，在該端部各層的黏合性高。
當使用表面為熱塑性樹脂層的基板作為第一撓性基板106以及第二撓性基板115時，可以得到具有如下結構的半導體裝置。即，在該半導體裝置的端部，分離的第一撓性基板106a和分離的第二撓性基板115a的介面露出。
根據本實施例模式，可以提供一種夾持薄膜積體電路的撓性基板的黏合性高的半導體裝置的製造方法。結果，可以製造具有防水性的半導體裝置。即，可以製造可靠性高的半導體裝置。
實施例模式4
在本實施例模式中，參照圖8A至8F、圖9A和9B，而說明包括如下步驟的一種方式，即在基板上層疊剝離層、絕緣層以及元件形成層，並從剝離層剝離絕緣層，且使用黏合劑將第一撓性基板與絕緣層黏在一起後，將絕緣層至元件形成層的一部分移除來使黏合劑的一部分露出，將第二撓性基板貼在一起。
如圖8A所示，跟實施例模式1同樣地，在基板101上形成剝離層102，在剝離層102上形成絕緣層103，在絕緣層103上形成元件形成層104。接著，將黏合構件108貼在元件形成層104上。
作為黏合構件108，可以使用光學塑性黏合薄膜、熱塑性黏合薄膜、壓接薄膜等的具有黏合層的構件。注意，可以適當地使用線帶、薄板、基板等代替薄膜。再者，代替黏合構件，還可以利用靜電力或吸附力而將線帶、薄板、基板等的構件黏合設置在元件形成層104的表面上。
下面，如圖8B所示，跟實施例模式1同樣地，將絕緣層103從剝離層102剝離。
下面，如圖8C所示，使用黏合劑152將第一撓性基板151與絕緣層103貼在一起。此後，將黏合構件108從元件形成層104剝下。
下面，如圖8D所示，有選擇地移除元件形成層104以及絕緣層103的各一部分來使黏合劑152的一部分露出，而且形成分離的絕緣層154、分離的元件形成層(以下，也表示為薄膜積體電路153)。也在本實施例模式中，較佳的，將在元件形成層104中的形成薄膜積體電路的區域的周邊部分、以及形成在該區域中的絕緣層有選擇地移除。
注意，跟元件形成層104以及絕緣層103一起，也可以有選擇地移除黏合劑152的一部分，來使第一撓性基板151的一部分露出。
下面，如圖8E所示，使用黏合劑155將第二撓性基板156與薄膜積體電路153以及黏合劑152的露出部分貼在一起。可以將與黏合劑105以及第一撓性基板106同樣的材料分別適當地使用於黏合劑155以及第二撓性基板156。在此，因為在分離的絕緣層154以及薄膜積體電路153的周圍，黏合劑155和黏合劑152黏在一起，所以在該區域中黏合性高。
當使用表面為熱塑性樹脂層的基板作為第一撓性基板151以及第二撓性基板156時，在圖8C中第一撓性基板151與絕緣層103接觸，並且在圖8E中第二撓性基板156與第一撓性基板151、薄膜積體電路153、以及分離的絕緣層154的端部接觸。此外，在使用該基板而製造的半導體裝置的端部，分離的第一撓性基板151a和分離的第二撓性基板156a的介面露出。
下面，將黏合劑152、黏合劑155、第一撓性基板151以及第二撓性基板156黏在一起的區域用切斷裝置112切斷。結果，如圖8F所示，可以製造由分離的第一撓性基板151a、分離的黏合劑152a、分離的絕緣層154、薄膜積體電路153、分離的黏合劑155a、以及分離的第二撓性基板156a構成的半導體裝置157。
在此處的半導體裝置157的端部，分離的絕緣層154以及薄膜積體電路153不露出。換句說話，分離的絕緣層154的端部和薄膜積體電路153的端部位於第二撓性基板156a的端部的內側。即，在端部，分離的絕緣層154、薄膜積體電路153以及分離的黏合劑155a的介面、分離的絕緣層154、分離的薄膜積體電路153以及分離的黏合劑152a的介面等的黏合性不好的介面不露出，而分離的第一撓性基板151a、分離的黏合劑155a、分離的黏合劑152a以及分離的第二撓性基板156a的介面露出。因此，在該端部各層的黏合性高。作為切斷裝置112，可以適當地使用實施例模式1所示的裝置。
注意，在圖8A中，也可以在元件形成層104上設置有機樹脂層之後，將黏合構件108貼在有機樹脂層上。此後，在圖8D中，將絕緣層103、元件形成層104以及有機樹脂層的各一部分有選擇地移除，而使黏合劑152的一部分露出。此後，在圖8E中，使用黏合劑155將第二撓性基板156與分離的有機樹脂層以及黏合劑152的露出部分貼在一起。此後，使用切斷裝置112將第一撓性基板151、黏合劑152、黏合劑155以及第二撓性基板156接觸的區域切斷。
結果，可以提供如圖9A所示的半導體裝置159。分離的第一撓性基板151a、分離的黏合劑152a、分離的絕緣層154、薄膜積體電路153、分離的有機樹脂層158、分離的黏合劑155a以及分離的第二撓性基板156a層疊而形成該半導體裝置159。
在此處的半導體裝置159的端部，分離的絕緣層154、薄膜積體電路153以及分離的有機樹脂層158不露出。換句說話，分離的絕緣層154的端部、薄膜積體電路153的端部和分離的有機樹脂層158的端部位於第二撓性基板156a的端部的內側。即，在端部分離的絕緣層154、薄膜積體電路153、分離的有機樹脂層158、以及分離的黏合劑155a的介面、分離的絕緣層154、薄膜積體電路153、分離的有機樹脂層158、以及分離的黏合劑152a的介面等的黏合性不好的介面不露出，而分離的第一撓性基板151a、分離的黏合劑152a、分離的黏合劑155a以及分離的第二撓性基板156a的介面露出。因此，在該端部各層的黏合性高。
當使用表面為熱塑性樹脂層的基板作為第一撓性基板151以及第二撓性基板156時，可以得到具有如下結構的半導體裝置。即，在該半導體裝置的端部，分離的第一撓性基板151a和分離的第二撓性基板156a的介面露出。
進而，在圖8A所示的元件形成層104內形成的各薄膜積體電路的表面上形成連接端子，並使用具有作用當成天線的多個導電層的基板作為圖8E所示的第二撓性基板156，且使用各向異性導電黏合劑作為黏合劑155之後，藉由利用切斷裝置112將第一撓性基板151、黏合劑152、各向異性導電黏合劑、以及第二撓性基板156接觸的區域切斷。
結果，可以提供如圖9B所示的半導體裝置166。分離的第一撓性基板151a、分離的黏合劑152a、分離的絕緣層154、在其表面上具有連接端子165的薄膜積體電路153、分離的各向異性導電黏合劑164以及分離的第二撓性基板162層疊而形成該半導體裝置166。
在此處的半導體裝置166的端部，分離的絕緣層154以及薄膜積體電路153不露出。換句說話，分離的絕緣層154的端部和薄膜積體電路153的端部位於第二撓性基板162的端部的內側。即，在端部分離的絕緣層154、薄膜積體電路153、以及分離的黏合劑152a的介面、分離的絕緣層154、薄膜積體電路153、以及分離的各向異性導電黏合劑164的介面等的黏合性不好的介面不露出，而分離的第一撓性基板151a、分離的黏合劑152a、分離的各向異性導電黏合劑164、分離的第二撓性基板162的介面露出。因此，在該端部各層的黏合性高。
注意，導電粒子163被分散於分離的各向異性導電黏合劑164中。藉由導電粒子163，連接端子165與設置在分離的第二撓性基板162上且作用當成天線的導電層161電連接。
作為各向異性導電黏合劑164，可以舉出如環氧樹脂、酚醛樹脂等的黏結性樹脂。該黏結性樹脂包括分散了的導電粒子163(粒徑為幾nm至幾十μ m，較佳的為3至7 μ m左右)。此外，導電粒子163由選自金、銀、銅、鈀和鉑中的一個元素，或者多個元素形成。此外，也可以使用具有由上述元素構成的多層結構的粒子。再者，也可以使用在由樹脂形成的粒子的表面上形成有薄膜的導電粒子。該薄膜由選自金、銀、銅、鈀和鉑中的一個元素，或者多個元素形成。
根據本實施例模式，可以提供一種夾持薄膜積體電路的撓性基板的黏合性高的半導體裝置的製造方法。結果，可以製造具有防水性的半導體裝置。即，可以製造可靠性高的半導體裝置。
實施例1
在本實施例中，參照圖13而說明能夠無線資料傳輸的半導體裝置的結構。
本實施例的半導體裝置包括天線部分2001、電源部分2002、邏輯部分2003作為主要的結構部分。
天線部分2001包括為了進行接收外部訊號和發送資料的天線2011。此外，作為半導體裝置的傳送訊號的方式，可以使用電磁耦合方式、電磁感應方式或微波方式等。
在將電磁耦合方式或者電磁感應方式(例如，13.56 MHz頻帶)應用於半導體裝置的訊號傳送方式的情況下，為了利用磁場密度的改變引起的電磁感應，天線2011的形狀可以為如圖14A所示的方形線圈狀271，或者圓形線圈狀(例如，螺旋天線)。此外，天線2011的形狀可以為如圖14B所示的方形環狀272，或者圓形環狀。
此外，在應用微波方式(例如，UHF頻帶(860至960 MHz頻帶)、2.45 GHz頻帶等)的情況下，藉由考慮用於訊號傳送的電磁波的波長，可以適當地設定作用當成天線的導電層的長短等的形狀。例如，可以使用如圖14C所示的直線型偶極狀273、曲線型偶極狀、或平面形狀(例如平板天線)。
電源部分2002包括整流電路2021、儲存電容器2022、以及恒壓電路2023。所述整流電路2021用藉由天線2011從外部接收的訊號而製造電源，所述儲存電容器2022保持製造了的電源，且所述恒壓電路2023製造供給於各個電路的恒定電壓。
邏輯部分2003包括將接收了的訊號解調的解調電路2031、產生時鐘訊號的時鐘生成/校正電路2032、各碼辨識/判斷電路2033、根據接收了的訊號而產生從記憶體讀出資料的訊號的記憶體控制器2034、將編碼訊號調制為接收了的訊號的調制電路2o35、將讀出的資料編碼的編碼電路2037、以及保持資料的掩模ROM 2039。注意，調制電路2035包括調制用電阻2036。
作為記憶體2038，適當地使用DRAM(動態隨機存取記憶體)、SRAM(靜態隨機存取記憶體)、FERAM(鐵電隨機存取記憶體)、掩模ROM(唯讀記憶體)、EPROM(電可編程唯讀記憶體)、EEPROM(電可擦可編程唯讀記憶體)、快閃記憶體、有機記憶體等。在此，作為記憶體2038，示出掩模ROM 2039和可再寫記憶體2040。該可再寫記憶體2040包括DRAM、SRAM、FERAM、EPROM、EEPROM、快閃記憶體以及有機記憶體中的任一個或更多。
各碼辨識/判斷電路2033所識別及確定的碼為框結束訊號(EOF)、框啟始訊號(SOF)、標誌、指令代碼、掩模長度、掩模值等等。另外，各碼辨識/判斷電路2033還包括識別發送錯誤的迴圈冗餘校驗(CRC)功能。
實施例2
在本實施例中，參照圖10A至10E和圖11A至11D而說明能夠無線資料傳輸的半導體裝置的製造步驟。注意，在本實施例中，示出在實施例1和圖13所示的天線以及電源部分2002中的恒壓電路2023的一部分、邏輯部分2003中的記憶體2038的可再寫記憶體2040以及時鐘生成/校正電路2032的一部分的截面圖。此外，作為邏輯部分2003中的時鐘生成/校正電路2032的一部分示出n通道型TFT以及p通道型TFT，並作為記憶體2038的可再寫記憶體2040示出主動矩陣型的有機記憶體，且作為電源部分2002中的恒壓電路2023的一部分示出n通道型TFT。
如圖10A所示，在基板901上形成剝離層902，在剝離層902上形成絕緣層903，在絕緣層903上形成薄膜電晶體904以及將構成薄膜電晶體的導電層絕緣的層間絕緣層905，形成連接到薄膜電晶體的半導體層的源極/汲極電極906、907以及導電層908。
在此，使用玻璃基板作為基板901。作為剝離層902，藉由濺射法形成厚度為30nm的鎢層。接著，對剝離層902的表面照射N2 O電漿後，藉由CVD法分別依次形成厚度為200nm的氧化矽層、厚度為50nm的氮氧化矽層、厚度為100nm的氧氮化矽層而作為絕緣層903。
薄膜電晶體904包括具有源區、汲區和通道形成區的半導體層、閘極絕緣層、閘極電極。按照各電路的功能，將n通道型TFT或p通道型TFT適當地使用於薄膜電晶體904。
半導體層具有結晶結構。對厚度為66nm的非晶矽膜輻照連續振蕩雷射器的光，或者輻照重復頻率為10MHz或更多且脈衝寬度為1(ns)奈秒或更小，較佳的為1至100(ps)微微秒的高重復頻率的超短脈衝的光，而形成具有結晶結構的半導體膜。此後，使用藉由光微影步驟形成的抗蝕劑掩模有選擇地蝕刻具有結晶結構的半導體膜，而形成具有結晶結構的半導體層。
作為閘極絕緣層，藉由CVD法而形成厚度為40nm的氧化矽層。
作為閘極電極，藉由濺射法將厚度為30nm的氮化鉭層以及厚度為370nm的鎢層依次層疊而形成。
作為將構成薄膜電晶體的導電層絕緣的層間絕緣層905，藉由CVD法將厚度為50nm的氧氮化矽層、厚度為100nm的氮化矽層、厚度為600nm的氧氮化矽層分別依次形成。
作為源極/汲極電極906、907以及導電層908，藉由濺射法依次形成鈦層、鋁層以及鈦層後，使用藉由光微影步驟形成的抗蝕劑掩模有選擇地蝕刻而形成。
注意，形成薄膜電晶體904的同時，可以形成在圖13所示的掩模ROM2039。掩模ROM包括多個電晶體。此時，藉由將連接到例如電晶體的汲區的佈線用的接觸孔開或不開，可以寫入資料。例如，藉由開接觸孔，可以將1(導通狀態)的資料(資訊)寫入到儲存單元中，並且藉由不開接觸孔，將0(斷開狀態)的資料(資訊)寫入到儲存單元中。
在使形成在層間絕緣層905上的光抗蝕劑曝光的步驟中，在使用如步進器等的曝光裝置而藉由光罩(光掩模)進行曝光的步驟之前或之後，對在上述接觸孔被開的區域上的光抗蝕劑輻照電子束或雷射。此後，跟通常同樣，進行顯影、蝕刻、光抗蝕劑的剝離等的步驟。藉由這樣，不改變光罩(光掩模)而只選擇輻照電子束或雷射的區域，就可以將上述開接觸孔的圖案和不開接觸孔的圖案分別製造。即，藉由選擇輻照電子束或雷射的區域，就在製造時可以製造不同資料被寫入於每個半導體裝置的掩模ROM。
藉由使用這種掩模ROM，在製造時可以形成每個半導體裝置中的獨特識別器(UID)等。
下面，如圖10B所示，形成覆蓋薄膜電晶體904、層間絕緣層905、源極/汲極電極906、907、導電層908的絕緣層911。接著，在絕緣層911上形成導電層912至914，以分別連接到源極/汲極電極906、907以及導電層908。接著，形成覆蓋導電層912以及913的端部的絕緣層915至917。
作為絕緣層911，藉由旋塗法塗上非感光性聚醯亞胺，將非感光性聚醯亞胺在300℃下加熱後，將非感光性聚醯亞胺有選擇地蝕刻，來使源極/汲極電極906、907以及導電層908的一部分露出。此外，作為絕緣層915至917，藉由旋塗法塗上感光性聚醯亞胺，並曝光以及顯影感光性聚醯亞胺以使導電層912至914的一部分露出，將感光性聚醯亞胺在300℃下加熱且焙燒而形成。注意，使此時的絕緣層915至917的厚度為1.5 μ m。作為導電層912至914，藉由濺射法形成厚度為200nm的鈦層後，使用藉由光微影步驟形成了的抗蝕劑掩模有選擇地蝕刻而形成。
下面，如圖10C所示，在導電層914上形成厚度為5至20 μ m的導電層918。在此，藉由印刷法而印刷具有銀粒子的組成物，並在200℃下加熱30分鐘而焙燒組成物以形成導電層918。注意，導電層914和導電層918作用當成天線。
注意，也可以由鎳層形成導電層914後，將基板浸在包含Cu的鍍液中，且藉由電鍍法而形成導電層918。因為Ag很貴，所以藉由使用Cu的電鍍法而形成導電層918，就可以削減成本。
下面，如圖10D所示，在導電層912、913以及覆蓋其端部的絕緣層916、絕緣層915以及絕緣層917的一部分上氣相沈積包含有機化合物的層919，並在包含有機化合物的層919上氣相沈積導電層920。由導電層912、包含有機化合物的層919以及導電層920可以形成記憶元件。作為包含有機化合物的層919，可以使用藉由隧道效應從導電層920或導電層912將電洞或電子的電荷注入到含有有機化合物的層919的層(厚度為1nm以上4nm以下(包括1nm和4nm))、以及包括具有電洞傳輸性的有機化合物或具有電子傳輸性的有機化合物的層來形成。在此，作為包含有機化合物的層919，藉由用金屬掩模的氣相沈積法形成厚度為1nm的CaF2 層之後，形成厚度為10nm的NPB層。作為導電層920，藉由用金屬掩模的氣相沈積法將厚度為10nm的In－Sn合金層和厚度為100nm的鋁層層疊而形成。
注意，作為包含有機化合物的層919可以使用以LiF、NaF、KF、RbF、CsF、BeF2 、MgF2 、SrF2 、BaF2 、AlF3 、NF3 、SF6 、AgF、以及MnF3 等為典型的具有絕緣性的氟化物；以LiCl、NaCl、KCl、BeCl2 、CaCl2 、BaCl2 、AlCl3 、SiCl4 、GeCl4 、SnCl4 、AgCl、ZnCl2 、TiCl4 、TiCl3 、ZrCl4 、FeCl3 、PdCl2 、SbCl3 、SbCl2 、SrCl2 、TlCl3 、CuCl、CuCl2 、MnCl2 、以及RuCl2 等為典型的具有絕緣性的氯化物等，而代替CaF2 。此外，還可以使用酞菁(縮寫：H2 Pc)、酞菁銅(縮寫：CuPc)、N,N’－二苯基－N,N’－雙(3－甲基苯)－1，1’－聯苯－4，4’－二胺(縮寫：TPD)、三(8－喹啉醇合)鋁(縮寫：Alq3 )、雙(2－甲基－8－喹啉醇合)(4－苯基苯酚)鋁(縮寫：BAlq)、紅菲咯啉(縮寫：BPhen)、浴銅靈(縮寫：BCP)、聚乙烯哢唑(縮寫：PVK)、2,3－雙(4－二苯基氨基苯基)喹喔啉(縮寫：TPAQn)、2,7－二(N－哢唑基)－螺－9,9’－聯芴(縮寫：SFDCz)、TPQ、9，10－二(2－萘基)－2－tert－丁基蒽(縮寫：t－BuDNA)等，而代替NPB。
本實施例的記憶元件藉由將電壓施加到導電層912、920而改變記憶元件的電阻，就可以寫入資料。此外，藉由由透光性導電層諸如ITO(氧化銦錫)、IZO(氧化銦鋅)、包含氧化矽的ITO形成導電層920，並對記憶元件輻照雷射或電子束，而改變記憶元件的電阻，就可以寫入資料。再者，藉由測定記憶元件的電阻，就可以讀出資料。
下面，如圖10E所示，在絕緣層911、絕緣層915至917、導電層920、導電層928上形成由有機樹脂或聚合物形成的厚度為5至10 μ m的絕緣層922。絕緣層922作用當成密封材料，且可以防止雜質從外部侵入到薄膜電晶體904。此外，藉由設置絕緣層922，可以防止在後面的剝離步驟中，在薄膜電晶體904、作用當成天線的導電層914、918、形成記憶元件921的層中發生裂縫，而可以提高成品率。在此，藉由印刷法來印刷環氧樹脂，且在160℃下加熱30分鐘而形成絕緣層922。
下面，將第一撓性基板924貼在絕緣層922上。在此，使用具有由熱塑性材料形成的層923的PET薄膜作為第一撓性基板924。此外，藉由在80至120℃下將第一撓性基板924熱壓力黏結而使熱塑性材料可塑化後使它冷卻到室溫，夾著由熱塑性材料形成的層923將絕緣層922與第一撓性基板924黏結。
在此，將從絕緣層903到絕緣層922的疊層體作為元件形成層925。
下面，如圖11A所示，在剝離層902和絕緣層903的介面，藉由物理方法將具有剝離層902的基板901以及元件形成層925剝離。在本實施例中，在剝離層和絕緣層之間形成金屬氧化膜，並在該金屬氧化膜中使用物理方法將元件形成層925剝離。在本實施例中，物理方法指的是在基板901的表面上設置黏合層並使它固定，且使具有黏合層的滾子轉動在第一撓性基板924上，來將第一撓性基板924貼在具有黏合層的滾子上，而且可以在剝離層902和絕緣層903之間分離的方法。
下面，如圖11B所示，在元件形成層925中，將從形成薄膜積體電路的區域的周邊部分的絕緣層903到絕緣層922(即，絕緣層903、層間絕緣層905、絕緣層911、絕緣層915以及絕緣層922)的一部分分別移除。在本實施例中，對從絕緣層903到絕緣層922(即，絕緣層903、層間絕緣層905、絕緣層911、絕緣層915以及絕緣層922)的一部分輻照雷射而移除。作為雷射，使用YAG雷射器的第四高次諧波(波長為266nm)。注意，輻照雷射後，在雷射被輻照的區域中，絕緣層922的一部分露出。將一部分被移除的絕緣層922表示為絕緣層926，將一部分被移除的絕緣層903表示為絕緣層927。
下面，如圖11C所示，將第二撓性基板934與絕緣層927以及絕緣層926貼在一起。在此，跟第一撓性基板924同樣，使用具有由熱塑性材料形成的層933的PET薄膜作為第二撓性基板934。此外，跟第一撓性基板924同樣地，將第二撓性基板934藉由熱壓力黏結來使熱塑性材料可塑化後，使它冷卻到室溫，夾著由熱塑性材料形成的層933將絕緣層927以及絕緣層926與第二撓性基板934黏結。在此，第一撓性基板924、由有機樹脂層形成的絕緣層926以及第二撓性基板934都由有機化合物形成，而且它們被黏結。因此，在第一撓性基板924、由有機樹脂層形成的絕緣層926以及第二撓性基板934的介面的黏合性高。
下面，對第一撓性基板924、絕緣層926以及第二撓性基板934接觸的區域輻照雷射935，而由第一撓性基板924以及第二撓性基板934夾持的層分割為多個。結果，製造如圖11D所示的半導體裝置936。該半導體裝置936中，分離的絕緣層927和分離的由熱塑性材料形成的層933的介面、或分離的層間絕緣層905和分離的由熱塑性材料形成的層933的介面等的黏合性不好的介面不露出，而分離的第一撓性基板941、分離的由熱塑性材料形成的層942、分離的絕緣層943、分離的由熱塑性材料形成的層944、分離的第二撓性基板945的介面露出。在此，使用YAG雷射器的第四高次諧波(波長為266nm)作為雷射935。
藉由上述步驟，可以製造能夠無線資料傳輸而且可靠性高的半導體裝置。
實施例3
在上述實施例中所示的能夠無線資料傳輸的半導體裝置的用途是很廣泛的。例如，可藉由在諸如紙幣、硬幣、有價證券、無記名債券、證書(駕駛證或居民卡等，參照圖15A)、包裝用容器(包裝紙或瓶子等，參照圖15C)、記錄媒體(DVD軟體或錄影帶等，參照圖15B)、交通工具(自行車等，參照圖15D)、個人物品(袋子或眼鏡等)、食品、植物、衣物、生活用品、電子器具等的商品、以及行李的行李標簽(參照圖15E和15F)等的物品上提供來使用。還可以將半導體裝置安裝在動物、人體上或將半導體裝置嵌入於動物、人體中。注意，電子器具指的是液晶顯示裝置、EL顯示裝置、電視裝置(也簡稱為電視、電視機或電視接收機)、以及手機等。
本實施例的半導體裝置9210藉由安裝在印刷電路板上、附著在表面上、或嵌入在內部，來固定在物品上。例如，藉由將半導體裝置嵌入在紙中來固定在書上，或藉由將其嵌入在有機樹脂中來固定在由有機樹脂構成的包裹上。因為本實施例的半導體裝置9210可以實現小型化、薄型化、以及輕量化，所以可以不損害物品本身的設計地將半導體裝置固定到物品中。並且，當在紙幣、硬幣、有價證券、無記名債券、證書等上提供本實施例的半導體裝置9210時，可以提供認證功能，並且藉由利用該認證功能，就可以防止偽造。此外，當在包裝用容器、記錄媒體、個人物品、食品、衣物、生活用品、以及電子器具等上提供本實施例的半導體裝置9210時，可以謀求實現檢查系統等系統的效率的提高。
101．．．基板
102．．．剝離層
103．．．絕緣層
104．．．元件形成層
105、105a．．．黏合劑
106、106a．．．第一撓性基板
111．．．絕緣層
116．．．區域
117．．．周邊部份
115、115a．．．第二撓性基板
114、114a．．．黏合劑
113．．．半導體裝置
104a．．．薄膜積體電路
107、107a．．．有機樹脂層
118．．．半導體裝置
121．．．薄膜積體電路
122．．．半導體裝置
124．．．半導體裝置
123．．．分離的有機樹脂層
141．．．有機樹脂層
142．．．半導體裝置
131．．．黏合劑
132．．．半導體裝置
133．．．分離的有機樹脂層
134．．．半導體裝置
112．．．切斷裝置
108．．．黏合構件
151．．．第一撓性基板
152．．．黏合劑
153．．．薄膜積體電路
154．．．絕緣層
155．．．黏合劑
156．．．第二撓性基板
151a．．．分離的第一撓性基板
156a．．．分離的第二撓性基板
157．．．半導體裝置
152a．．．分離的黏合劑
155a．．．分離的黏合劑
158．．．分離的有機樹脂層
159．．．半導體裝置
166．．．半導體裝置
165．．．連接端子
162．．．分離的第二撓性基板
163．．．導電粒子
164．．．分離的各向異性導電黏合劑
2001．．．天線部份
2002．．．電源部份
2003．．．邏輯部份
2011．．．天線
271．．．方形線圈狀
272．．．方形環狀
273．．．直線型偶極狀
2002．．．電源部份
2021．．．整流電路
2011．．．天線
2022．．．儲存電容器
2023．．．恒壓電路
2003．．．邏輯部份
2031．．．解調電路
2032．．．時鐘生成/校正電路
2033．．．碼辨識/判斷電路
2034．．．記憶體控制器
2035．．．調制電路
2036．．．電阻
2037．．．編碼電路
2038．．．記憶體
2039．．．掩模ROM
2040．．．可再寫記憶體
901．．．基板
902．．．剝離層
903．．．絕緣層
904．．．薄膜電晶體
905．．．層間絕緣層
906．．．源極/汲極電極
907．．．源極/汲極電極
908．．．導電層
911．．．絕緣層
912－914．．．導電層
915－917．．．絕緣層
918．．．導電層
919．．．包含有機化合物的層
920．．．導電層
922．．．絕緣層
921．．．記憶元件
923．．．由熱塑性材料形成的層
924．．．第一撓性基板
925．．．元件形成層
926．．．絕緣層
927．．．絕緣層
934．．．第二撓性基板
933．．．由熱塑性材料形成的層
935．．．雷射
936．．．半導體裝置
941．．．分離的第一撓性基板
942．．．分離的由熱塑性材料形成的層
943．．．分離的絕緣層
944．．．分離的由熱塑性材料形成的層
945．．．分離的第二撓性基板
9210．．．半導體裝置
圖1A至1E為顯示本發明的半導體裝置的製造步驟的截面圖；圖2A至2E為顯示本發明的半導體裝置的製造步驟的截面圖；圖3A至3E為顯示本發明的半導體裝置的製造步驟的截面圖；圖4為顯示本發明的半導體裝置的結構的截面圖；圖5A至5E為顯示本發明的半導體裝置的製造步驟的截面圖；圖6A至6E為顯示本發明的半導體裝置的製造步驟的截面圖；圖7為顯示本發明的半導體裝置的結構的截面圖；圖8A至8F為顯示本發明的半導體裝置的製造步驟的截面圖；圖9A和9B為顯示本發明的半導體裝置的結構的截面圖；圖10A至10E為顯示本發明的半導體裝置的製造步驟的截面圖；圖11A至11D為顯示本發明的半導體裝置的製造步驟的截面圖；圖12為顯示本發明的半導體裝置的製造步驟的俯視圖；圖13為顯示本發明的半導體裝置的結構的圖；圖14A至14C為顯示可以適用於本發明的天線的結構的圖；和圖15A至15F為顯示本發明的半導體裝置的應用實例的圖。
104a．．．薄膜積體電路
105a．．．黏合劑
106a．．．第一撓性基板
111．．．絕緣層
113．．．半導體裝置
114a．．．黏合劑
115a．．．第二撓性基板

Claims (28)

  1. 一種半導體裝置的製造方法，包含如下步驟：在基板上形成剝離層；在該剝離層上形成無機絕緣層；在該無機絕緣層上形成包括有機化合物層的元件形成層；將第一撓性基板接附至該元件形成層；將該基板移除，以使該無機絕緣層露出；將該無機絕緣層的一部分移除，以將該無機絕緣層分離成為多個部分，並且使該元件形成層中的該有機化合物層的一部分露出；將第二撓性基板接附至該分離的無機絕緣層以及該元件形成層的該有機化合物層的露出部分；以及在移除該無機絕緣層的區域上，將該第一撓性基板以及該第二撓性基板切斷。
  2. 如申請專利範圍第1項的半導體裝置的製造方法，還包含如下步驟：在該元件形成層以及該第一撓性基板之間形成有機樹脂層。
  3. 一種半導體裝置的製造方法，包含如下步驟：在基板上形成剝離層；在該剝離層上形成絕緣層；在該絕緣層上形成元件形成層；將第一撓性基板接附至該元件形成層；將該基板移除，以使該絕緣層露出； 將該絕緣層以及該元件形成層的一部分移除，以將該絕緣層以及該元件形成層分離成為多個部分，並且使該第一撓性基板的一部分露出；將第二撓性基板接附至該分離的絕緣層以及該第一撓性基板的露出部分；以及在移除該絕緣層的區域上，將該第一撓性基板以及該第二撓性基板切斷。
  4. 一種半導體裝置的製造方法，包含如下步驟：在基板上形成剝離層；在該剝離層上形成無機絕緣層；在該無機絕緣層上形成元件形成層；使用第一黏合劑將第一撓性基板接附至該元件形成層；將該基板移除，以使該無機絕緣層露出；將該無機絕緣層以及該元件形成層的一部分移除，以將該無機絕緣層以及該元件形成層分離成為多個部分，並且使該第一黏合劑的一部分露出；使用第二黏合劑將第二撓性基板接附至該分離的無機絕緣層以及該第一黏合劑的露出部分；以及在移除該無機絕緣層的區域上，將該第一撓性基板以及該第二撓性基板切斷。
  5. 一種半導體裝置的製造方法，包含如下步驟：在基板上形成剝離層；在該剝離層上形成無機絕緣層； 在該無機絕緣層上形成元件形成層；在該元件形成層上形成有機樹脂層；將第一撓性基板接附至該有機樹脂層；將該基板移除，以使該無機絕緣層露出；將該無機絕緣層以及該元件形成層的一部分移除，以將該無機絕緣層以及該元件形成層分離成為多個部分，並且使該有機樹脂層的一部分露出；將第二撓性基板接附至該分離的無機絕緣層以及該有機樹脂層的露出部分；以及在移除該無機絕緣層的區域上，將該第一撓性基板以及該第二撓性基板切斷。
  6. 一種半導體裝置的製造方法，包含如下步驟：在基板上形成剝離層；在該剝離層上形成無機絕緣層；在該無機絕緣層上形成元件形成層；在該元件形成層上形成有機樹脂層；使用第一黏合劑將第一撓性基板接附至該有機樹脂層；將該基板移除，以使該無機絕緣層露出；將該無機絕緣層、該元件形成層以及該有機樹脂層的一部分移除以將該無機絕緣層、該元件形成層以及該有機樹脂層分離成為多個部分，並且使該第一黏合劑的一部分露出；使用第二黏合劑將第二撓性基板接附至該分離的無機 絕緣層以及該第一黏合劑的露出部分；以及在移除該無機絕緣層的區域上，將該第一撓性基板以及該第二撓性基板切斷。
  7. 一種半導體裝置的製造方法，包含如下步驟：在基板上形成剝離層；在該剝離層上形成無機絕緣層；在該無機絕緣層上形成元件形成層；將第一撓性基板接附至該元件形成層；將該基板移除，以使該無機絕緣層露出；將該無機絕緣層以及該元件形成層的一部分移除，以將該無機絕緣層以及該元件形成層分離成為多個部分，並且使該第一撓性基板的一部分露出；將第二撓性基板接附至該分離的無機絕緣層以及該第一撓性基板的露出部分；以及在移除該無機絕緣層的區域上，將該第一撓性基板以及該第二撓性基板切斷。
  8. 如申請專利範圍第7項的半導體裝置的製造方法，還包含如下步驟：在該元件形成層以及該第一黏合劑之間形成有機樹脂層。
  9. 一種半導體裝置的製造方法，包含如下步驟：在基板上形成剝離層；在該剝離層上形成無機絕緣層；在該無機絕緣層上形成元件形成層；將黏合構件接附至該元件形成層； 將該基板移除，以使該無機絕緣層露出；將第一撓性基板接附至該無機絕緣層；將該黏合構件移除；將該無機絕緣層以及該元件形成層的一部分移除，以將該無機絕緣層以及該元件形成層分離成為多個部分，並且使該第一撓性基板的一部分露出；將第二撓性基板接附至該分離的元件形成層以及該第一撓性基板的露出部分；以及在移除該無機絕緣層的區域上，將該第一撓性基板以及該第二撓性基板切斷。
  10. 一種半導體裝置的製造方法，包含如下步驟：在基板上形成剝離層；在該剝離層上形成無機絕緣層；在該無機絕緣層上形成元件形成層；將黏合構件接附至該元件形成層；將該基板移除，以使該無機絕緣層露出；使用第一黏合劑將第一撓性基板接附至該無機絕緣層；將該黏合構件移除；將該無機絕緣層以及該元件形成層的一部分移除，以將該無機絕緣層以及該元件形成層分離成為多個部分，並且使該第一黏合劑的一部分露出；使用第二黏合劑將第二撓性基板接附至該分離的元件形成層以及該第一黏合劑的露出部分；以及 在移除該無機絕緣層的區域上，將該第一撓性基板以及該第二撓性基板切斷。
  11. 一種半導體裝置，包含：第一撓性基板；在該第一撓性基板上的薄膜積體電路；在該薄膜積體電路上的絕緣層；在該絕緣層上的黏合劑，該黏合劑與該薄膜積體電路接觸；以及在該黏合劑上的第二撓性基板。
  12. 如申請專利範圍第11項的半導體裝置，其中該第一撓性基板的端部和該第二撓性基板的端部露出。
  13. 一種半導體裝置，包含：第一撓性基板；第二撓性基板；夾在該第一撓性基板和該第二撓性基板之間的薄膜積體電路；夾在該第二撓性基板和該薄膜積體電路之間的絕緣層；以及夾在該第二撓性基板和該絕緣層之間的黏合劑，該黏合劑與該薄膜積體電路接觸，其中，該絕緣層的端部設置在該第二撓性基板的端部的內側。
  14. 一種半導體裝置，包含：第一撓性基板； 第二撓性基板；夾在該第一撓性基板和該第二撓性基板之間的薄膜積體電路；夾在該第二撓性基板和該薄膜積體電路之間的絕緣層；以及夾在該第二撓性基板和該絕緣層之間的黏合劑，該黏合劑與該薄膜積體電路接觸，其中，該絕緣層的端部不露出。
  15. 一種半導體裝置，包含：第一撓性基板；第二撓性基板；夾在該第一撓性基板和該第二撓性基板之間的薄膜積體電路；夾在該第二撓性基板和該薄膜積體電路之間的絕緣層；以及夾在該第二撓性基板和該絕緣層之間的黏合劑，其中，該黏合劑與該第一撓性基板接觸。
  16. 一種半導體裝置，包含：第一撓性基板；第二撓性基板；夾在該第一撓性基板和該第二撓性基板之間的薄膜積體電路；夾在該第一撓性基板和該薄膜積體電路之間的第一絕緣層； 夾在該第二撓性基板和該薄膜積體電路之間的第二絕緣層；以及夾在該第二撓性基板和該第二絕緣層之間的黏合劑，其中，該黏合劑與該第一絕緣層接觸。
  17. 如申請專利範圍第13項的半導體裝置，其中該第一撓性基板的端部和該第二撓性基板的端部露出。
  18. 如申請專利範圍第14項的半導體裝置，其中該第一撓性基板的端部和該第二撓性基板的端部露出。
  19. 如申請專利範圍第15項的半導體裝置，其中該第一撓性基板的端部和該第二撓性基板的端部露出。
  20. 如申請專利範圍第16項的半導體裝置，其中該第一撓性基板的端部和該第二撓性基板的端部露出。
  21. 如申請專利範圍第15項的半導體裝置，其中該第一撓性基板包含有機樹脂。
  22. 如申請專利範圍第16項的半導體裝置，其中該第一絕緣層包含有機樹脂。
  23. 一種半導體裝置，包含：第一撓性基板；第二撓性基板；夾在該第一撓性基板和該第二撓性基板之間的薄膜積體電路；夾在該第一撓性基板和該薄膜積體電路之間的第一絕緣層；夾在該第二撓性基板和該薄膜積體電路之間的第二絕 緣層；夾在該第二撓性基板和該第二絕緣層之間的黏合劑；其中，該黏合劑與該第一絕緣層接觸，以及其中，該第二絕緣層的端部設置在該第二撓性基板的端部的內側。
  24. 如申請專利範圍第23項的半導體裝置，其中該第一撓性基板的端部和該第二撓性基板的端部露出。
  25. 如申請專利範圍第23項的半導體裝置，其中該第一絕緣層包含有機樹脂。
  26. 一種半導體裝置，包含：第一撓性基板；第二撓性基板；夾在該第一撓性基板和該第二撓性基板之間的薄膜積體電路；夾在該第一撓性基板和該薄膜積體電路之間的第一絕緣層；夾在該第二撓性基板和該薄膜積體電路之間的第二絕緣層；夾在該第二撓性基板和該第二絕緣層之間的黏合劑；其中，該黏合劑與該第一絕緣層接觸，以及其中，該第二絕緣層的端部不露出。
  27. 如申請專利範圍第26項的半導體裝置，其中該第一撓性基板的端部和該第二撓性基板的端部露出。
  28. 如申請專利範圍第26項的半導體裝置，其中該第 一絕緣層包含有機樹脂。
TW095144221A 2005-12-02 2006-11-29 半導體裝置的製造方法 TWI416775B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005348968 2005-12-02

Publications (2)

Publication Number Publication Date
TW200735433A TW200735433A (en) 2007-09-16
TWI416775B true TWI416775B (zh) 2013-11-21

Family

ID=38125945

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095144221A TWI416775B (zh) 2005-12-02 2006-11-29 半導體裝置的製造方法

Country Status (4)

Country Link
US (2) US7879687B2 (zh)
KR (1) KR101319468B1 (zh)
CN (2) CN102097439B (zh)
TW (1) TWI416775B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI589047B (zh) * 2013-12-02 2017-06-21 半導體能源研究所股份有限公司 顯示裝置及其製造方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3364081B2 (ja) * 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100838077B1 (ko) * 2007-01-12 2008-06-16 삼성에스디아이 주식회사 평판 표시장치의 제조방법
US7718496B2 (en) * 2007-10-30 2010-05-18 International Business Machines Corporation Techniques for enabling multiple Vt devices using high-K metal gate stacks
US8049292B2 (en) * 2008-03-27 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR101149677B1 (ko) 2010-01-20 2012-07-11 주식회사 엘지실트론 플렉서블 소자 제조방법 및 이에 의하여 제조된 플렉서블 소자, 태양전지, ｌｅｄ
JP2011227369A (ja) 2010-04-22 2011-11-10 Hitachi Displays Ltd 画像表示装置及びその製造方法
FR2961719B1 (fr) * 2010-06-24 2013-09-27 Soitec Silicon On Insulator Procede de traitement d'une piece en un materiau compose
KR20120042151A (ko) * 2010-10-22 2012-05-03 삼성모바일디스플레이주식회사 플렉서블 디스플레이 장치의 제조 방법
US11074025B2 (en) 2012-09-03 2021-07-27 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
CN103151306B (zh) * 2013-03-08 2015-06-17 上海和辉光电有限公司 一种柔性电子器件的制备方法
KR102354973B1 (ko) * 2015-06-10 2022-01-25 삼성디스플레이 주식회사 플렉서블 디스플레이 장치 및 그 제조방법
US10586817B2 (en) 2016-03-24 2020-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and separation apparatus
KR102554183B1 (ko) 2016-07-29 2023-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법, 표시 장치, 표시 모듈, 및 전자 기기
TW201808628A (zh) 2016-08-09 2018-03-16 Semiconductor Energy Lab 半導體裝置的製造方法
GB2566030B (en) 2017-08-30 2023-01-04 Pragmatic Printing Ltd Integrated circuit handling process and apparatus
CN111463245B (zh) * 2020-04-10 2024-03-08 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN111584425A (zh) * 2020-05-14 2020-08-25 深圳市华星光电半导体显示技术有限公司 一种柔性面板及其制备方法
CN112086470A (zh) * 2020-09-25 2020-12-15 天马微电子股份有限公司 一种显示面板和显示装置

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152755A (ja) * 1991-11-26 1993-06-18 Nitto Denko Corp 多層基板およびその製造方法
JPH1117315A (ja) * 1997-06-26 1999-01-22 Nippon Mektron Ltd 可撓性回路基板の製造法
JP2002353235A (ja) * 2001-05-23 2002-12-06 Matsushita Electric Ind Co Ltd アクティブマトリクス基板とそれを用いた表示装置およびその製造方法
JP2004186685A (ja) * 2002-11-22 2004-07-02 Semiconductor Energy Lab Co Ltd 半導体装置、表示装置、発光装置、およびこれらの作製方法
US20040164302A1 (en) * 2003-02-24 2004-08-26 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit device IC label, container comprising the thin film integrated circuit, manufacturing method of the thin film integrated circuit device, manufacturing method of the container, and management method of product having the container
JP2004282050A (ja) * 2003-02-24 2004-10-07 Semiconductor Energy Lab Co Ltd 薄膜集積回路装置、ｉｃラベル、薄膜集積回路が搭載された容器、それらの作製方法、及び当該容器を有する商品の管理方法
US20050130389A1 (en) * 2003-12-12 2005-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20050133790A1 (en) * 2003-12-19 2005-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit, semiconductor device, and manufacturing method of the semiconductor integrated circuit
US20050134463A1 (en) * 2003-12-19 2005-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, RFID tag and label-like object
JP2005202947A (ja) * 2003-12-19 2005-07-28 Semiconductor Energy Lab Co Ltd 半導体装置、並びに無線タグ及びラベル類
JP2005252242A (ja) * 2004-02-06 2005-09-15 Semiconductor Energy Lab Co Ltd 薄膜集積回路の作製方法、及び素子基板
JP2005252243A (ja) * 2004-02-06 2005-09-15 Semiconductor Energy Lab Co Ltd 半導体装置
WO2005096380A1 (en) * 2004-04-02 2005-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5013681A (en) * 1989-09-29 1991-05-07 The United States Of America As Represented By The Secretary Of The Navy Method of producing a thin silicon-on-insulator layer
KR930008861B1 (ko) * 1991-05-16 1993-09-16 재단법인 한국전자통신연구소 단결정 실리콘 기판상에 화합물 반도체층이 형성된 기판의 제조방법
US5831836A (en) * 1992-01-30 1998-11-03 Lsi Logic Power plane for semiconductor device
JP3364081B2 (ja) * 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5757456A (en) * 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
JP4042182B2 (ja) * 1997-07-03 2008-02-06 セイコーエプソン株式会社 Ｉｃカードの製造方法及び薄膜集積回路装置の製造方法
JP3875130B2 (ja) * 2002-03-26 2007-01-31 株式会社東芝 表示装置及びその製造方法
JP2004140267A (ja) 2002-10-18 2004-05-13 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR100460210B1 (ko) * 2002-10-29 2004-12-04 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광 소자 및 그의 제조방법
WO2004040648A1 (ja) * 2002-10-30 2004-05-13 Semiconductor Energy Laboratory Co., Ltd. 半導体装置および半導体装置の作製方法
EP1434264A3 (en) * 2002-12-27 2017-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method using the transfer technique
JP2005229098A (ja) 2003-12-12 2005-08-25 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
US7534702B2 (en) * 2004-06-29 2009-05-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
KR101203090B1 (ko) 2004-07-30 2012-11-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152755A (ja) * 1991-11-26 1993-06-18 Nitto Denko Corp 多層基板およびその製造方法
JPH1117315A (ja) * 1997-06-26 1999-01-22 Nippon Mektron Ltd 可撓性回路基板の製造法
JP2002353235A (ja) * 2001-05-23 2002-12-06 Matsushita Electric Ind Co Ltd アクティブマトリクス基板とそれを用いた表示装置およびその製造方法
JP2004186685A (ja) * 2002-11-22 2004-07-02 Semiconductor Energy Lab Co Ltd 半導体装置、表示装置、発光装置、およびこれらの作製方法
US20040164302A1 (en) * 2003-02-24 2004-08-26 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit device IC label, container comprising the thin film integrated circuit, manufacturing method of the thin film integrated circuit device, manufacturing method of the container, and management method of product having the container
JP2004282050A (ja) * 2003-02-24 2004-10-07 Semiconductor Energy Lab Co Ltd 薄膜集積回路装置、ｉｃラベル、薄膜集積回路が搭載された容器、それらの作製方法、及び当該容器を有する商品の管理方法
US20050130389A1 (en) * 2003-12-12 2005-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20050133790A1 (en) * 2003-12-19 2005-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit, semiconductor device, and manufacturing method of the semiconductor integrated circuit
US20050134463A1 (en) * 2003-12-19 2005-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, RFID tag and label-like object
JP2005202947A (ja) * 2003-12-19 2005-07-28 Semiconductor Energy Lab Co Ltd 半導体装置、並びに無線タグ及びラベル類
JP2005252242A (ja) * 2004-02-06 2005-09-15 Semiconductor Energy Lab Co Ltd 薄膜集積回路の作製方法、及び素子基板
JP2005252243A (ja) * 2004-02-06 2005-09-15 Semiconductor Energy Lab Co Ltd 半導体装置
WO2005096380A1 (en) * 2004-04-02 2005-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of the same

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI589047B (zh) * 2013-12-02 2017-06-21 半導體能源研究所股份有限公司 顯示裝置及其製造方法
US10312315B2 (en) 2013-12-02 2019-06-04 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US10355067B2 (en) 2013-12-02 2019-07-16 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US10763322B2 (en) 2013-12-02 2020-09-01 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US10854697B2 (en) 2013-12-02 2020-12-01 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US10872947B2 (en) 2013-12-02 2020-12-22 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US10879331B2 (en) 2013-12-02 2020-12-29 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US11004925B2 (en) 2013-12-02 2021-05-11 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US11672148B2 (en) 2013-12-02 2023-06-06 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same

Also Published As

Publication number Publication date
US20110114952A1 (en) 2011-05-19
KR101319468B1 (ko) 2013-10-30
KR20070058314A (ko) 2007-06-08
CN1976011A (zh) 2007-06-06
US7989811B2 (en) 2011-08-02
CN102097439A (zh) 2011-06-15
CN1976011B (zh) 2011-01-05
TW200735433A (en) 2007-09-16
US20070128774A1 (en) 2007-06-07
CN102097439B (zh) 2012-12-05
US7879687B2 (en) 2011-02-01

Similar Documents

Publication Publication Date Title
TWI416775B (zh) 半導體裝置的製造方法
JP6918881B2 (ja) 発光装置
CN102646793B (zh) 半导体器件及其制造方法
CN1905164B (zh) 半导体装置及其制造方法
CN102163546B (zh) 半导体器件及其制造方法
KR101427083B1 (ko) 기억장치 및 반도체 장치
TWI400808B (zh) 半導體裝置及其製造方法
TWI430433B (zh) 半導體裝置和其製造方法
CN102169850B (zh) 半导体集成电路及其制造方法、使用该电路的半导体装置
TWI431827B (zh) 半導體裝置和其製造方法
TWI505443B (zh) 半導體裝置製造方法
JP5227536B2 (ja) 半導体集積回路の作製方法
JP5521006B2 (ja) 半導体装置
TW200826280A (en) Memory element and semiconductor device
JP5008299B2 (ja) 半導体装置の作製方法
JP5177976B2 (ja) 半導体装置の作製方法
JP2007059890A (ja) 半導体装置およびその作製方法
JP5132135B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees