TWI416734B - 用於製造薄膜裝置的系統及方法 - Google Patents

用於製造薄膜裝置的系統及方法 Download PDF

Info

Publication number
TWI416734B
TWI416734B TW096126333A TW96126333A TWI416734B TW I416734 B TWI416734 B TW I416734B TW 096126333 A TW096126333 A TW 096126333A TW 96126333 A TW96126333 A TW 96126333A TW I416734 B TWI416734 B TW I416734B
Authority
TW
Taiwan
Prior art keywords
oxide
dielectric
patterned
film device
thin film
Prior art date
Application number
TW096126333A
Other languages
English (en)
Other versions
TW200818511A (en
Inventor
Randy Hoffman
Gregory S Herman
Original Assignee
Hewlett Packard Development Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co filed Critical Hewlett Packard Development Co
Publication of TW200818511A publication Critical patent/TW200818511A/zh
Application granted granted Critical
Publication of TWI416734B publication Critical patent/TWI416734B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Bipolar Transistors (AREA)

Description

用於製造薄膜裝置的系統及方法
本發明係為一種用於製造薄膜裝置的系統及方法。
 發明背景
譬如，諸如積體電路、感測器陣列、或電子顯示器等電子裝置可由一或多個諸如薄膜電晶體(TFT)等薄膜裝置所構成。用來形成諸如其等的薄膜裝置之方法或材料係可能改變，且這些方法或材料的一或多者可具有特定缺點。譬如，此等方法或材料的使用係可能耗時或昂貴，可能包含使用高溫處理，或可能未產生具有所想要特徵之裝置。並且，利用許多方法來限制可能會負面影響最終裝置的機能之製造時所生成的寄生效應(譬如，傳導互連線下方之意外金屬-絕緣體-半導體[MIS]結構，或相鄰電路元件之間的不良漏電)。
 發明概要
一示範性薄膜裝置係包括複數個薄膜裝置組件，其界定薄膜裝置的一主動區，一非圖案化通道部分，其配置於複數個薄膜裝置組件上，及一圖案化鈍化介電質，其選擇性地配置於非圖案化通道部分上以電性圖案化非圖案化通道部分的一主動區。
一用以空間性選擇一薄膜裝置通道膜的主動/非主動區之方法係包括將一圖案化鈍化介電質配置於一非圖案化 通道層上，其中圖案化鈍化介電質包括至少兩鈍化介電質。
圖式簡單說明
圖式顯示本系統及方法的不同實施例且身為說明書的一部份。所顯示的實施例僅身為本系統及方法的範例而未限制其範圍。
第1圖為根據一示範性實施例之一具有一非圖案化通道層之半導體裝置的一實施例之側橫剖視圖，諸如一薄膜電晶體；第2圖顯示根據一示範性實施例之一沉積有圖案化及非圖案化空間隔離膜之半導體裝置的側橫剖視圖；第3圖顯示根據一示範性實施例之一半導體裝置陣列結構的側橫剖視圖；第4圖為顯示根據一示範性實施例之一利用圖案化鈍化介電質使用非圖案化TFT通道膜的空間選擇性活化/去活化之示範性方法的流程圖。
圖中，相同編號代表類似但未必相同的元件。
 較佳實施例之詳細說明
此處揭露一利用圖案化鈍化介電質來形成一非圖案化TFT通道膜的空間選擇性主動/非主動區之示範性系統及方法。根據一示範性方法，一圖案化鈍化介電層係被沉積及選擇性圖案化於一非圖案化通道膜的一背表面上方，以空間性界定一TFT通道區。此外，一非圖案化介電層係塗覆於圖案化鈍化介電層及非圖案化通道層上方以電性隔離相鄰 的TFT。合併來說，這些層可用來電性圖案化非圖案化通道膜。下文將詳細地描述本示範性系統及方法的實施例及範例。
除非另作指示，說明書及申請專利範圍使用之所有表示成份數量、反應條件等等之數字係被瞭解為可在所有案例中以“近似”用語作修改。為此，除非作相反指示，下列說明書及申請專利範圍中所提出的數值參數係身為可能依據本揭示企圖獲得的所想要性質而改變之逼近值。
此外，如此處及申請專利範圍所用，將瞭解“半導體”、“半傳導”或“半傳導性”用語係代表具有可藉由摻雜材料(諸如藉由摻雜材料、或藉由施加一外部電場，諸如一場效電晶體結構中)而橫越一通常為數個數量級的相對較廣汎範圍被調變的傳導度之任何材料。因此，如此處所用的“良好”或“有用”半導體係為一具有相對較高載體活動力、相對較低瑕疵(困陷)密度、及相對較低載體濃度而不存在諸如薄膜電晶體(TFT)閘極電壓等外部影響之材料。一相對較低載體濃度在此上下文中係指實質地低於典型金屬性導體者(對其一典型載體濃度約為1021 載體每立方公分)之一載體濃度。更確切言之，為了可接受地運作作為TFT通道材料，希望具有低於約1018 載體每立方公分的載體濃度。
此處所用的“導體”、“傳導”或“傳導性”用語係指被解釋為由於相對較高活動力及相對較高載體濃度而對於電流流提供相對較低的電阻或對抗之任何材料。
亦應瞭解可連同本示範性系統及方法的不同實施例採 用諸如電晶體結構等不同的半導體裝置。譬如，本系統及方法可被併入以形成任何數量的半導體結構，場效電晶體包括薄膜電晶體(TFT)，主動矩陣顯示器，邏輯反相器，放大器，及類似物。如第2圖所示，示範性薄膜電晶體實施例可由本系統及方法形成。薄膜電晶體可屬於任何類型，舉例而言，包括但不限於水平、垂直、共面電極、交錯式電極、頂閘極、單閘極、及雙閘極電晶體。
譬如，諸如顯示器裝置、奈米科技裝置、及感測器裝置等電子裝置係可包括一或多個電子組件。一或多個電子組件可進一步包括一或多個薄膜組件，其可由一或多個薄膜形成。如本說明書及申請專利範圍所用的“或”用語係指當一或多個其構成句為真時其亦為真之一形成一複合句的句連接詞。此外，如此處所用的“薄膜”用語係指形成為一厚度之一或多材料的一層，故可觀察一或多材料的表面性質，且這些性質可能不同於體塊材料性質。譬如，薄膜可額外地稱為組件層，而一或多個組件層可包含一或多層的材料，其可稱為材料層。一或多材料或組件層係可具有電性或化學性質，諸如傳導度(conductivity)、化學介面性質、電荷流、或可處理性。
至少作為諸如薄膜電晶體等薄膜組件的製程之部份，材料的一或多層係可諸如藉由形成一電極的至少一部分來至少形成為組件層的一或多者之部份，包括：源極，汲極，或閘極電極；一通道層；及/或一介電層。譬如，材料的這些一或多層可形成於一基材上或上方。
至少一示範性實施例中，一或多個所利用製程係可包括一介電材料的一圖案化沉積。如所處所用的“圖案化”係指用以將一經預定形狀亦即特徵結構生成於基材表面上之一或多製程。譬如，可用來形成一TFT的材料層之製程係可能利用光阻、疊層、及光微影術的一組合以生成一或多個所想要的特徵結構。利用這些工具及程序係提供經由介電材料的沉積及圖案化來電性分離TFT之部件。相反地，非圖案化沉積不具有經預定特徵結構而是生成橫越一基材的表面之一連續層。一非圖案化層可包含利用包括但決不限於真空沉積製程、旋塗製程、簾塗製程、噴墨塗覆製程及類似物等任何數量的沉積製程所沉積之一毯塗層。此上下文中，“毯塗”用語可指任何非圖案化沉積，諸如可覆蓋一基材的一相對較小部分者，其譬如利用一陰影罩幕被圖案化，最高達到且包括一可覆蓋一基材的一相對較大部分之沉積，其可在部分環境下包括一整體基材，譬如，依據不同因素而定。一示範性實施例中，譬如，一毯塗層可對應於位於數平方公分的級數之一實際表面積，但毯塗層的實際表面積可能廣泛地變動。此外，毯塗或非圖案化層可包括一層藉以令依沉積現狀且無進一步處理時，毯覆或非圖案化層的面積可能實質地大於單一薄膜電晶體或其他半導體組件者。如此處所用的非圖案化層可包括但不限於一氧化物半導體材料諸如氧化鋅，氧化錫，氧化銦，氧化鎘，氧化鎵，或其組合，舉例而言包括氧化鋅錫，氧化鋅銦，氧化銦鎵，氧化鋅銦鎵，或其組合。
可利用一或多個諸如低溫製程或材料等製程或材料以形成一組件的一或多個材料或組件層。譬如，可利用一或多個溫敏性材料，諸如溫敏性基材材料，通道層材料或介電層材料，且這可譬如包括可具有諸如撓性等特徵之材料，或可包括不適合使用於相對較高溫製程中的材料。此外，根據不同示範性實施例，譬如可在至少一實施例中利用諸如下列一或多個適當製程：選擇性雷射退火；濺鍍沉積製程包括RF(射頻)濺鍍，DC濺鍍，DC脈衝式濺鍍，或反應性濺鍍，其中基材可能未經加熱或維持在一適當低溫；一原子性層沉積(ALD)；化學氣相沉積製程包括電漿增強式，電子迴旋共振，或電感耦合式電漿；蒸鍍製程，包括熱性或電子束蒸鍍；或輥塗覆，凹版塗覆，旋塗，沾塗，或噴塗。
下列描述中，為了說明，提出許多特定細節以供徹底瞭解用於形成一空間選擇性鈍化介電質之本系統及方法。然而，熟習該技術者瞭解，不用這些特別細節即可實行本系統及方法。說明書中提及“一項實施例”或“一實施例”係指連同該實施例所描述的一特定特徵結構、結構、或特徵被包括在至少一實施例中。說明書中不同地方出現“一實施例”用語時未必皆指相同實施例。
示範性結構
第1及2圖顯示根據本示範性系統及方法所形成之一底閘極TFT的一示範性實施例的形成。根據不同實施例，薄膜電晶體(100)可形成任何數量的電子裝置之一部分，包括但 不限於一主動矩陣顯示器裝置，諸如一主動矩陣液晶顯示器(AMLCD)裝置；一主動矩陣偵測裝置，諸如一主動矩陣x射線偵測器裝置；一邏輯閘極，諸如一邏輯反相器；及/或一類比電路，諸如一放大器。薄膜電晶體(100)亦可被包括在一其中使用透明組件之光學透明裝置中。
雖然第1及2圖顯示單一底閘極電晶體，本示範性系統及方法可在系統性陣列或其他不同組態中用來形成任何數量的半導體裝備。如第1圖所示，示範性電晶體(100)係包括一基材(102)，一閘極電極(104)，一閘極介電質(106)，一通道(108)，一源極電極(110)，及一汲極電極(112)。並且，閘極介電質(106)定位於閘極電極(104)與源極及汲極電極(110,112)之間以使閘極介電質(106)物理性分離閘極電極(104)與源極及汲極電極(110,112)。此外，源極及汲極電極(110,112)係被分離地定位，藉以在源極及汲極電極(110,112)之間形成一區以插入通道(108)。因此，閘極介電質(106)定位為與通道(108)相鄰且物理性分離源極及汲極電極(110,112)與閘極電極(104)。並且，通道(108)定位為與閘極介電質(106)相鄰且插入源極及汲極電極(110,112)之間。本系統及方法的一示範性實施例中，通道膜(108)係為非圖案化及/或毯塗於源極(110)、汲極(112)、及閘極介電質(106)上方。雖將通道層顯示為具有一平面性頂表面，通道層可在諸如源極及汲極電極等令其配置於圖案化結構上方之區域中具有拓樸結構。如圖所示，通道(108)插入源極及汲極電極(110,112)之間，藉以提供用來電性傳導於源極(110)與 汲極(112)之間的一路徑。根據一示範性實施例，非圖案化通道(108)可由一半傳導氧化物材料製成，諸如氧化鋅，氧化鋅錫，及其他類似氧化物半導體，包括但不限於氧化鋅，氧化錫，氧化銦，氧化鎵，氧化銦錫，氧化鋅錫，氧化銦鎵，氧化鋅銦鎵，氧化銅，氧化銀，氧化銻，及/或其組合以提供一可控制電性路徑，稱為主動區，其構形為可控制式便利於源極及汲極電極(110,112)之間經由通道(108)的一電荷運動。
對於第1及2圖，基材(102)可包括但不限於一或多型的塑料或一或多種有機基材材料，諸如聚醯亞胺(PI)，包括KAPTON®；聚對苯二甲酸乙二酯(PET)；聚醚碸(PES)；聚醚醯亞胺(PEI)；聚碳酸酯(PC)；聚對萘二甲酸乙二酯，聚乙烯萘二甲酸酯(PEN)；壓克力，包括丙烯酸酯及丙烯酸甲酯，諸如聚甲基丙烯酸甲酯(PMMA)；或其組合。此外，根據一示範性實施例，基材(102)亦可包含一或多個無機材料，包括矽，二氧化矽，一或多型的玻璃，石英，藍寶石，不銹鋼及金屬箔，包括鋁或銅箔且包括可陽極化金屬箔，或多種不同的其他適當材料。並且，在一基材材料實質地由一或多種金屬或其他傳導材料構成之至少一示範性實施例中，可除了一或多個金屬或其他傳導材料外利用一絕緣體層以形成基材。基材材料的選擇係可能決定了可能影響適宜配合使用一特定基材材料的可取用半導體製程之特定特徵或公差。譬如，根據一示範性實施例，有機基材材料可能對於熱量較敏感且因此在特定環境下比起可能適宜配 合使用無機基材者可能更適宜配合使用較低溫製程。基材材料的選擇可能依據多種不同因素而定，包括但不限於熱量敏感性、成本、撓性、耐久性、抗失效性、表面型態、化學穩定性、光學透明性、障壁性質等。
第2圖為第1圖的示範性薄膜電晶體(200)之橫剖側視圖，其包括形成於非圖案化通道層(108)上之一圖案化介電質(214)及一非圖案化介電質(216)。根據本示範性系統及方法，一圖案化介電質(214)可沉積在TFT的通道(108)背側上，以界定非圖案化通道(108)的主動裝置區。如此處及申請專利範圍的用語“通道背側”係指被解釋為與閘極介電質(106)相對之非圖案化通道層(108)之側。
圖案化介電質(214)係與通道層(108)材料呈電性及化學性相容，並確保主動區維持所需要的電性機能。圖案化介電質(214)所進行的功能可稱為TFT通道層(108)的鈍化。圖案化介電質(214)沉積之後，一第二介電質(216)沉積在圖案化介電質(214)及非圖案化通道層(108)的經曝露部分上方；第二介電質(216)可用來“去活化”未被圖案化介電質(214)所覆蓋之非圖案化通道層(108)的部分。
對於以氧化鋅錫及其他類似氧化物半導體(譬如，氧化鋅，氧化錫，氧化銦，氧化鎵，氧化鋅銦，氧化銦鎵，氧化鋅銦鎵，其組合等)為基礎之TFT，且一般對於TFT，裝置效能係高度地依據通道背側介面(亦即，與閘極介電質相對之側)的本質而定。特定背側鈍化介電質係提供優良的裝置效能，此處稱為“良好”鈍化介電質，而其他者則可有效 地破壞裝置機能，此處稱為“不良”鈍化介電質。可利用依據選定背側鈍化介電質而定之效能的此差異來“電性圖案化”非圖案化通道膜(108)而不用通道材料的習知“物理”圖案化(譬如，光微影術，蝕刻，掘除等)，如下述。
藉由與電性“不良”第二介電質(216)交互作用被去活化之局部化通道膜係發生於其中使第二介電質接觸於非圖案化通道膜(108)之區中，且概括包括使得這些區中的通道膜成為高度電阻性且降低經由場效誘發自由載體之能力。此“去活化”可為數種可能機構的一或多者之一結果，包括但不限於，(1)通道(108)/第二介電質(216)介面處之中帶隙困陷狀態，及(2)通道(108)體塊中之中帶隙困陷狀態(譬如由於通道(108)與第二介電質(216)之間的化學反應，譬如，第二介電質(216)的一或多個組件擴散至通道(108)內，及/或反之亦然)；兩案例中，中帶隙狀態係在膜中(固定住)(困陷)原本活動的載體(譬如，電子)，藉以防止其參予通道層(108)的所實行部分內之傳導。
如上述，對於被圖案化以界定及保護裝置區之“良好”圖案化介電層(214)的適當材料係可能包括已知作為良好TFT閘極介電質材料之材料。在介電材料上下文如此本說明書及申請專利範圍中的用語“良好”係界定裝置操作期間不與一TFT通道的所想要功能構成電性介面、且有效地保護TFT不受到電性“不良”第二介電質(216)的去活化特徵結構之一背側鈍化介電質。對於“良好”鈍化介電質(214)之可能候選物的範例係包括已知可提供合理閘極介電質之材料， 諸如但不限於氧化矽(SiOx)，氮化矽(SiOx)，氧化鋁(AlOx)，氧化鉿(HfOx)，氧化鉭(TaOx)，及其組合；其他示範性候選物包括但不限於氧化鍺(GeOx)，氟化鈣(CaFx)，及氟化鍶(SrFx)。
不同於上述“良好”鈍化介電層(214)，適合於電性不良第二介電質(216)材料層之材料係構形為可提供非圖案化氧化物半導體通道層(108)的“去活化”，如上述。如本說明書及申請專利範圍的用語“不良”當使用於介電材料時係界定一放置為接觸於通道層(108)時將導致對於一特定裝置的相關範圍內的任何電壓而言可忽略的通道傳導、故有效地“去活化”與電性“不良”第二介電質(216)接觸之非圖案化通道區的任何部分之介電質。根據一示範性實施例，對於“不良”介電材料層的適當候選物係構形為可提供氧化物半導體通道層的“去活化”，如上述。確切言之，根據一氧化鋅錫實施例(藉由對應於約2：1的Zn：Sn比值之組成物)，硫化鋅或氧化鈰施加至通道(108)背表面係有效地“去活化”TFT通道。亦可使用替代材料來提供此效應，包括但不限於諸如硫化鋇或硫化鍶等硫化物。在其中使此非圖案化介電質(216)接觸非圖案化通道層(108)之區中，通道層(108)被電性“去活化”。一替代性製程中，可採用一部分性蝕刻、電漿處理、或類似製程來有效地“損害”在圖案化介電質(214)沉積及圖案化之後保持曝露之非圖案化通道表面(108)的部分。此步驟之後，沉積第二介電質(216)以蓋覆“經去活化”通道區且作為一間層介電質。此示範性製程中，圖案化介 電層(214)保護對應於TFT主動區之下方的通道層(108)在部份蝕刻或類似製程期間不受到電性“去活化”。
雖然上文已就一特定結構來描述示範性TFT(200)，應注意薄膜電晶體可能為任何類型或結構，舉例而言包括但不限於：水平、垂直、共面電極、交錯式電極、頂閘極、單閘極、及雙閘極。此處所用的“共面電極組態”用語係指解釋為使源極及汲極電極如同閘極電極中位於通道層的相同側上之任何電晶體結構。並且，此處所用的“交錯式電極組態”用語係指解釋為使源極及汲極區如同閘極電極中位於通道層的相對側上之任何電晶體結構。
並且，雖然此處就一薄膜電晶體(TFT)的上下文來描述本示範性系統及方法，一或多個材料或組件層係可連同一或多個其他材料或組件層形成任何數量的電性組件，包括但不限於：薄膜電晶體(TFTs)，電容器，二極體，電阻器，光伏電池，絕緣體，導體，光學主動組件，或類似物。特定言之，諸如TFT等組件可使用在包括智慧封裝體及顯示器組件等組件中，譬如包括射頻識別(RFID)標籤及電致發光及液晶顯示器(LCD)，譬如，諸如主動矩陣液晶顯示器(AMLCD)裝置。
第3圖顯示根據一示範性實施例之一示範性半導體裝置陣列結構(300)之橫剖視圖。參照第3圖，示範性陣列結構(300)可包括一第一層(310)，諸如一基材層。類似於先前描述的基材層，第一層(310)可包括但不限於一或多型的塑料或一或多種有機基材材料，諸如聚醯亞胺(PI)，包括 KAPTON® ；聚對苯二甲酸乙二酯(PET)；聚醚碸(PES)；聚醚醯亞胺(PEI)；聚碳酸酯(PC)；聚對萘二甲酸乙二酯(PEN)；壓克力，包括丙烯酸酯及丙烯酸甲酯，諸如聚甲基丙烯酸甲酯(PMMA)；或其組合。或者，第一層(310)可包括但不限於一或多個無機材料，包括矽，二氧化矽，一或多型的玻璃，不銹鋼及金屬箔，包括鋁或銅箔。此外，至少一示範性實施例中，其中第一層(310)包括一或多種金屬或其他傳導材料，可除了一或多個金屬或其他傳導材料外利用一絕緣體層(未圖示)以形成一第一層(310)。
並且，如第3圖所示，示範性陣列結構(300)包括一第一閘極電極(320)及一第二閘極電極(325)。示範性陣列結構(300)可進一步包括一第二層(330)，諸如一閘極絕緣體層，其可包含二氧化矽或其他材料，舉例而言，包括但不限於無機介電質諸如氧化鋯，氧化鉭，氧化釔，氧化鑭，氧化矽，氧化鋁，氧化鉿，鋇鋯酸鈦，鈦酸鋇鍶，氮化矽，或氮氧化矽。此外，舉例而言，第二層(330)可包括有機介電質諸如可固化單體，包括可UV固化丙烯酸單體，可UV固化單體，可熱固化單體；丙烯酸聚合物；聚合物溶液諸如融化聚合物或寡聚物溶液；聚甲基丙烯酸甲酯，聚乙烯基酚；苯環丁烯；或一或多種聚醯亞胺。根據一示範性實施例，第二層(330)可具有在部分環境下可能位於近似20至1000nm範圍中之厚度。並且，第二層(330)可在部分環境下包含多重的次層，包括一或多個無機介電或有機介電層，但亦可使用其他示範性材料來形成一閘極絕緣體層。
並且，如第3圖所示，示範性陣列結構(300)可進一步包括一非圖案化及/或毯塗通道層(340)，如先前所述。根據一示範性實施例，示範性陣列結構(300)的非圖案化通道層(340)可進一步包括一第一及一第二源極電極(350,355)及一第一及一第二汲極電極(360,365)，如圖所示。源極(350,355)及汲極電極(360,365)可形成於包括半傳導主動或可操作區之相同非圖案化通道層(340)內或可形成於適當傳導材料的一相鄰圖案化層中。雖然可使用其他材料，第一及第二源極及汲極電極(350,355)及第一及第二汲極電極(360,365)可包含一傳導氧化物材料諸如n-型經摻雜氧化銦，氧化錫，氧化鋅，或類似物，或一金屬諸如鋁，銀，銅，金，鈦，鉭，鉻，鎳，鉬，鎢，或類似物。
根據一示範性實施例，第一閘極電極(320)、第一源極電極(350)、第一汲極電極(360)、及閘極介電層(330)可作為示範性陣列結構(300)的一第一電晶體(370)，故使閘極、源極及汲極電極所界定的半傳導主動區可作為一通道區。同理，第二閘極電極(325)、第二源極電極(355)、第二汲極電極(365)、及閘極絕緣體層(330)係可作為一第二電晶體(375)，故使第二半傳導主動或可操作區可作為一第二通道層。如顯示，示範性陣列結構(300)可藉由將圖案化“良好”鈍化介電質(380,385)沉積在主動或可操作區上方、及將“不良”介電質(390)的一非圖案化層沉積於其間而因此如上述電性隔離第一及第二電晶體，藉以達成第一電晶體(370)與第二電晶體(375)之間的有效電性隔離。
示範性形態
第4圖顯示根據一示範性實施例之一使用圖案化鈍化介電質來造成一非圖案化TFT通道膜的空間選擇性活化/去活化之示範性方法。如第4圖所示，示範性方法開始係先製備一基材以接收閘極電極(步驟400)。一旦基材被製備，互連線及閘極電極可由任何數量的已知形成方法來形成(步驟410)。作為閘極介電質之介電層隨後可在所想要的基材及電極上方形成為一膜(步驟420)。由於形成閘極介電層，可利用任何適當的形成方法來形成所想要的源極及汲極電極及互連線(步驟430)。一非圖案化通道層隨後形成(步驟440)於源極及汲極電極、及經曝露閘極介電質上方。接著，沉積鈍化介電質的一圖案化層以保護裝置的主動或可操作區(450)。由於圖案化介電質被沉積，使用者可選用性地構形該製程以包括一化學式修改通道膜的表面之步驟(步驟460)。若想要作一化學修改(是，步驟460)，可藉由進行一部份蝕刻、電漿製程或類似物以在經曝露區中“去活化”通道的方式損害通道膜表面予以達成(步驟465)。本示範性方法的最後步驟係需要形成一非圖案化鈍化介電層(步驟470)，藉以去活化介面性通道層。下文將進一步詳細地描述上述步驟的進一步細節。
如顯示，上述方法開始時係先製備所想要的基材以接收閘極電極(步驟400)。根據一示範性實施例，閘極介電層沉積之前，任何數量的上述組件可形成於所想要的基材上以形成一積體電路。更確切言之，根據一示範性實施例， 一主動矩陣顯示器背板的全部或部份可在閘極介電質沉積之前形成於所想要的基材上。
一旦基材被製備，互連線及閘極電極可由任何數量的已知形成方法所形成，包括但不限於真空沉積，噴墨列印，微接觸列印，光微影術，壓印微影術，雷射燒蝕，雷射退火，熱退火，及類似物(步驟410)。
控制線及閘極電極完成時，閘極介電質形成於所想要的基材上(步驟420)。根據一示範性實施例，可藉由任何適當的沉積製程來進行閘極介電質在所想要基材上之形成，包括但不限於一真空沉積製程。更特定言之，可使用的適當真空沉積製程係包括但不限於RF(射頻)濺鍍，DC濺鍍，DC脈衝式濺鍍，反應性濺鍍，熱性蒸鍍，電子束蒸鍍，化學氣相沉積(CVD)，或原子性層沉積(ALD)。此外，根據一示範性實施例，形成一多層堆積體可能有用，譬如不同介電質的一或多層，其中多層堆積體包含閘極介電層。
根據一示範性實施例，閘極介電層可利用處於夠低功率的濺鍍沉積形成藉以避免可察覺的基材發熱，因此維持與低成本、低溫撓性基材材料之相容性；或者，可採用主動冷卻來維持所想要的基材溫度。此外，可譬如在一近似90%氬及10%氧環境中及近似5毫托耳的壓力以一經加熱或未加熱基材來進行閘極介電質的沉積。
如先前所述，閘極介電層可自任何數量的材料形成，包括但不限於：無機介電質諸如氧化矽，氧化鋯，氧化鉭，氧化釔，氧化鑭，氧化矽，氧化鋁，氧化鉿，鋇鋯酸鈦， 鈦酸鋇鍶，氮化矽，或氮氧化矽。此外，舉例而言，閘極絕緣層可包括有機介電質諸如可固化單體，包括可UV固化丙烯酸單體，可UV固化單體，可熱固化單體；丙烯酸聚合物；聚合物溶液諸如融化聚合物或寡聚物溶液；聚甲基丙烯酸甲酯，聚乙烯基酚；苯環丁烯；或一或多種聚醯亞胺。並且，閘極絕緣層可在部分環境下包含多重的次層，包括一或多個無機介電或有機介電層，但亦可使用其他材料來形成一閘極絕緣體層且將為一般熟習該技術者所瞭解。根據一示範性實施例，閘極介電質可能包含約50至500nm厚度之氧化鋁。
利用如上形成閘極電極或閘極介電質所用之任何相同方法使源極及汲極電極形成於非圖案化閘極介電層的表面上(步驟430)。
一旦已經形成源極及汲極電極(步驟430)，沉積一非圖案化通道層(步驟440)。此層可藉由任何數量的已知沉積方法作沉積，包括但不限於上文連同閘極介電層的沉積所描述之任何方法。根據一示範性實施例，一主動或可操作區此時藉由汲極、源極及閘極電極的相對對準而被界定於通道中。
藉由形成一圖案化鈍化介電質來繼續本系統及方法(步驟450)。鈍化介電質係沉積在通道膜上方且被圖案化藉以只覆蓋預定的主動或可操作區(TFT通道區)。可利用如上述且包括但不限於光微影術、壓印微影術、雷射燒蝕、微接觸列印、噴墨列印、不同真空沉積方法及類似方式之沉 積及圖案化技術來達成此作用。
第一鈍化介電層已經沉積之後(步驟450)，使用者可選用性地將製程構形為包括一用以化學修改通道膜的表面之步驟(步驟460)。若想要一化學修改(是，步驟460)，可藉由去活化通道之方式來進行一部份蝕刻或類似方式以損害通道膜的表面藉以達成此作用(步驟465)。這是一選用性步驟，但可被用來進一步確保薄膜裝置的電性隔離。
處理的最終步驟係需要將一第二非圖案化鈍化介電質沉積在裝置表面上方(步驟470)。第二非圖案化鈍化介電質係被毯塗式沉積，其可利用包括但不限於真空沉積製程、旋塗製程、簾塗製程、噴墨塗覆製程及類似物之任何數量的方法來達成。圖案化鈍化介電質係保護裝置區，而通道膜的經曝露部分係由於與非圖案化鈍化介電質的交互作用及/或選用性步驟465中的化學修改而被“去活化”。
為了容易說明，第4圖的上文描述一般係顯示一示範性形成方法的步驟。然而，可使用TFT處理中現今使用之任何數量的額外步驟，包括但不限於熱退火步驟、雜質摻雜、及類似物。
如前述，上述方法係可供電性圖案化一非圖案化通道區。此外，在圖案化鈍化介電層及非圖案化通道層上方塗覆一非圖案化介電層之步驟係電性隔離了相鄰的TFT。
結論來說，用以空間性選擇一非圖案化TFT通道膜的主動/非主動區之本示範性系統及方法係藉由對於TFT通道層的直接圖案化提供一替代方式來採用一可簡化電性隔離 TFT的製程之製程。本示範性系統提供優於現今技術之多重優點。首先，所揭露的系統及方法係在以氧化物半導體TFT、特別是低溫撓性基材為基礎來製造電路之方面增添了製程的餘裕/彈性。第二，可如上文所揭露藉由圖案化一上方的介電層來避免通道膜的物理圖案化。雖然並非在所有案例中為有利，可能時常偏好避免相對較敏感通道層之直接的物理圖案化，諸如經由習知蝕刻製程。
上文描述只用來示範及描述本系統及方法的示範性實施例。其無意將該系統及方法窮舉或限制為所揭露的任何確切形式。可能鑒於上文教導具有許多修改及變異。該系統及方法的範圍預定由申請專利範圍所界定。
100‧‧‧薄膜電晶體
102‧‧‧基材
104‧‧‧閘極電極
106‧‧‧閘極介電質
108‧‧‧通道
110‧‧‧源極電極
112‧‧‧汲極電極
200‧‧‧示範性薄膜電晶體
214‧‧‧圖案化介電質
216‧‧‧非圖案化介電質，第二介電質
300‧‧‧示範性半導體裝置陣列結構
310‧‧‧第一層
320‧‧‧第一閘極電極
325‧‧‧第二閘極電極
330‧‧‧第二層，閘極介電層，閘極絕緣體層
340‧‧‧非圖案化及/或毯塗通道層
350‧‧‧第一源極電極
355‧‧‧第二源極電極
360‧‧‧第一汲極電極
365‧‧‧第二汲極電極
370‧‧‧第一電晶體
375‧‧‧第二電晶體
380,385‧‧‧圖案化“良好”純化介電質
390‧‧‧“不良”介電質
400‧‧‧製備用於閘極電極之基材
410‧‧‧沉積及圖案化閘極電極
420‧‧‧沉積閘極介電質
430‧‧‧沉積及圖案化源極及汲極電極
440‧‧‧沉積非圖案化通道膜
450‧‧‧沉積圖案化介電質
460‧‧‧進行通道膜的表面之化學修改？
465‧‧‧化學修改通道表面
470‧‧‧沉積非圖案化介電質
第1圖為根據一示範性實施例之一具有一非圖案化通道層之半導體裝置的一實施例之側橫剖視圖，諸如一薄膜電晶體；第2圖顯示根據一示範性實施例之一沉積有圖案化及非圖案化空間隔離膜之半導體裝置的側橫剖視圖；第3圖顯示根據一示範性實施例之一半導體裝置陣列結構的側橫剖視圖；第4圖為顯示根據一示範性實施例之一利用圖案化鈍化介電質使用非圖案化TFT通道膜的空間選擇性活化/去活化之示範性方法的流程圖。
100‧‧‧薄膜電晶體
102‧‧‧基材
104‧‧‧閘極電極
106‧‧‧閘極介電質
108‧‧‧通道
110‧‧‧源極電極
112‧‧‧汲極電極

Claims (16)

  1. 一種薄膜裝置，包含：複數個薄膜裝置組件，其界定該薄膜裝置的一可操作區；一非經圖案化通道部分，其配置為與該複數個薄膜裝置組件相鄰；及一圖案化鈍化介電質，其選擇性沉積在該非圖案化通道部分上以電性圖案化該非圖案化通道部分的一主動區。
  2. 如申請專利範圍第1項之薄膜裝置，其中該圖案化鈍化介電質包含：一第一介電質，其配置在該可操作區處與該非圖案化通道部分相鄰，該第一介電質構形為可提供與該非圖案化通道部分之一電性良好介面；及一第二介電質，其配置於該第一介電質上方及該非圖案化通道的經曝露部分上方，該第二介電質構形為可提供與該非圖案化通道部分之一電性不良介面。
  3. 如申請專利範圍第2項之薄膜裝置，其中該非圖案化通道部分包含一氧化物半導體材料。
  4. 如申請專利範圍第3項之薄膜裝置，其中該氧化物半導體材料包含一氧化鋅錫。
  5. 如申請專利範圍第4項之薄膜裝置，其中該氧化鋅錫包含特徵在於約2：1的Zn：Sn原子比值之一組成物。
  6. 如申請專利範圍第3項之薄膜裝置，其中該氧化物半導 體包含下列的一者：氧化鋅，氧化錫，氧化銦，氧化鎵，氧化鋅錫，氧化鋅銦，氧化錫銦，氧化銦鎵，氧化鋅鎵，或氧化鋅銦鎵。
  7. 如申請專利範圍第3項之薄膜裝置，其中該第一介電質包含下列的一者：氧化矽，氮化矽，氧化鋁，氧化鉿，氧化鉭，氧化鍺、氟化鈣，或氟化鍶。
  8. 如申請專利範圍第2項之薄膜裝置，其中該第二介電質係去活化未被該第一介電質所覆蓋之該非圖案化通道部分的部分。
  9. 一種形成薄膜裝置之方法，其包含：形成複數個薄膜裝置組件，其界定該薄膜裝置的一可操作區；形成一非經圖案化通道部分，其配置為與該複數個薄膜裝置組件相鄰；及形成一圖案化鈍化介電質，其選擇性被沉積在該非圖案化通道部分上以電性圖案化該非圖案化通道部分的一主動區。
  10. 如申請專利範圍第9項之方法，其中該形成該圖案化鈍化介電質包含：形成一第一介電質，其配置在該可操作區處與該非圖案化通道部分相鄰，該第一介電質構形為可提供與該非圖案化通道部分之一電性良好介面；及形成一第二介電質，其配置於該第一介電質上方及該非圖案化通道的經曝露部分上方，該第二介電質構形 為可提供與該非圖案化通道部分之一電性不良介面。
  11. 如申請專利範圍第10項之方法，其中該非圖案化通道部分包含一氧化物半導體材料。
  12. 如申請專利範圍第11項之方法，其中該氧化物半導體材料包含一氧化鋅錫。
  13. 如申請專利範圍第12項之方法，其中該氧化鋅錫包含特徵在於約2：1的Zn：Sn原子比值之一組成物。
  14. 如申請專利範圍第11項之方法，其中該氧化物半導體包含下列的一者：氧化鋅，氧化錫，氧化銦，氧化鎵，氧化鋅錫，氧化鋅銦，氧化錫銦，氧化銦鎵，氧化鋅鎵，或氧化鋅銦鎵。
  15. 如申請專利範圍第11項之方法，其中該第一介電質包含下列的一者：氧化矽，氮化矽，氧化鋁，氧化鉿，氧化鉭，氧化鍺、氟化鈣，或氟化鍶。
  16. 如申請專利範圍第10項之方法，其中該第二介電質係去活化未被該第一介電質所覆蓋之該非圖案化通道部分的部分。
TW096126333A 2006-07-31 2007-07-19 用於製造薄膜裝置的系統及方法 TWI416734B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/496,768 US20080023703A1 (en) 2006-07-31 2006-07-31 System and method for manufacturing a thin-film device

Publications (2)

Publication Number Publication Date
TW200818511A TW200818511A (en) 2008-04-16
TWI416734B true TWI416734B (zh) 2013-11-21

Family

ID=38669003

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096126333A TWI416734B (zh) 2006-07-31 2007-07-19 用於製造薄膜裝置的系統及方法

Country Status (4)

Country Link
US (2) US20080023703A1 (zh)
EP (1) EP2050141B1 (zh)
TW (1) TWI416734B (zh)
WO (1) WO2008016818A2 (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR101312259B1 (ko) * 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR20080099084A (ko) * 2007-05-08 2008-11-12 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
US8058096B2 (en) * 2007-07-31 2011-11-15 Hewlett Packard Development Company, L.P. Microelectronic device
US8258021B2 (en) 2007-10-26 2012-09-04 Palo Alto Research Center Incorporated Protecting semiconducting oxides
KR100936874B1 (ko) * 2007-12-18 2010-01-14 삼성모바일디스플레이주식회사 박막 트랜지스터의 제조 방법 및 박막 트랜지스터를구비하는 유기전계발광 표시 장치의 제조 방법
US20090230389A1 (en) * 2008-03-17 2009-09-17 Zhizhang Chen Atomic Layer Deposition of Gate Dielectric Layer with High Dielectric Constant for Thin Film Transisitor
KR100963104B1 (ko) 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
US8129718B2 (en) * 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
JP5616012B2 (ja) * 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20100144088A1 (en) * 2008-12-05 2010-06-10 Electronics And Telecommunications Research Institute Method for forming metal oxide and method for forming transistor structure with the same
US8187795B2 (en) 2008-12-09 2012-05-29 The Board Of Trustees Of The University Of Illinois Patterning methods for stretchable structures
KR101552975B1 (ko) * 2009-01-09 2015-09-15 삼성전자주식회사 산화물 반도체 및 이를 포함하는 박막 트랜지스터
JP4752927B2 (ja) * 2009-02-09 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
KR101681884B1 (ko) * 2009-03-27 2016-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치, 표시장치 및 전자기기
US8822988B2 (en) * 2009-03-31 2014-09-02 Hewlett-Packard Development Company, L.P. Thin-film transistor (TFT) with a bi-layer channel
EP2460183A4 (en) 2009-07-31 2015-10-07 Semiconductor Energy Lab SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
KR101147414B1 (ko) * 2009-09-22 2012-05-22 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
CN103794612B (zh) * 2009-10-21 2018-09-07 株式会社半导体能源研究所 半导体装置
US8211782B2 (en) 2009-10-23 2012-07-03 Palo Alto Research Center Incorporated Printed material constrained by well structures
US20120280227A1 (en) * 2009-11-27 2012-11-08 Hironori Wakana Oxide semiconductor device and method of manufacturing the same
US9911857B2 (en) * 2010-10-29 2018-03-06 Cbrite Inc. Thin film transistor with low trap-density material abutting a metal oxide active layer and the gate dielectric
TWI624878B (zh) 2011-03-11 2018-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
KR20130042867A (ko) 2011-10-19 2013-04-29 삼성디스플레이 주식회사 보호막 용액 조성물, 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판 제조 방법
US9097093B1 (en) * 2012-01-06 2015-08-04 Cavin B. Frost Downhole chemical treatment assembly for use in a downhole wellbore
US8653516B1 (en) * 2012-08-31 2014-02-18 Eastman Kodak Company High performance thin film transistor
US9029914B2 (en) * 2012-11-26 2015-05-12 Triquint Semiconductor, Inc. Group III-nitride-based transistor with gate dielectric including a fluoride -or chloride- based compound
US9741864B2 (en) * 2013-05-09 2017-08-22 National Institute For Materials Science Thin-film transistor and method for manufacturing same
US8975625B2 (en) * 2013-05-14 2015-03-10 Applied Materials, Inc. TFT with insert in passivation layer or etch stop layer
JP6106024B2 (ja) * 2013-05-21 2017-03-29 株式会社ジャパンディスプレイ 薄膜トランジスタの製造方法及び薄膜トランジスタ
GB2515750B (en) 2013-07-01 2017-11-15 Flexenable Ltd Supressing Leakage Currents in a Multi - TFT Device
CN104091809B (zh) * 2014-06-26 2017-01-25 京东方科技集团股份有限公司 一种阵列基板、其制备方法、液晶显示屏及显示装置
US9711350B2 (en) 2015-06-03 2017-07-18 Asm Ip Holding B.V. Methods for semiconductor passivation by nitridation
CN109427974B (zh) * 2017-08-22 2021-02-19 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、电子器件
CN107978560B (zh) * 2017-11-21 2019-12-03 深圳市华星光电半导体显示技术有限公司 背沟道蚀刻型tft基板及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050017244A1 (en) * 2003-07-25 2005-01-27 Randy Hoffman Semiconductor device
US20050181547A1 (en) * 2001-04-13 2005-08-18 Sony Corporation Method for manufacturing thin film device and semiconductor device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970010652B1 (ko) 1992-07-06 1997-06-30 가부시키가이샤 한도오따이 에네루기 겐큐쇼 박막형 반도체 장치 및 그 제작방법
US5384271A (en) * 1993-10-04 1995-01-24 General Electric Company Method for reduction of off-current in thin film transistors
US6498114B1 (en) * 1999-04-09 2002-12-24 E Ink Corporation Method for forming a patterned semiconductor film
US7078322B2 (en) * 2001-11-29 2006-07-18 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor
KR100500779B1 (ko) * 2003-10-10 2005-07-12 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판의 제조 방법
KR100592278B1 (ko) 2004-06-08 2006-06-21 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 구비한 평판표시장치
US7382421B2 (en) 2004-10-12 2008-06-03 Hewlett-Packard Development Company, L.P. Thin film transistor with a passivation layer
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US20060220023A1 (en) * 2005-03-03 2006-10-05 Randy Hoffman Thin-film device
US20080303037A1 (en) * 2007-06-04 2008-12-11 Irving Lyn M Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050181547A1 (en) * 2001-04-13 2005-08-18 Sony Corporation Method for manufacturing thin film device and semiconductor device
US20050017244A1 (en) * 2003-07-25 2005-01-27 Randy Hoffman Semiconductor device

Also Published As

Publication number Publication date
EP2050141A2 (en) 2009-04-22
EP2050141B1 (en) 2014-05-07
TW200818511A (en) 2008-04-16
US20080023703A1 (en) 2008-01-31
US8101947B2 (en) 2012-01-24
WO2008016818A3 (en) 2008-04-10
US20090289250A1 (en) 2009-11-26
WO2008016818A2 (en) 2008-02-07

Similar Documents

Publication Publication Date Title
TWI416734B (zh) 用於製造薄膜裝置的系統及方法
US20060197092A1 (en) System and method for forming conductive material on a substrate
TWI374545B (en) Manufacturing method of thin film transistor and thin film transistor, and display
KR101510212B1 (ko) 산화물 반도체 박막 트랜지스터의 제조방법
US10615266B2 (en) Thin-film transistor, manufacturing method thereof, and array substrate
CN102136499B (zh) 薄膜晶体管及其制造方法
US7285795B2 (en) Vertical field-effect transistor, method of manufacturing the same, and display device having the same
EP2339633B1 (en) Method of manufacturing transistor, and of electronic device including transistor
WO2016061715A1 (zh) 金属氧化物薄膜晶体管制备方法
US20130092931A1 (en) Thin film transistors
US8058096B2 (en) Microelectronic device
JP2007165834A (ja) 有機薄膜トランジスタ及びそれを含む平板ディスプレイ装置
KR20130092591A (ko) 박막 트랜지스터 및 그의 제조 방법, 박막 트랜지스터를 구비하는 화상 표시 장치
US20130122649A1 (en) Method for manufacturing thin film transistor
US8680526B2 (en) Electronic device, method of producing the same, and display device
US10325985B2 (en) Protecting transistor elements against degrading species
US9704998B2 (en) Thin film transistor and method of manufacturing the same, display substrate, and display apparatus
US20170309654A1 (en) Display Substrate and Manufacturing Method Thereof, Display Apparatus
JP4706236B2 (ja) 半導体装置及びその製造方法
KR100602259B1 (ko) 수직 전계-효과 트랜지스터, 이에 의한 수직 전계-효과트랜지스터 제조 방법 및 이를 구비하는 평판 디스플레이장치
JP2014082386A (ja) 有機トランジスタ及びその製造方法
JP2010258126A (ja) 薄膜トランジスタ及びその製造方法
JP5557595B2 (ja) 電子デバイスの製造方法、薄膜トランジスタ、電気光学装置及びセンサー
JP2013004849A (ja) 薄膜トランジスタの製造方法およびロール状薄膜トランジスタ
KR100741099B1 (ko) 평판표시장치 및 그의 제조방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees