TWI415229B - 具有矽基體之電子電路裝置 - Google Patents
具有矽基體之電子電路裝置 Download PDFInfo
- Publication number
- TWI415229B TWI415229B TW094110078A TW94110078A TWI415229B TW I415229 B TWI415229 B TW I415229B TW 094110078 A TW094110078 A TW 094110078A TW 94110078 A TW94110078 A TW 94110078A TW I415229 B TWI415229 B TW I415229B
- Authority
- TW
- Taiwan
- Prior art keywords
- recess
- component
- passive
- semiconductor
- electronic circuit
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 92
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title abstract 6
- 229910052710 silicon Inorganic materials 0.000 title abstract 6
- 239000010703 silicon Substances 0.000 title abstract 6
- 239000004065 semiconductor Substances 0.000 claims abstract description 84
- 238000000034 method Methods 0.000 claims abstract description 52
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 42
- 229910052707 ruthenium Inorganic materials 0.000 claims description 42
- 229910052732 germanium Inorganic materials 0.000 claims description 32
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 32
- 239000011347 resin Substances 0.000 claims description 8
- 229920005989 resin Polymers 0.000 claims description 8
- 239000004020 conductor Substances 0.000 claims description 6
- 239000011342 resin composition Substances 0.000 claims 1
- 239000003990 capacitor Substances 0.000 description 16
- 239000000853 adhesive Substances 0.000 description 11
- 230000001070 adhesive effect Effects 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 239000011159 matrix material Substances 0.000 description 8
- 238000003780 insertion Methods 0.000 description 5
- 230000037431 insertion Effects 0.000 description 5
- 238000002844 melting Methods 0.000 description 5
- 230000008018 melting Effects 0.000 description 5
- 238000000708 deep reactive-ion etching Methods 0.000 description 4
- 230000035945 sensitivity Effects 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- 230000000149 penetrating effect Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000000347 anisotropic wet etching Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- E—FIXED CONSTRUCTIONS
- E03—WATER SUPPLY; SEWERAGE
- E03F—SEWERS; CESSPOOLS
- E03F5/00—Sewerage structures
- E03F5/04—Gullies inlets, road sinks, floor drains with or without odour seals or sediment traps
- E03F5/06—Gully gratings
-
- E—FIXED CONSTRUCTIONS
- E03—WATER SUPPLY; SEWERAGE
- E03F—SEWERS; CESSPOOLS
- E03F5/00—Sewerage structures
- E03F5/04—Gullies inlets, road sinks, floor drains with or without odour seals or sediment traps
- E03F5/0401—Gullies for use in roads or pavements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- E—FIXED CONSTRUCTIONS
- E03—WATER SUPPLY; SEWERAGE
- E03F—SEWERS; CESSPOOLS
- E03F5/00—Sewerage structures
- E03F5/04—Gullies inlets, road sinks, floor drains with or without odour seals or sediment traps
- E03F5/06—Gully gratings
- E03F2005/065—Gully gratings with elastic locking elements
-
- E—FIXED CONSTRUCTIONS
- E03—WATER SUPPLY; SEWERAGE
- E03F—SEWERS; CESSPOOLS
- E03F5/00—Sewerage structures
- E03F5/04—Gullies inlets, road sinks, floor drains with or without odour seals or sediment traps
- E03F5/06—Gully gratings
- E03F2005/066—Gully gratings with means for protecting against vandalism
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
- H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Public Health (AREA)
- Water Supply & Treatment (AREA)
- Health & Medical Sciences (AREA)
- Hydrology & Water Resources (AREA)
- Life Sciences & Earth Sciences (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本發明係有關電子電路裝置，其中，被動元件或感測器元件和矽基體相結合。
圖19顯示習知電子電路裝置之結構，其中，被動元件和矽基體相結合（舉例來說，參考JP 09－8180A（圖1））。
一群製作於矽基體上之主動組件100及一群被動組件101被安裝在絕緣基體102的表面上，電路圖案（圖中未顯示出）被印刷在絕緣基體102的前表面上，且電路圖案使主動組件100（二極體、電晶體、IC等等）電連接至被動組件101（電阻器、電容器、電感器等等）。
將被動元件和矽基體相結合之習知電子電路裝置於是會有安裝面積和體積變大的問題。
本發明已經被做成來解決上述問題，並且具有目的在於提供一電子電路裝置，其中，被動元件和矽基體以小的面積和體積相結合。
依據本發明，提供一電子電路裝置，其中，被動元件和矽基體相結合，包括：一具有半導體元件和凹部之矽基體；及至少一被動元件，其係藉由和矽平面程序不同之程序來予以形成的，其中，被動元件被嵌入於矽基體之凹部中，且被電連接至形成於矽基體上之半導體元件。
又，提供一電子電路裝置，其中，被動元件和矽基體相結合，包括：一具有半導體元件和凹部之矽基體；及至少一被動元件，其係藉由和藉由其形成半導體元件之矽平面程序不同之程序來予以形成的，其中，矽基體之凹部用作連接器，其當被動元件被插入凹部中時，使被動元件和半導體元件電連接。
又，提供一電子電路裝置，其中，被動元件和矽基體相結合，包括：一矽基體，具有半導體元件在其前表面上，和至少一貫穿前表面與後表面的貫通孔；至少一被動元件，其係藉由和藉由其形成半導體元件之矽平面程序不同之程序來予以形成的；及一連接元件，配置於貫通孔中，用以將半導體元件電連接至被動元件，其中，連接元件的表面包括絕緣樹脂。
又，提供一電子電路裝置，其中，被動元件和矽基體相結合，包括：一矽基體，具有半導體元件在其前表面上、凹部在其後表面上，和至少一貫穿前表面與後表面的貫通孔於凹部中；及至少一被動元件，其係藉由和藉由其形成半導體元件之矽平面程序不同之程序來予以形成的，且其係配置於凹部中；及一連接元件，配置於貫通孔中，用以將半導體元件電連接至被動元件，其中，連接元件的表面包括絕緣樹脂。
又，提供一電子電路裝置，其中，被動元件和矽基體相結合，包括：一矽基體，具有半導體元件在其前表面上，和至少一貫穿前表面與後表面的貫通孔；及至少一被動元件，其係藉由和藉由其形成半導體元件之矽平面程序不同之程序來予以形成的，且其具有適合於貫通孔之凸出端，其中，被動元件之凸出端係從矽基體之後表面被嵌入於貫通孔中，以使被動元件和形成於矽基體之前表面上的半導體元件電連接。
又，提供一電子電路裝置，其中，被動元件和矽基體相結合，包括：一矽基體，具有半導體元件在其前表面上、凹部在其後表面上，和至少一貫穿前表面與後表面的貫通孔於凹部中；及至少一被動元件，其係藉由和藉由其形成半導體元件之矽平面程序不同之程序來予以形成的，且其係配置於凹部中，並且其具有適合於貫通孔之凸出端，其中，被動元件之凸出端係從矽基體之後表面被嵌入於貫通孔中，以使被動元件和形成於矽基體之前表面上的半導體元件電連接。
又，依據本發明之電子電路裝置包括：一矽基體，其具有一整流元件及一電容器，且其係形成有一凹部；及至少一天線，其具有一適入於矽基體之凹部中的凸出電極，且其係藉由和矽平面程序不同之程序來予以形成的，並且其特徵在於：天線的凸出電極被插入進矽基體之凹部中；形成於矽基體上之整流元件被電連接至天線；且能量係藉由使用商用無線電波來予以儲存的。
又，提供一電子電路裝置，其中，被動元件和矽基體相結合，包括：一矽基體，具有整流元件、電容器、和凹部；及至少一天線，其係藉由和藉由其形成整流元件及電容器之矽平面程序不同的程序來予以形成的，且其具有適合於凹部之凸出端，其中，天線的凸出端被嵌入於矽基體之凹部中，以使天線和形成於矽基體之表面上的整流元件電連接，且能量係藉由使用商用無線電波來予以儲存的。
依據本發明之電子電路裝置，其中，被動元件和矽基體相結合，具有實現尺寸及重量縮減的效果。
依據本發明，矽基體係設置有凹部，且被動元件或感測器元件被嵌入於凹部中，以便解決電子電路裝置的上述問題，其中，被動元件和矽基體相結合。
在下文中，將參照伴隨之圖形而由本發明之實施例做成說明，圖1為依據本發明實施例1之具有矽基體之電子電路裝置的剖面圖。
矽基體1具有前表面和後表面，圖1的上側部分對應於前表面，且其下側部分對應於後表面。在矽基體1的前表面上，未顯示於圖形上之元件，例如，電晶體、電阻器、及電容器，係藉由使用矽平面程序來予以形成的，其係採取沉積、蝕刻、掺雜、熱處理等等方法而直接形成積體電路於半導體基體上的技術。
此外，凹部係藉由各同異性矽乾式蝕刻法（例如，DRIE（深反應離子蝕刻））或各向異性溼式蝕刻法（例如，TMAH（氫氧化四甲基銨））而被形成在矽基體1的前表面上。通常，凹部在DRIE的情況中被形成而實質上垂直於矽基體，如圖1所示，並且在溼式蝕刻的情況中被形成而具有一定的角度。
根據即將被嵌入於凹部中之被動元件2的尺寸來調整凹部的深度及尺寸。在圖1中，被動元件2被插入於矽基體1中的部分相當於凹部。在矽基體1的厚度係薄於被動元件2的厚度之情況中，被動元件2係凸出自矽基體1的前表面。
電阻器或電容器能夠藉由使用矽平面程序而被做成於矽基體1上；但是，難以藉由使用矽平面程序來形成具有大電容之電容器或具有高電感之線圈。在本發明中，高性能被動元件2，其係藉由和用來形成元件於半導體表面上之矽平面程序不同的程序而被形成做為分離組件，被嵌入於矽基體1的凹部中。因此，具有大電容之電容器或具有高電感之線圈，此二者不能夠經由習知的矽平面程序來予以實現，能夠被使用在藉由矽基體上之半導體元件所形成的電子電路中，電子電路裝置的尺寸能夠據以縮減。
現在敘述許多將被動元件2固定於矽基體1的方法。
第一種方法係有關當被動元件的端子存在於矽基體之前表面側上的情況，並且為將黏著劑3注射進矽基體之凹部內的方法。在此情況中，適當量的黏著劑3被注射進形成有凹部的矽基體1內，且被動元件2被插入於凹部中，藉以被黏著於矽基體1。在黏著之後，如圖2所示，被動元件的端子能夠經由打線接合11而被電連接至矽基體上的元件。
第二種方法係有關當被動元件的端子存在於矽基體之凹部側上的情況，如圖3所示，並且為一方法，其中，低熔點金屬或導電性黏著劑12係準備給矽基體之凹部中的部件，而該等部件和被動元件的端子相接觸。在此情況中，金屬互連、藉由以高濃度擴散之互連、或者用於電傳導的多晶矽互連13被事先形成在形成有凹部之矽基體1的該等部件處，而該等部件和被動元件的端子相接觸。互連從和被動元件之端子的連接點延伸到半導體表面，並且與半導體表面上之矽基體上的元件電連接。
在導電性黏著劑12被配置於矽基體的凹部中之後，被動元件2被插入於凹部中，熱施加係一般做為使低熔點金屬或導電性黏著劑硬化的方法。但是，藉由超音波之施加所產生之熱的硬化也能夠被採取做為硬化方法。
圖4為依據本發明實施例2之具有矽基體之電子電路裝置的剖面圖。矽基體1具有前表面和後表面，圖4的上側部分對應於前表面，且其下側部分對應於後表面。例如電晶體、電阻器、及電容器之元件係藉由使用矽平面程序而被形成在矽基體1的前表面上。
形成矽基體1之凹部的方法係和圖1的情況相同，和圖1中之實施例的不同點在於被動元件2具有一凸出部，其將一部分的端子當作電極，凸出部被插入於矽基體1的凹部中，金屬互連、藉由以高濃度擴散之互連、或者用於電傳導的多晶矽互連13被事先形成在矽基體1之凹部的前表面上，被動元件2到矽基體的黏著係利用導電性黏著劑12等等來予以實施，如同在實施例1中。
在圖4中，有一個矽基體1和被動元件的連接點，也就是說，被動元件的一凸出部。但是，明顯地，具有多個端子之被動元件的安裝能夠被實施於當矽基體1之凹部的數目和被動元件之凸出部的數目係對應於被動元件之端子的數目而增加時。
圖5為依據本發明實施例3之具有矽基體之電子電路裝置的剖面圖。矽基體1具有前表面和後表面，圖5的上側部分對應於前表面，且其下側部分對應於後表面。例如電晶體、電阻器、及電容器之元件係藉由使用矽平面程序而被形成在矽基體1的前表面上。
和圖3中之實施例的不同點在於矽基體之凹部具有兩個梯級，凹部的形狀因此使被動元件2從矽基體之前表面的插入容易。
此外，做為凹部的形狀，錐形的形狀也能夠藉由透過各向異性溼式蝕刻法來實施錐形蝕刻，而後垂直地實施DRIE而被做成，如圖6所示。此結構進一步使被動元件2從矽基體之前表面的插入容易。
此外，圖7為在被動元件2的形狀具有兩個梯級之情況中，具有矽基體之電子電路裝置的剖面圖。在此情況中，被動元件2的端子被設置在其薄的部分處，並且係剛好適入於矽基體1之凹部的淺的部分中。有此結構，能夠使被動元件2從矽基體之前表面的插入和被動元件2與互連13之間的連接更容易。
此外，在圖8中，被動元件2具有一凸出端子，並且矽基體1的凹部被形成而能夠適合於該端子。和圖4中之實施例的不同點在於：在矽基體1中所形成的凹部具有兩個梯級的深度；及被動元件的端子和被動元件本身的全部或部分被插入於矽基體1中的凹部中。
從上面，整個電子電路裝置的高度能夠被做得比圖4之情況中的高度還低。
圖9為依據本發明實施例4之具有矽基體之電子電路裝置的平面圖，矽基體1具有前表面和後表面，且圖9為前表面的平面圖，例如電晶體、電阻器、及電容器之元件係藉由使用矽平面程序而被形成在矽基體的前表面上。凸面凹部4被形成在矽基體1中，且具有凸面形狀的被動元件2被插入於凹部5中。在矽基體的凹部具有四角形形狀的情況中，會有被動元件在被動元件的方向被旋轉180度的角度之情況中，以錯誤的方向被插入於矽基體中之可能性。但是，藉由提供凸面凹部，能夠避免以錯誤的方向插入被動元件。插入之被動元件2與矽基體1之間的電氣連接係和上面所述的一樣。
圖10為依據本發明實施例5之具有矽基體之電子電路裝置的平面圖，矽基體1具有前表面和後表面，且圖10為前表面的平面圖，例如電晶體、電阻器、及電容器之元件係藉由使用矽平面程序而被形成在矽基體的前表面上。凹面凹部5被形成在矽基體1中，且具有凹面形狀的被動元件2被插入於凹部5中。在矽基體的凹部具有四角形形狀的情況中，會有被動元件在被動元件的方向被旋轉180度的角度之情況中，以錯誤的方向被插入於矽基體中之可能性。但是，藉由提供凹面凹部，能夠避免以錯誤的方向插入被動元件。插入之被動元件2與矽基體1之間的電氣連接係和上面所述的一樣。
圖11為顯示板使用在本發明實施例6中之被動元件2的立體圖。在圖11中，被動元件具有圓柱體形狀，並且電極被形成在其兩末端處。有此圓柱體被動元件，被動元件藉由在晶圓狀態中被滾動於晶圓上而很容易被插入於矽基體的凹部中。
圖12為在當圖11之被動元件被插入於矽基體中時的剖面圖。在矽基體1中，凹部被做成而具有如同在圖7中的兩個梯級深度。矽基體1具有前表面和後表面，圖12的上側部分對應於前表面，且其下側部分對應於後表面。例如電晶體、電阻器、及電容器之元件係藉由使用矽平面程序而被形成在矽基體1的前表面上。被動元件的端子與金屬互連之間的導通、藉由以高濃度擴散之互連、或者多晶矽互連13係經由低熔點金屬或導電性黏著劑12而被建立，互連13使端子電連接至形成在矽基體1之前表面上的半導體元件。
圖13為依據本發明實施例7之具有矽基體之電子電路裝置的剖面圖，矽基體1具有前表面和後表面，圖13的上側部分對應於前表面，且其下側部分對應於後表面。例如電晶體、電阻器、及電容器之元件係藉由使用矽平面程序而被形成在矽基體1的前表面上。和圖1中之實施例的不同點在於：凹部被形成在矽基體1的後表面上，及被動元件2被插入於凹部中。
在圖13中的電子電路裝置中，能夠以和圖3相同的方式取出被動元件的電極至圖13的下側部分。
至於將圖13中之電子電路裝置安裝到板等等的方法，凸塊被形成在矽基體之前表面或後表面的電極上，且其合成物被安裝於基體上，且其面朝下，相對的電極受到打線接合。因此，電子電路裝置能夠被安裝於基體等等上。從平坦性的觀點來看，更容易的是凸塊被形成在矽基體1之前表面的電極上，而同時被動元件上之後表面上的電極受到打線接合。
圖14為在依據本發明實施例8之具有矽基體的電子電路裝置中，連接矽基體1之前表面到後表面之連接元件7的剖面圖。有一個貫穿矽基體1之前表面及後表面的孔，且連接元件7被嵌入於貫通孔中，連接元件7具有圓柱體形狀，並且金屬狀導電材料10存在於其中央部分。導電材料10具有釘形形狀，且連接元件7經由釘的頭部部分而被電連接至被動元件的端子（參照圖15）。釘形導電材料10的身體部分被絕緣樹脂11所覆蓋，介於中央導電材料與形成有貫通孔之矽基體1間的電氣絕緣能夠藉由絕緣樹脂11來予以維持。此外，絕緣樹脂11係彈性的，而因此，能夠對應於貫通孔的形狀而變形，絕緣樹脂11係塗覆有黏著劑，並且連接元件7係藉由被插入於矽基體的貫通孔中而被固定於矽基體1
圖15為顯示被動元件藉由使用連接元件7而被安裝於矽基體1上之狀態的剖面圖。矽基體1具有前表面和後表面，圖15的上側部分對應於後表面，且其下側部分對應於前表面。例如電晶體、電阻器、及電容器之元件係藉由使用矽平面程序而被形成在矽基體1的前表面上。具有兩個梯級深度之凹部被形成在矽基體1之後表面上。而且，貫通孔被形成在凹部的兩點處，且連接元件7被插入於貫通孔中，被動元件2的端子和連接元件7的上部部分（釘的金屬頭部分）相連接，介於被動元件2與連接元件7的上部部分之間的黏著和電氣連接能夠藉由使用導電性黏著劑或低熔點金屬而很容易被實現。
被動元件2的端子係經由連接元件7而被拉出至矽基體1的前表面。在圖15中，半導體元件被形成在矽基體的前表面上，且半導體元件和連接元件7的金屬下部部分係經由打線接合等等互相電連接。從上面，即使半導體元件被嵌入於其上並未形成有半導體元件的後表面上，被動元件2的端子也能夠被電拉出至其上係形成有半導體元件的前表面上。因此，被動元件能夠被連接至其上係形成有半導體元件之前表面上的半導體元件。
圖16為依據本發明實施例9之具有矽基體之電子電路裝置的剖面圖。矽基體1具有前表面和後表面，圖16的上側部分對應於前表面，且其下側部分對應於後表面。例如電晶體、電阻器、及電容器之元件係藉由使用矽平面程序而被形成在矽基體1的前表面上。此外，貫通孔被形成於矽基體1中，被動元件2係設置有具有適入於貫通孔中之端子的凸出部，且被動元件2的凸出部係從矽基體1的前表面而被插入於貫通孔中，介於被動元件2與半導體元件之間的連接係和實施例2中的連接相同。況且，在圖16中，在凹部被形成在其上並未形成有半導體元件的後表面上之情況中（在被動元件2係自矽基體的後表面被插入之情況中），在被動元件2之足部的頂端部分處之端子係經由打線接合而被電連接至矽基體之前表面（其上係形成有半導體元件）上的半導體元件。
圖17為依據本發明實施例10之具有矽基體之電子電路裝置的剖面圖，和圖16中之實施例的不同點在於矽基體1的凹部在深度方向上具有兩個梯級。從這一點，被動元件2的一部分或全部係保持在矽基體1的凹部中。因此，能夠減少電子電路裝置的的高度。
圖18係依據本發明實施例11之具有矽基體之電子電路裝置的剖面圖，和圖4中之實施例的不同點在於天線8被插入於矽基體1的凹部中，而不是被動元件。
通常，難以藉由使用矽平面程序來形成高性能天線於矽基體上，但是，高性能天線，其係藉由和矽平面程序不同的程序來予以製造的，被嵌入於矽基體中。結果，能夠製造出具發射－接收功能，有高通訊靈敏度的小型電子電路裝置。
被動元件之嵌入於矽基體中已經被敘述於上。但是，感測器元件被嵌入於矽基體中，而不是被動元件，藉此，能夠製造出具有高靈敏度之感測器的小型電子電路裝置。舉例來說，用來偵測磁性之磁性材料係黏貼於具有訊號處理電路的矽基體上；用來偵測磁性之磁性感測器，其具有比整體形成有矽基體之磁性感測器的靈敏度更高的靈敏度，係藉由和矽平面程序不同的程序來予以製造的；及合成之磁性感測器被插入於具有訊號處理電路的矽基體中。結果，能夠製造具有高靈敏度的小型磁性感測器。
此外，通常，感測器的輸出一般常常具有高的阻抗，此情況當互連被拉引出時可能會帶來雜訊電阻方面的問題。但是，在本發明中，感測器的端子能夠直接和矽基體相連接，其明顯改善雜訊電阻。
此外，包含感測器及訊號處理電路的MEMS(微電子機械系統)組件或者包含半導體元件之電子組件被嵌入於矽基體中來代替被動元件，藉此，能夠縮減電子電路裝置的尺寸。舉例來說，包含感測器及將包含感測器轉換成阻抗之功能的MEMS組件被嵌入於具有訊號處理電路的矽基體中，且MEMS組件的輸出被電連接至半導體基體上之訊號處理電路的輸入。因此，能夠建構出具有小的MEMS組件之電子電路裝置。
況且，具有被形成於不同半導體基體上之半導體元件的電子組件被嵌入於另一半導體基體中，因此，能夠建構出小型電子電路裝置。
如上所述，依據本發明，在具有矽基體、包含被動元件之電子組件、感測器元件、天線、或MEMS的電子電路裝置中，其係藉由和矽平面程序不同的程序來予以形成的，被嵌入於矽基體中。因此，能夠提供非常小型之高性能電子電路裝置。
1．．．矽基體
2．．．被動元件
3．．．黏著劑
4．．．凸面凹部
5．．．凹面凹部
7．．．連接元件
8．．．天線
10．．．導電材料
11．．．絕緣樹脂
12．．．低熔點金屬或導電性黏著劑
13．．．互連
100．．．主動組件
101．．．被動組件
102．．．絕緣基體
在伴隨之圖形中：圖1係依據本發明實施例1之具有矽基體之電子電路裝置的剖面圖；圖2係依據本發明實施例1之具有矽基體之電子電路裝置的剖面圖；圖3係依據本發明實施例1之具有矽基體之電子電路裝置的剖面圖；圖4係依據本發明實施例2之具有矽基體之電子電路裝置的剖面圖；圖5係依據本發明實施例3之具有矽基體之電子電路裝置的剖面圖；圖6係依據本發明實施例3之具有矽基體之電子電路裝置的剖面圖；圖7係依據本發明實施例3之具有矽基體之電子電路裝置的剖面圖；圖8係依據本發明實施例3之具有矽基體之電子電路裝置的剖面圖；圖9係依據本發明實施例4之具有矽基體之電子電路裝置的平面圖；圖10係依據本發明實施例5之具有矽基體之電子電路裝置的平面圖；圖11係被使用在依據本發明實施例6之具有矽基體之電子電路裝置中之被動元件的立體圖；圖12係依據本發明實施例6之具有矽基體之電子電路裝置的剖面圖；圖13係依據本發明實施例7之具有矽基體之電子電路裝置的剖面圖；圖14係被使用在依據本發明實施例8之具有矽基體之電子電路裝置中之連接元件的剖面圖；圖15係依據本發明實施例8之具有矽基體之電子電路裝置的剖面圖；圖16係依據本發明實施例9之具有矽基體之電子電路裝置的剖面圖；圖17係依據本發明實施例10之具有矽基體之電子電路裝置的剖面圖；圖18係依據本發明實施例11之具有矽基體之電子電路裝置的剖面圖；以及圖19係習知具有矽基體之電子電路裝置的平面圖。
1．．．矽基體
2．．．被動元件
Claims (22)
- 一種電子電路裝置，包括：矽基體，具有半導體元件和凹部形成於其前表面上；互連線，係沿著該凹部的內部表面而從該凹部的底部配置至該矽基體的表面；及被動元件，其係藉由和藉由其而形成該半導體元件之矽平面程序不同之程序來予以形成的，該被動元件具有在該凹部的該底部處被連接至該互連線並且被嵌入於該矽基體之該凹部中的端子，其中：形成於該矽基體上之該半導體元件被電連接至該被動元件。
- 如申請專利範圍第1項之電子電路裝置，其中，該凹部的形狀在深度方向上具有至少兩個梯級。
- 如申請專利範圍第1項之電子電路裝置，其中，該被動元件具有圓柱體形狀，且在其兩末端具有導電端子。
- 如申請專利範圍第1項之電子電路裝置，其中，天線被使用做為該被動元件。
- 如申請專利範圍第1項之電子電路裝置，其中，感測器元件被使用做為該被動元件。
- 如申請專利範圍第1項之電子電路裝置，其中，包含MEMS(微電子機械系統)之電子組件被使用來取代 該被動元件。
- 一種電子電路裝置，包括：矽基體，具有半導體元件和凹部；互連線，係沿著該凹部的內部表面而從該凹部的底部配置至該矽基體的表面；及被動元件，其係藉由和藉由其而形成該半導體元件之矽平面程序不同之程序來予以形成的，該被動元件具有在該凹部的該底部處被連接至該互連線並且被嵌入於該矽基體之該凹部中的端子，其中：該被動元件具有凸出端子；且該被動元件之該凸出端子被插入於該矽基體的該凹部中，以使該半導體元件電連接至該被動元件。
- 如申請專利範圍第7項之電子電路裝置，其中，該凹部的形狀在深度方向上具有至少兩個梯級。
- 如申請專利範圍第7項之電子電路裝置，其中，該被動元件具有圓柱體形狀，且在其兩末端具有導電端子。
- 如申請專利範圍第7項之電子電路裝置，其中，天線被使用做為該被動元件。
- 如申請專利範圍第7項之電子電路裝置，其中，感測器元件被使用做為該被動元件。
- 如申請專利範圍第7項之電子電路裝置，其中，包含MEMS(微電子機械系統)之電子組件被使用來取代該被動元件。
- 一種電子電路裝置，包括：矽基體，具有半導體元件和凹部；及至少一被動元件，其係藉由和藉由其而形成該半導體元件之矽平面程序不同之程序來予以形成的，其中：該被動元件被嵌入於該矽基體之該凹部中的端子，形成於該矽基體上之該半導體元件被電連接至該被動元件，該凹部的形狀具有至少一凸出自該凹部之平面的凸面，以及該被動元件具有適入於該凹部之該凸面中的凹面。
- 一種電子電路裝置，包括：矽基體，具有半導體元件和凹部；及至少一被動元件，其係藉由和藉由其而形成該半導體元件之矽平面程序不同之程序來予以形成的，其中：該被動元件具有凸出端子，該被動元件之該凸出端子被插入於該矽基體的該凹部中，以使該半導體元件電連接至該被動元件，該凹部的形狀具有至少一凸出自該凹部之平面的凸面，以及該被動元件具有適入於該凹部之該凸面中的凹面。
- 一種電子電路裝置，其中：矽基體，具有半導體元件和凹部；及至少一被動元件，其係藉由和藉由其而形成該半導體元件之矽平面程序不同之程序來予以形成的，其中： 該被動元件被嵌入於該矽基體之該凹部中的端子，形成於該矽基體上之該半導體元件被電連接至該被動元件，該凹部的形狀係在該凹部的平面中具有至少一凹面，以及該被動元件具有適入於該凹部之該凹面中的凹面。
- 一種電子電路裝置，包括：矽基體，具有半導體元件和凹部；及至少一被動元件，其係藉由和藉由其而形成該半導體元件之矽平面程序不同之程序來予以形成的，其中：該被動元件具有凸出端子，該被動元件之該凸出端子被插入於該矽基體的該凹部中，以使該半導體元件電連接至該被動元件，該凹部的形狀係在該凹部的平面中具有至少一凹面，以及該被動元件具有適入於該凹部之該凹面中的凹面。
- 一種電子電路裝置，包括：矽基體，具有半導體元件和凹部；及至少一被動元件，其係藉由和藉由其而形成該半導體元件之矽平面程序不同之程序來予以形成的，其中：該被動元件被嵌入於該矽基體之該凹部中的端子，形成於該矽基體上之該半導體元件被電連接至該被動元件，以及該凹部存在於該半導體基體的後表面上，並且在該半 導體基體的後表面上，該半導體元件被形成在前表面上。
- 一種電子電路裝置，包括：矽基體，具有半導體元件和凹部；及至少一被動元件，其係藉由和藉由其而形成該半導體元件之矽平面程序不同之程序來予以形成的，其中：該被動元件具有凸出端子，該被動元件之該凸出端子被插入於該矽基體的該凹部中，以使該半導體元件電連接至該被動元件，以及該凹部存在於該半導體基體的後表面上，並且在該半導體基體的後表面上，該半導體元件被形成在前表面上。
- 一種電子電路裝置，包括：矽基體，具有半導體元件在其前表面上，和至少一貫穿該前表面與後表面的貫通孔；至少一被動元件，其係藉由和藉由其而形成該半導體元件之矽平面程序不同之程序來予以形成的；及連接元件，係配置於該貫通孔中，用以將該半導體元件電連接至該被動元件，其中，該連接元件的該表面係由絕緣樹脂所構成。
- 一種電子電路裝置，包括：矽基體，具有半導體元件在其前表面上、凹部在其後表面上，和至少一於該凹部中貫穿該前表面與該後表面的貫通孔；至少一被動元件，其係藉由和藉由其而形成該半導體元件之矽平面程序不同之程序來予以形成的，且其係配置 於該凹部中；及連接元件，係配置於該貫通孔中，用以將該半導體元件電連接至該被動元件，其中，該連接元件的表面係由絕緣樹脂所構成。
- 一種電子電路裝置，包括：矽基體，具有半導體元件在其前表面上，和至少一貫穿該前表面與後表面的貫通孔；及至少一被動元件，其係藉由和藉由其而形成該半導體元件之矽平面程序不同之程序來予以形成的，其中：該被動元件具有凸出端子；該被動元件之該凸出端子被嵌入於該矽基體之該後表面側上的該貫通孔中，而該半導體元件被形成於該矽基體上，以及形成於該矽基體上的該半導體元件被電連接至該被動元件。
- 一種電子電路裝置，包括：矽基體，具有半導體元件在其前表面上、凹部在其後表面上，和至少一於凹部中貫穿該前表面與該後表面的貫通孔；及至少一被動元件，其係藉由和藉由其而形成該半導體元件之矽平面程序不同之程序來予以形成的，其中：該被動元件具有適入於該貫通孔之凸出端子；該被動元件之該凸出端子被嵌入於該矽基體之該後表面側上的該貫通孔中，而該半導體元件被形成於該矽基體 上，以及形成於該矽基體上的該半導體元件被電連接至該被動元件。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004105220A JP4628008B2 (ja) | 2004-03-31 | 2004-03-31 | シリコン基板を有する電子回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200539404A TW200539404A (en) | 2005-12-01 |
| TWI415229B true TWI415229B (zh) | 2013-11-11 |
Family
ID=35067613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW094110078A TWI415229B (zh) | 2004-03-31 | 2005-03-30 | 具有矽基體之電子電路裝置 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US20050233518A1 (zh) |
| JP (1) | JP4628008B2 (zh) |
| KR (1) | KR101124891B1 (zh) |
| CN (1) | CN100557790C (zh) |
| TW (1) | TWI415229B (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100586253C (zh) * | 2005-11-09 | 2010-01-27 | 皇家飞利浦电子股份有限公司 | 包装、包装载体及其制造方法、诊断设备及其制造方法 |
| JP4955349B2 (ja) * | 2006-09-07 | 2012-06-20 | 新光電気工業株式会社 | 半導体装置 |
| US7767486B2 (en) | 2007-11-21 | 2010-08-03 | Intel Corporation | High-volume on-wafer heterogeneous packaging of optical interconnects |
| JP2009239675A (ja) * | 2008-03-27 | 2009-10-15 | Toshiba Corp | 通信モジュールおよび電子機器 |
| US20100200949A1 (en) * | 2009-02-12 | 2010-08-12 | International Business Machines Corporation | Method for tuning the threshold voltage of a metal gate and high-k device |
| JP5139347B2 (ja) * | 2009-02-18 | 2013-02-06 | 新光電気工業株式会社 | 電子部品装置及びその製造方法 |
| US8569861B2 (en) | 2010-12-22 | 2013-10-29 | Analog Devices, Inc. | Vertically integrated systems |
| US10730743B2 (en) | 2017-11-06 | 2020-08-04 | Analog Devices Global Unlimited Company | Gas sensor packages |
| FR3093592B1 (fr) | 2019-03-04 | 2021-05-07 | St Microelectronics Tours Sas | Circuit intégré comportant un condensateur tridimensionnel |
| US11587839B2 (en) | 2019-06-27 | 2023-02-21 | Analog Devices, Inc. | Device with chemical reaction chamber |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200301546A (en) * | 2001-12-28 | 2003-07-01 | Advanced Tech Materials | Integrated passive device formed by demascene processing |
| TW200402138A (en) * | 2002-04-11 | 2004-02-01 | Koninkl Philips Electronics Nv | Electronic device and method of manufacturing same |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5919548A (en) * | 1996-10-11 | 1999-07-06 | Sandia Corporation | Chemical-mechanical polishing of recessed microelectromechanical devices |
| JP2002016171A (ja) * | 2000-06-29 | 2002-01-18 | Sharp Corp | 半導体装置 |
| US6630725B1 (en) * | 2000-10-06 | 2003-10-07 | Motorola, Inc. | Electronic component and method of manufacture |
| JP3492348B2 (ja) * | 2001-12-26 | 2004-02-03 | 新光電気工業株式会社 | 半導体装置用パッケージの製造方法 |
| US7049170B2 (en) * | 2003-12-17 | 2006-05-23 | Tru-Si Technologies, Inc. | Integrated circuits and packaging substrates with cavities, and attachment methods including insertion of protruding contact pads into cavities |
-
2004
- 2004-03-31 JP JP2004105220A patent/JP4628008B2/ja not_active Expired - Fee Related
-
2005
- 2005-03-30 US US11/093,614 patent/US20050233518A1/en not_active Abandoned
- 2005-03-30 TW TW094110078A patent/TWI415229B/zh not_active IP Right Cessation
- 2005-03-31 CN CNB2005100717000A patent/CN100557790C/zh not_active Expired - Fee Related
- 2005-03-31 KR KR1020050027157A patent/KR101124891B1/ko active IP Right Grant
-
2008
- 2008-10-23 US US12/288,814 patent/US7855429B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200301546A (en) * | 2001-12-28 | 2003-07-01 | Advanced Tech Materials | Integrated passive device formed by demascene processing |
| TW200402138A (en) * | 2002-04-11 | 2004-02-01 | Koninkl Philips Electronics Nv | Electronic device and method of manufacturing same |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050233518A1 (en) | 2005-10-20 |
| KR101124891B1 (ko) | 2012-03-27 |
| CN1681108A (zh) | 2005-10-12 |
| JP2005294419A (ja) | 2005-10-20 |
| JP4628008B2 (ja) | 2011-02-09 |
| TW200539404A (en) | 2005-12-01 |
| CN100557790C (zh) | 2009-11-04 |
| US7855429B2 (en) | 2010-12-21 |
| US20090065894A1 (en) | 2009-03-12 |
| KR20060045375A (ko) | 2006-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI415229B (zh) | 具有矽基體之電子電路裝置 | |
| US8049310B2 (en) | Semiconductor device with an interconnect element and method for manufacture | |
| US6077723A (en) | Method for fabricating a multi chip module with alignment member | |
| JP4813035B2 (ja) | 貫通電極付基板の製造方法 | |
| JP3918935B2 (ja) | 半導体装置の製造方法 | |
| TWI254343B (en) | Electronic component, electronic component module and method of manufacturing the electronic component | |
| KR101573517B1 (ko) | 압전형 마이크로 스피커 | |
| JP4145301B2 (ja) | 半導体装置及び三次元実装半導体装置 | |
| US6002180A (en) | Multi chip module with conductive adhesive layer | |
| EP1860418A1 (en) | A method for fabricating a pressure sensor using SOI wafers | |
| EP1653508A3 (en) | Semiconductor device and manufacturing method of the same | |
| TWI395302B (zh) | 半導體元件及半導體元件之製造方法 | |
| CN106241727A (zh) | 半导体结构及其制造方法 | |
| EP1801866A3 (en) | Semiconductor device and method of manufacturing the same | |
| EP1267402A3 (en) | Semiconductor device and method of production of same | |
| EP1653509A3 (en) | Semiconductor device and manufacturing method of the same | |
| JP2005197266A (ja) | Ｓｏｉウェーハを用いたｍｅｍｓデバイス、その製造及び接地方法 | |
| EP1482553A3 (en) | Semiconductor device and manufacturing method thereof | |
| JP2010192696A (ja) | 電子部品装置及びその製造方法 | |
| JP4670699B2 (ja) | マイクロホンチップの実装方法、及びその方法で実装したマイクロホンチップ | |
| JP2004153260A5 (zh) | ||
| US6771786B1 (en) | Hearing aid including an integrated circuit | |
| JP4157414B2 (ja) | 静電容量型外力検出装置 | |
| US8387459B2 (en) | MEMS sensor | |
| CN111463187B (zh) | 基于系统级封装的柔性装置及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |