TWI412759B - 感測器基板及檢查裝置 - Google Patents

感測器基板及檢查裝置 Download PDF

Info

Publication number
TWI412759B
TWI412759B TW098108947A TW98108947A TWI412759B TW I412759 B TWI412759 B TW I412759B TW 098108947 A TW098108947 A TW 098108947A TW 98108947 A TW98108947 A TW 98108947A TW I412759 B TWI412759 B TW I412759B
Authority
TW
Taiwan
Prior art keywords
source
transistor
circuit
diode
constant current
Prior art date
Application number
TW098108947A
Other languages
English (en)
Other versions
TW201003090A (en
Inventor
Masato Ikeda
Original Assignee
Nihon Micronics Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nihon Micronics Kk filed Critical Nihon Micronics Kk
Publication of TW201003090A publication Critical patent/TW201003090A/zh
Application granted granted Critical
Publication of TWI412759B publication Critical patent/TWI412759B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2844—Fault-finding or characterising using test interfaces, e.g. adapters, test boxes, switches, PIN drivers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2829—Testing of circuits in sensor or actuator systems
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Liquid Crystal (AREA)

Description

感測器基板及檢查裝置
本發明是有關感測器基板及檢查裝置，例如使用於液晶顯示面板的玻璃基板之類的顯示用基板的檢查之感測器基板、和適用於以該感測器基板作為構成要素的檢查裝置。
顯示用基板是例如分別被分割成液晶顯示面板之一方的面具備複數的顯示用基板區域之取複數個的玻璃基板。如圖39所示，各顯示用基板區域1是矩陣狀地具有多數的畫素區域(亦即元件區域)，其係具備：分別成矩形的畫素電極2、及被連接至該畫素電極2的開關元件3。
各畫素電極2是形成與顯示用基板1平行的薄膜狀之電極，例如具有與所對應的畫素區域大致同大小的矩形平面形狀。各開關元件3是例如具有源極、汲極及閘極的場效型薄膜電晶體(TFT)，汲極(或源極)是被連接至所對應的畫素電極2。整列於X方向的開關元件3的閘極是被連接至共通的閘極配線4，整列於Y方向的開關元件3的源極(或汲極)是被連接至共通的配線5。
藉由閘極配線4的電壓控制，來使該列的開關元件3形成開啟狀態，且藉由往配線5施加試驗用的高頻信號，來使該列的畫素電極2充放電等，可檢測出開關元件3、閘極配線4、配線5的斷線等。畫素電極2是例如在X方 向(的一列)並設7168個，對每一列實行斷線等的檢查。X方向的一列是例如具有25cm強的長度。
在專利文獻1中揭示有非接觸地使感測器基板對向於檢查對象的畫素電極2的列來進行檢查的檢查裝置。
圖40是表示如此的檢查裝置的概要構成，圖41是表示感測器基板的概略平面。
在感測器基板6是以和畫素電極2的X方向的配列同樣的間距，整列有以1對1來使對向於畫素電極2的感測器電極7。在畫素電極2與所對應的感測器電極7電磁結合程度的非接觸的距離，使感測器基板6接近檢查對象的畫素電極2的列，感測器電極7會拾取從畫素電極2放射的信號(上述試驗用的高頻信號等)，經由所對應的感測器電路8(參照專利文獻1的圖8)來進行放大或整流等之後，以能夠經由扁型配線(flat cable)10在檢測器部11確認信號的存在等之方式進行檢查。感測器電路8是含放大電路，更亦可附加整流電路等。
檢查裝置12是具備一邊非接觸地保持顯示用基板1及感測器基板6，一邊相對地搬送之檢查列可變機構13，在控制部14的控制下，按照畫素電極2的Y方向的間距，一邊使顯示用基板1及感測器基板6間歇性地相對移動，一邊依序檢查畫素電極2的各列。
例如上述般，畫素電極2是在25cm強的長度並設7168個，所以形成於感測器基板6上的感測器電路8亦必須在例如少許25cm強的長度並設7168個。因此，感 測器電路8內的放大電路實用上是以SOG(多晶矽)所構成，該放大電路為了微小電容耦合輸入，而被要求高輸入阻抗，為了可多數並列配置，而被要求即使元件的特性偏差或25cm強長的電源線電阻所造成的電源電壓降下也不會有放大器特性(增益、輸出偏壓等)偏差的情形，及IC化時的實電路面積為小面積，例如在各放大電路檢討利用圖42所示那樣的源極接地放大電路。
在圖42中，源極接地放大電路20是在對該源極接地放大電路20的輸入端子Vi連接閘極的放大MOS電晶體M1的源極與負電源Vee之間連接負反饋用源極電阻Rs，在MOS電晶體M1的汲極與正電源Vdd之間連接負荷電阻RL，將負荷電阻RL的放大MOS電晶體M1的汲極連接端設為該源極接地放大電路20的輸出端子Vo。源極接地放大電路20的輸入端子Vi是被連接至信號源22的輸出Vso。圖42是將上述感測器電極7所拾取的信號視為來自信號源22的信號，將信號源22以等效電路來表示者。信號源22是直列連接輸入直流偏壓電源Vidc及輸入交流信號源Vs，將此直列電路的一端連接至接地，將另一端設為信號源輸出Vso。另外，正電源Vdd、負電源Vee、信號源22的輸入直流偏壓電源Vidc的任一個可被連接至0V(亦即接地)。
由於源極接地放大電路20是MOS電晶體M1的閘極為形成源極接地放大電路20的輸入端子Vi，所以在此輸入端子Vi不會有電流流動。
另一方面，以MOS電晶體M1的直流源極電阻與負反饋用源極電阻Rs的和來除輸入端子Vi與負電源Vee之間的直流電位差之值的直流電流會流至MOS電晶體M1的源極及汲極，且以MOS電晶體M1的交流源極阻抗與負反饋用源極電阻Rs的和來除輸入交流信號源Vs的電壓之值的交流電流(信號電流)會流至MOS電晶體M1的該源極及汲極。
然後，此汲極交流電流(輸出信號電流)與負荷電阻RL的積會成為輸出電壓。
以上，被連接至源極接地放大電路20的輸出Vo的後段電路的輸入阻抗為無限大時的電壓增益A是若將MOS電晶體M1的交流源極阻抗設為RM1s，則以式(1)來表示。
A=RL/(RM1s+Rs)...(1)
RM1s≒Rs時，放大MOS電晶體M1的源極阻抗RM1s的偏差會與增益的偏差直接關係。
在此，若RM1s比Rs還要充分地小，則式(2)式會成立，但一般是RM1s不能無視，以式(1)來處理。
A≒RL/Rs...(2)
[專利文獻1]特開2007-248202號公報
然而，以往的源極接地放大電路20的式(1)所示的電壓增益，是即使適用IC化技術等來作成感測器基板16而使電路內的電阻比一致，還是會因為放大MOS電晶體M1的源極阻抗RM1s與電阻Rs、RL是互相獨立變化，所以形成偏差。
並且，將動作電流設為I時，放大MOS電晶體M1的源極阻抗RM1s是以1/I來變化，負荷電阻RL及負反饋用源極電阻Rs是以1/I來變化。因此，為了能夠無視源極阻抗RM1s，以負荷電阻RL與負反饋用源極電阻Rs的比來決定電壓增益，必須縮小動作電流I。
一旦縮小動作電流I，擴大負荷電阻RL及負反饋用源極電阻Rs，則該等電阻Rs、RL與放大MOS電晶體M1的汲極和閘極間電容等的時定數會變大，作為放大電路的高頻特性會劣化，且大的電阻在IC化時會使晶片面積増大。
因此，被載置於感測器基板6的放大電路，被要求實現以能夠確保放大電路的高頻特性的動作電流來動作，放大用電晶體的源極阻抗的偏差(放大用電晶體的臨界值電壓的偏差)不會影響電壓增益的偏差，且線形性良好的放大電路。
在感測器基板6是需要將以往的源極接地放大電路 20多數並列連接於同一電源線間。如此的情形，因電源線的電流及該電源線的電阻而位於遠離電源電極的位置的源極接地放大電路20的電源電壓會降低，位於該位置的源極接地放大電路20的電壓增益會變動。亦即，依設於感測器基板6上的位置，即使是意圖同一構成的源極接地放大電路20，電壓增益也會有所不同。
因此，搭載於感測器基板6的放大電路，會被要求實現即使是發生如此的電源電壓的降低，照樣電壓增益不會變化，且線形性良好的放大電路。
若使適用既存的SOG製程中沒有電阻生成工程，在感測器電路內的放大電路含電阻元件的源極接地放大電路20，則必須附加電阻生成工程，導致遮罩、工程增加，結果，感測器基板的成本增加。
因此，搭載於感測器基板6的放大電路，會被要求實現可不使用電阻元件來構成，且線形性良好的放大電路。
亦即，搭載特性等比以往的放大電路更加良好的放大電路，其結果，可實現一種能夠實行比以往更高精度的檢查之感測器基板或檢查裝置。
第1之本發明的感測器基板，係可非接觸、且電磁結合地對向於檢查對象電極為矩陣狀配列而可每一列驅動的檢查對象基板之感測器基板，具有被整列的感測器電極、及至少放大各感測器電極的捕捉信號之對應於各感測器電 極的感測器電路之感測器基板，其特徵為：設於上述各感測器電路內的放大電路分別具備：(1)放大單極電晶體，其係將閘極設為該放大電路的輸入端子；(2)負反饋源極阻抗用二極體化電晶體區塊，其係僅有限個直並列連接二極體化單極電晶體來構成者，連接至上述放大單極電晶體的源極側，該二極體化單極電晶體係連接閘極與汲極而將汲極與源極間設為二極體者；(3)負荷用二極體化電晶體區塊，其係僅有限個直並列連接二極體化單極電晶體來構成者，連接至述放大單極電晶體的汲極側，該二極體化單極電晶體係連接閘極與汲極而將汲極與源極間設為二極體者；及(4)電壓輸出端子，其係上述負荷用二極體化電晶體區塊之連接至上述放大單極電晶體的汲極側端，(5)並且，依據上述放大單極電晶體的源極阻抗與上述負反饋源極阻抗用二極體化電晶體區塊的阻抗的和的阻抗、與上述負荷用二極體化電晶體區塊的阻抗的比來決定電壓增益。
第2之本發明的感測器基板，係可非接觸、且電磁結合地對向於檢查對象電極為矩陣狀配列而可每一列驅動的檢查對象基板之感測器基板，具有被整列的感測器電極、及至少放大各感測器電極的捕捉信號之對應於各感測器電極的感測器電路之感測器基板，其特徵為：設於上述各感測器電路內的放大電路分別具備： (1)第1及第2差動放大單極電晶體，其係將一方的閘極設為該放大電路的正相輸入端子，且將另一方的閘極設為該放大電路的負相輸入端子；(2)吸入定電流源，其係使上述第1及第2差動放大單極電晶體的源極電流和成為定電流；(3)第1及第2負反饋源極阻抗用二極體化電晶體區塊，其係僅有限個直並列連接二極體化單極電晶體來構成者，連接至上述第1及第2差動放大單極電晶體的源極側，該二極體化單極電晶體係連接閘極與汲極而將汲極與源極間設為二極體者；(4)第1及第2負荷用二極體化電晶體區塊，其係僅有限個直並列連接二極體化單極電晶體來構成者，連接至上述第1及第2差動放大單極電晶體的汲極側，該二極體化單極電晶體係連接閘極與汲極而將汲極與源極間設為二極體者；及(5)負相輸出端子，其係上述第1及第2負荷用二極體化電晶體區塊的上述第1及第2差動放大單極電晶體的汲極側端的一方之正相輸出端子及另一方之負相輸出端子，(6)並且，依據上述第1及第2差動放大單極電晶體的各源極阻抗與上述第1及第2負反饋源極阻抗用二極體化電晶體區塊的各阻抗的各和的阻抗、與上述第1及第2負荷用二極體化電晶體區塊的各阻抗的比來決定電壓增益。
第3之本發明的感測器基板，係可非接觸、且電磁結合地對向於檢查對象電極為矩陣狀配列而可每一列驅動的檢查對象基板之感測器基板，具有被整列的感測器電極、及至少放大各感測器電極的捕捉信號之對應於各感測器電極的感測器電路之感測器基板，其特徵為：設於上述各感測器電路內的放大電路分別具備：(1)差動放大部，其係具有：(1-1)將一方的閘極設為該放大電路的正相輸入端子，且將另一方的閘極設為該放大電路的負相輸入端子之第1及第2差動放大單極電晶體、及(1-2)連接至上述第1及第2差動放大單極電晶體的源極側之第1及第2負反饋用源極電阻、及(1-3)連接至上述第1及第2差動放大單極電晶體的汲極側之第1及第2負荷電阻、及(1-4)上述第1及第2負荷電阻之上述第1及第2差動放大單極電晶體的汲極側端的一方之正相輸出端子及另一方之負相輸出端子；(2)附加電路，其係具有分別在上述正相輸出端子及上述負相輸出端子連接閘極的第1及第2源極隨耦器單極電晶體；(3)吸入定電流源，其係使上述第1及第2差動放大單極電晶體的源極電流和成為定電流；及(4)電壓位移二極體化電晶體，其係使往上述差動放大部的電壓位移，(5)並且，使對上述差動放大部、及上述附加電路內的單極電晶體的臨界值電壓的變動之輸出直流偏壓電壓補 償的機能附加於上述吸入定電流源及上述電壓位移二極體化電晶體。
第4之本發明的檢查裝置，係使具有被整列的感測器電極、及至少放大各感測器電極的捕捉信號之對應於各感測器電極的感測器電路的感測器基板，對檢查對象電極為矩陣狀配列而可每一列驅動的檢查對象基板，可非接觸且電磁結合地對向，使上述檢查對象基板的任意列的檢查對象電極、與上述感測器基板上的感測器電極電磁結合，而來檢查上述檢查對象基板之檢查裝置，其特徵為：上述感測器基板為適用第1~第3的本發明之任一者。
若根據本發明，則可提供一種藉由適用一可減輕因高輸入阻抗的確保及單極電晶體的臨界值的偏差或電源線電阻電源電壓降低所造成的放大電路的放大增益的偏差及輸出直流偏壓電壓的偏差，且可使IC化時的實電路面積小面積化之放大電路，來使檢查精度可提升之感測器基板及檢查裝置。
 (A)第1實施形態
以下，一邊參照圖面一邊說明本發明的感測器基板及檢查裝置的第1實施形態。
(A-1)第1實施形態的構成
第1實施形態的感測器基板及檢查裝置亦其概略構成與圖40或圖41所示的以往者同樣。但，設於感測器電路8內的放大電路是與以往不同。
圖1是表示第1實施形態的源極接地放大電路的構成的電路圖，對於和已述的圖面相同或對應部分附上相同或對應符號顯示。
在圖1中，第1實施形態的源極接地放大電路30是具有：放大MOS電晶體M1、負反饋源極阻抗用二極體化電晶體區塊(以下稱為源極阻抗用二極體化電晶體區塊)31、及負荷用二極體化電晶體區塊32。
源極阻抗用二極體化電晶體區塊31是取代以往的源極接地放大電路(參照圖40)的負反饋用源極電阻Rs來設置者。源極阻抗用二極體化電晶體區塊31是只有限個直並列連接二極體化電晶體者，該二極體化電晶體是連接閘極及汲極而以汲極及源極間作為二極體。圖1是只顯示1個二極體化電晶體，但2個以上時，亦可直列連接該等，或並列連接該等，甚至亦可形成複數的直列電路後並列連接該等直列電路，或形成複數的並列電路後直列連接該等並列電路，複數的二極體化電晶體的連接方法為任意，在此說明書中是將如此的任意連接方法稱為「直並列連接」。
負荷用二極體化電晶體區塊32是取代以往的源極接 地放大電路(參照圖42)的負荷電阻RL來設置者。負荷用二極體化電晶體區塊32是只有限個直並列連接二極體化電晶體來構成者，該二極體化電晶體是連接閘極及汲極而以汲極及源極間作為二極體。
在圖1是源極阻抗用二極體化電晶體區塊31為顯示在放大MOS電晶體M1的源極與負電源Vee之間連接1個的二極體化電晶體Ms者，負荷用二極體化電晶體區塊32為顯示在放大MOS電晶體M1的汲極與正電源Vdd之間直列連接5個的二極體化電晶體ML1~ML5者。
將負荷用二極體化電晶體區塊32的放大MOS電晶體M1的汲極連接端設為第1實施形態的源極接地放大電路的輸出端子Vo。
(A-2)第1實施形態的動作
第1實施形態的感測器基板及檢查裝置的動作是與以往的感測器基板及檢查裝置的動作相同。
第1實施形態的源極接地放大電路30是取代以往的源極接地放大電路(參照圖42)的負反饋用源極電阻Rs，而設置源極阻抗用二極體化電晶體區塊31，取代以往的源極接地放大電路的負荷電阻RL，而設置負荷用二極體化電晶體區塊32者，第1實施形態的源極接地放大電路30的基本動作是與以往的源極接地放大電路的動作相同，因此省略其說明。
有關增益特性，是可將上述式(1)的負反饋用源極電 阻Rs置換成負反饋源極阻抗用二極體化電晶體區塊31的阻抗，將負荷電阻RL置換成負荷用二極體化電晶體區塊32的阻抗來計算。
被連接至第1實施形態的源極接地放大電路30的輸出之後段電路的輸入電阻為無限大的電壓增益A是若將放大MOS電晶體M1的源極阻抗設為RM1s，將源極阻抗用二極體化電晶體區塊31內的二極體化電晶體每1個的阻抗設為RMs，將源極阻抗用二極體化電晶體區塊31內的電晶體直列連接個數設為m(=1)，將負荷用二極體化電晶體區塊32內的二極體化電晶體每1個的阻抗設為RML，將負荷用二極體化電晶體區塊32內的電晶體直列連接個數設為n(=5)，置換上述式(1)的各參數，則可取得式(3)。
A=RML×n/(RM1s+RMs×m)...(3)
在此，若使放大MOS電晶體M1與構成源極阻抗用二極體化電晶體區塊31及負荷用二極體化電晶體區塊32的電晶體(Ms、ML1~ML5)的閘極寬及閘極長形成相同，則因為形成RML=RMs≒RM1s，所以可由式(3)來取得式(4)。
A≒n/(1+m)...(4)
從式(4)可知，當n>(1+m)時，電壓增益A會形成比1大，而成為電壓放大動作。並且，可知在將源極阻抗用二極體化電晶體區塊31及負荷用二極體化電晶體區塊32分別以二極體化電晶體的直列電路來構成時，可藉由直列連接個數m、n的選定來規定電壓增益A。
在上述各電晶體大小為相同的條件下，因為正電源Vdd和源極接地放大電路30的輸出Vo的直流偏壓電壓的電位差、與源極接地放大電路30的輸入電壓Vi所含的輸入直流偏壓電源Vidc和負電源Vee間的電位差的比是形成與式(4)相同，所以若輸入直流偏壓電源Vidc的電壓不變動，則即使MOS電晶體(Ms、ML1~ML5)的臨界值電壓Vt變動，源極接地放大電路的輸出Vo的直流偏壓電壓也不會變動。
一般，若將MOS電晶體的閘極寬設為W，將閘極長設為L，將閘極與源極間電壓設為Vgs，將臨界值電壓設為Vt，比例定數k，則飽和動作時的汲極電流I是以式(5)來表示(**2是表示乘方)。
I≒(kW/L)×(Vgs-Vt)**2...(5)
若將式(5)以Vgs偏微分，則求得傳輸電導(transfer conductance)Gm。此傳輸電導Gm的倒數是形成源極阻抗。
放大MOS電晶體M1的源極阻抗RM1s是若將放大 MOS電晶體M1的閘極寬設為Ws1，將閘極長設為Ls1，新的比例定數K，則以式(6)來表示。
假設連接放大MOS電晶體M1的閘極與汲極而成為二極體，則以式(6)所算出的值為二極體阻抗。
同樣，源極阻抗用二極體化電晶體區塊31內的MOS電晶體Ms的二極體阻抗RMs是若將此MOS電晶體Ms的閘極寬設為Ws，將閘極長設為Ls，則以式(7)來表示。 又，同樣，負荷用二極體化電晶體區塊32內的電晶體ML1~ML5的二極體阻抗RML是若將各MOS電晶體ML1~ML5的閘極寬設為WL，將閘極長設為LL，則以式(8)來表示。
若將以上式(6)~(8)的結果代入式(3)，則(K/(I))的項會消失，而取得式(9)，可知增益A是不受各MOS電晶體的臨界值電壓Vt或偏壓電流的影響，形成各MOS電晶體的閘極大小與個數的比。
例如，使用運算放大器的逆相輸出放大器時，雖增益決定用的負反饋電阻會使作為放大電路的輸入阻抗降低，但就第1實施形態的源極接地放大電路30而言，因為輸入阻抗是MOS電晶體M1的閘極輸入阻抗，所以可將作為放大電路的輸入阻抗維持於高阻抗。
由於上述二極體阻抗是各MOS電晶體的飽和動作時的值，因此在各MOS電晶體視為飽和動作的動作範圍內，交流信號輸入動作的各瞬間，經常式(3)~(9)是成立，線形性會被確保，不會產生波形變形。
又，若較大地取源極阻抗用二極體化電晶體區塊31及負荷用二極體化電晶體區塊32內的二極體電壓，則動作電流I對各MOS電晶體的臨界值電壓Vt的變動之變動會變小，且上述線形性會被確保，輸出電壓範圍會擴大。
又，若能以式(4)來決定增益A的方式，使各MOS電晶體的大小形成相同的話，則含於輸入信號源的直流偏壓電源Vidc的電壓與負電源Vee的電位差與正電源Vdd與輸出電壓Vo的直流偏壓的電位差的比率會形成相同，即使電晶體的臨界值電壓Vt變動，照樣輸出電壓Vo的直流偏壓也不變動。
適用於上述感測器基板時，由感測器以微小電容耦合的形式來取入交流信號至上述輸入端子Vi，因此從正輸入直流偏壓電源Vidc通過高電阻(例如MOS電阻)來對輸入端子Vi供給直流偏壓而使動作(例如適用後述的圖27 的形式等)。
(A-3)第1實施形態的效果
若根據第1實施形態的源極接地放大電路30，則可取得以下的效果(a)~(i)，其結果，若利用第1實施形態的感測器基板及檢查裝置，則可實行比以往更高精度的檢查。
(a)增益不受各MOS電晶體的臨界值電壓Vt或MOS電晶體動作電流的影響，可實現以各MOS電晶體的閘極大小及電晶體個數的比所決定的源極接地放大電路。
例如，在少許25cm強的長度並設7168個之形成於感測器基板上的放大電路時，即使以同一IC化的工程來生成源極接地放大電路，也恐有依感測器基板上的位置，而使得MOS電晶體的臨界值電壓Vt些微不同之虞。但，因為增益不受各MOS電晶體的臨界值電壓Vt等的影響，所以可使被並設的放大電路的增益一致。
(b)由於輸入阻抗為MOS電晶體的閘極輸入阻抗，因此可將作為放大電路的輸入阻抗維持於高阻抗。
(c)雖利用二極體阻抗，但各MOS電晶體在視為飽和動作的動作範圍，線形性會被確保，不會產生波形變形。
(d)若使負荷用與源極阻抗用的MOS電晶體的構造一致，則從低頻到高頻，負荷阻抗與源極側阻抗的比不會變化，從低頻到高頻，可取得平坦的增益特性。
(e)由於不需要像運算放大器電路那樣從輸出往輸入 的迴路負反饋電路，因此不會有振盪之虞。
(f)由於不需要從輸出往輸入的迴路負反饋電路，因此可將輸入部的偏壓電壓、及輸出部的偏壓電壓設定成自由的值。
(g)由於可以N型(或P型)的單一型的電晶體所構成，不使用電阻元件的電路，因此在IC化時，不需要P型(或N型)的任一電晶體生成工程及電阻生成工程，可謀求低製造成本化、短交貨化。
(h)由於未使用比MOS電晶體還需要大面積的電阻元件，所以在IC化時，相較於以往使用電阻元件的源極接地放大電路，可小面積化(小形化)。
(i)藉由將放大MOS電晶體M1與構成源極阻抗用二極體化電晶體區塊31及負荷用二極體化電晶體區塊32的電晶體的閘極寬及閘極長設為相同，且將正電源Vdd、源極接地放大電路30的輸入電壓Vi中所含的輸入直流偏壓電源Vidc、負電源Vee設為固定值(不變動)，可實現即使MOS電晶體的臨界值電壓Vt變動，輸出Vo的直流偏壓電壓也不變動的源極接地放大電路。
若將各源極接地放大電路30的正電源端子與輸出端子Vo之間的電位差、和輸入端子Vi與負電源端子間的電位差的比為以各電晶體區塊的電晶體個數及大小的比所決定的構成之第1實施形態的源極接地放大電路30，如圖2的模式所示，在正電源Vdd線與負電源Vee線之間多段並列連接，使至各源極接地放大電路30的正電源端 子與正電源Vdd連接端子的電源線電阻、和至各源極接地放大電路30的負電源端子與負電源Vee連接端子的電源線電阻的比配合前述電晶體區塊的電晶體個數及大小的比(配合電源線長/電源線寬的比)，則流至該源極接地放大電路的MOS電晶體M1的汲極的電流(來自正電源Vdd的電流)與流至源極的電流(流至負電源Vee的電流)會相等，因此從正電源Vdd連接端子到各源極接地放大電路30的正電源端子的電源線電壓降下、與從各源極接地放大電路30的負電源端子到負電源Vee連接端子的電源線電壓降下的比會與前述的電晶體個數及大小的比相等，藉此，從正電源Vdd連接端子到各源極接地放大電路30的輸出端子Vo的電壓降下、與從各源極接地放大電路30的輸入端子Vi(連接至正輸入直流偏壓電源Vidc)到負電源Vee連接端子的電壓降下的比會與前述的電晶體個數及大小的比相等之輸入端子Vi是MOS電晶體M1的閘極，在正輸入直流偏壓電源Vidc供給電源線不會有直流偏壓電流流動，因此連接至該電源線的各源極接地放大電路30的輸入端子Vi的電位為一定，其結果，各源極接地放大電路30的輸出端子Vo的電位會被保持於一定。
只要以各電源線電阻不會影響交流增益的方式，在各電源線中間部的適當位置與接地間連接電源電容，便會形成電壓增益與輸出偏壓電壓一致的結果。
(B)第2實施形態
其次，一邊參照圖面一邊說明本發明的感測器基板及檢查裝置的第2實施形態。
第2實施形態是僅感測器電路8內的放大電路與第1實施形態有所不同，以下說明第2實施形態的放大電路。
圖3是表示第2實施形態的源極接地放大電路的構成的電路圖，對於和已述的圖面相同或對應部分附上相同或對應符號顯示。
在圖3中，第2實施形態的源極接地放大電路30A是構成解除上述第1實施形態的源極接地放大電路30的放大MOS電晶體M1的汲極與輸出端子Vo的連接、及與負荷用二極體化電晶體區塊32的連接，附加對正電源Vdd連接共通端子之P通道的電流鏡電路33，對此電流鏡電路33的輸入連接放大MOS電晶體M1的汲極，且在電流鏡電路33的輸出與第2負電源Vee1之間連接負荷用二極體化電晶體區塊32，將與此負荷用二極體化電晶體區塊32的電流鏡電路33的連接端設為此源極接地放大電路30A的輸出端子Vo。
P通道的電流鏡電路33的具體構成為任意，圖3是顯示其一例。電流鏡電路33是連接P通道電流鏡電流基準MOS電晶體Mpm及P通道電流鏡電流輸出MOS電晶體Mpm1的各源極而成為共通端子，連接P通道電流鏡電流基準MOS電晶體Mpm的汲極與閘極而成為P通道電流鏡電路33的輸入端子，以將閘極連接至此輸入端子的P通道電流鏡電流輸出MOS電晶體Mpm1的汲極作為電流 鏡電路33的輸出端子。
在第2實施形態的源極接地放大電路30A是使放大MOS電晶體M1的汲極輸出電流在電流鏡電路33折返於第2負電源Vee1方向，藉此改變源極接地放大電路30A的輸出端子Vo的直流偏壓電位，且反轉此輸出端子Vo的交流信號的極性。
在第2實施形態的源極接地放大電路30A是可藉由P通道電流鏡電路33來電流放大，若將電流倍率設為k，則負荷用二極體化電晶體區塊32內的各MOS電晶體ML1~ML5的二極體阻抗RML是形成1/k，在電流倍率k，增益A是形成k倍。亦即，第2實施形態的源極接地放大電路30A的增益A並非是上述式(9)，而是可以式(10)來表示。
藉由第2實施形態，也可達成與第1實施形態同樣的效果。
(C)第3實施形態
其次，一邊參照圖面一邊說明本發明的感測器基板及檢查裝置的第3實施形態。第3實施形態是僅感測器電路8內的放大電路與已述的實施形態有所不同，以下說明第 3實施形態的放大電路。
圖4是表示第3實施形態的放大電路的構成的電路圖，對於和已述的圖面相同或對應部分附上相同或對應符號顯示。
在圖4中，第3實施形態的放大電路是對源極接地放大電路30B附加具有作為源極隨耦器電路或整流電路機能的源極隨耦器．整流電路34者。
另外，亦可對第1實施形態的源極接地放大電路30或第2實施形態的源極接地放大電路30A附加具有作為源極隨耦器電路或整流電路機能的源極隨耦器．整流電路34。
第3實施形態的源極接地放大電路30B是對於第1實施形態的源極接地放大電路30而言具有以下那樣的異同。
在第3實施形態的源極接地放大電路30B中，是解除第1實施形態的源極接地放大電路30的放大MOS電晶體M1的汲極與輸出端子Vo的連接，將輸出端子Vo連接至疊接(cascode)MOS電晶體M2的汲極，將疊接MOS電晶體M2的閘極連接至疊接閘極偏壓電源Vb，將該疊接MOS電晶體M2的源極連接至放大MOS電晶體M1的汲極，在放大MOS電晶體M1的源極與接地間連接高域補償電容元件(以下稱為高域補償電容)Cp，在輸出端子Vo與接地間連接高域去除電容元件(以下稱為高域去除電容)CL。
在此，高域補償電容Cp是除了上述的連接點以外，亦可連接至源極阻抗用二極體化電晶體區塊31內的任一個的二極體化電晶體的端子，同樣，高域去除電容CL亦可連接至負荷用二極體化電晶體區塊32內的任一個的二極體化電晶體的端子。依電容的連接位置及電容值，高域補償特性及高域去除特性會改變。
第3實施形態的源極接地放大電路30B的動作，基本上是與第1實施形態的源極接地放大電路30同樣。但，在第3實施形態的源極接地放大電路30B是從放大MOS電晶體M1的汲極預估負荷用二極體化電晶體區塊32側的阻抗為形成疊接MOS電晶體M2的源極阻抗，因此藉由將源極阻抗設定成比負荷用二極體化電晶體區塊32的阻抗RML×n更小，可改善放大MOS電晶體M1的鏡電容效果之高域頻率特性的劣化。
當放大MOS電晶體M1的鏡電容效果不成問題時，亦可附加疊接MOS電晶體M2。亦可對上述第1實施形態的源極接地放大電路30或第2實施形態的源極接地放大電路30A附加疊接MOS電晶體M2。
在第3實施形態的源極接地放大電路30B中，高域補償電容Cp與源極阻抗用二極體化電晶體區塊31的阻抗RMs×m之時定數以上的頻率區域，是連接至放大MOS電晶體M1的源極側的交流阻抗會降低，而電壓增益會増大。藉由適當設定時定數，可補償高域側的增益降低。
在此，若將源極阻抗用二極體化電晶體區塊31的阻 抗RMs×m設定成比放大MOS電晶體M1的源極阻抗RM1s更充分地大，則在以Cp及RMs×m所決定的時定數以下的頻率，是式(11)成立，在以Cp及RM1s所決定的時定數以上的頻率，是式(12)成立，若將以Cp及RMs×m所決定的時定數設定於1/f雜訊區域附近，則可減輕此1/f雜訊。
A≒RML×n/RMs×m...(11)
A≒RML×n/RM1s...(12)
並且，因為以高域去除電容CL及負荷用二極體化電晶體區塊32的阻抗RML×n來構成低通濾波器(LPF)，所以可藉由適當設定此時定數來除去不要的高域頻率成分(雜訊)。
另外，當高域補償不需要時，亦可省略高域補償電容Cp，當高域去除不需要時，亦可省略高域去除電容CL。對於上述第1實施形態的源極接地放大電路30或第2實施形態的源極接地放大電路30A，亦可附加高域補償電容Cp或高域去除電容CL。
又，為了縮小直流偏壓電流I對MOS電晶體的臨界值電壓Vt的變動之變動，可增加源極阻抗用二極體化電晶體區塊31內的MOS電晶體個數m，對應於MOS電晶體個數m的増加來擴大源極接地放大電路30B的輸入電壓Vi中所含的輸入直流偏壓電源Vidc與負電源Vee間的 電壓。
一旦增加源極阻抗用二極體化電晶體區塊31內的MOS電晶體個數m，則增益會降低，因此若將高域補償電容Cp設為在通過信號域形成充分低阻抗的電容值，將源極阻抗用二極體化電晶體區塊31內的電容的連接位置設為可確保增益的位置，則可抑制直流偏壓電流I對MOS電晶體的臨界值電壓Vt的變動之變動，且可確保增益。
在第3實施形態的源極接地放大電路30B的輸出Vo連接源極隨耦器．整流電路34的輸入端子Vi1。
具有作為源極隨耦器電路或整流電路機能的源極隨耦器電路或具有作為整流電路機能的源極隨耦器．整流電路34是構成將對此源極隨耦器．整流電路34的輸入端子Vi1連接閘極的源極隨耦器MOS電晶體M3的汲極連接至第2正電源Vdd1，在源極隨耦器MOS電晶體M3的源極與接地間並列連接源極隨耦器負荷定電流源Ida及電壓保持電容元件(以下稱為電壓保持電容)Ch，將源極隨耦器MOS電晶體M3的源極設為源極隨耦器．整流電路34的輸出Vo1。另外，亦可將源極隨耦器負荷定電流源Ida及電壓保持電容Ch的任一個的值設為0。又，亦可將源極隨耦器負荷定電流源Ida置換成固定電阻。
源極隨耦器．整流電路34是當源極隨耦器負荷定電流源Ida所流動的定電流Ida十分大，電壓保持電容Ch十分小時，作為高輸入阻抗、低輸出阻抗的電壓緩衝電路(源極隨耦器電路)動作，且具有使直流電位位移的電位位 移電路機能。
相反的，源極隨耦器負荷定電流源Ida所流動的定電流Ida十分小，電壓保持電容Ch十分大時，是形成高輸入阻抗的峰值保持電路。
若適當地選擇源極隨耦器負荷定電流源Ida所流動的定電流Ida的大小，及電壓保持電容Ch的電容值，則源極隨耦器．整流電路34的輸出Vo1會追隨信號源(第3實施形態的源極接地放大電路30B)的交流信號的振幅峰值的包絡線，形成與AM變調信號的檢波電路同樣的動作。
若依據第3實施形態的放大電路，則可達成與第1實施形態的放大電路(源極接地放大電路30)同樣的效果，更可達成以下的效果(a)~(e)，其結果，若利用第3實施形態的感測器基板及檢查裝置，則可實行比以往更高精度的檢查。
(a)藉由設置疊接MOS電晶體M2，可改善高域頻率特性的劣化。
(b)藉由設置高域補償電容Cp，可補償高域側的增益降低。
(c)藉由設置高域去除電容CL，可除去不要的高域頻率成分(雜訊)。
(d)增加源極阻抗用二極體化電晶體區塊31內的MOS電晶體個數m，將高域補償電容Cp設為在通過信號域形成充分低阻抗的電容值，將源極阻抗用二極體化電晶體區塊31內的電容的連接位置設為可確保增益的位置，藉此 抑制直流偏壓電流I對MOS電晶體的臨界值電壓Vt的變動之變動，且可確保增益。
(e)藉由設置源極隨耦器．整流電路34，可適當選擇往檢測器部的信號波形等。
(D)第4實施形態
其次，一邊參照圖面一邊說明本發明的感測器基板及檢查裝置的第4實施形態。第4實施形態是僅感測器電路8內的放大電路與已述的實施形態有所不同，以下說明第4實施形態的放大電路。第4實施形態的放大電路是電晶體差動放大電路(以下簡稱為差動放大電路)。
(D-1)第4實施形態的構成
圖5是表示第4實施形態的差動放大電路的構成的電路圖，對於和已述的圖面相同或對應部分附上相同或對應符號顯示。
在圖5中，第4實施形態的差動放大電路40是可由不平衡型的差動信號源25來輸入不平衡的信號。圖5是以等效電路來表示信號源25。
信號源25是直列連接輸入直流偏壓電源Vidc與輸入交流信號源Vs，將一端連接至接地，將另一端設為該信號源25的正輸出Vsop的同時，將上述輸入直流偏壓電源Vidc的輸出設為該信號源25的負輸出Vson。
第4實施形態的差動放大電路40是在將閘極設為該 差動放大電路40的正相輸入端子Vip的第1差動放大MOS電晶體M1a的源極與吸入定電流源Is之間連接第1源極阻抗用二極體化電晶體區塊41a，在第1差動放大MOS電晶體M1a的汲極與正電源Vdd之間連接第1負荷用二極體化電晶體區塊42a，且在將閘極設為該差動放大電路40的負相輸入端子Vin的第2差動放大MOS電晶體M1b的源極與吸入定電流源Is之間連接第2源極阻抗用二極體化電晶體區塊41b，在第2差動放大MOS電晶體M1b的汲極與正電源Vdd之間連接第2負荷用二極體化電晶體區塊42b，將第1負荷用二極體化電晶體區塊42a的第1差動放大MOS電晶體M1a的(汲極)連接端設為該差動放大電路40的負相輸出端子Von，將第2負荷用二極體化電晶體區塊42b的第2差動放大MOS電晶體M1b的(汲極)連接端設為該差動放大電路40的正相輸出端子Vop。
第1及第2源極阻抗用二極體化電晶體區塊41a及41b是分別僅有限個直並列連接二極體化電晶體來構成者，該二極體化電晶體是連接閘極與汲極而將汲極與源極間設為二極體。就圖5的例子而言，第1及第2源極阻抗用二極體化電晶體區塊41a及41b是分別以1個的二極體化的MOS電晶體Msa、Msb來構成者。
第1及第2負荷用二極體化電晶體區塊42a及42b是分別僅有限個直並列連接二極體化電晶體來構成者，該二極體化電晶體是連接閘極與汲極而將汲極與源極間設為二 極體。就圖5的例子而言，第1及第2負荷用二極體化電晶體區塊42a及42b是分別直列連接4個的二極體化的MOS電晶體ML1a~ML4a、ML1b~ML4b來構成者。
(D-2)第4實施形態的動作
在圖5中，差動放大電路40的輸入端子Vip及Vin為第1及第2差動放大MOS電晶體M1a及M1b的閘極，因此在輸入端子Vip、Vin不會流動電流。
在第1及第2源極阻抗用二極體化電晶體區塊41a及41b是按照流動於輸入端子Vip與Vin間的差動輸入電壓來流動電流，但因為第1及第2源極阻抗用二極體化電晶體區塊41a及41b的連接點是被連接至吸入定電流源Is，所以此連接點(吸入定電流源Is連接端子)的電位會適當地變化，以流至第1及第2源極阻抗用二極體化電晶體區塊41a及41b的電流的和會經常與吸入定電流源Is所流動的定電流值Is相等的方式動作。
亦即，流至第1源極阻抗用二極體化電晶體區塊41a的電流増加(減少)的部分，形成流至第2源極阻抗用二極體化電晶體區塊41b的電流減少(増加)的動作，在該等第1及第2源極阻抗用二極體化電晶體區塊41a及41b是流動對應於輸入端子Vip及Vin的差動電壓的差動電流。
在第1負荷用二極體化電晶體區塊42a是流動與第1源極阻抗用二極體化電晶體區塊41a的電流相等的電流，在第2負荷用二極體化電晶體區塊42b是流動與第2源極 阻抗用二極體化電晶體區塊41b的電流相等的電流，在正相輸出端子Vop與負相輸出端子Von之間產生差動輸出電壓。
該差動放大電路40的第1及第2差動放大MOS電晶體M1a及M1b的動作偏壓電流是不依輸入直流偏壓電源Vidc，該等MOS電晶體M1a及M1b的動作偏壓電流的和是形成吸入定電流源Is所流動的定電流值Is。
該差動放大電路40的後段側的負荷電阻為無限大時的差動電壓增益A是可想成與第1實施形態的源極接地放大電路30同樣，若將第1及第2差動放大MOS電晶體M1a及M1b的源極阻抗分別設為RM1sa及RM1sb，將第1及第2源極阻抗用二極體化電晶體區塊41a、41b內的二極體化電晶體每一個的阻抗設為RMsa、RMsb，將第1及第2源極阻抗用二極體化電晶體區塊41a、41b內的電晶體直列連接個數設為ma、mb，將第1及第2負荷用二極體化電晶體區塊42a、42b內的二極體化電晶體每一個的阻抗設為RMLa、RMLb，將第1及第2負荷用二極體化電晶體區塊42a、42b內的電晶體直列連接個數設為na、nb，則可以式(13)來表示。但，式(13)是表示像RM1sa=RM1sb=RM1s那樣，第1及第2差動放大MOS電晶體M1a及M1b為同樣的構成，像RMsa=RMsb=Rms、ma=mb=m那樣，第1及第2源極阻抗用二極體化電晶體區塊41a及41b為同樣的構成，像RMLa=RMLb=RML、na=nb=n那樣第1及第2負荷用二極體化電晶體區塊42a 及42b為同樣的構成時。
A=RML×n/(RM1s+RMs×m)...(13)
與第1實施形態的情形同樣，若使構成該差動放大電路40的MOS電晶體的形狀一致，則因為形成RML=RM1s≒RMs，所以式(13)是可像式(14)那樣變形，當n>(1+m)時，形成電壓放大動作。
A≒n/(1+m)...(14)
與第1實施形態的情形同樣，第1及第2放大MOS電晶體M1a及M1b的第1及第2源極阻抗RM1sa及RM1sb是若將第1及第2放大MOS電晶體M1a及M1b的閘極寬設為Ws1，將閘極長設為Ls1，新的比例定數K，則可以式(15)來表示。
若連接閘極與汲極而成為二極體，則以式(15)所算出的值會形成二極體阻抗。
同樣，第1及第2源極阻抗用二極體化電晶體區塊41a、41b內的電晶體Msa及Msb的二極體阻抗RMs是若將電晶體Ms的閘極寬設為Ws，將閘極長設為Ls，則可 以式(16)來表示，第1及第2負荷用二極體化電晶體區塊42a、42b內的電晶體ML1a~ML4a及ML1b~ML4b的二極體阻抗RML是若將該等電晶體ML1a~ML4a及ML1b~ML4b的閘極寬設為WL，將閘極長設為LL，則可以式(17)來表示。
若將式(15)~(17)的結果代入式(13)，則可知(K/(I))的項會消失，而可取得式(18)，增益A是不受各MOS電晶體的臨界值電壓Vt或偏壓電流的影響，形成各MOS電晶體的閘極大小與個數的比。
使用運算放大器的逆相輸出放大器時，雖增益決定用的負反饋電阻會使作為放大電路的輸入阻抗降低，但就第4實施形態的差動放大電路40而言，因為輸入阻抗是MOS電晶體的閘極輸入阻抗，所以可將作為放大電路的輸入阻抗維持於高阻抗。
各MOS電晶體在視為飽和動作的動作範圍內，與第1實施形態同樣，經常式(13)~(18)成立，因此線形性會被確保而不產生波形變形。
因為增益是不受各MOS電晶體的臨界值電壓Vt或偏壓電流的影響，形成僅各MOS電晶體的閘極大小及個數的函數，所以該差動放大電路40是像圖6的模式圖那樣，在電源線間多段並列連接，即使因為電源線電流及電源線電阻所造成的電壓降下，遠離電源端子的放大電路40的電源電壓降低，電源電流減少，還是可取得多段全部的差動放大電路40一樣的電壓增益。
在電源線間多段並列連接時，即使電源電壓降低，電源電流減少，還是可取得一樣的電壓增益的點，是在第1~第3實施形態的源極接地放大電路30、30A、30B中也同樣(參照式(9))，在第4實施形態時，可排除差動放大動作所造成的直流偏壓的影響，更可達成一樣的電壓增益。
如上述般，使用於顯示用基板的檢查之感測器基板，如圖6所示，需要多數、在同一電源線間並列連接放大電路。
就第4實施形態的差動放大電路40而言，第1及第2差動放大MOS電晶體的動作電流是不依輸入直流偏壓電源VidC的電壓，而是根據上述吸入定電流源Is來決定，因此即使電晶體的臨界值電壓Vt變動，照樣第1及第2放大MOS電晶體M1及M2的動作電流I不會變動，容易兼顧高增益及動作電流的高安定。
又，如圖6所示，在電源線間多段並列連接放大電路時，第1~第3實施形態的源極接地放大電路30、30A、30B是一旦輸出振幅變大，則電路電流的波動會變大，恐 有就那樣形成正電源Vdd及直流源極偏壓電源Vidc的電源電流的波動(成電源線雜訊)之虞，但在第4實施形態的差動放大電路40，藉由正相負荷電流及負相負荷電流相抵，電源電流波動會變小，電源線雜訊的發生會變小。
適用於上述感測器基板時，在上述正相或負相的輸入端子Vip或Vin的任一個，由微小電容耦合感測器僅交流信號被取入，因此對於從正輸入直流偏壓電源Vidc經由高電阻(例如MOS電阻)來取入交流信號的正相或負相的輸入端子供給直流偏壓，未取入交流信號側的輸入端子是直接連接至正輸入直流偏壓電源Vidc來使動作(例如適用後述的圖28~圖31等的形式)。
(D-3)第4實施形態的效果
若根據第4實施形態的差動放大電路40，則可取得以下的效果(a)~(k)，其結果，若利用第4實施形態的感測器基板及檢查裝置，則可實行比以往更高精度的檢查。
(a)增益不受各MOS電晶體的臨界值電壓Vt或偏壓電流的影響，可實現以各MOS電晶體的閘極大小及電晶體個數的比所決定的差動放大電路。
例如，對於在少許25cm強的長度並設7168個之形成於感測器基板上的感測器電路內的放大電路，適用第4實施形態的差動放大電路時，即使在同一IC化的工程生成差動放大電路，也恐有依感測器基板上的位置，而使得MOS電晶體的臨界值電壓Vt些微不同之虞。但，因為增 益不受各MOS電晶體的臨界值電壓Vt等的影響，所以可使被並設之讀出用的放大電路的增益一致。
(b)在使用運算放大器的逆相輸出放大器時，雖增益決定用負反饋電阻會使作為放大電路的輸入阻抗降低，但就第4實施形態的放大電路而言，因為輸入阻抗是MOS電晶體的閘極輸入阻抗，所以可將作為放大電路的輸入阻抗維持於高阻抗。
(c)雖利用二極體阻抗，但各MOS電晶體在視為飽和動作的動作範圍，線形性會被確保，不會產生波形變形。
(d)若使負荷用與源極阻抗用的MOS電晶體的構造一致，則從低頻到高頻，負荷阻抗與源極側阻抗的比不會變化，從低頻到高頻，可取得平坦的增益特性。
(e)由於不需要像運算放大器電路那樣從輸出往輸入的迴路負反饋電路，因此不會有振盪之虞。
(f)由於不需要從輸出往輸入的迴路負反饋電路，因此可將輸入部的偏壓電壓、及輸出部的偏壓電壓設定成自由的值。
(g)由於可以N型(或P型)的單一型的電晶體所構成，不使用電阻元件的電路，因此在IC化時，不需要P型(或N型)的任一電晶體生成工程及電阻生成工程，可謀求低製造成本化、短交貨化。
(h)由於未使用比MOS電晶體還需要大面積的電阻元件，所以在IC化時，相較於以往使用電阻元件的源極接地放大電路，可小面積化(小形化)。
(i)第1及第2差動放大MOS電晶體的動作電流I不為輸入直流偏壓電源Vidc的電壓所左右，根據吸入定電流源Is來決定，因此不被電晶體的臨界值電壓Vt的變動影響，高增益及動作電流的高安定容易併存。
(j)藉由正相負荷電流與負相負荷電流來相抵，而電源電流波動會變小，電源線雜訊的發生變小。
(k)在電源線間多段並列連接該差動放大電路，即使遠離電源端子的差動放大電路的電源電壓依電源線電流及電源線電阻而降低，照樣各段的差動放大電路皆可取得安定的電壓增益。
(E)第5實施形態
其次，一邊參照圖面一邊說明本發明的感測器基板及檢查裝置的第5實施形態。第5實施形態是僅感測器電路8內的放大電路與已述的實施形態有所不同，以下說明第5實施形態的放大電路。第5實施形態的放大電路亦為差動放大電路。
圖7是表示第5實施形態的差動放大電路的構成的電路圖，對於和已述的圖面相同或對應部分附上相同或對應符號顯示。
第5實施形態的差動放大電路40A是對第4實施形態的差動放大電路40而言具有以下那樣的異同。
在圖7中，第5實施形態的源極接地放大電路40A是構成解除第4實施形態的差動放大電路40之第1及第 2放大MOS電晶體M1a及M1b的各汲極與該差動放大電路的正負輸出端子Vop及Von的連接、及與第1及第2負荷用二極體化電晶體區塊42a、42b的連接，附加對正電源Vdd連接共通端子之P通道的第1及第2電流鏡電路43a及43b，對第1電流鏡電路43a的輸入連接第1放大MOS電晶體M1a的汲極，在第1電流鏡電路43a的輸出與第2負電源Vee1之間連接第2負荷用二極體化電晶體區塊42b，將第2負荷用二極體化電晶體區塊42b的第1電流鏡電路43a的輸出連接端設為該差動放大電路40A的正輸出端子Vop，對第2電流鏡電路43b的輸入連接第2放大MOS電晶體M1b的汲極，在第2電流鏡電路43b的輸出與第2負電源Vee1之間連接第1負荷用二極體化電晶體區塊42a，將第1負荷用二極體化電晶體區塊42a的第2電流鏡電路43b的輸出連接端設為該差動放大電路40A的負輸出端子Von。
由以上可明確，第5實施形態的差動放大電路40A與第4實施形態的差動放大電路40的關係是和第2實施形態的源極接地放大電路30A與第1實施形態的源極接地放大電路30的關係同樣，由第2實施形態的源極接地放大電路30A及第4實施形態的差動放大電路40的說明可理解動作，因此其動作說明省略。
但，針對第5實施形態的差動放大電路40A的增益來簡單地補充說明。第5實施形態的差動放大電路40A是可藉由第1及第2電流鏡電路43a及43b來電流放大， 若將電流倍率設為k，則RML是形成1/k，在電流倍率k，增益A是形成k倍，雖非上述式(18)，而是式(19)成立，但與式(18)式時同樣，增益A是不受各MOS電晶體的臨界值電壓Vt或偏壓電流的影響，對應於各MOS電晶體的閘極大小與個數的比。
藉由第5實施形態，亦可達成與第4實施形態同樣的效果。
(F)第6實施形態
其次，一邊參照圖面一邊說明本發明的感測器基板及檢查裝置的第6實施形態。第6實施形態是僅感測器電路8內的放大電路與已述實施形態有所不同，以下說明第6實施形態的放大電路。
圖8是表示第6實施形態的放大電路的構成的電路圖，對於和已述的圖面相同或對應部分附上相同或對應符號顯示。
在圖8中，第6實施形態的放大電路是對差動放大電路40B附加源極隨耦器電路44者。另外，亦可對第4實施形態的差動放大電路40或第5實施形態的差動放大電路40A附加源極隨耦器電路44。
第6實施形態的差動放大電路40B，對於第4實施形 態的差動放大電路40而言，是具有以下那樣的異同。
第6實施形態的差動放大電路40B是構成解除第4實施形態的差動放大電路40的第1及第2放大MOS電晶體M1a及M1b的汲極與負相輸出端子Von及正相輸出端子Vop的連接，將負相輸出端子Von連接至第1疊接MOS電晶體M2a的汲極，將第1疊接MOS電晶體M2a的閘極連接至疊接閘極偏壓電源Vb，將第1疊接MOS電晶體M2a的源極連接至第1放大MOS電晶體M1a的汲極，將正相輸出端子Vop連接至第2疊接MOS電晶體M2b的汲極，將第2疊接MOS電晶體M2b的閘極連接至疊接閘極偏壓電源Vb，將第2疊接MOS電晶體M2b的源極連接至第2放大MOS電晶體M1b的汲極，在第1及第2放大MOS電晶體M1a及M1b的源極間連接高域補償電容Cp，在負相輸出端子Von與正相輸出端子Vop之間連接高域去除電容CL。
另外，在不要高域補償時，亦可省略高域補償電容Cp，在不要高域去除時，亦可省略高域去除電容CL。對於上述第4實施形態的差動放大電路40或第5實施形態的差動放大電路40A，亦可附加高域補償電容Cp或高域去除電容CL。
高域補償電容Cp亦可取代上述連接點的位置，連接至第1及第2源極阻抗用二極體化電晶體區塊41a及41b內的任一個的二極體化電晶體的端子間，同樣，高域去除用電容CL亦可連接至第1及第2負荷用二極體化電晶體 區塊42a及42b內的任一個的二極體化電晶體的端子間。高域補償特性及高域去除特性會依照電容的連接位置及電容值而變化。
高域補償電容Cp或高域去除電容CL的機能是與上述第4實施形態者同樣。
在差動放大電路中，亦可對正輸出Vop端子及負輸出Von端子附加源極隨耦器電路或整流電路，圖8是表示連接源極隨耦器電路44的例子。
在差動放大電路40B的正相輸出端子Vop連接源極隨耦器電路44的正相輸入端子Vip1，在差動放大電路40B的負相輸出端子Von連接源極隨耦器電路44的負相輸入端子Vin1。
源極隨耦器電路44是具有正相用及負相用的2個源極隨耦器電路。
源極隨耦器電路44是構成將在此源極隨耦器電路44的正相輸入端子Vip1及負相輸入端子Vin1的一方連接閘極的源極隨耦器MOS電晶體M3b、M3a的汲極連接至第2正電源Vdd1，在源極隨耦器MOS電晶體M3b、M3a的源極與接地間連接源極隨耦器負荷定電流源Ida、Idb，將源極隨耦器MOS電晶體M3b的源極設為源極隨耦器電路44的正相輸出Vop1，將源極隨耦器MOS電晶體M3a的源極設為源極隨耦器電路44的負相輸出Von1。另外，與第3實施形態同樣，亦可在源極隨耦器負荷定電流源Ida、Idb分別並列連接電壓保持電容。
第6實施形態的源極隨耦器電路44亦與第3實施形態的源極隨耦器．整流電路34同樣，作為高輸入阻抗、低輸出阻抗的電壓緩衝電路動作，且具有使直流電位位移的電位位移電路機能。
若依據第6實施形態，則有關差動放大動作面，可達成與第4實施形態同樣的效果，有關高域補償電容Cp或高域去除電容CL的機能或源極隨耦器電路44的機能面，可達成與第3實施形態同樣的效果。
(G)第7實施形態
其次，一邊參照圖面一邊說明本發明的感測器基板及檢查裝置的第7實施形態。第7實施形態是僅感測器電路8內的放大電路與已述的實施形態有所不同，以下說明第7實施形態的放大電路。
(G-1)第7實施形態的構成
圖9是表示第7實施形態的放大電路的構成的電路圖，對於和已述的圖面相同或對應部分附上相同或對應符號顯示。
在圖9中，第7實施形態的放大電路50是對具有差動放大部52及吸入定電流源53的差動放大電路51附加源極隨耦器電路44者。
以下是省略對源極隨耦器電路44的說明，針對差動放大電路51來說明。
差動放大電路51是具有差動放大部52、吸入定電流源53、及電壓位移二極體化電晶體MLs。差動放大部52是相當從差動放大電路構成去除吸入定電流源53的部分。第7實施形態的吸入定電流源53及電壓位移二極體化電晶體MLs是具有對含源極隨耦器電路44內的MOS電晶體M3a、M3b的放大電路50內的電晶體的臨界值電壓Vt的變動之輸出直流偏壓電壓補償的機能。
差動放大部52是在將閘極設為該差動放大電路51的正相輸入端子Vip之第1差動放大MOS電晶體M1a的源極與吸入定電流源端子Is之間連接第1負反饋用源極電阻Rsa，在第1差動放大MOS電晶體M1a的汲極與正電源端子Vd之間連接第1負荷電阻RLa，在將閘極設為該差動放大電路50的負相輸入端子Vin之第2差動放大MOS電晶體M1b的源極與吸入定電流源端子Is之間連接第2負反饋用源極電阻Rsb，在第2差動放大MOS電晶體M1b的汲極與正電源端子Vd之間連接第2負荷電阻RLb，將第1負荷電阻RLa的第1差動放大MOS電晶體M1a(汲極)連接端設為該差動放大電路50的負相輸出端子Von，將第2負荷電阻RLb的第2差動放大MOS電晶體M1b(汲極)連接端設為該差動放大電路51的正相輸出端子Vop。
並且，在正電源Vdd與差動放大部52的正電源端子Vd之間，以連接閘極及汲極的電壓位移二極體化MOS電晶體MLs能夠形成順方向偏壓的方式連接。
吸入定電流源53是構成在差動放大部52的吸入定電流源端子Is連接汲極的定電流源輸出MOS電晶體Mis的源極與負電源Vee之間連接定電流設定電阻Rss，將定電流源輸出MOS電晶體Mis的閘極及定電流源電位位移MOS電晶體Miss的源極連接至定電流源電位位移電晶體偏壓定電流源Iss，在定電流源電位位移MOS電晶體Miss的閘極連接定電流源電路閘極偏壓電源Vb1，在定電流源電位位移MOS電晶體Miss的汲極連接第3正電源Vdd2。
(G-2)第7實施形態的動作
有關第7實施形態的放大電路的差動放大動作及源極隨耦器電路動作是可由上述的說明來理解，因此省略說明。
以連接於正電源Vdd與差動放大部52的正電源端子Vd之間的電壓位移二極體化MOS電晶體MLs的順方向偏壓電壓、和對差動放大部52的吸入定電流源端子Is連接汲極的定電流源輸出MOS電晶體Mis的閘極與源極間的電壓能夠形成相等的方式設定，以連接於第1及第2差動放大MOS電晶體M1a及M1b的各汲極與正電源端子Vd之間的第1及第2負荷電阻RLa及RLb的無信號時的端子間電壓、和定電流源輸出MOS電晶體Mis的源極與負電源Vee之間定電流設定電阻Rss的端子間電壓能夠形成相等的方式設定。
具體而言，在電壓位移二極體化MOS電晶體MLs與定電流源輸出MOS電晶體Mis是流有相同的電流，所以同閘極寬、同閘極長、同臨界值電壓Vt的MOS電晶體在第1及第2負荷電阻RLa及RLb是流有流至定電流設定電阻Rss的電流的一半的電流，所以為RLa=RLb=2×Rss。
藉由以上的設定，正電源Vdd與差動放大部52的正負輸出端子Vop及Von之間的電位差、和定電流源電位位移MOS電晶體Miss的源極電位Vb1o與負電源Vee之間的電位差，是無關電晶體的臨界值電壓Vt的變動，如式(20)所示，經常形成相等。在以下是將式(20)的關係稱為條件1。
Vdd-Vop=Vdd-Von=Vb1o-Vee...(20)(條件1)
又，若將定電流源電位位移MOS電晶體Miss及第1、第2源極隨耦器MOS電晶體M3a、M3b的閘極長設定成相等，將第1、第2源極隨耦器MOS電晶體M3a、M3b與定電流源電位位移MOS電晶體Miss的閘極寬比、和第1、第2源極隨耦器負荷定電流源Ida、Idb的輸出電流Ida、Idb與定電流源電位位移電晶體偏壓定電流源Iss的輸出電流Iss的電流比設定成相等，則如式(21)所示，第1及第2源極隨耦器MOS電晶體M3a、M3b的閘極與源極間的電壓、和定電流源電位位移MOS電晶體Miss的閘 極與源極間的電壓會形成相等。
Vip1-Vop1=Vin1-Von1=Vb1-Vb1o...(21)
因為Vip1=Vop、Vin1=Von，所以式(21)可如式(22)那樣改寫。在以下是將式(22)的關係稱為條件2。
Vop-Vop1=Von-Von1=Vb1-Vb1o...(22)(條件2)
若將上述式(20)及式(22)的各邊予以分別加算，則可取得式(23)，若設為Vo1=Vop1=Von1，則式(23)可如式(24)那樣變形。
Vdd-Vop1=Vdd-Von1=Vb1-Vee...(23)
Vo1=Vdd-Vb1+Vee...(24)
亦即，無關電晶體的臨界值電壓Vt的變動，可使正電源Vdd與源極隨耦器電路44的正負輸出端子Vop1及Von1之間的電位差經常相等於定電流源電路閘極偏壓電源Vb1與負電源Vee間的電位差。
由於差動放大部52與吸入定電流源53間的偏壓電壓補償(上述條件1)、及對源極隨耦器電路44內的2個源極隨耦器電路的電位位移電壓之補償(上述條件2)可獨立進行，因此可使差動放大部52、吸入定電流源53及源極隨 耦器電路44的MOS電晶體最適大小化(性能)。
將第7實施形態的放大電路，如圖6的模式般，在電源線間多數並列連接時，正電源Vdd的正電源電流與負電源Vee的負電源電流是處於比例關係，在定電流源電路閘極偏壓電源Vb1是未有電源電流流動。因此，定電流源電路閘極偏壓電源Vb1的電源線的電壓在哪裡都是一樣。
另一方面，因為在正電源Vdd線與負電源Vee線有各電源電流流動，所以正電源線的電壓是隨著離開給電端，電位會藉電源線電流與電源線電阻的電壓降下而降低，且負電源線的電壓是隨著離開給電端，電位會藉電源線電流與電源線電阻的電壓降下而上昇(電流的方向是在正電源及負電源為逆向)，若設定成正電源線的單位長的電阻與負電源線的單位長的電阻的比、和流至該等正負電源線的電流比為反比例，則正電源線的電壓下降的電壓△Vdd與負電源線的電壓上昇的電壓△Vee會形成相等。若將此關係△Vdd=△Vee適用於上述式(24)，則可取得式(25)，可知與來自給電端的距離無關，差動放大電路的輸出偏壓Vo1會形成一定，亦即與電晶體的臨界值電壓Vt的變動及來自給電端的距離無關，差動放大電路的輸出偏壓Vo1會形成一定。
Vo1=Vdd-△Vdd-Vb1+Vee+△Vee=Vdd-Vb1+Vee...(25)
(G-3)第7實施形態的效果
若根據第7實施形態的放大電路50，則可取得以下的效果(a)~(c)，其結果，若利用第7實施形態的感測器基板及檢查裝置，則可實行比以往更高精度的檢查。
(a)即使MOS電晶體的臨界值電壓Vt變動，還是可取得無輸入時的整流輸出直流偏壓電壓經常一定的差動放大電路。
(b)在電源線間多段並列連接差動放大電路時，可取得一雖因電源線電流及電源線電阻所造成的電壓降下，遠離電源端子的放大電路的電源電壓會降低，但對於此電源電壓降低，無輸入時的輸出直流偏壓電壓不會變動之差動放大電路。
(c)由於對MOS電晶體的臨界值電壓Vt的變動之差動放大部52與吸入定電流源53間的偏壓電壓補償(上述條件1)、及對源極隨耦器電路44內的2個源極隨耦器電路的電位位移電壓之補償(上述條件2)可獨立進行，因此可使差動放大部52、吸入定電流源53及源極隨耦器電路44的MOS電晶體最適大小化(性能)。
(H)第8實施形態
其次，一邊參照圖面一邊說明本發明的感測器基板及檢查裝置的第8實施形態。第8實施形態是僅感測器電路8內的放大電路與已述的實施形態有所不同，以下說明第 8實施形態的放大電路。
圖10是表示第8實施形態的放大電路的構成的電路圖，對於和已述的圖面相同或對應部分附上相同或對應符號顯示。
第8實施形態的放大電路50A與第7實施形態的放大電路作比較，是具有以下那樣的異同。
在第8實施形態的放大電路50A中，是除去第7實施形態的放大電路50的差動放大部52的第1負反饋用源極電阻Rsa，將第1差動放大MOS電晶體M1a的源極設為第1吸入定電流源端子Isa，且除去差動放大部52的第2負反饋用源極電阻Rsb，將第2差動放大MOS電晶體M1b的源極設為第2吸入定電流源端子Isb，在第1及第2差動放大MOS電晶體M1a及M1b的源極間連接源極電阻Rs，而構成差動放大部52A。
並且，在第8實施形態的放大電路50A中，是除去第7實施形態的放大電路50的定電流源輸出MOS電晶體Mis及定電流設定電阻Rss，在第1吸入定電流源端子Isa連接汲極的第1定電流源輸出MOS電晶體Misa的源極與負電源Vee之間連接第1定電流設定電阻Rssa，且在第2吸入定電流源端子Isb連接汲極的第2定電流源輸出MOS電晶體Misb的源極與負電源Vee之間連接第2定電流設定電阻Rssb，將第1及第2定電流源輸出MOS電晶體Misa及Misb的各閘極及定電流源電位位移MOS電晶體Miss的源極連接至定電流源電位位移電晶體偏壓定電流 源Iss，而構成吸入定電流源53A。
在第8實施形態的放大電路50A中，設定成電壓位移二極體化MOS電晶體MLs的順方向偏壓電壓與第1、第2定電流源輸出MOS電晶體Misa、Misb的各閘極與源極間的電壓會形成相等，設定成第1、第2負荷電阻RLa、RLb的無信號時的端子間電壓與第1及第2定電流設定電阻Rssa、Rssb的端子間電壓會形成相等。
具體而言，流至電壓位移二極體化MOS電晶體MLs的電流的一半的電流會流至第1及第2定電流源輸出MOS電晶體Misa及Misb，所以將電壓位移二極體化MOS電晶體MLs的閘極寬設定成第1及第2定電流源輸出MOS電晶體Misa及Misb的閘極寬的2倍，設為同閘極長、同臨界值電壓Vt的MOS電晶體，使能夠流動等於第1及第2負荷電阻RLa及RLb、和第1及第2定電流設定電阻Rssa及Rssb的電流，設成RLa=RLb=Rssa=Rssb。
藉由以上的設定，正電源Vdd與差動放大部的正負輸出端子Vop及Von之間的電位差、和定電流源電位位移MOS電晶體Miss的源極電位Vb1o與負電源Vee之間的電位差，是無關電晶體的臨界值電壓Vt的變動，經常形成相等，上述的條件1會成立。
第8實施形態的放大電路50A亦與第7實施形態的放大電路50同樣，條件2是成立。
若使上述條件1與條件2同時成立，則與第7實施形態的放大電路50同樣，可使正電源Vdd與第1及第2源 極隨耦器電路的正負輸出端子Vop1及Von1之間的電位差，無關電晶體的臨界值電壓Vt的變動，可經常等於定電流源電路閘極偏壓電源Vb1與負電源Vee間的電位差。
根據第8實施形態也可取得與上述第7實施形態同樣的效果。
(I)第9實施形態
其次，一邊參照圖面一邊說明本發明的感測器基板及檢查裝置的第9實施形態。第9實施形態是僅感測器電路8內的放大電路與已述的實施形態有所不同，以下說明第9實施形態的放大電路。
圖11是表示第9實施形態的放大電路的構成的電路圖，對於和已述的圖面相同或對應部分附上相同或對應符號顯示。
第9實施形態的放大電路50B與第7實施形態的放大電路50作比較，是具有以下那樣的異同。
在第9實施形態的放大電路50B中，是除去第7實施形態的放大電路50的定電流源輸出MOS電晶體Mis、定電流設定電阻Rss與定電流源電位位移電晶體偏壓定電流源Iss、及源極隨耦器電路44的第1及第2源極隨耦器負荷定電流源Ida及Idb。
在第9實施形態的放大電路50B中，是對定電流源電位位移MOS電晶體Miss的源極連接第2基準定電流設定 電阻Rsss的一端，對此第2基準定電流設定電阻Rsss的另一端連接：(1)連接成為電流鏡電路的輸入端子的閘極及汲極，對負電源Vee連接成為該電流鏡電路的共通端子的源極之定電流設定二極體化MOS電晶體Mis1、(2)對差動放大部53的吸入定電流源端子Is連接汲極，將閘極連接至該電流鏡電路的輸入端子，將源極連接至該電流鏡電路的共通端子之第1電流鏡電流輸出MOS電晶體Mm1、(3)對第1源極隨耦器MOS電晶體M3a的源極連接汲極，將閘極連接至該電流鏡電路的輸入端子，將源極連接至該電流鏡電路的共通端子之第2電流鏡電流輸出MOS電晶體Mm2、及(4)對第2源極隨耦器MOS電晶體M3b的源極連接汲極，將閘極連接至該電流鏡電路的輸入端子，將源極連接至該電流鏡電路的共通端子之第3電流鏡電流輸出MOS電晶體Mm3。
在第9實施形態的放大電路50B中，將電壓位移二極體化MOS電晶體MLs的順方向偏壓電壓與電流鏡電路的定電流設定二極體化MOS電晶體Mis1的順方向偏壓電壓設定成相等，將第1及第2負荷電阻RLa及RLb的無信號時的端子間電壓與第2基準定電流設定電阻Rsss的端子間電壓設定成相等。
或，將第1及第2源極隨耦器MOS電晶體M3a及M3b的閘極與源極間的電壓、和電流鏡電路的定電流設定二極體化MOS電晶體Mis1的順方向偏壓電壓設定成相等，將電壓位移二極體化MOS電晶體MLs的順方向偏壓 電壓、和定電流源電位位移MOS電晶體Miss的閘極與源極間的電壓設定成相等，將第1及第2負荷電阻RLa及RLb的無信號時的端子間電壓、和第2基準定電流設定電阻Rsss的端子間電壓設定成相等。
具體而言，使電晶體的閘極長及臨界值電壓Vt形成相同，閘極寬是與所欲流動的電流值成比例變大，電阻值是形成所欲流動的電流比之反比例。
藉由以上，與第7實施形態的放大電路50同樣，可使正電源Vdd與源極隨耦器電路44B的正負輸出端子Vop1及Von1之間的電位差，無關電晶體的臨界值電壓Vt的變動，經常等於定電流源電路閘極偏壓電源Vb1與負電源Vee間的電位差。
(J)第10實施形態
其次，一邊參照圖面一邊說明本發明的感測器基板及檢查裝置的第10實施形態。第10實施形態是僅感測器電路8內的放大電路與已述的實施形態有所不同，以下說明第10實施形態的放大電路。第10實施形態的放大電路是附全波整流電路的差動放大電路。
(J-1)第10實施形態的構成
圖12是表示第10實施形態的放大電路的構成的電路圖，對於和已述的圖面相同或對應部分附上相同或對應符號顯示。
第10實施形態的放大電路60是將第7實施形態的放大電路50的源極隨耦器電路44置換成全波整流電路61的附全波整流電路的差動放大電路。亦即，將被連接至差動放大部52的正負輸出Vop及Von之源極隨耦器電路44置換成從第1及第2輸入端子Vin1及Vip1輸入的全波整流電路61。
全波整流電路61是除去源極隨耦器電路44的第2源極隨耦器負荷定電流源Idb，連接第1及第2源極隨耦器MOS電晶體M3a及M3b的源極間而作為全波整流輸出端子Vo1，在此全波整流輸出端子Vo1與接地間，附加連接電壓保持電容Ch者。
(J-2)第10實施形態的動作
有關第10實施形態的放大電路60之差動放大電路動作、或對MOS電晶體的臨界值電壓Vt變動(全波整流輸出Vo1的無輸入時)之直流偏壓電位的補償動作，是與上述第7實施形態的放大電路50同樣，省略其詳細說明。
此第10實施形態的全波整流電路61是融合對應於第1輸入端子Vin1的源極隨耦器．整流電路(參照上述圖4)與對應於第2輸入端子Vip1的源極隨耦器．整流電路者。亦即，結合2個的源極隨耦器．整流電路的輸出，將2個的源極隨耦器負荷定電流源Ida及Idb彙整成1個，而重新設為Ida，同樣，將2個的電壓保持電容Cha及Chb彙整成1個，而重新設為電壓保持電容Ch者，2個的輸入 電壓Vi1p及Vi1n的高電位會形成有效，而形成低的電位側被無視的動作，由於2個的輸入電壓Vi1p及Vi1n為差動信號，因此形成全波整流動作。
與第7實施形態同樣，由於對MOS電晶體的臨界值電壓Vt的變動之差動放大部52與吸入定電流源53間的偏壓電壓補償(上述條件1)、及對全波整流電路61的源極隨耦器MOS電晶體的電位位移電壓之補償(上述條件2)可獨立進行，因此可使差動放大部52、吸入定電流源53及全波整流電路61的MOS電晶體最適大小化(性能)。
又，如圖13的模式所示，在電源線間多段並列連接第10實施形態的放大電路60時，雖因電源線電流及電源線電阻所造成的電壓降下，遠離電源端子的放大電路60的電源電壓會降低，但與在第7實施形態所說明同樣，對於電源電壓降低，全波整流輸出Vo1的無輸入時的直流偏壓電位會被補償而不變動，形成差動放大動作、全波整流動作。
(J-3)第10實施形態的效果
若根據第10實施形態的放大電路60，則可取得以下的效果(a)~(c)，其結果，若利用第7實施形態的感測器基板及檢查裝置，則可實行比以往更高精度的檢查。
(a)可對即使差動放大電路51的MOS電晶體的臨界值電壓Vt變動，無輸入時的整流輸出直流偏壓電壓還是會經常一定的差動放大動作附加全波整流動作。
(b)在電源線間多段並列連接第10實施形態的放大電路60時，可對雖因電源線電流及電源線電阻所造成的電壓降下，遠離電源端子的放大電路的電源電壓會降低，但對於此電源電壓降低，無輸入時的輸出直流偏壓電壓不會變動之差動放大動作附加全波整流動作。
(c)由於對MOS電晶體的臨界值電壓Vt的變動之差動放大部52與吸入定電流源53間的偏壓電壓補償(上述條件1)、及對全波整流電路61的源極隨耦器MOS電晶體的電位位移電壓之補償(上述條件2)可獨立進行，因此可使差動放大部52、吸入定電流源53及全波整流電路61的MOS電晶體最適大小化(性能)。
(J-4)第10實施形態的變形實施形態
第10實施形態的放大電路60是將第7實施形態的放大電路50的源極隨耦器電路44置換成全波整流電路61者，但亦可將第8或第9實施形態的放大電路50A、50B的源極隨耦器電路44、44B置換成全波整流電路。
雖詳細說明省略，但圖14是表示將第8實施形態的放大電路50A的源極隨耦器電路44置換成全波整流電路61者，圖15是表示將第9實施形態的放大電路50B的源極隨耦器電路44B置換成全波整流電路61B者。
(K)第11實施形態
其次，一邊參照圖面一邊說明本發明的感測器基板及 檢查裝置的第11實施形態。第11實施形態是僅感測器電路8內的放大電路與已述的實施形態相異，以下說明第11實施形態的放大電路。第11實施形態的放大電路是附峰值保持電路的差動放大電路。所被附加的峰值保持電路是附復位。
(K-1)第11實施形態的構成
圖16是表示第11實施形態的放大電路的構成的電路圖，對於和已述的圖面相同或對應部分附上相同或對應符號顯示。
第11實施形態的放大電路60C是將第7實施形態的放大電路50的源極隨耦器電路44置換成峰值保持電路62的附峰值保持電路的差動放大電路。亦即，將被連接至差動放大部52的正負輸出Vop及Von之源極隨耦器電路44置換成從第1及第2輸入端子Vin1及Vip1輸入的峰值保持電路62。
第11實施形態的放大電路60C是除去第7實施形態的放大電路50的源極隨耦器電路44的第1及第2源極隨耦器負荷定電流源Ida及Idb，連接第1及第2源極隨耦器MOS電晶體M3a及M3b的源極間而設為峰值保持輸出端子Vo1，在此峰值保持輸出端子Vo1與接地間，附加連接電壓保持電容Ch，且附加連接根據來自開關驅動脈衝信號源VpL的脈衝信號，間歇性地將連接至峰值保持輸出端子Vo1的電壓保持電容Ch的端子連接至峰值保持復 位偏壓電源Vb3的開關電路Sw與限制此開關電路Sw的電流的電阻Ro之直列電路。
亦即，在第11實施形態的放大電路60C是設置一將源極隨耦器負荷定電流源Ida(參照圖12)所流動的定電流Ida設為0(削除)，取而代之，根據來自開關驅動脈衝信號源VpL的脈衝信號，間歇性地將連接至峰值保持輸出端子Vo1的電壓保持電容Ch的端子連接至峰值保持復位偏壓電源Vb3之開關電路Sw。
圖16所示的附復位峰值保持電路62是模式性地顯示者，具體的電路並非限於圖16所示的構成。
在第11實施形態的放大電路60C是第1及第2源極隨耦器MOS電晶體M3a及M3b的閘極與源極間的電壓會大致從MOS電晶體的臨界值電壓Vt開始整流動作，因此定電流源電位位移MOS電晶體Miss的閘極與源極間的電壓也必須大致設為MOS電晶體的臨界值電壓Vt，將定電流源電位位移電晶體偏壓定電流源Iss的輸出電流Iss儘可能設為小電流，且使定電流源電位位移MOS電晶體Miss的閘極寬儘可能變大。
(K-2)第11實施形態的動作
有關第11實施形態的放大電路60C之差動放大電路動作、或對MOS電晶體的臨界值電壓Vt變動(峰值保持輸出Vo1的無輸入時)之直流偏壓電位的補償動作，是與上述第7實施形態的放大電路50同樣，省略其詳細說 明。
此第11實施形態是將第7實施形態的放大電路50的源極隨耦器電路44置換成峰值保持電路62，因此實行對差動放大部52的輸出之附復位峰值保持動作。在開關電路Sw的關閉時，保持差動放大部52的輸出Vop及Von的峰值(檢測出峰值)，在開關電路Sw的開啟時，將峰值檢測輸出復位成峰值保持復位偏壓電源Vb3的輸出電壓值。另外，電阻Ro是用以在開關電路Sw形成開啟狀態時，將流於此開關電路Sw的復位電流限制於適當值者。
與第7實施形態同樣，由於對MOS電晶體的臨界值電壓Vt的變動之差動放大部52與吸入定電流源53間的偏壓電壓補償(上述條件1)、及對峰值保持電路62的源極隨耦器MOS電晶體的電位位移電壓之補償(上述條件2)可獨立進行，因此可使差動放大部52、吸入定電流源53及峰值保持電路62的MOS電晶體最適大小化(性能)。
又，如上述圖13的模式所示，在電源線間多段並列連接第11實施形態的放大電路60C時，雖因電源線電流及電源線電阻所造成的電壓降下，遠離電源端子的放大電路60的電源電壓會降低，但與在第3實施形態所說明同樣，對於此電源電壓降低，峰值保持輸出Vo1的無輸入時的直流偏壓電位會被補償而不變動，形成差動放大動作、峰值保持動作。
(K-3)第11實施形態的效果
若依據第11實施形態的放大電路60C，則可達成以下的效果(a)~(c)，其結果，若利用第11實施形態的感測器基板及檢查裝置，則可實行比以往更高精度的檢查。
(a)即使差動放大電路51的MOS電晶體的臨界值電壓Vt變動，還是可對無輸入時的峰值保持輸出的直流偏壓電壓為經常一定的差動放大動作附加峰值保持動作。
(b)在電源線間多段並列連接第11實施形態的放大電路60C時，可對雖因電源線電流及電源線電阻所造成的電壓降下，遠離電源端子的放大電路的電源電壓會降低，但對於電源電壓降低，無輸入時的輸出直流偏壓電壓不會變動之差動放大動作附加峰值保持動作。
(c)由於對MOS電晶體的臨界值電壓Vt的變動之差動放大部52與吸入定電流源53間的偏壓電壓補償(上述條件1)、及對峰值保持電路62的源極隨耦器MOS電晶體的電位位移電壓之補償(上述條件2)可獨立進行，因此可使差動放大部52、吸入定電流源53及峰值保持電路62的MOS電晶體最適大小化(性能)。
(K-4)第11實施形態的變形實施形態
第11實施形態的放大電路60C是將第7實施形態的放大電路50的源極隨耦器電路44置換成峰值保持電路62者，但雖圖示省略，亦可將第8或第9實施形態的放大電路50A、50B的源極隨耦器電路44A、44B置換成峰值保持電路62。
(L)第12實施形態
其次，一邊參照圖面一邊說明本發明的感測器基板及檢查裝置的第12實施形態。第12實施形態是僅感測器電路8內的放大電路與已述的實施形態相異，以下說明第12實施形態的放大電路。第12實施形態的放大電路是將第7實施形態的放大電路的電阻置換成二極體化電晶體區塊者。
(L-1)第12實施形態的構成
圖17是表示第12實施形態的放大電路的構成的電路圖，對於和已既述的圖面相同或對應部分附上相同或對應符號顯示。
在圖17中，第12實施形態的放大電路70是對具有差動放大部72及吸入定電流源73的差動放大電路71附加源極隨耦器電路44者。
以下是對源極隨耦器電路44的說明省略，而說明有關差動放大電路71。
差動放大電路71是與圖9所示的第7實施形態的差動放大電路51同樣，具有差動放大部72、吸入定電流源73、及電壓位移二極體化電晶體MLs。
差動放大部72是具有與將第7實施形態的差動放大部52的第1及第2負反饋用源極電阻Rsa及Rsb置換成僅有限個直並列連接二極體化電晶體(連接閘極與汲極而 將汲極與源極間設為二極體)來構成的第1及第2源極阻抗用二極體化電晶體區塊41a及41b的同時，將第7實施形態的差動放大部52的第1及第2負荷電阻RLa及RLb置換成僅有限個直並列連接二極體化電晶體(連接閘極與汲極而將汲極與源極間設為二極體)來構成的第1及第2負荷用二極體化電晶體區塊42a及42b同樣的構成。
又，吸入定電流源73是具有與將第7實施形態的吸入定電流源53的定電流設定電阻Rss置換成僅有限個直並列連接二極體化電晶體(連接閘極與汲極而將汲極與源極間設為二極體)來構成的吸入定電流設定用二極體化電晶體區塊74同樣的構成。
(L-2)第12實施形態的動作
以下簡單言及有關第12實施形態的放大電路70的特徴動作。
電壓增益是與上述第4(~第6)的實施形態同樣，以MOS電晶體的閘極大小、及各二極體化電晶體的個數來決定，對於MOS電晶體的臨界值電壓Vt的變動不變動，且與第7(~第9)的實施形態同樣，藉由使所對應的元件間的電壓降下一致，與第7(~第9)的實施形態同樣，即使MOS電晶體的臨界值電壓Vt變動，也可取得無輸入時的整流輸出直流偏壓電壓經常一定的差動放大電路。
以上的動作是與第4(~第6)實施形態或第7(~第9)實施形態同樣，在電源線間多段並列連接第12實施形態 的放大電路70時(參照圖6)，可取得一雖因電源線電流及電源線電阻所造成的電壓降下，遠離電源端子的放大電路的電源電壓會降低，但對於此電源電壓降低，電壓增益及無輸入時的輸出直流偏壓電壓不會變動之放大電路，其結果，在多段的全部放大電路70可取得一樣的電壓增益。
(L-3)第12實施形態的效果
若依據第12實施形態的放大電路70，則可達成以下的效果(a)~(i)，其結果，若利用第12實施形態的感測器基板及檢查裝置，則可實行比以往更高精度的檢查。下記的一部分效果是根據已述的實施形態所說明的理由而達成者。
(a)增益不受各MOS電晶體的臨界值電壓Vt或偏壓電流的影響，可實現以各MOS電晶體的閘極大小及電晶體個數的比所決定的差動放大動作。
(b)在使用運算放大器的逆相輸出放大器時，雖增益決定用負反饋電阻會使作為放大電路的輸入阻抗降低，但就此實施形態的放大電路而言，因為輸入阻抗是MOS電晶體的閘極輸入阻抗，所以可將作為放大電路的輸入阻抗維持於高阻抗。
(c)雖利用二極體阻抗，但各MOS電晶體在視為飽和動作的動作範圍，線形性會被確保，不會產生波形變形。
(d)若使負荷用與源極阻抗用的MOS電晶體的構造一致，則從低頻到高頻，負荷阻抗與源極側阻抗的比不會變 化，從低頻到高頻，可取得平坦的增益特性。
(e)由於不需要像運算放大器電路那樣從輸出往輸入的迴路負反饋電路，因此不會有振盪之虞。
(f)由於不需要從輸出往輸入的迴路負反饋電路，因此可將輸入部的偏壓電壓、及輸出部的偏壓電壓設定成自由的值。
(g)由於可以N型(或P型)的單一型的電晶體所構成，不使用電阻元件的電路，因此在IC化時，不需要P型(或N型)的任一電晶體生成工程及電阻生成工程，可謀求低製造成本化、短交貨化。
(h)與第4(~第6)實施形態的實施形態同樣，藉由使所對應的元件間的電壓降下一致，即使MOS電晶體的臨界值電壓Vt變動，還是可取得無輸入時的整流輸出直流偏壓電壓經常一定的差動放大電路。
(i)在電源線間多段並列連接此實施形態的放大電路時，可取得一雖因電源線電流及電源線電阻所造成的電壓降下，遠離電源端子的放大電路的電源電壓會降低，但對於該電源電壓降低，電壓增益及無輸入時的輸出直流偏壓電壓不會變動之放大電路。
(L-4)第12實施形態的變形實施形態
圖18是表示將第12實施形態的放大電路70部分變形的放大電路70A的電路圖。
放大電路70A是在第12實施形態的放大電路70 中，將連接正電源Vdd與差動放大部72的正電源端子Vd之間所連接的閘極及汲極的電壓位移二極體化MOS電晶體MLs分成第1及第2電壓位移二極體化MOS電晶體MLsa及MLsb，且予以分別作為負荷元件，附加於各個第1及第2負荷用二極體化電晶體區塊42a及42b。
藉由此放大電路70A，亦可達成與第12實施形態的放大電路70同樣的效果。
圖19是表示將第12實施形態的放大電路70部分變形的放大電路70B的電路圖。
放大電路70B是與放大電路70A同樣，將第12實施形態的放大電路70的電壓位移二極體化MOS電晶體MLs分成第1及第2電壓位移二極體化MOS電晶體MLsa及MLsb。
並且，放大電路70B是在放大電路70A中，除去(1)定電流源輸出MOS電晶體Mis、及有限個直並列連接二極體化電晶體Mis1~Mis3來構成的吸入定電流設定用二極體化電晶體區塊74、及定電流源電位位移電晶體偏壓定電流源Iss、及源極隨耦器電路44的第1、第2源極隨耦器負荷定電流源Ida、Idb，取而代之，(2)對定電流源電位位移MOS電晶體Miss的源極連接有限個直並列連接二極體化電晶體Mis2~Mis4(連接閘極與汲極而將汲極與源極間設為二極體)來構成的基準定電流設定用二極體化電晶體區塊75的一端，(3)對基準定電流設定用二極體化電晶體區塊75的另一端連接：(3-1)連接成為電流鏡電路 的輸入端子的閘極及汲極，對負電源Vee連接成為此電流鏡電路的共通端子的源極之定電流設定二極體化MOS電晶體Mis1、(3-2)對差動放大部72A的吸入定電流源端子Is連接汲極，將閘極連接至該電流鏡電路的輸入端子，將源極連接至該電流鏡電路的共通端子的第1電流鏡電流輸出MOS電晶體Mm1、(3-3)對第1源極隨耦器MOS電晶體M3a的源極連接汲極，將閘極連接至該電流鏡電路的輸入端子，將源極連接至該電流鏡電路的共通端子之第2電流鏡電流輸出MOS電晶體Mm2、及(3-4)對第2源極隨耦器MOS電晶體M3b的源極連接汲極，將閘極連接至該電流鏡電路的輸入端子，將源極連接至該電流鏡電路的共通端子之第3電流鏡電流輸出MOS電晶體Mm3，而構成。
基準定電流設定用二極體化電晶體區塊75是對應於圖11所示的第9實施形態的基準定電流設定電阻Rsss者。
因此，放大電路70B的吸入定電流源73B及源極隨耦器電路44B的作用效果是與第9實施形態同樣。
(M)第13實施形態
其次，一邊參照圖面一邊說明本發明的感測器基板及檢查裝置的第13實施形態。第13實施形態是僅感測器電路8內的放大電路與已述的實施形態相異，以下說明第13實施形態的放大電路。
圖20是表示第13實施形態的放大電路的構成的電路圖，對於和已述的圖面相同或對應部分附上相同或對應符號顯示。
第13實施形態的放大電路80是將圖18所示的第12實施形態的第1變形實施形態的放大電路70A的源極隨耦器電路44置換成全波整流電路61者。
全波整流電路61是具有與圖12所示的第10實施形態的放大電路60的全波整流電路61同樣的構成，達成同樣的作用效果。
即使MOS電晶體的臨界值電壓Vt變動，照樣電壓增益及無輸入時的整流輸出直流偏壓電壓經常形成一定的動作是與第12實施形態或其變形實施形態同樣，將被連接至差動放大部72A的正負輸出Vop及Von之源極隨耦器電路44置換成從第1及第2輸入端子Vin1及Vip1輸入的全波整流電路61，藉此由單純的差動放大動作變更成附全波整流電路的差動放大電路的動作。
與第12實施形態或其變形實施形態同樣，在電源線間多段並列連接放大電路時(參照圖13)，可取得一雖因電源線電流及電源線電阻所造成的電壓降下，遠離電源端子的放大電路的電源電壓會降低，但對於此電源電壓降低，電壓增益及無輸入時的輸出直流偏壓電壓不會變動之附全波整流電路的差動放大電路。
藉由第13實施形態的放大電路80，也可達成與第12實施形態同樣的效果，且可將輸出設為全波整流輸出，其 結果，若利用第13實施形態的感測器基板及檢查裝置，則可實行比以往更高精度的檢查。
第13實施形態的放大電路80是將圖18所示的第12實施形態的第1變形實施形態的放大電路70A的源極隨耦器電路44置換成全波整流電路61者，但亦可進行往其他電路的置換。
圖21是表示將第12實施形態的第2變形實施形態的放大電路70B的源極隨耦器電路44B置換成全波整流電路61B的放大電路80A(對第13實施形態的第1變形實施形態)，圖22是表示將第12實施形態的第1變形實施形態的放大電路70A的源極隨耦器電路44置換成附復位峰值保持電路62的放大電路80B(對第13實施形態的第2變形實施形態)。
有關圖21所示的放大電路80A或圖22所示的放大電路80B的動作或作用效果，可由已述的實施形態的說明容易理解，因此其說明省略。
(N)其他的實施形態
在上述各實施形態的說明中，雖亦言及各種的變形實施形態，但更可舉以下例示那樣的變形實施形態。
(N-1)對差動放大電路附加源極隨耦器電路、全波整流電路或附復位峰值保持電路等的附加電路之放大電路是只要符合以下的條件等即可，並非限於已述的實施形態、或已述實施形態的變形實施形態。
在附加附加電路的放大電路中，對於MOS電晶體的臨界值電壓Vt、以及正負電源電壓Vdd及Vee的變動而言，上述式(23)~(25)經常成立為重點，其前提是式(20)及(22)所示的條件1及條件2成立。以下，再登載式(23)~(25)式、式(20)及(22)。
Vdd-Vop1=Vdd-Von1=Vb1-Vee...(23)
Vo1=Vdd-Vb1+Vee...(24)
Vo1=Vdd-△Vdd-Vb1+Vee+△Vee=Vdd-Vb1+Vee...(25)
Vdd-Vop=Vdd-Von=Vb1o-Vee...(20)(條件1)
Vop-Vop1=Von-Von1=Vb1-Vb1o...(22)(條件2) 只要是使以上的條件1及條件2成立的電路構成，並非限於上述放大電路的實施形態或其變形實施形態。
例如像圖23所示的第14實施形態的放大電路90那樣，若將定電流源電位位移電晶體偏壓定電流Iss的值與差動放大部的吸入定電流Is的值設為同值，將定電流源輸出MOS電晶體Mis的任務設成使兼具定電流源電位位移電晶體Miss的構成，則第1及第2源極隨耦器MOS電晶體M3a及M3b的各閘極與源極間電壓，並非是定電流源電位位移電晶體Miss的閘極與源極間的電壓，而是與定電流設定用二極體化電晶體區塊(在圖23是Mis1~Mis4)的任一個的二極體電壓相等，剩下的定電流設定用 二極體化電晶體的二極體電壓與定電流源電位位移電晶體Miss的閘極與源極間的電壓的和是只要與負荷用二極體化電晶體區塊(在圖23是MLsa~ML3a、或MLsb~ML3b)的二極體電壓的和相同即可。
又，亦可為定電流源電位位移電晶體Miss的閘極與源極間的電壓、和第1及第2源極隨耦器MOS電晶體M3a及M3b的各閘極與源極間電壓形成相同，定電流設定用二極體化電晶體區塊(在圖23是從Mis1~Mis4)的二極體電壓和、與負荷用二極體化電晶體區塊(在圖23是MLsa~ML3a、或MLsb~ML3b)的二極體電壓和形成相同之構成。
又，亦可例如圖24所示的第15實施形態的放大電路91那樣，相反的，從往差動放大部之吸入定電流Is的生成電路的定電流Is，利用電流鏡電路來生成定電流源電位位移電晶體偏壓定電流Iss、或第1及第2源極隨耦器MOS電晶體M3a及M3b的源極隨耦器負荷定電流Ida及Idb。
又，當輸出部不是源極隨耦器輸出電路構成，而是全波整流電路構成、或附復位峰值保持電路時，第1及第2源極隨耦器MOS電晶體M3a及M3b的源極隨耦器負荷電流Ida會形成微小電流，因此定電流源電位位移MOS電晶體miss的定電流Iss也會形成微小電流。如此的情況，像圖25所示的第16實施形態的放大電路92那樣，亦可附加一第2基準定電流生成電路，其係生成差動放大部之 比較大的吸入定電流Is與微小電流之定電流源電位位移MOS電晶體miss的定電流Iss的中間性的第2基準定電流Isss，利用電流鏡電路，根據此第2基準電流Isss來生成差動放大部的吸入定電流Is、定電流源電位位移MOS電晶體Miss的定電流Iss、及第1及第2源極隨耦器MOS電晶體M3a及M3b的源極隨耦器負荷電流Ida。
圖25所示的第16實施形態的放大電路92的想法，亦可適用於第4~第9實施形態那樣的電阻與MOS電晶體混在時，圖26是表示所適用的第17實施形態的放大電路93。在放大電路93是配合差動放大電路吸入定電流源側的第2基準定電流設定電阻Rsss的電壓降下與負荷側的電阻RLa及RLb的電壓降下，且在差動放大電路吸入定電流源側的定電流源電位位移MOS電晶體Miss的源極電位Vb1o與負電源Vee間，連接第2定電流源電位位移MOS電晶體Misss與電流鏡電流基準MOS電晶體Mis1、及2個的MOS電晶體，因此配合於此，負荷側的電壓位移二極體化MOS電晶體也連接MLs1與MLs2、及2個分的MOS電晶體。
在條件1及條件2之中，最好所對應的電晶體的汲極與源極間的偏壓電壓也配合。
(N-2)給予信號至本發明的感測器基板所設置的放大電路的信號源，亦非限於上述各實施形態者，亦可適用以下例示般的信號源。例如，將上述感測器基板上的感測器電極所拾取的信號供給至放大電路時，只要是可視為來自 以下所顯示等效電路的信號源的信號，而使能夠供給至放大電路即可。
圖27所示的信號源是將對輸出連接輸入偏壓電阻Ri的輸入直流偏壓電源Vidc、及對輸出連接輸入DC去耦(Decoupling)電容Ci的輸入交流信號源Vs予以並列連接於接地與信號源輸出Vso之間的構成者。以該等電阻Ri及電容Ci來構成高通濾波器。
圖28所示的信號源是將圖27所示的信號源的輸出設為正輸出Vspo，將輸入直流偏壓電源Vidc的輸出設為信號源的負輸出Vsno之不平衡型的差動信號源。
圖27及圖28所示的信號源的輸入偏壓電阻Ri亦可為輸入偏壓MOS電阻或輸入偏壓電阻用二極體化MOS電晶體。圖29是將圖28所示的信號源的輸入偏壓電阻Ri置換成輸入偏壓MOS電阻者。圖30是將圖28所示的信號源的輸入偏壓電阻Ri構成為輸入偏壓電阻用二極體化MOS電晶體的直列電路者，圖31是將圖28所示的信號源的輸入偏壓電阻Ri構成為輸入偏壓電阻用二極體化MOS電晶體的並列電路者。
具有差動放大部的上述各實施形態的放大電路是表示放大來自交流信號源為單相信號的不平衡型的差動信號源的信號者，但亦可適用於放大來自交流信號源為具有正相輸出及負相輸出的平衡型的差動信號源的信號者。
在圖32~圖36是顯示對應於上述各種不平衡型的差動信號源之平衡型的差動信號源的構成。
(N-3)在上述各實施形態中，說明各種電流鏡電路，但當然亦可適用其他構成的電流鏡電路。
例如，亦可適用圖37所示那樣的構成者。圖37是在定電流源輸出MOS電晶體Mis的源極與負電源Vee之間，連接以連接汲極與閘極而二極體化的複數個MOS電晶體Mis1~Mis3(不限於3個)所構成的定電流設定用二極體化電晶體區塊，將所被生成的定電流Iss流至連接閘極與汲極而二極體化的電流鏡電流基準電晶體Mis1，對此電流鏡電流基準電晶體Mis1的閘極連接閘極，對該電流鏡電流基準電晶體Mis1的源極連接源極，對以由汲極輸出定電流的電流鏡電流輸出MOS電晶體Mm1~Mm2所構成的電流鏡電路更附加疊接MOS電晶體Mis2、Mm1a及Mm2a之電流鏡電路，不限於該等的構成。
(N-4)上述各實施形態是顯示從第1及第2差動放大MOS電晶體M1a及M1b側吸入定電流的吸入定電流源為1個者，但如圖38所示，亦可為具有2個的定電流源者。
在圖38中，是將相當於以往的第1及第2負反饋用源極電阻Rsa及Rsb的和的值之源極電阻Rs連接至第1及第2差動放大MOS電晶體M1a及M1b的源極間，將單一的吸入定電流源分成2個，分別設為流動以往的定電流值Is的一半的吸入定電流之第1及第2吸入定電流源Isa及Isb，連接至第1及第2差動放大MOS電晶體M1a及M1b的各個源極而構成者。
在適用圖38所示那樣的2段積構成時，也要使上述條件1及條件2成立。
若可置換上述各實施形態所示的吸入定電流源，則可置換成其他實施形態所示的吸入定電流源。
進行與吸入定電流源近似的動作之電路，有在第1及第2負反饋用源極電阻Rsa及Rsb的連接端與負電源Vee之間連接高電阻者，可予以適用。
(N-5)上述各實施形態的放大電路的各種電源，可任一為0V(接地連接)，同電壓時，可共用1個的電源。
(N-6)亦可使上述各實施形態的放大電路的各MOS電晶體的PN極性形成相反，即使使電源電壓關係形成相反，還是可同樣動作。
(N-7)對於不含第1及第2疊接電晶體M2a及Msb或高域補償電容Cp或高域去除電容CL的各種實施形態的構成，亦可附加第1及第2疊接電晶體M2a及Msb或高域補償電容Cp或高域去除電容CL。
(N-8)亦可對於正相及負相的2輸出的上述各實施形態的放大電路，消除Vop端子或Von端子、或Vop11端子或Von1端子的任一個而設為單相輸出。亦可按照檢測器部11的構成來適當設為單相輸出。
在如此單相輸出時，亦可省略不需要側的要素，例如第1或第2負荷用二極體化電晶體區塊、或源極隨耦器電路內的2個源極隨耦器電路部分的一方等。
一旦單相輸出化，則電路元件數會減少，在IC化時 可縮小晶片面積。
(N-9)亦可省略上述各實施形態的全波整流電路、或、附復位峰值保持電路的第1及第2源極隨耦器MOS電晶體M3a及M3b的任一個，設為附加半波整流電路、或、附復位半波峰值保持電路的放大電路。
(N-10)上述以外，若能組合，則亦可組合上述各實施形態的技術思想來適用。
(N-11)在上述各實施形態，電晶體為顯示利用MOS型的場效電晶體(FET)者，但亦可利用MES型或MIS型的場效電晶體等其他的單極電晶體。
(N-12)在上述的說明是將本發明的感測器基板利用於顯示用基板的檢查時，但檢查對象基板並非是限於顯示用基板，只要是電極配列成矩陣狀，可每一列驅動的基板即可。
M1、M1a、M1b‧‧‧放大MOS電晶體
M2a、M2b‧‧‧疊接電晶體
M3、M3a、M3b‧‧‧源極隨耦器MOS電晶體
MLs、MLs1、MLs2‧‧‧電壓位移二極體化電晶體
Mis、Misa、Misb‧‧‧定電流源輸出MOS電晶體
Mis1‧‧‧定電流設定二極體化MOS電晶體
Miss‧‧‧定電流源電位位移MOS電晶體
Mm1~Mm3‧‧‧電流鏡電流輸出MOS電晶體
Cp‧‧‧高域補償電容
CL‧‧‧高域去除電容
Ch‧‧‧電壓保持電容
RLa、RLb‧‧‧負荷電阻
Rs、Rsa、Rsb‧‧‧負反饋用源極電阻
Rss、Rssa、Rssb‧‧‧定電流設定電阻
Rsss‧‧‧第2基準定電流設定電阻
Iss‧‧‧定電流源電位位移電晶體偏壓定電流源
Ida、Idb‧‧‧源極隨耦器負荷定電流源
VpL‧‧‧開關驅動脈衝信號源
Sw‧‧‧開關電路
1‧‧‧顯示用基板
2‧‧‧畫素電極
6‧‧‧感測器基板
7‧‧‧感測器電極
8‧‧‧感測器電路
12‧‧‧檢查裝置
22‧‧‧信號源
25‧‧‧差動信號源
30、30A、30B‧‧‧源極接地放大電路
31、41a、41b‧‧‧源極阻抗用二極體化電晶體區塊
32、42a、42b‧‧‧負荷用二極體化電晶體區塊
33、43a、43b‧‧‧電流鏡電路
34‧‧‧源極隨耦器．整流電路
40、51、51A、51B‧‧‧差動放大電路
44、44B‧‧‧源極隨耦器電路
50、50A、50B、60、60A、60B、60C、70、70A、70B、80A、80B、80C、90~93‧‧‧放大電路
52、52A、72、72A‧‧‧差動放大部
Is、53、53A、53B、73、73B‧‧‧吸入定電流源
61、61B‧‧‧全波整流電路
62‧‧‧附復位峰值保持電路
74‧‧‧吸入定電流設定用二極體化電晶體區塊
75‧‧‧基準定電流設定用二極體化電晶體區塊
圖1是表示第1實施形態的源極接地放大電路的構成的電路圖。
圖2是表示多段連接第1實施形態的源極接地放大電路時的方塊圖。
圖3是表示第2實施形態的源極接地放大電路的構成的電路圖。
圖4是表示第3實施形態的放大電路的構成的電路圖。
圖5是表示第4實施形態的差動放大電路的構成的電路圖。
圖6是表示多段連接第4實施形態的差動放大電路時的方塊圖。
圖7是表示第5實施形態的差動放大電路的構成的電路圖。
圖8是表示第6實施形態的放大電路的構成的電路圖。
圖9是表示第7實施形態的放大電路的構成的電路圖。
圖10是表示第8實施形態的放大電路的構成的電路圖。
圖11是表示第9實施形態的放大電路的構成的電路圖。
圖12是表示第10實施形態的放大電路的構成的電路圖。
圖13是表示多段連接第10實施形態的放大電路時的方塊圖。
圖14是表示第10實施形態的變形實施形態(其一)的放大電路的構成的電路圖。
圖15是表示第10實施形態的變形實施形態(其二)的放大電路的構成的電路圖。
圖16是表示第11實施形態的放大電路的構成的電路圖。
圖17是表示第12實施形態的放大電路的構成的電路圖。
圖18是表示第12實施形態的變形實施形態(其一)的放大電路的構成的電路圖。
圖19是表示第12實施形態的變形實施形態(其二)的放大電路的構成的電路圖。
圖20是表示第13實施形態的放大電路的構成的電路圖。
圖21是表示第13實施形態的變形實施形態(其一)的放大電路的構成的電路圖。
圖22是表示第13實施形態的變形實施形態(其二)的放大電路的構成的電路圖。
圖23是表示第14實施形態的放大電路的構成的電路圖。
圖24是表示第15實施形態的放大電路的構成的電路圖。
圖25是表示第16實施形態的放大電路的構成的電路圖。
圖26是表示第17實施形態的放大電路的構成的電路圖。
圖27是表示信號源的其他構成(其一)的電路圖。
圖28是表示信號源的其他構成(其二)的電路圖。
圖29是表示信號源的其他構成(其三)的電路圖。
圖30是表示信號源的其他構成(其四)的電路圖。
圖31是表示信號源的其他構成(其五)的電路圖。
圖32是表示信號源的其他構成(其六)的電路圖。
圖33是表示信號源的其他構成(其七)的電路圖。
圖34是表示信號源的其他構成(其八)的電路圖。
圖35是表示信號源的其他構成(其九)的電路圖。
圖36是表示信號源的其他構成(其十)的電路圖。
圖37是表示電流鏡電路的其他構成的電路圖。
圖38是表示吸入定電流源的其他構成的電路圖。
圖39是顯示用基板的說明圖。
圖40是表示利用感測器基板的檢查裝置的概要構成的方塊圖。
圖41是表示具有感測器基板的感測器電極的面的概略平面圖。
圖42是表示以往的源極接地放大電路的構成的電路圖。
ML1~ML5‧‧‧二極體化電晶體
M1‧‧‧放大MOS電晶體
Ms‧‧‧MOS電晶體
Vdd‧‧‧正電源
Vee‧‧‧負電源
Vi‧‧‧輸入端子
Vidc‧‧‧直流偏壓電源
Vo‧‧‧輸出電壓
Vs‧‧‧輸入交流信號源
Vso‧‧‧信號源輸出
22‧‧‧信號源
30‧‧‧源極接地放大電路
31‧‧‧源極阻抗用二極體化電晶體區塊
32‧‧‧負荷用二極體化電晶體區塊

Claims (32)

  1. 一種感測器基板，係可非接觸、且電磁結合地對向於檢查對象電極為矩陣狀配列而可每一列驅動的檢查對象基板之感測器基板，具有被整列的感測器電極、及至少放大各感測器電極的捕捉信號之對應於各感測器電極的感測器電路之感測器基板，其特徵為：設於上述各感測器電路內的放大電路分別具備：放大單極電晶體，其係將閘極設為該放大電路的輸入端子；負反饋源極阻抗用二極體化電晶體區塊，其係僅有限個直並列連接二極體化單極電晶體來構成者，連接至上述放大單極電晶體的源極側，該二極體化單極電晶體係連接閘極與汲極而將汲極與源極間設為二極體者；負荷用二極體化電晶體區塊，其係僅有限個直並列連接二極體化單極電晶體來構成者，連接至上述放大單極電晶體的汲極側，該二極體化單極電晶體係連接閘極與汲極而將汲極與源極間設為二極體者；及電壓輸出端子，其係上述負荷用二極體化電晶體區塊之連接至上述放大單極電晶體的汲極側端，並且，依據上述放大單極電晶體的源極阻抗與上述負反饋源極阻抗用二極體化電晶體區塊的阻抗的和的阻抗、與上述負荷用二極體化電晶體區塊的阻抗的比來決定電壓增益。
  2. 如申請專利範圍第1項之感測器基板，其中， 在上述放大單極電晶體的源極與正電源或負電源的一方的第1的第2極性電源之間，連接上述負反饋源極阻抗用二極體化電晶體區塊，在上述放大單極電晶體的汲極與正電源或負電源的另一方的第1的第1極性電源之間，連接上述負荷用二極體化電晶體區塊，將上述負荷用二極體化電晶體區塊之上述放大單極電晶體的汲極連接端設為上述放大電路的電壓輸出端子。
  3. 如申請專利範圍第1項之感測器基板，其中，具有將共通端子連接至正電源或負電源的一方的第1的第1極性電源之電流鏡電路，對上述電流鏡電路的輸入連接上述放大單極電晶體的汲極，在上述電流鏡電路的輸出與正電源或負電源的另一方的第2的第2極性電源之間，連接上述負荷用二極體化電晶體區塊，將上述負荷用二極體化電晶體區塊的上述電流鏡電路連接端設為上述放大電路的電壓輸出端子。
  4. 如申請專利範圍第1項之感測器基板，其中，具有對疊接閘極偏壓電源連接閘極的疊接單極電晶體，對上述疊接單極電晶體的汲極連接上述電壓輸出端子，將上述疊接單極電晶體的源極連接至上述放大單極電晶體的汲極。
  5. 如申請專利範圍第1項之感測器基板，其中， 具有以下之至少一方：高域補償電容，其係被連接在上述負反饋源極阻抗用二極體化電晶體區塊內的任一個的二極體化電晶體的端子與接地間，高域去除電容，其係被連接在上述負荷用二極體化電晶體區塊內的任一個的二極體化電晶體的端子與接地間。
  6. 如申請專利範圍第1項之感測器基板，其中，對上述電壓輸出端子連接具有作為源極隨耦器電路及整流電路的機能之源極隨耦器．整流電路。
  7. 如申請專利範圍第1項之感測器基板，其中，對上述電壓輸出端子連接附復位峰值保持電路。
  8. 一種感測器基板，係可非接觸、且電磁結合地對向於檢查對象電極為矩陣狀配列而可每一列驅動的檢查對象基板之感測器基板，具有被整列的感測器電極、及至少放大各感測器電極的捕捉信號之對應於各感測器電極的感測器電路之感測器基板，其特徵為：設於上述各感測器電路內的放大電路分別具備：第1及第2差動放大單極電晶體，其係將一方的閘極設為該放大電路的正相輸入端子，且將另一方的閘極設為該放大電路的負相輸入端子；吸入定電流源，其係使上述第1及第2差動放大單極電晶體的源極電流和成為定電流；第1及第2負反饋源極阻抗用二極體化電晶體區塊，其係僅有限個直並列連接二極體化電晶體來構成者，連接 至上述第1及第2差動放大單極電晶體的源極側，該二極體化電晶體係連接閘極與汲極而將汲極與源極間設為二極體者；第1及第2負荷用二極體化電晶體區塊，其係僅有限個直並列連接二極體化電晶體來構成者，連接至上述第1及第2差動放大單極電晶體的汲極側，該二極體化電晶體係連接閘極與汲極而將汲極與源極間設為二極體者；及負相輸出端子，其係上述第1及第2負荷用二極體化電晶體區塊的上述第1及第2差動放大單極電晶體的汲極側端的一方之正相輸出端子及另一方之負相輸出端子，並且，依據上述第1及第2差動放大單極電晶體的各源極阻抗與上述第1及第2負反饋源極阻抗用二極體化電晶體區塊的各阻抗的各和的阻抗、與上述第1及第2負荷用二極體化電晶體區塊的各阻抗的比來決定電壓增益。
  9. 如申請專利範圍第8項之感測器基板，其中，在將閘極設為該放大電路的正相輸入端子的上述第1差動放大單極電晶體的源極與上述吸入定電流源之間連接上述第1負反饋源極阻抗用二極體化電晶體區塊，在上述第1差動放大單極電晶體的汲極與正電源或負電源的一方的第1的第1極性電源之間連接上述第1負荷用二極體化電晶體區塊，在將閘極設為該放大電路的負相輸入端子的上述第2差動放大單極電晶體的源極與上述吸入定電流源之間連接上述第2負反饋源極阻抗用二極體化電晶體區塊， 在上述第2差動放大單極電晶體的汲極與上述第1的第1極性電源之間連接上述第2負荷用二極體化電晶體區塊。
  10. 如申請專利範圍第8項之感測器基板，其中，具有對上述第1的第1極性電源連接共通端子的第1及第2電流鏡電路，對上述第1電流鏡電路的輸入連接上述第1放大單極電晶體的汲極，在上述第1電流鏡電路的輸出與正電源或負電源的另一方的第2的第2極性電源之間，連接上述第2負荷用二極體化電晶體區塊，將上述第2負荷用二極體化電晶體區塊之與上述第1電流鏡電路的連接端設為正相輸出端子，對上述第2電流鏡電路的輸入連接上述第2放大單極電晶體的汲極，在上述第2電流鏡電路的輸出與上述第2的第2極性電源之間，連接上述第1負荷用二極體化電晶體區塊，將上述第1負荷用二極體化電晶體區塊之與上述第2電流鏡電路的連接端設為負相輸出端子。
  11. 如申請專利範圍第8項之感測器基板，其中，具有對疊接閘極偏壓電源連接閘極的第1及第2疊接單極電晶體，對上述第1疊接單極電晶體的汲極連接負相輸出端子， 對上述第1疊接單極電晶體的源極連接上述第1放大單極電晶體的汲極，對上述第2疊接單極電晶體的汲極連接正相輸出端子，對上述第2疊接單極電晶體的源極連接上述第2放大單極電晶體的汲極。
  12. 如申請專利範圍第8項之感測器基板，其中，具有以下之至少一方：高域補償電容，其係被連接在上述第1負反饋源極阻抗用二極體化電晶體區塊內的任一個的二極體化電晶體的端子，與上述第2負反饋源極阻抗用二極體化電晶體區塊內的任一個的二極體化電晶體的端子之間，高域去除電容，其係被連接在上述第1負荷用二極體化電晶體區塊內的任一個的二極體化電晶體的端子，與上述第2負荷用二極體化電晶體區塊內的任一個的二極體化電晶體的端子之間。
  13. 一種感測器基板，係可非接觸、且電磁結合地對向於檢查對象電極為矩陣狀配列而可每一列驅動的檢查對象基板之感測器基板，具有被整列的感測器電極、及至少放大各感測器電極的捕捉信號之對應於各感測器電極的感測器電路之感測器基板，其特徵為：設於上述各感測器電路內的放大電路分別具備：差動放大部，其係具有：將一方的閘極設為該放大電路的正相輸入端子，且將另一方的閘極設為該放大電路的 負相輸入端子之第1及第2差動放大單極電晶體、及連接至上述第1及第2差動放大單極電晶體的源極側之第1及第2負反饋用源極電阻、及連接至上述第1及第2差動放大單極電晶體的汲極側之第1及第2負荷電阻、及上述第1及第2負荷電阻之上述第1及第2差動放大單極電晶體的汲極側端的一方之正相輸出端子及另一方之負相輸出端子；附加電路，其係以第1及第2源極隨耦器電路所成，該第1及第2源極隨耦器電路係具有分別在上述正相輸出端子及上述負相輸出端子連接閘極的第1及第2源極隨耦器單極電晶體；吸入定電流源，其係使上述第1及第2差動放大單極電晶體的源極電流和成為定電流；及電壓位移二極體化電晶體，其係使往上述差動放大部的電壓位移，並且，使對上述差動放大部、及上述附加電路內的單極電晶體的臨界值電壓的變動之輸出直流偏壓電壓補償的機能附加於上述吸入定電流源及上述電壓位移二極體化電晶體。
  14. 如申請專利範圍第13項之感測器基板，其中，在將閘極設為該放大電路的正相輸入端子的上述第1差動放大單極電晶體的源極與吸入定電流源端子之間，連接上述第1負反饋用源極電阻，在上述第1差動放大單極電晶體的汲極與第1極性電 源端子之間，連接上述第1負荷電阻，在將閘極設為該放大電路的負相輸入端子的上述第2差動放大單極電晶體的源極與吸入定電流源端子之間，連接上述第2負反饋用源極電阻，在上述第2差動放大單極電晶體的汲極與上述第1極性電源端子之間，連接上述第2負荷電阻，將上述第1負荷電阻之上述第1差動放大單極電晶體的汲極連接端設為上述差動放大部的負相輸出端子，將上述第2負荷電阻之上述第2差動放大單極電晶體的汲極連接端設為上述差動放大部的正相輸出端子，將把汲極連接至第2的第1極性電源的上述第1源極隨耦器單極電晶體的閘極連接至上述差動放大部的負相輸出端子，對形成上述附加電路的第1輸出端子的上述第1源極隨耦器單極電晶體的源極連接上述附加電路的要素之第1源極隨耦器負荷定電流源，將把汲極連接至上述第2的第1極性電源的上述第2源極隨耦器單極電晶體的閘極連接至上述差動放大部的正相輸出端子，對成為上述附加電路的第2輸出端子的上述第2源極隨耦器單極電晶體的源極連接上述附加電路的要素之第2源極隨耦器負荷定電流源，在第1的第1極性電源與上述差動放大部的上述正電源端子之間，以連接閘極與汲極的電壓位移二極體化單極 電晶體能夠成為順方向偏壓的方式連接，上述吸入定電流源係具有定電流源輸出單極電晶體、定電流設定電阻、定電流源電位位移單極電晶體及定電流源電位位移電晶體偏壓定電流源，在對上述差動放大部的吸入定電流源端子連接汲極的上述定電流源輸出單極電晶體的源極與第1的第2極性電源之間連接上述定電流設定電阻，將上述定電流源輸出單極電晶體的閘極及上述定電流源電位位移單極電晶體的源極連接至上述定電流源電位位移電晶體偏壓定電流源，對上述定電流源電位位移單極電晶體的閘極連接定電流源電路閘極偏壓電源，對上述定電流源電位位移單極電晶體的汲極連接第3的第1極性電源。
  15. 如申請專利範圍第14項之感測器基板，其中，取代上述第1及第2負反饋用源極電阻，適用僅有限個直並列連接二極體化電晶體來構成的第1及第2負反饋源極阻抗用二極體化電晶體區塊，該二極體化電晶體係連接閘極與汲極而將汲極與源極間設為二極體者，取代上述第1及第2負荷電阻，適用僅有限個直並列連接二極體化電晶體來構成的第1及第2負荷用二極體化電晶體區塊，該二極體化電晶體係連接閘極與汲極而將汲極與源極間設為二極體者；取代上述各定電流設定電阻，適用僅有限個直並列連 接二極體化電晶體來構成的吸入定電流設定用二極體化電晶體區塊，該二極體化電晶體係連接閘極與汲極而將汲極與源極間設為二極體者。
  16. 如申請專利範圍第15項之感測器基板，其中，將上述電壓位移二極體化單極電晶體分成第1及第2電壓位移二極體化單極電晶體，分別作為負荷元件，連接至上述第1及第2負荷阻抗用二極體化電晶體區塊的各個。
  17. 如申請專利範圍第15項之感測器基板，其中，除去上述第2源極隨耦器電路的第2源極隨耦器負荷定電流源，連接上述第1及第2源極隨耦器單極電晶體的源極間而作為全波整流輸出端子，在上述全波整流輸出端子與接地間連接電壓保持電容，將上述附加電路設為全波整流電路。
  18. 如申請專利範圍第15項之感測器基板，其中，除去上述第1及第2源極隨耦器電路的第1及第2源極隨耦器負荷定電流源，連接上述第1及第2源極隨耦器單極電晶體的源極間而作為峰值保持輸出端子，在上述峰值保持輸出端子與接地間連接電壓保持電容，且具有藉由開關驅動脈衝信號源的驅動來將上述峰值保持輸出端子間歇性地連接至峰值保持復位偏壓電壓的開關，將上述附加電路設為附復位峰值保持電路。
  19. 如申請專利範圍第13項之感測器基板，其中，上述差動放大部係取代上述第1及第2負反饋用源極電阻，具有連接於上述第1及第2差動放大單極電晶體的源極間的源極電阻，且將上述第1及第2差動放大單極電晶體的源極設為第1及第2吸入定電流源端子，上述吸入定電流源係具有第1及第2定電流源輸出單極電晶體、第1及第2定電流設定電阻、定電流源電位位移單極電晶體及定電流源電位位移電晶體偏壓定電流源，在對上述第1吸入定電流源端子連接汲極的上述第1定電流源輸出單極電晶體的源極與第1的第2極性電源之間連接上述第1定電流設定電阻，在對上述第2吸入定電流源端子連接汲極的上述第2定電流源輸出單極電晶體的源極與上述第1的第2極性電源之間連接第2定電流設定電阻，將上述第1及第2定電流源輸出單極電晶體的各閘極及上述定電流源電位位移單極電晶體的源極連接至上述定電流源電位位移電晶體偏壓定電流源。
  20. 如申請專利範圍第13項之感測器基板，其中，上述吸入定電流源係具有定電流源電位位移單極電晶體、第2基準定電流設定電阻、定電流設定二極體化單極電晶體及第1電流鏡電流輸出單極電晶體，上述附加電路係具有上述第1及第2源極隨耦器單極電晶體、以及第2及第3電流鏡電流輸出單極電晶體，對上述定電流源電位位移單極電晶體的源極連接上述 第2基準定電流設定電阻的一端，對上述第2基準定電流設定電阻的另一端連接成為電流鏡電路的輸入端子之上述定電流設定二極體化單極電晶體的閘極及汲極，且對第1的第2極性電源連接成為上述電流鏡電路的共通端子之上述定電流設定二極體化單極電晶體的源極，對上述差動放大部的吸入定電流源端子連接上述第1電流鏡電流輸出單極電晶體的汲極，將上述第1電流鏡電流輸出單極電晶體的閘極連接至上述電流鏡電路的輸入端子，將上述第1電流鏡電流輸出單極電晶體的源極連接至上述電流鏡電路的共通端子，對上述第1源極隨耦器單極電晶體的源極連接上述第2電流鏡電流輸出單極電晶體的汲極，將上述第2電流鏡電流輸出單極電晶體的閘極連接至上述電流鏡電路的輸入端子，將上述第2電流鏡電流輸出單極電晶體的源極連接至上述電流鏡電路的共通端子，對上述第2源極隨耦器單極電晶體的源極連接上述第3電流鏡電流輸出單極電晶體的汲極，將上述第3電流鏡電流輸出單極電晶體的閘極連接至上述電流鏡電路的輸入端子，將上述第3電流鏡電流輸出單極電晶體的源極連接至上述電流鏡電路的共通端子。
  21. 如申請專利範圍第20項之感測器基板，其中，除去上述第3電流鏡電流輸出單極電晶體，連接上述第1及第2源極隨耦器單極電晶體的源極間 而作為全波整流輸出端子，在上述全波整流輸出端子與接地間連接電壓保持電容，將上述附加電路設為全波整流電路。
  22. 如申請專利範圍第20項之感測器基板，其中，除去上述第2及第3電流鏡電流輸出單極電晶體，連接上述第1及第2源極隨耦器單極電晶體的源極間而作為峰值保持輸出端子，在上述峰值保持輸出端子與接地間連接電壓保持電容，且具有藉由開關驅動脈衝信號源的驅動來將上述峰值保持輸出端子間歇性地連接至峰值保持復位偏壓電壓的開關，將上述附加電路設為附復位峰值保持電路。
  23. 如申請專利範圍第20項之感測器基板，其中，取代上述第1及第2負反饋用源極電阻，適用僅有限個直並列連接二極體化電晶體來構成的第1及第2負反饋源極阻抗用二極體化電晶體區塊，該二極體化電晶體係連接閘極與汲極而將汲極與源極間設為二極體者；取代上述第1及第2負荷電阻，適用僅有限個直並列連接二極體化電晶體來構成的第1及第2負荷用二極體化電晶體區塊，該二極體化電晶體係連接閘極與汲極而將汲極與源極間設為二極體者；取代上述第2基準定電流設定電阻，適用僅有限個直並列連接二極體化電晶體來構成的基準定電流設定用二極體化電晶體區塊，該二極體化電晶體係連接閘極與汲極而 將汲極與源極間設為二極體者。
  24. 如申請專利範圍第23項之感測器基板，其中，將上述電壓位移二極體化單極電晶體分成第1及第2電壓位移二極體化單極電晶體，分別作為負荷元件，連接至上述第1及第2負荷阻抗用二極體化電晶體區塊的各個。
  25. 如申請專利範圍第23項之感測器基板，其中，除去上述第3電流鏡電流輸出單極電晶體，連接上述第1及第2源極隨耦器單極電晶體的源極間而作為全波整流輸出端子，在上述全波整流輸出端子與接地間連接電壓保持電容，將上述附加電路設為全波整流電路。
  26. 如申請專利範圍第23項之感測器基板，其中，除去上述第2及第3電流鏡電流輸出單極電晶體，連接上述第1及第2源極隨耦器單極電晶體的源極間而作為峰值保持輸出端子，在上述峰值保持輸出端子與接地間連接電壓保持電容，且具有藉由開關驅動脈衝信號源的驅動來將上述峰值保持輸出端子間歇性地連接至峰值保持復位偏壓電壓的開關，將上述附加電路設為附復位峰值保持電路。
  27. 如申請專利範圍第13項之感測器基板，其中，取代具有第1及第2源極隨耦器電路的上述附加電路，適用分別在上述差動放大部的正相輸出端子及負相輸出端子連接第1及第2輸入端子的全波整流電路之附加電路。
  28. 如申請專利範圍第13項之感測器基板，其中，取代具有第1及第2源極隨耦器電路的上述附加電路，適用分別在上述差動放大部的正相輸出端子及負相輸出端子連接第1及第2輸入端子的附復位峰值保持電路之附加電路。
  29. 如申請專利範圍第13項之感測器基板，其中，除去上述第2源極隨耦器電路的第2源極隨耦器負荷定電流源，連接上述第1及第2源極隨耦器單極電晶體的源極間而成為全波整流輸出端子，在上述全波整流輸出端子與接地間連接電壓保持電容，將上述附加電路設為全波整流電路。
  30. 如申請專利範圍第13項之感測器基板，其中，除去上述第1及第2源極隨耦器電路的第1及第2源極隨耦器負荷定電流源，連接上述第1及第2源極隨耦器單極電晶體的源極間而作為峰值保持輸出端子，在上述峰值保持輸出端子與接地間連接電壓保持電容，且具有藉由開關驅動脈衝信號源的驅動來將上述峰值保持輸出端子間歇性地連接至峰值保持復位偏壓電壓的開關，將上述附加電路設為附復位峰值保持電路。
  31. 如申請專利範圍第13項之感測器基板，其中，取代一部分或全部的上述電阻元件，適用對應於各個的機能 之僅有限個直並列連接二極體化電晶體來構成的二極體化電晶體區塊，該二極體化電晶體係連接閘極與汲極而將汲極與源極間設為二極體者。
  32. 一種檢查裝置，係使具有被整列的感測器電極、及至少放大各感測器電極的捕捉信號之對應於各感測器電極的感測器電路的感測器基板，對檢查對象電極為矩陣狀配列而可每一列驅動的檢查對象基板，可非接觸且電磁結合地對向，使上述檢查對象基板的任意列的檢查對象電極、與上述感測器基板上的感測器電極電磁結合，而來檢查上述檢查對象基板之檢查裝置，其特徵為：上述感測器基板為適用申請專利範圍第1、8、13的其中任一項所記載者。
TW098108947A 2008-05-28 2009-03-19 感測器基板及檢查裝置 TWI412759B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008140100A JP5269482B2 (ja) 2008-05-28 2008-05-28 センサ基板及び検査装置

Publications (2)

Publication Number Publication Date
TW201003090A TW201003090A (en) 2010-01-16
TWI412759B true TWI412759B (zh) 2013-10-21

Family

ID=41407461

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098108947A TWI412759B (zh) 2008-05-28 2009-03-19 感測器基板及檢查裝置

Country Status (4)

Country Link
JP (1) JP5269482B2 (zh)
KR (1) KR101065300B1 (zh)
CN (1) CN101592696B (zh)
TW (1) TWI412759B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012010008A (ja) * 2010-06-23 2012-01-12 Sony Corp 撮像素子及び撮像装置
CN103308817B (zh) * 2013-06-20 2015-11-25 京东方科技集团股份有限公司 阵列基板线路检测装置及检测方法
CA2932555C (en) * 2013-12-16 2021-02-16 Sondex Wireline Limited Wide temperature range peak hold circuit
CN107426514B (zh) * 2017-08-28 2019-09-27 电子科技大学 一种cmos图像传感器读出电路
JP7115630B2 (ja) * 2019-03-18 2022-08-09 三菱電機株式会社 移相器、移相器の製造方法
CN110497936B (zh) * 2019-08-30 2021-04-02 郑州铁路职业技术学院 一种道岔转辙机表示杆缺口信号处理电路
TWI830414B (zh) * 2022-09-30 2024-01-21 華邦電子股份有限公司 求值電路、半導體裝置以及求值方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030001562A1 (en) * 2000-11-17 2003-01-02 Shuji Yamaoka Inspecting apparatus and inspecting method for circuit board
TW200513661A (en) * 2003-07-10 2005-04-16 Chi Mei Optoelectronics Corp Contactless method and apparatus for inspecting electrical connection part
JP2006194786A (ja) * 2005-01-14 2006-07-27 Oht Inc センサ、検査装置および検査方法
KR20070093800A (ko) * 2006-03-15 2007-09-19 가부시키가이샤 니혼 마이크로닉스 표시용 기판의 검사에 이용하는 센서 기판 및 이를 이용한표시용 기판의 검사 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0669140B2 (ja) * 1982-11-19 1994-08-31 株式会社東芝 レベルシフト回路
US5113147A (en) * 1990-09-26 1992-05-12 Minnesota Mining And Manufacturing Company Wide-band differential amplifier using gm-cancellation
JPH06132738A (ja) * 1992-10-20 1994-05-13 Fujitsu Ltd Ｆｅｔ増幅回路
JP3235253B2 (ja) * 1993-03-15 2001-12-04 松下電器産業株式会社 増幅器
JP3500544B2 (ja) * 1994-10-21 2004-02-23 富士通株式会社 増幅回路
JP2002156399A (ja) 2000-11-17 2002-05-31 Oht Inc 回路基板の検査装置及び検査方法
JP5276774B2 (ja) * 2005-11-29 2013-08-28 株式会社日本マイクロニクス 検査方法及び装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030001562A1 (en) * 2000-11-17 2003-01-02 Shuji Yamaoka Inspecting apparatus and inspecting method for circuit board
TW200513661A (en) * 2003-07-10 2005-04-16 Chi Mei Optoelectronics Corp Contactless method and apparatus for inspecting electrical connection part
JP2006194786A (ja) * 2005-01-14 2006-07-27 Oht Inc センサ、検査装置および検査方法
KR20070093800A (ko) * 2006-03-15 2007-09-19 가부시키가이샤 니혼 마이크로닉스 표시용 기판의 검사에 이용하는 센서 기판 및 이를 이용한표시용 기판의 검사 방법

Also Published As

Publication number Publication date
TW201003090A (en) 2010-01-16
JP5269482B2 (ja) 2013-08-21
KR101065300B1 (ko) 2011-09-16
CN101592696B (zh) 2011-11-16
KR20090123786A (ko) 2009-12-02
CN101592696A (zh) 2009-12-02
JP2009288030A (ja) 2009-12-10

Similar Documents

Publication Publication Date Title
US7898339B2 (en) Amplifier circuit
TWI412759B (zh) 感測器基板及檢查裝置
KR100655258B1 (ko) 용량 검출 회로 및 용량 검출 방법
TWI531159B (zh) 轉導放大器、可編程重組之全差動電壓感測放大器以及可編程重組之全差動電容感測放大器
US9213350B2 (en) Impedance transformation with transistor circuits
US10797664B2 (en) Apparatuses and methods for a chopper instrumentation amplifier
TWI639299B (zh) 電流補償電路
US6198351B1 (en) Power sensing apparatus for power amplifiers
Goswami et al. DC suppressed high gain active CMOS instrumentation amplifier for biomedical application
US7961042B2 (en) Amplifier circuit and magnetic sensor
JP2009288030A5 (zh)
JP5454366B2 (ja) パワーアンプモジュール及び携帯情報端末
CN109313158B (zh) 半导体装置和细胞电位测量设备
JP5486715B2 (ja) センサ基板及び検査装置
CN107643854A (zh) 一种阵列基板、显示面板及显示装置
Moustakas et al. Improved low-voltage low-power class AB CMOS current conveyors based on the flipped voltage follower
US11494024B2 (en) Signal processing apparatus and touch display apparatus thereof
US8432226B1 (en) Amplifier circuits and methods for cancelling Miller capacitance
US10396734B1 (en) Differential transimpedance amplifier
US10833639B2 (en) Method for aliasing reduction in auto zero amplifier
US7518447B1 (en) Transimpedance amplifier
JP6925561B2 (ja) 方向性結合器及び半導体チップ
CN112088488B (zh) 放大器电路
CN117879512A (zh) 一种宽带跨阻放大电路及带宽拓展方法
CN115276569A (zh) 基于cmos工艺的新型驻极体线性放大器