JP5269482B2 - センサ基板及び検査装置 - Google Patents
センサ基板及び検査装置 Download PDFInfo
- Publication number
- JP5269482B2 JP5269482B2 JP2008140100A JP2008140100A JP5269482B2 JP 5269482 B2 JP5269482 B2 JP 5269482B2 JP 2008140100 A JP2008140100 A JP 2008140100A JP 2008140100 A JP2008140100 A JP 2008140100A JP 5269482 B2 JP5269482 B2 JP 5269482B2
- Authority
- JP
- Japan
- Prior art keywords
- source
- transistor
- circuit
- amplifier circuit
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 116
- 238000007689 inspection Methods 0.000 title claims abstract description 61
- 230000003321 amplification Effects 0.000 claims abstract description 113
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 113
- 239000003990 capacitor Substances 0.000 claims description 41
- 239000011159 matrix material Substances 0.000 claims description 8
- 230000008878 coupling Effects 0.000 claims description 6
- 238000010168 coupling process Methods 0.000 claims description 6
- 238000005859 coupling reaction Methods 0.000 claims description 6
- 238000012360 testing method Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 56
- 230000000694 effects Effects 0.000 description 29
- 230000007423 decrease Effects 0.000 description 10
- 101150014068 PPIP5K1 gene Proteins 0.000 description 9
- 101100112673 Rattus norvegicus Ccnd2 gene Proteins 0.000 description 9
- 230000008859 change Effects 0.000 description 9
- 238000000034 method Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 238000005513 bias potential Methods 0.000 description 4
- 230000014509 gene expression Effects 0.000 description 4
- 229920006395 saturated elastomer Polymers 0.000 description 4
- 230000005669 field effect Effects 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 238000004904 shortening Methods 0.000 description 3
- 101100260020 Caenorhabditis elegans mls-1 gene Proteins 0.000 description 2
- 101100451301 Caenorhabditis elegans mls-2 gene Proteins 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2836—Fault-finding or characterising
- G01R31/2844—Fault-finding or characterising using test interfaces, e.g. adapters, test boxes, switches, PIN drivers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
- G01R31/2829—Testing of circuits in sensor or actuator systems
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
- G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Environmental & Geological Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Electromagnetism (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Liquid Crystal (AREA)
Description
RM1s≒Rsの場合は、増幅MOSトランジスタM1のソースインピーダンスRM1sのバラツキがゲインのバラツキに直結する。
以下、本発明によるセンサ基板及び検査装置の第1の実施形態を、図面を参照しながら説明する。
第1の実施形態のセンサ基板及び検査装置も、その概略構成は、図40や図41に示した従来のものと同様である。しかし、センサ回路8内に設けられる増幅回路が、従来のものと異なっている。
第1の実施形態のセンサ基板及び検査装置としての動作は、従来のセンサ基板及び検査装置の動作と同様である。
ここで、増幅MOSトランジスタM1と、ソースインピーダンス用ダイオード化トランジスタブロック31及び負荷用ダイオード化トランジスタブロック32を構成するトランジスタ(Ms、ML1〜ML5)のゲート幅及びゲート長を同じにすると、RML=RMs≒RM1sとなるので、(3)式から(4)式が得られる。
(4)式からは、n>(1+m)のときに、電圧利得Aが1より大きくなって電圧増幅動作となることが分かる。また、ソースインピーダンス用ダイオード化トランジスタブロック31及び負荷用ダイオード化トランジスタブロック32をそれぞれ、ダイオード化トランジスタの直列回路で構成する場合には、直列接続個数m、nの選定により、電圧利得Aを規定できることが分かる。
(5)式をVgsで偏微分するとトランスファコンダクタンスGmが求まる。このトランスファコンダクタンスGmの逆数がソースインピーダンスとなる。
仮に、増幅MOSトランジスタM1のゲートとドレインを接続してダイオードとすると、(6)式で算出される値がダイオードインピーダンスとなる。
RML≒(K/√I)×√(LL/WL) …(8)
以上の(6)〜(8)式の結果を(3)式に代入すると、(K/√(I))の項が消えて、(9)式が得られ、利得Aは、各MOSトランジスタの閾値電圧Vtやバイアス電流の影響を受けず、各MOSトランジスタのゲートサイズと個数の比となることが分かる。
…(9)
例えば、オペアンプを用いた逆相出力アンプの場合、ゲイン決定用の負帰還抵抗が増幅回路としての入力インピーダンスを低下させるが、第1の実施形態のソース接地増幅回路30では、入力インピーダンスはMOSトランジスタM1のゲート入力インピーダンスなので、増幅回路としての入力インピーダンスを高インピーダンスに維持できる。
第1の実施形態のソース接地増幅回路30によれば、以下の効果(a)〜(i)を奏することができ、その結果、第1の実施形態のセンサ基板及び検査装置によれば、従来より一段と高精度な検査を実行することができる。
次に、本発明によるセンサ基板及び検査装置の第2の実施形態を、図面を参照しながら説明する。第2の実施形態は、センサ回路8内の増幅回路だけが第1の実施形態と異なっており、以下では、第2の実施形態における増幅回路を説明する。
+m×√(Ls/Ws)) …(10)
第2の実施形態によっても、第1の実施形態と同様な効果を奏することができる。
次に、本発明によるセンサ基板及び検査装置の第3の実施形態を、図面を参照しながら説明する。第3の実施形態は、センサ回路8内の増幅回路だけが既述の実施形態と異なっており、以下では、第3の実施形態における増幅回路を説明する。
A≒RML×n/RM1s …(12)
また、高域カット容量CLと負荷用ダイオード化トランジスタブロック32のインピーダンスRML×nとでローパスフィルタ(LPF)を構成しているので、この時定数を適宜に設定することにより不要な高域周波数成分(雑音)を除去することができる。
次に、本発明によるセンサ基板及び検査装置の第4の実施形態を、図面を参照しながら説明する。第4の実施形態は、センサ回路8内の増幅回路だけが既述の実施形態と異なっており、以下では、第4の実施形態における増幅回路を説明する。第4の実施形態の増幅回路は、トランジスタ差動増幅回路(以下、単に、差動増幅回路と呼ぶ)である。
図5は、第4の実施形態に係る差動増幅回路の構成を示す回路図であり、既述の図面との同一、対応部分には同一、対応符号を付して示している。
図5において、差動増幅回路40の入力端子Vip及びVinが、第1及び第2の差動増幅MOSトランジスタM1a及びM1bのゲートなので、入力端子Vip、Vinには電流は流れない。
第1の実施形態の場合と同様に、当該差動増幅回路40を構成するMOSトランジスタの形状を揃えると、RML=RM1s≒RMsとなるので、(13)式は(14)式のように変形でき、n>(1+m)のときに、電圧増幅動作となる。
第1の実施形態の場合と同様に、第1及び第2の増幅MOSトランジスタM1a及びM1bの第1及び第2のソースインピーダンスRM1sa及びRM1sbは、第1及び第2の増幅MOSトランジスタM1a及びM1bのゲート幅をWs1、ゲート長をLs1とし、新たな比例定数Kをおくと、(15)式で表すことができる。
ゲートとドレインを接続してダイオードとすると、(15)式で算出される値がダイオードインピーダンスとなる。
RML≒(K/√I)×√(LL/WL) …(17)
(15)〜(17)式の結果を(13)式に代入すると、(K/√(I))の項が消えて、(18)式が得られ、利得Aは、各MOSトランジスタの閾値電圧Vtやバイアス電流の影響を受けず、各MOSトランジスタのゲートサイズと個数の比となることが分かる。
…(18)
オペアンプを用いた逆相出力アンプの場合、ゲイン決定用の負帰還抵抗が増幅回路としての入力インピーダンスを低下させるが、第4の実施形態の差動増幅回路40では、入力インピーダンスはMOSトランジスタのゲート入力インピーダンスなので、増幅回路としての入力インピーダンスを高インピーダンスに維持できる。
第4の実施形態の差動増幅回路40によれば、以下の効果(a)〜(k)を奏することができ、その結果、第4の実施形態のセンサ基板及び検査装置によれば、従来より一段と高精度な検査を実行することができる。
次に、本発明によるセンサ基板及び検査装置の第5の実施形態を、図面を参照しながら説明する。第5の実施形態は、センサ回路8内の増幅回路だけが既述の実施形態と異なっており、以下では、第5の実施形態における増幅回路を説明する。第5の実施形態の増幅回路も差動増幅回路である。
+m×√(Ls/Ws)) …(19)
第5の実施形態によっても、第4の実施形態と同様な効果を奏することができる。
次に、本発明によるセンサ基板及び検査装置の第6の実施形態を、図面を参照しながら説明する。第6の実施形態は、センサ回路8内の増幅回路だけが既述の実施形態と異なっており、以下では、第6の実施形態における増幅回路を説明する。
次に、本発明によるセンサ基板及び検査装置の第7の実施形態を、図面を参照しながら説明する。第7の実施形態は、センサ回路8内の増幅回路だけが既述の実施形態と異なっており、以下では、第7の実施形態における増幅回路を説明する。
図9は、第7の実施形態に係る増幅回路の構成を示す回路図であり、既述の図面との同一、対応部分には同一、対応符号を付して示している。
第7の実施形態の増幅回路における差動増幅動作及びソースフォロワ回路動作については、上述の説明から理解できるので説明を省略する。
さらに、定電流源レベルシフトMOSトランジスタMiss、及び、第1及び第2のソースフォロワMOSトランジスタM3a及びM3bのゲート長を等しく設定し、第1及び第2のソースフォロワMOSトランジスタM3a及びM3bと定電流源レベルシフトMOSトランジスタMissとのゲート幅比と、第1及び第2のソースフォロワ負荷定電流源Ida及びIdbの出力電流Ida及びIdbと定電流源レベルシフトトランジスタバイアス定電流源Issの出力電流Issとの電流比とを等しく設定すると、(21)式に示すように、第1及び第2のソースフォロワMOSトランジスタM3a及びM3bのゲートとソース間の電圧と、定電流源レベルシフトMOSトランジスタMissのゲートとソース間の電圧とが等しくなる。
Vip1=Vop、Vin1=Vonであるので、(21)式は(22)式のように書き直すことができる。以下では、(22)式の関係を条件2と呼ぶことにする。
上述した(20)式と(22)式の各辺を、それぞれ加算すると、(23)式が得られ、Vo1=Vop1=Von1とすると、(23)式は(24)式のように変形することができる。
Vo1=Vdd−Vb1+Vee …(24)
すなわち、トランジスタの閾値電圧Vtの変動に関係なく、正電源Vddとソースフォロワ回路44の正負出力端子Vop1及びVon1との間の電位差を、常に、定電流源回路ゲートバイアス電源Vb1と負電源Vee間の電位差に等しくできる。
=Vdd−Vb1+Vee …(25)
(G−3)第7の実施形態の効果
第7の実施形態の増幅回路50によれば、以下の効果(a)〜(c)を奏することができ、その結果、第7の実施形態のセンサ基板及び検査装置によれば、従来より一段と高精度な検査を実行することができる。
次に、本発明によるセンサ基板及び検査装置の第8の実施形態を、図面を参照しながら説明する。第8の実施形態は、センサ回路8内の増幅回路だけが既述の実施形態と異なっており、以下では、第8の実施形態における増幅回路を説明する。
次に、本発明によるセンサ基板及び検査装置の第9の実施形態を、図面を参照しながら説明する。第9の実施形態は、センサ回路8内の増幅回路だけが既述の実施形態と異なっており、以下では、第9の実施形態における増幅回路を説明する。
次に、本発明によるセンサ基板及び検査装置の第10の実施形態を、図面を参照しながら説明する。第10の実施形態は、センサ回路8内の増幅回路だけが既述の実施形態と異なっており、以下では、第10の実施形態における増幅回路を説明する。第10の実施形態の増幅回路は、全波整流回路付差動増幅回路である。
図12は、第10の実施形態に係る増幅回路の構成を示す回路図であり、既述の図面との同一、対応部分には同一、対応符号を付して示している。
第10の実施形態に係る増幅回路60における、差動増幅回路動作や、MOSトランジスタの閾値電圧Vt変動に対する(全波整流出力Vo1の無入力時の)直流バイアス電位の補償動作に関しては、上述した第7の実施形態の増幅回路50と同様であり、その詳細説明を省略する。
第10の実施形態の増幅回路60によれば、以下の効果(a)〜(c)を奏することができ、その結果、第7の実施形態のセンサ基板及び検査装置によれば、従来より一段と高精度な検査を実行することができる。
第10の実施形態の増幅回路60は、第7の実施形態の増幅回路50におけるソースフォロワ回路44を全波整流回路61に置き換えたものであるが、第8や第9の実施形態の増幅回路50A、50Bにおけるソースフォロワ回路44、44Bを全波整流回路に置き換えるようにしても良い。
次に、本発明によるセンサ基板及び検査装置の第11の実施形態を、図面を参照しながら説明する。第11の実施形態は、センサ回路8内の増幅回路だけが既述の実施形態と異なっており、以下では、第11の実施形態における増幅回路を説明する。第11の実施形態の増幅回路は、ピークホールド回路付差動増幅回路である。付加されるピークホールド回路は、リセット付きである。
図16は、第11の実施形態に係る増幅回路の構成を示す回路図であり、既述の図面との同一、対応部分には同一、対応符号を付して示している。
第11の実施形態に係る増幅回路60Cにおける、差動増幅回路動作や、MOSトランジスタの閾値電圧Vt変動に対する(ピークホールド出力Vo1の無入力時の)直流バイアス電位の補償動作に関しては、上述した第7の実施形態の増幅回路50と同様であり、その詳細説明を省略する。
第11の実施形態の増幅回路60Cによれば、以下の効果(a)〜(c)を奏することができ、その結果、第11の実施形態のセンサ基板及び検査装置によれば、従来より一段と高精度な検査を実行することができる。
第11の実施形態の増幅回路60Cは、第7の実施形態の増幅回路50におけるソースフォロワ回路44をピークホールド回路62に置き換えたものであるが、図示は省略するが、第8や第9の実施形態の増幅回路50A、50Bにおけるソースフォロワ回路44、44Bをピークホールド回路62に置き換えるようにしても良い。
次に、本発明によるセンサ基板及び検査装置の第12の実施形態を、図面を参照しながら説明する。第12の実施形態は、センサ回路8内の増幅回路だけが既述の実施形態と異なっており、以下では、第12の実施形態における増幅回路を説明する。第12の実施形態に係る増幅回路は、第7の実施形態に係る増幅回路の抵抗をダイオード化トランジスタブロックに置き換えたものである。
図17は、第12の実施形態に係る増幅回路の構成を示す回路図であり、既述の図面との同一、対応部分には同一、対応符号を付して示している。
以下では、第12の実施形態に係る増幅回路70の特徴的動作について簡単に言及する。
第12の実施形態の増幅回路70によれば、以下の効果(a)〜(i)を奏することができ、その結果、第12の実施形態のセンサ基板及び検査装置によれば、従来より一段と高精度な検査を実行することができる。下記の一部の効果は、既述した実施形態で説明した理由により奏するものである。
図18は、第12の実施形態の増幅回路70を、一部変形した増幅回路70Aを示す回路図である。
次に、本発明によるセンサ基板及び検査装置の第13の実施形態を、図面を参照しながら説明する。第13の実施形態は、センサ回路8内の増幅回路だけが既述の実施形態と異なっており、以下では、第13の実施形態における増幅回路を説明する。
上記各実施形態の説明においても、種々変形実施形態に言及したが、さらに、以下に例示するような変形実施形態を挙げることができる。
Vo1=Vdd−Vb1+Vee …(24)
Vo1=Vdd−ΔVdd−Vb1+Vee+ΔVee
=Vdd−Vb1+Vee …(25)
Vdd−Vop=Vdd−Von=Vb1o−Vee …(20)(条件1)
Vop−Vop1=Von−Von1=Vb1−Vb1o …(22)(条件2)
以上の条件1及び条件2を成立させる回路構成であれば、上述した増幅回路の実施形態やその変形実施形態に限定されない。
M2a、M2b…カスコード接続トランジスタ、
M3、M3a、M3b…ソースフォロワMOSトランジスタ、
MLs、MLs1、MLs2…電源レベルシフトダイオード化トランジスタ、
Mis、Misa、Misb…定電流源出力MOSトランジスタ、
Mis1…定電流設定ダイオード化MOSトランジスタ、
Miss…定電流源レベルシフトMOSトランジスタ、
Mm1〜Mm3…電流ミラー電流出力MOSトランジスタ
Cp…高域補償容量、
CL…高域カット容量、
Ch…電圧保持容量、
RLa、RLb…負荷抵抗、
Rs、Rsa、Rsb…負帰還用ソース抵抗、
Rss、Rssa、Rssb…定電流設定抵抗、
Rsss…第2の基準定電流設定抵抗、
Iss…定電流源レベルシフトトランジスタバイアス定電流源、
Ida、Idb…ソースフォロワ負荷定電流源、
VpL…スイッチ駆動パルス信号源、
Sw…スイッチ回路、
1…表示用基板、
2…画素電極、
6…センサ基板、
7…センサ電極、
8…センサ回路、
12…検査装置、
22…信号源、
25…差動信号源、
30、30A、30B…ソース接地増幅回路、
31、41a、41b…ソースインピーダンス用ダイオード化トランジスタブロック、
32、42a、42b…負荷用ダイオード化トランジスタブロック、
33、43a、43b…電流ミラー回路、
34…ソースフォロワ・整流回路、
40、51、51A、51B…差動増幅回路、
44、44B…ソースフォロワ回路、
50、50A、50B、60、60A、60B、60C、70、70A、70B、80A、80B、80C、90〜93…増幅回路、
52、52A、72、72A…差動増幅部、
Is、53、53A、53B、73、73B…吸い込み定電流源、
61、61B…全波整流回路、
62…リセット付ピークホールド回路、
74…吸い込み定電流設定用ダイオード化トランジスタブロック、
75…基準定電流設定用ダイオード化トランジスタブロック。
Claims (13)
- 検査対象電極がマトリクス状に配列されていて1列ずつ駆動可能な検査対象基板に非接触、かつ、電磁結合可能に対向するセンサ基板であって、整列されているセンサ電極と、各センサ電極の捕捉信号を少なくとも増幅する、各センサ電極に対応しているセンサ回路とを有するセンサ基板において、
上記各センサ回路内に設けられる増幅回路がそれぞれ、
ゲートを当該増幅回路の入力端子とする増幅ユニポーラトランジスタと、
ゲートとドレインを接続してドレインとソース間をダイオードとするダイオード化ユニポーラトランジスタを有限個だけ直並列接続して構成された、上記増幅ユニポーラトランジスタのソース側に接続される負帰還ソースインピーダンス用ダイオード化トランジスタブロックと、
ゲートとドレインを接続してドレインとソース間をダイオードとするダイオード化ユニポーラトランジスタを有限個だけ直並列接続して構成された、上記増幅ユニポーラトランジスタのドレイン側に接続される負荷用ダイオード化トランジスタブロックと、
上記負荷用ダイオード化トランジスタブロックの、上記増幅ユニポーラトランジスタのドレイン側端に接続された電圧出力端子とを備え、
上記増幅ユニポーラトランジスタのソースインピーダンスと上記負帰還ソースインピーダンス用ダイオード化トランジスタブロックのインピーダンスとの和のインピーダンスと、上記負荷用ダイオード化トランジスタブロックのインピーダンスとの比により電圧利得が決定される構成とした
ことを特徴とするセンサ基板。 - 請求項1に記載のセンサ基板において、
上記増幅ユニポーラトランジスタのソースと、正電源又は負電源の一方である第1の第2極性電源との間に、上記負帰還ソースインピーダンス用ダイオード化トランジスタブロックを接続し、
上記増幅ユニポーラトランジスタのドレインと、正電源又は負電源の他方である第1の第1極性電源との間に、上記負荷用ダイオード化トランジスタブロックを接続し、
上記負荷用ダイオード化トランジスタブロックの、上記増幅ユニポーラトランジスタのドレイン接続端を上記増幅回路の電圧出力端子としている
ことを特徴とするセンサ基板。 - 請求項1に記載のセンサ基板において、
コモン端子を、正電源又は負電源の一方である第1の第1極性電源に接続する電流ミラー回路を有し、
上記電流ミラー回路の入力に上記増幅ユニポーラトランジスタのドレインを接続し、
上記電流ミラー回路の出力と、正電源又は負電源の他方である第2の第2極性電源との間に、上記負荷用ダイオード化トランジスタブロックを接続し、
上記負荷用ダイオード化トランジスタブロックの上記電流ミラー回路接続端を、上記増幅回路の電圧出力端子としている
ことを特徴とするセンサ基板。 - 請求項1に記載のセンサ基板において、
カスコードゲートバイアス電源にゲートを接続するカスコード接続ユニポーラトランジスタを有し、
上記カスコード接続ユニポーラトランジスタのドレインに上記電圧出力端子を接続し、上記カスコード接続ユニポーラトランジスタのソースを上記増幅ユニポーラトランジスタのドレインに接続している
ことを特徴とするセンサ基板。 - 請求項1〜4のいずれかに記載のセンサ基板において、
上記負帰還ソースインピーダンス用ダイオード化トランジスタブロック内のいずれかのダイオード化トランジスタの端子とグランド間に接続された高域補償容量と、
上記負荷用ダイオード化トランジスタブロック内のいずれかのダイオード化トランジスタの端子とグランド間に接続された高域カット容量と
の少なくとも一方を有することを特徴とするセンサ基板。 - 請求項1〜5のいずれかに記載のセンサ基板において、
上記電圧出力端子に、ソースフォロワ回路及び整流回路として機能するソースフォロワ・整流回路を接続していることを特徴とするセンサ基板。 - 請求項1〜5のいずれかに記載のセンサ基板において、
上記電圧出力端子に、リセット付ピークホールド回路を接続していることを特徴とするセンサ基板。 - 検査対象電極がマトリクス状に配列されていて1列ずつ駆動可能な検査対象基板に非接触、かつ、電磁結合可能に対向するセンサ基板であって、整列されているセンサ電極と、各センサ電極の捕捉信号を少なくとも増幅する、各センサ電極に対応しているセンサ回路とを有するセンサ基板において、
上記各センサ回路内に設けられる増幅回路がそれぞれ、
一方のゲートを当該増幅回路の正相入力端子とすると共に、他方のゲートを当該増幅回路の負相入力端子とする第1及び第2の差動増幅ユニポーラトランジスタと、
上記第1及び第2の差動増幅ユニポーラトランジスタのソース電流和を定電流とさせる吸い込み定電流源と、
ゲートとドレインを接続してドレインとソース間をダイオードとするダイオード化トランジスタを有限個だけ直並列接続して構成された、上記第1及び第2の差動増幅ユニポーラトランジスタのソース側に接続される第1及び第2の負帰還ソースインピーダンス用ダイオード化トランジスタブロックと、
ゲートとドレインを接続してドレインとソース間をダイオードとするダイオード化トランジスタを有限個だけ直並列接続して構成された、上記第1及び第2の差動増幅ユニポーラトランジスタのドレイン側に接続される第1及び第2の負荷用ダイオード化トランジスタブロックと、
上記第1及び第2の負荷用ダイオード化トランジスタブロックの上記第1及び第2の差動増幅ユニポーラトランジスタのドレイン側端の一方である正相出力端子及び他方である負相出力端子とを備え、
上記第1及び第2の差動増幅ユニポーラトランジスタの各ソースインピーダンスと上記第1及び第2の負帰還ソースインピーダンス用ダイオード化トランジスタブロックの各インピーダンスとの各和のインピーダンスと、上記第1及び第2の負荷用ダイオード化トランジスタブロックの各インピーダンスとの比により電圧利得が決定される構成とした
ことを特徴とするセンサ基板。 - 請求項8に記載のセンサ基板において、
ゲートを当該増幅回路の正相入力端子とする上記第1の差動増幅ユニポーラトランジスタのソースと上記吸い込み定電流源との間に上記第1の負帰還ソースインピーダンス用ダイオード化トランジスタブロックを接続し、
上記第1の差動増幅ユニポーラトランジスタのドレインと正電源又は負電源の一方である第1の第1極性電源との間に上記第1の負荷用ダイオード化トランジスタブロックを接続し、
ゲートを当該増幅回路の負相入力端子とする上記第2の差動増幅ユニポーラトランジスタのソースと上記吸い込み定電流源との間に上記第2の負帰還ソースインピーダンス用ダイオード化トランジスタブロックを接続し、
上記第2の差動増幅ユニポーラトランジスタのドレインと上記第1の第1極性電源との間に上記第2の負荷用ダイオード化トランジスタブロックを接続している
ことを特徴とするセンサ基板。 - 請求項8に記載のセンサ基板において、
上記第1の第1極性電源にコモン端子を接続する第1及び第2の電流ミラー回路を有し、
上記第1の電流ミラー回路の入力に上記第1の増幅ユニポーラトランジスタのドレインを接続し、
上記第1の電流ミラー回路の出力と、正電源又は負電源の他方である第2の第2極性電源との間に、上記第2の負荷用ダイオード化トランジスタブロックを接続し、
上記第2の負荷用ダイオード化トランジスタブロックの、上記第1の電流ミラー回路との接続端を正相出力端子とし、
上記第2の電流ミラー回路の入力に上記第2の増幅ユニポーラトランジスタのドレインを接続し、
上記第2の電流ミラー回路の出力と上記第2の第2極性電源との間に、上記第1の負荷用ダイオード化トランジスタブロックを接続し、
上記第1の負荷用ダイオード化トランジスタブロックの、上記第2の電流ミラー回路との接続端を負相出力端子としている
ことを特徴とするセンサ基板。 - 請求項8に記載のセンサ基板において、
カスコードゲートバイアス電源にゲートを接続する第1及び第2のカスコードユニポーラトランジスタを有し、
上記第1のカスコードユニポーラトランジスタのドレインに負相出力端子を接続し、
上記第1のカスコードユニポーラトランジスタのソースに上記第1の増幅ユニポーラトランジスタのドレインを接続し、
上記第2のカスコードユニポーラトランジスタのドレインに正相出力端子を接続し、
上記第2のカスコードユニポーラトランジスタのソースに上記第2の増幅ユニポーラトランジスタのドレインを接続している
ことを特徴とするセンサ基板。 - 請求項8〜11のいずれかに記載のセンサ基板において、
上記第1の負帰還ソースインピーダンス用ダイオード化トランジスタブロック内のいずれかのダイオード化トランジスタの端子と、上記第2の負帰還ソースインピーダンス用ダイオード化トランジスタブロック内のいずれかのダイオード化トランジスタの端子との間に接続された高域補償容量と、
上記第1の負荷用ダイオード化トランジスタブロック内のいずれかのダイオード化トランジスタの端子と、上記第2の負荷用ダイオード化トランジスタブロック内のいずれかのダイオード化トランジスタの端子との間に接続された高域カット容量と
の少なくとも一方を有することを特徴とするセンサ基板。 - 整列されているセンサ電極と、各センサ電極の捕捉信号を少なくとも増幅する、各センサ電極に対応しているセンサ回路とを有するセンサ基板を、検査対象電極がマトリクス状に配列されていて1列ずつ駆動可能な検査対象基板に対して、非接触、かつ、電磁結合可能に対向させ、上記検査対象基板の任意の列の検査対象電極と、上記センサ基板上のセンサ電極とを電磁結合させて上記検査対象基板を検査する検査装置において、
上記センサ基板として、請求項1〜12のいずれかに記載のものを適用したことを特徴とする検査装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008140100A JP5269482B2 (ja) | 2008-05-28 | 2008-05-28 | センサ基板及び検査装置 |
TW098108947A TWI412759B (zh) | 2008-05-28 | 2009-03-19 | 感測器基板及檢查裝置 |
KR1020090042366A KR101065300B1 (ko) | 2008-05-28 | 2009-05-15 | 센서기판 및 검사장치 |
CN2009101423318A CN101592696B (zh) | 2008-05-28 | 2009-05-27 | 传感器基板以及检查装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008140100A JP5269482B2 (ja) | 2008-05-28 | 2008-05-28 | センサ基板及び検査装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013082281A Division JP5486715B2 (ja) | 2013-04-10 | 2013-04-10 | センサ基板及び検査装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009288030A JP2009288030A (ja) | 2009-12-10 |
JP2009288030A5 JP2009288030A5 (ja) | 2011-03-31 |
JP5269482B2 true JP5269482B2 (ja) | 2013-08-21 |
Family
ID=41407461
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008140100A Expired - Fee Related JP5269482B2 (ja) | 2008-05-28 | 2008-05-28 | センサ基板及び検査装置 |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP5269482B2 (ja) |
KR (1) | KR101065300B1 (ja) |
CN (1) | CN101592696B (ja) |
TW (1) | TWI412759B (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012010008A (ja) * | 2010-06-23 | 2012-01-12 | Sony Corp | 撮像素子及び撮像装置 |
CN103308817B (zh) * | 2013-06-20 | 2015-11-25 | 京东方科技集团股份有限公司 | 阵列基板线路检测装置及检测方法 |
WO2015092474A1 (en) * | 2013-12-16 | 2015-06-25 | Sondex Wireline Limited | Wide temperature range peak hold circuit |
CN107426514B (zh) * | 2017-08-28 | 2019-09-27 | 电子科技大学 | 一种cmos图像传感器读出电路 |
JP7115630B2 (ja) * | 2019-03-18 | 2022-08-09 | 三菱電機株式会社 | 移相器、移相器の製造方法 |
CN110497936B (zh) * | 2019-08-30 | 2021-04-02 | 郑州铁路职业技术学院 | 一种道岔转辙机表示杆缺口信号处理电路 |
TWI830414B (zh) * | 2022-09-30 | 2024-01-21 | 華邦電子股份有限公司 | 求值電路、半導體裝置以及求值方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0669140B2 (ja) * | 1982-11-19 | 1994-08-31 | 株式会社東芝 | レベルシフト回路 |
US5113147A (en) * | 1990-09-26 | 1992-05-12 | Minnesota Mining And Manufacturing Company | Wide-band differential amplifier using gm-cancellation |
JPH06132738A (ja) * | 1992-10-20 | 1994-05-13 | Fujitsu Ltd | Fet増幅回路 |
JP3235253B2 (ja) * | 1993-03-15 | 2001-12-04 | 松下電器産業株式会社 | 増幅器 |
JP3500544B2 (ja) * | 1994-10-21 | 2004-02-23 | 富士通株式会社 | 増幅回路 |
JP2002156417A (ja) | 2000-11-17 | 2002-05-31 | Oht Inc | 回路基板の検査装置及び検査方法 |
JP2002156399A (ja) | 2000-11-17 | 2002-05-31 | Oht Inc | 回路基板の検査装置及び検査方法 |
JP4586124B2 (ja) * | 2003-07-10 | 2010-11-24 | 奇美電子股▲ふん▼有限公司 | 電気的接続部の非接触検査方法及び非接触検査装置 |
JP2006194786A (ja) * | 2005-01-14 | 2006-07-27 | Oht Inc | センサ、検査装置および検査方法 |
JP5276774B2 (ja) * | 2005-11-29 | 2013-08-28 | 株式会社日本マイクロニクス | 検査方法及び装置 |
JP2007248202A (ja) * | 2006-03-15 | 2007-09-27 | Micronics Japan Co Ltd | 表示用基板の検査に用いるセンサ基板及びこれを用いる表示用基板の検査方法 |
-
2008
- 2008-05-28 JP JP2008140100A patent/JP5269482B2/ja not_active Expired - Fee Related
-
2009
- 2009-03-19 TW TW098108947A patent/TWI412759B/zh active
- 2009-05-15 KR KR1020090042366A patent/KR101065300B1/ko active IP Right Grant
- 2009-05-27 CN CN2009101423318A patent/CN101592696B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
TWI412759B (zh) | 2013-10-21 |
TW201003090A (en) | 2010-01-16 |
CN101592696B (zh) | 2011-11-16 |
JP2009288030A (ja) | 2009-12-10 |
CN101592696A (zh) | 2009-12-02 |
KR20090123786A (ko) | 2009-12-02 |
KR101065300B1 (ko) | 2011-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009290490A (ja) | 増幅回路 | |
JP5269482B2 (ja) | センサ基板及び検査装置 | |
KR100655258B1 (ko) | 용량 검출 회로 및 용량 검출 방법 | |
US9213350B2 (en) | Impedance transformation with transistor circuits | |
US20120013351A1 (en) | Method for converting a sensor capacitance under parasitic capacitance conditions and a capacitance-to-voltage converter circuit | |
TWI639299B (zh) | 電流補償電路 | |
Saukoski et al. | Fully integrated charge sensitive amplifier for readout of micromechanical capacitive sensors | |
CN102194395A (zh) | 差分放大电路、显示面板驱动器和显示设备 | |
CN104660184B (zh) | 应用于低功耗lcd的自偏置甲乙类输出缓冲放大器 | |
CN105897185A (zh) | 一种应用于低失调运算放大器的电路 | |
CN102035483A (zh) | 运算放大器 | |
Ramirez-Angulo et al. | The flipped voltage follower: theory and applications | |
CN108964617A (zh) | 运算放大器电路 | |
JP5486715B2 (ja) | センサ基板及び検査装置 | |
CN107643854B (zh) | 一种阵列基板、显示面板及显示装置 | |
US7576594B2 (en) | Method and device for reducing influence of early effect | |
JP2010050686A (ja) | 可変利得回路 | |
Moustakas et al. | Improved low-voltage low-power class AB CMOS current conveyors based on the flipped voltage follower | |
Mohamed et al. | A readout circuit for tunnel magnetoresistive sensors employing an ultra-low-noise current source | |
US7535300B2 (en) | Operational amplifier | |
KR20030053492A (ko) | 유니버셜 계측 증폭기 | |
US20200321921A1 (en) | Common source preamplifier for a mems capacitive sensor | |
US11604234B2 (en) | Bridge sensor biasing and readout system | |
Dandekar et al. | An all LTPS-TFT-based charge-integrating amplifier for sensor-array readout circuit on flexible substrate | |
CN112088488B (zh) | 放大器电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110216 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130219 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130410 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130430 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130508 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5269482 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |