TWI409901B - 基板處理裝置及半導體裝置之製造方法 - Google Patents

基板處理裝置及半導體裝置之製造方法 Download PDF

Info

Publication number
TWI409901B
TWI409901B TW098127969A TW98127969A TWI409901B TW I409901 B TWI409901 B TW I409901B TW 098127969 A TW098127969 A TW 098127969A TW 98127969 A TW98127969 A TW 98127969A TW I409901 B TWI409901 B TW I409901B
Authority
TW
Taiwan
Prior art keywords
processing
error
substrate
leak
wafer
Prior art date
Application number
TW098127969A
Other languages
English (en)
Other versions
TW201017795A (en
Inventor
Yukio Ozaki
Reizo Nunozawa
Satoru Takahata
Original Assignee
Hitachi Int Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Int Electric Inc filed Critical Hitachi Int Electric Inc
Publication of TW201017795A publication Critical patent/TW201017795A/zh
Application granted granted Critical
Publication of TWI409901B publication Critical patent/TWI409901B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/45—Nc applications
    • G05B2219/45031—Manufacturing semiconductor wafers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Chemical Vapour Deposition (AREA)

Description

基板處理裝置及半導體裝置之製造方法
本發明係有關於基板處理裝置及半導體裝置之製造方法，尤有關於錯誤處理。
一般，在基板處理裝置所使用的製程(recipe)中包含有檢查步驟，其在基板處理之前段檢查是否可正常地進行基板處理。而且，僅在檢查步驟檢查結果良好的情況下可實施基板的處理。此外，藉由操作基板處理裝置所連接的操作裝置而執行製程。
第10圖係表示包含有這種檢查處理之習知處理製程的順序的一例。順序由開始(Start)、晶舟裝填(Boat Load)、洩漏檢查(Leak Check)、處理(Process)、排氣(Vent)、沖洗(Purge)、晶舟卸下(Boat Unload)、結束(End)之連續的複數個步驟所構成。
開始後，在晶舟裝填步驟中，利用基板移載機將基板裝填於晶舟。然後，藉由晶舟昇降器的上昇，將晶舟插入爐內。在此晶舟裝填步驟中，可檢查基板移載機的動作和晶舟昇降器的動作。在洩漏檢查步驟中，實施是否真空泵已將處理爐降壓至目標壓力(基準到達壓力)的檢查、及在處理爐內是否發生洩漏的檢查。在無法將處理爐的壓力降壓至目標壓力的情況，發出警報，並使製程異常結束(abnormal end)。
在處理爐的壓力降壓至目標壓力的情況下，藉由比較處理爐的壓力和判定值，判定洩漏之狀態。
在判斷發生洩漏的情況下，跳越至由在洩漏檢查表所記述的錯誤處理(HOLD、JUMP、SYSTEM RECIPE)中之JUMP命令所指定的步驟。
在此情況下，跳越目的地是結束步驟或洩漏檢查步驟的降壓處理步驟。
在無法將處理爐的壓力降壓至目標壓力的情況下，即使利用錯誤復原處理亦無法使洩漏復原時，利用人工實施維修，而將錯誤復原。若在處理步驟前的各步驟未發生錯誤，即在處理步驟實施基板處理。接著，在排氣(Vent)步驟中，排出在基板處理所使用的處理氣體。在沖洗步驟中，例如從和處理爐連接的N2 氣體供給源供給N2 氣體，而沖洗處理爐內空氣。在舟卸下步驟中，藉由晶舟的下降，而從處理爐取出晶舟，再利用基板移載機從晶舟取出基板。
可是，即使在發生洩漏的情況下，只要洩漏量是少量，處理爐內之狀態不會一下子惡化，而有對基板處理無影響的情況。在此情況下，想不要中斷製程，而繼續進行處理。
本發明之目的在於提供即使因少量的洩漏等而發生錯誤，亦不中斷製程，而可繼續進行處理的基板處理裝置及半導體裝置之製造方法。
例如，提供一種基板處理裝置及半導體裝置之製造方法，即使因少量的洩漏等而發生錯誤，亦在依然保持錯誤下，結束製程處理，並使在後面的步驟進行錯誤解除處理。因而，可抑制基板的鎖定，同時至確認裝置復原為止，禁止次一製程處理的執行。又，提供可在操作畫面上任意地設定用以使執行次一製程處理之錯誤解除處理的基板處理裝置及半導體裝置之製造方法。
若依據本發明的一態樣，提供一種基板處理裝置，其執行由複數個步驟所構成之製程，並對被搬入處理室內的基板實施既定處理，該製程具有：處理該基板的處理步驟以及在該處理步驟之前執行並檢查在該處理室內是否發生洩漏的洩漏檢查步驟，且該裝置具備主控制部，其在該洩漏檢查步驟發生錯誤時，一面保持該錯誤，一面執行該處理步驟。
依據本發明之其他的態樣，提供一種半導體裝置之製造方法，該裝置執行由複數個步驟所構成之製程，並對被搬入處理室內的基板實施既定處理，該製程具有：處理該基板的處理步驟以及在該處理步驟之前執行並檢查在該處理室內是否發生洩漏的洩漏檢查步驟，並在該洩漏檢查步驟發生錯誤時，一面保持該錯誤，一面執行該處理步驟。
依據本發明之基板處理裝置及半導體裝置之製造方法，即使因少量的洩漏等而發生錯誤，亦可不中斷製程，而繼續進行基板處理。例如，對於洩漏等的錯誤，因為因應於實際的洩漏量，可使執行中的製程至最後結束，所以和使製程停止相比，可抑制基板的鎖定。此時，禁止次一製程處理。又，因為亦可在操作畫面上等任意地執行用以使執行次一製程處理的錯誤解除處理，所以不僅應付使用者的需求，而且可任意地執行在次一製程處理所使用的製程，結果，可防止鎖定在次一成批處理所使用之基板。
以下，參照附圖，說明本發明之最佳實施態樣。
首先，以實施在半導體裝置(IC)之製造方法的處理步驟的半導體製造裝置構成本實施態樣的基板處理裝置。此外，在以下的說明中，敘述作為基板處理裝置，應用對基板進行氧化、擴散處理或CVD處理等之立式裝置(以下只稱為處理裝置)的情況。
第1圖係本發明之實施態樣的立式基板處理裝置100(以下亦只稱為處理裝置100)的示意構成圖，以立體透視圖表示。又，第2圖係本發明之實施態樣的立式處理裝置100的剖面圖。
在處理裝置100中，作為由矽等所構成之基板(以下稱為晶圓)200的晶圓載具，使用晶盒110。
在處理裝置100之筐體111之正面壁111a的下方鑽設作為開口部的正面維修口(未圖示)，使可進行維修，並在正面維修口安裝可將其開閉的正面維修門104。
在正面維修門104鑽設晶盒搬入搬出口(基板收容器搬入搬出口)112，使其將筐體111內外連通，晶盒搬入搬出口112可利用前開閉器(基板收容器搬入搬出口開閉機構)113開閉。將晶盒工作台(基板收容器收發台)114設置於晶盒搬入搬出口112之筐體111的內側。晶盒110是由步驟內搬運裝置(未圖示)搬入晶盒工作台114上，而且從晶盒工作台114搬出。
晶盒工作台114由步驟內搬運裝置載置，使晶盒110內的晶圓200成為垂直姿勢，並使晶盒110的晶圓出入口朝向上方向。晶盒工作台114構成可動作，使晶盒110在筐體後方朝右在縱向旋轉90°，而晶盒110內的晶圓200變成水平姿勢，且晶盒110的晶盒搬出入口朝向筐體後方。
在筐體111內之前後方向的約中央部設置晶盒架(基板收容器載置架)105，而晶盒架105構成以複數段複數列保管複數個晶盒110。在晶盒架105設置移載架122，其收容成為晶圓移載機構125之搬運對象的晶盒110。
又，預備晶圓架107設置於晶盒工作台114的上方，並構成預備地保管晶盒110。
晶盒搬運裝置(基板收容器搬運裝置)118設置於晶盒工作台114和晶盒架105之間。
晶盒搬運裝置118由可在依然保持晶盒110下進行昇降的晶盒昇降器118a和作為搬運機構的晶盒搬運機構(基板收容器搬運機構)118b所構成，並構成藉由晶盒昇降器118a和晶盒搬運機構118b的連續動作，而在晶盒工作台114、晶盒架105以及預備晶圓架107之間搬運晶盒110。
晶圓移載機構(基板移載機構)125設置於晶盒架105的後方。
晶圓移載機構125構成具備有：使晶圓200在水平方向不轉動之可直線運動的晶圓移載裝置(基板移載裝置)125a和用以使晶圓移載裝置125a昇降的晶圓移載裝置昇降器(基板移載裝置昇降機構)125b。
晶圓移載裝置昇降器125b設置於耐壓製之筐體111的右側端部。
利用這些晶圓移載裝置昇降器125b及晶圓移載裝置125a的連續動作，而將晶圓移載裝置125a的鑷子(基板保持體)125c作為晶圓200的載置部，並構成對晶舟(基板保持具)217裝填(charging)及卸下(discharging)晶圓200。
處理爐202設置於筐體111的後部上方。
處理爐202的下端部構成利用爐口開閉器(爐口開閉機構)147開閉。
在處理爐202的下方設置作為用以使晶舟217在處理爐202昇降的昇降機構的晶舟昇降器(基板保持具昇降機構(未圖示))，而在作為和晶舟昇降器115之昇降台連結的連結件之昇降臂128，水平地安裝作為蓋體的密封蓋219。密封蓋219構成垂直地支持晶舟217，並可封閉處理爐202的下端部。
晶舟217具備有複數支保持構件，並構成在使複數片(例如約50片~150片)晶圓200在垂直方向整列成其中心對齊之狀態，各自水平地保持。
在晶盒架105的上方設置由供給風扇及防塵過濾器所構成之清潔單元134a，以供給是已淨化之空氣的潔淨空氣133，並構成使潔淨空氣133在該筐體111的內部流通。
又，在晶圓移載裝置昇降器125b及晶舟昇降器側之反側之筐體111的左側端部設置由供給風扇及防塵過濾器所構成之清潔單元134b，使之可供給潔淨空氣133。
從清潔單元134b所吹出的潔淨空氣133在晶圓移載裝置125a、晶舟217流通後，被吹入未圖示的排氣裝置，並被排至筐體111的外部。
其次，參照第1圖、第2圖，說明本發明之處理裝置100的動作。
在對晶盒工作台114供給晶盒110之前，利用前開閉器113打開晶盒搬入搬出口112。
然後，將晶盒110從晶盒搬入搬出口112搬入，在晶盒工作台114之上載置成基板2是垂直姿勢，且晶盒110的晶圓出入口朝向上方向。然後，利用晶盒工作台114，在筐體後方向右在縱向旋轉90°，使晶盒110內的晶圓200變成水平姿勢，且晶盒110的晶圓出入口朝向筐體後方。
接著，利用晶盒搬運裝置118將晶盒110自動地搬運至晶盒架105或預備晶圓架107所指定的棚架位置並收發，在暫時保管後，利用晶盒搬運裝置118從晶盒架105或預備晶圓架107移載至移載架122，或直接搬至移載架122。
在將晶盒110移載至移載架122時，利用晶圓移載裝置125a的鑷子125c從晶盒110經由晶圓出入口撿取晶圓200，並裝填(charging)於位於移載室124後方的晶舟217。
晶圓移載裝置125a將晶圓200交給晶舟217後，回到晶盒110，將下一片晶圓200裝填於晶舟217。
將預先指定之片數的晶圓200裝填於晶舟217時，利用爐口開閉器147打開由爐口開閉器147所關閉之處理爐202的下端部(爐口)。
接著，藉由利用晶舟昇降器的昇降臂128使密封蓋219上昇，而將保持晶圓200群的晶舟217向處理爐202內逐漸搬入(loading)。
搬入後，在處理爐202對晶圓200實施任意的處理。處理後，按照和上述相反的步驟，將晶圓200及晶盒110向筐體111的外部排出。
以下，根據第3圖，說明本實施態樣之處理裝置100之處理爐202的示意構成。第3圖係處理爐202的示意構成圖，以縱向剖面圖表示。
如第3圖所示，處理爐202具有作為加熱機構的加熱器206。加熱器206是圓筒形，藉由作為保持板的加熱器底座251支持，垂直地安裝。
在加熱器206的內側，和加熱器206成同心圓地配設作為反應管的處理管203。處理管203由作為內部反應管的內管204和設置於其外側之作為外部反應管的外管205所構成。內管204例如由石英(SiO2 )或碳化矽(SiC)等耐熱性材料所構成，並形成為上端及下端開口的圓筒形。在內管204的筒中空部形成處理室201，並構成可利用後述之晶舟217將作為基板的晶圓200以水平姿勢在垂直方向多段地整列之狀態收容。外管205例如由石英或碳化矽等的耐熱性材料所構成，形成為內徑比內管204的外徑更大，上端封閉而下端開口的圓筒形，並設置成和內管204成同心圓形。
在外管205的下方，和外管205成同心圓形地配設歧管209。歧管209例如由不銹鋼等所構成，並形成為上端及下端開口的圓筒形。歧管209和內管204及外管205卡合，並設置成支持這些管。此外，在歧管209和外管205之間，設置作為密封構件的O環220a。藉由歧管209由加熱器底座251支持，而處理管203成為被垂直地安裝之狀態。由處理管203和歧管209形成反應容器。
在後述的密封蓋219，將作為氣體引入部的噴嘴230連接成和處理室201內連通，並將氣體供給管232和噴嘴230連接。在氣體供給管232之和噴嘴230的連接側之反側的上游側，經由作為氣體流量控制器的質量流量控制器(MFC)241，連接未圖示的處理氣體供給源或惰性氣體供給源。在MFC241，以電氣連接氣體流量控制部235，並構成在所要之時序控制，以使所供給之氣體的流量成為所要的量。
用以排出處理室201內之空氣的排氣管231設置於歧管209。排氣管231配置於由內管204和外管205的間隙所形成之筒狀空間250的下端部，並和筒狀空間250連通。在排氣管231之是和歧管209的連接側之反側的下游側，經由作為壓力檢測器的壓力感測器245及壓力調整裝置242而連接真空泵等的真空排氣裝置246，並構成進行真空排氣，以使處理室201內的壓力變成既定之壓力(真空度)。在壓力調整裝置242及壓力感測器245，以電氣連接壓力控制部236，壓力控制部236構成根據壓力感測器245所檢測之壓力而利用壓力調整裝置242在所要之時序控制，以使處理室201內的壓力成為所要之壓力。
在歧管209的下方設置可氣密地封閉歧管209之下端開口之作為爐口蓋體的密封蓋219。密封蓋219可從垂直方向下側和歧管209的下端抵接。密封蓋219例如由不銹鋼等金屬所構成，並形成圓盤形。在密封蓋219的上面設置作為和歧管209之下端抵接之密封構件的O環220b。在密封蓋219之和處理室201反側設置使晶舟旋轉的旋轉機構254。旋轉機構254的轉軸255貫穿密封蓋219，並和後述的晶舟217連接，並構成藉由使晶舟217轉動而使晶圓200轉動。
密封蓋219構成利用作為垂直地設置於處理管203之外部的昇降機構的晶舟昇降器115在垂直方向進行昇降，因而可對處理室201將晶舟217搬入、搬出。在旋轉機構254及晶舟昇降器115，以電氣連接驅動控制部237，並構成在所要之時序控制成進行所要的動作。
作為基板保持具的晶舟217例如由石英或碳化矽等耐熱性材料所構成，並構成使複數片晶圓200在水平姿勢且彼此中心對齊之狀態進行整列並多段地保持。此外，在晶舟217的下部，將複數片例如由石英或碳化矽等的耐熱性材料所構成之成圓板形之作為隔熱構件的隔熱板216以水平姿勢配置成多段，並構成來自加熱器206的熱難傳至歧管209側。
在處理管203內，配置作為溫度檢測器的溫度感測器263。在加熱器206和溫度感測器263，以電氣連接溫度控制部238，構成藉由根據由溫度感測器263所檢測之溫度資訊來調整對加熱器206的通電程度，並在所要之時序控制，以使處理室201內的溫度變成所要之溫度分布。
氣體流量控制部235、壓力控制部236、驅動控制部237以及溫度控制部238和亦構成操作部、輸出入部並控制基板處理裝置整體的主控制部239以電氣連接。這些氣體流量控制部235、壓力控制部236、驅動控制部237、溫度控制部238以及主控制部239各自以控制器單元240構成。
其次，說明使用上述之構成的處理爐202作為半導體組件之製程中的一步驟，利用CVD法將薄膜形成於晶圓200上的方法。此外，在以下的說明，由控制器單元240控制構成處理裝置100之各部的動作。
複數片晶圓200被裝填(wafer charge)於晶舟217時，如第3圖所示，保持複數片晶圓200的晶舟217由晶舟昇降器115抬起並搬入(boat loading)處理室201內。在此狀態下，密封蓋219成為經由O環220b而將歧管209的下端密封之狀態。
利用真空排氣裝置246於處理室201內進行真空排氣，以變成所要之壓力(真空度)。此時，以壓力感測器245測量處理室201內的壓力。根據所測量的壓力，對壓力調整裝置242進行回授控制。又，利用加熱器206加熱，以使處理室201內變成所要之溫度。此時，根據溫度感測器263所檢測的溫度資訊，而將對加熱器206的通電程度進行回授控制，以使處理室201內變成所要之溫度分布。接著，藉由利用旋轉機構254轉動晶舟217，使晶圓200轉動。
接著，從處理氣體供給源所供給並以MFC241控制成所要之流量的氣體，在氣體供給管232流通，並從噴嘴230被引入處理室201內。所引入的氣體在處理室201內上昇，並從內管204的上端開口流至筒狀空間250，再從排氣管231排出。氣體在處理室201內通過時，和晶圓200的表面接觸，此時，利用熱CVD反應，將薄膜堆積(deposition)於晶圓200的表面上。
經過預先設定的處理時間，自惰性氣體給源供給惰性氣體，處理室201內部置換成惰性氣體，同時，處理室201內之壓力恢復常壓。
然後，利用晶舟昇降器115，下降密封蓋219，打開歧管209的下端，同時將已處理晶圓200在由晶舟217保持之狀態下從歧管209的下端搬出(boat unloading)至外管203的外部。然後，自晶舟217取出(wafer discharging)已處理的晶圓200。
第4圖係表示控制該處理裝置100之控制器單元240的方塊圖。
在第4圖中，氣體流量控制器235對應於氣體流量控制部235，壓力控制控制器236對應於壓力控制部236，溫度控制器238對應於溫度控制部238。機械控制器56對應於驅動控制部237，是控制晶圓200之搬運系統的控制器。閥控制器58是切換閥之開閉的控制器。
控制部49、溫度控制器238、氣體流量控制器235、機械控制器56以及閥控制器58等基板處理裝置100所裝載之各種控制器，例如經由LON網路(以下稱為網路)LON而互相連接。
在機械控制器56，連接晶圓移載機構125、旋轉式的晶盒架105、蓋拆裝機構123以及晶舟昇降器115等。在溫度控制器238，連接檢測處理室201之溫度的溫度感測器263。在氣體流量控制器235，連接控制往處理室201之處理氣體(氧化氣體、退火用氣體、成膜氣體)。在壓力控制控制器236，連接控制處理室201之壓力的APC(壓力調整裝置242)。在閥控制器58，連接各自開閉對處理室201供給處理氣體、氧化氣體、氫氣的氣體供給管(未圖示)的各閥V。
雖然使用LON網路時，具有對網路LON在同一階層連接機械控制器56、溫度控制器238、氣體流量控制器235以及閥控制器58等處理裝置100之各控制器、可對彼此無影響地更換或調整以及可簡化配線的優點，但是亦可替代網路LON，而採用具備有插座、路由器之一般LAN網路。
包含有控制部49及操作部54的主控制部239由具備有運算控制部(CPU)、記憶部以及通信控制部的電腦所構成。控制部49從操作部54收到製程的執行指示時，經由網路LON而向溫度控制器238、氣體流量控制器235、機械控制器56以及閥控制器58等傳送製程的執行指示。例如，操作員從觸控面板60使控制部49收到製程的執行指示時，控制部49向溫度控制器238、氣體流量控制器235、機械控制器56以及閥控制器58等傳送應執行之製程的執行指示。此外，在第4圖，雖然兼用顯示部和輸入部的觸控面板60和操作部54連接，但是當然本發明未限定為此態樣。
在操作部54，藉利用電腦之硬體資源的複數個程式而裝載各種功能。
在本實施態樣中裝載使觸控面板60顯示操作畫面等畫面之功能、檢索固定記憶裝置所儲存之處理製程並使其顯示於觸控面板60之畫面上的畫面顯示功能、可進行處理製程之製作、編輯的檔案製作、編輯功能、將所製作、編輯之處理製程保存於固定記憶裝置的保存功能等、製作各種表的表製作功能、在既定步驟發生錯誤的情況下因應於錯誤的嚴重程度而使製程繼續之功能以及可任意地設定解除錯誤之處理的功能等。此外，在固定記憶裝置儲存操作部54及控制部49的動作、控制、畫面顯示所需的程式、所需的畫面檔案以及表。
在因應於錯誤的嚴重程度而使製程繼續之功能，例如在洩漏檢查步驟所產生之洩漏的量在規定之第1臨限值以下的情況下，不發生錯誤，並移至處理步驟。又，在該洩漏檢查步驟所產生之洩漏的量是超過第1臨限值，且對既定之基板處理無影響之第2臨限值以下的情況下，一面保持該錯誤，一面執行該處理步驟。又，具備一種功能，其在該洩漏檢查步驟所產生之洩漏的量超過第2臨限值的情況下，作為錯誤處理，執行警報條件表所規定的處理。
此外，操作部54具有一種功能，其在該洩漏檢查步驟發生錯誤，並在保持錯誤下，該製程結束後，或洩漏量超過第2臨限值的情況下，進行異常結束的顯示及/或對外部裝置(例如主電腦等)的通知。此外，在本實施態樣中，藉由執行該既定之錯誤解除處理，解除該異常結束。
第6圖係表示包含有洩漏檢查處理之製程(處理製程)的順序。
藉由操作和處理裝置100連接的操作裝置，而執行製程。順序如第10圖的說明所示，由開始(Start)、晶舟裝填(Boat Load)、洩漏檢查(Leak Check)、處理(Process)、排氣(Vent)、沖洗(Purge)、晶舟卸下(Boat Unload)、以及結束(End)之連續的複數個步驟所構成。
在洩漏檢查步驟，實施真空泵是否將處理爐202降壓至目標壓力(基準到達壓力)的檢查及在處理爐202是否發生洩漏的檢查。在無法將處理爐壓力降壓至目標壓力的情況下，將製程異常結束。即，移至結束步驟，而裝置模式從「RUN」變成「ABNORMAL END」。
在處理爐壓力到達目標壓力的情況，藉由處理爐壓力和判定值的比較，而判定洩漏之狀態。
在洩漏量大於規定量的情況下，從複數個警報條件表參照對應於洩漏之嚴重程度的警報條件表。所參照的表指定對應於洩漏之嚴重程度的命令，而操作部54使執行此警報條件表所指定之命令。
在此，舉例表示2個警報條件表。
一個警報條件表是用於洩漏量稍微超過規定量，即使依然繼續進行製程處理亦無礙於基板處理的情況(以下稱為第1警報條件表)，另一個警報條件表是用於洩漏量遠超過規定量，而依然繼續進行製程處理時有礙於基板處理的情況(以下稱為第2警報條件表)。
在第1警報條件表，記述在這次的成批處理作為命令的「BUZZER」、「JUMP」、「HOLD」、「SYSTEM RECIPE」、將錯誤的內容作為資料來保存於固定記憶裝置的檔案或表的命令、以及包含開始在內之禁止在下次之成批處理的處理之命令。
在第2警報條件表，作為命令，記述「BUZZER」、「JUMP」、「HOLD」、「SYSTEM RECIPE」。
命令「SYSTEM RECIPE」是指示錯誤復原處理之內容的命令。命令「JUMP」是跳越至指定目的地的命令，命令「HOLD」使等待所指定之時間的命令。
因而，在發生洩漏檢查錯誤，且錯誤之狀態輕的情況下(無礙於基板處理的情況)，保持錯誤狀態，即不執行錯誤處理，而利用「JUMP」繼續實施製程處理，若製程結束，藉由將裝置模式從「RUN」移至「ABNORMAL END」，而禁止次一成批處理。
在維修時，因為將記錄資料和錯誤的內容保存於例如硬碟的固定記憶裝置，所以維修變得容易。此外，在「ABNORMAL END」模式，因為在製程執行中發生錯誤，所以通知已異常結束(ABNORMAL END)。
因此，不執行來自外部裝置(例如未圖示的主電腦)或操作部54之屬於處理次一成批處理的指示的JOB2(參照第7圖)。但是，如後述所示，藉由解除洩漏檢查錯誤，而解除異常結束時，可處理次一成批處理。
又，在錯誤狀態嚴重，而依然實施製程處理時有礙於基板處理的情況下，跳越洩漏檢查以後的處理，移至結束步驟，而裝置模式從「RUN」變成「ABNORMAL END」，並實施錯誤處理。
又，在無法將處理爐壓力降壓至目標壓力的情況下，參照記錄資料，以人工作業將錯誤復原。
此外，雖然需要對應於該第1警報條件表和第2警報條件表而各自設定第1臨限值(例如規定量)和第2臨限值(例如開始有礙於基板處理的洩漏量)，但是預先從實驗等算出這些臨限值。
第5圖係表示檢查洩漏時之錯誤處理的內容，即，使用第1警報條件表的情況之洩漏檢查保持確認控制之處理內容的一例。
在此控制中，首先，判定製程(處理製程)執行中(RUN中)的製程處理，即在基板處理前是否出現洩漏檢查的結果(步驟S1)。接著，判定洩漏檢查的結果是否是NG，即發生洩漏。在洩漏檢查的結果為NG的情況下，如上述所示，從第1警報條件表參照並執行「JUMP」。然後，在依然保持錯誤下，移至下一處理步驟(步驟S2)。根據錯誤之嚴重程度，即對應於錯誤之階段的第1警報條件表而實施製程處理後，禁止次一成批處理(步驟S3)。
此外，如此在錯誤狀態輕的情況下，因為可繼續進行製程處理而結束目前的成批處理，所以可應付半導體裝置之製造側的需求。
關於第5圖，例如在顧客要求嚴格之臨限值的情況下，即使是無礙於基板處理之位準的洩漏，亦可能發生錯誤。此時，即使發生任何的洩漏檢查錯誤，都可進行在依然保持錯誤下繼續實施製程處理，並使製程結束的運用。因此，不良品不會滯留於爐內。又，因為保持錯誤，所以製程異常結束，而不會投入次一成批處理，可在投入次一成批處理之前檢查基板處理結果，至少可防止鎖定次一成批處理。
尤其對作為在剛交貨給工廠並起動等時的運用而進行這種運用有效。即，預先設定幾種臨限值，並根據各個臨限值而執行基板處理，藉由檢查其基板處理結果，而可檢查所交貨之裝置的洩漏位準的界限和無礙於基板處理之洩漏量的範圍。
第7圖係使用處理製程的順序來表示在依然保持錯誤下結束製程後，禁止次一成批處理(JOB2)之開始的狀況。在此，未限定為接著執行之預定的處理製程的內容是和在依然保持錯誤下結束之前的處理製程之內容相同的情況，即使是相異的情況，當然亦可禁止次一成批處理的開始。
此外，亦可作成在依然保持洩漏檢查錯誤之狀態，誤按使次一成批處理開始的開始按鈕的情況，例如將第7圖的附註700顯示於顯示部。此外，亦可作成若在依然保持錯誤下結束處理製程，將第7圖的附註700一直顯示於顯示部，例如若按下後述的「解除」按鈕才拭除該附註700。
第8圖係表示處理製程之編輯畫面(顯示部)的一例。
在處理製程之編輯畫面，顯示製程的檔案名稱、編輯日期時間以及製程的種類。在此畫面上，「PRODUCT」是已進行PRODUCT定義的處理製程。在第8圖，在保持(keep)洩漏檢查錯誤之狀態下，不執行處理製程。但是，除了處理製程以外，可開始。在此，將處理製程和其他的製程進行識別顯示。例如，以顏色區分顯示處理製程時，因為更強調無法開始，所以較佳。又，已進行PRODUCT定義的處理製程，亦可作成在按下後述的「解除」按鈕時，拭除「PRODUCT」的記載。又，在以顏色區分時，亦可作成使該顏色區分消失。
第9圖係表示關於洩漏檢查之設定的顯示和洩漏檢查之狀態的顯示畫面的一例。
作為洩漏檢查的顯示項目，顯示基準到達壓力、檢查壓力(HIGH)(LOW)、檢查開始壓力、檢查壓力(BOTTOM)等，作為監視項目，顯示延遲時間、重試次數、命令、洩漏限制量、洩漏量、洩漏錯誤顯示5。在根據洩漏檢查而發生錯誤的情況下，在洩漏錯誤顯示5，顯示文字「ON」，而在未發生錯誤的情況下，顯示文字「OFF」。又，在和洩漏錯誤顯示5相鄰的位置，顯示作為使可解除根據洩漏檢查所發生之錯誤的解除手段之「解除」按鈕。在處理裝置100切換成維修模式時，若按下解除按鈕，強迫地解除洩漏檢查錯誤保持狀態(復原)。
此外，在本實施態樣中，雖然作為洩漏檢查的一例，舉例表示洩漏檢查，但是在處理裝置100，當然可將本發明應用於使用檢測值和判定值之所有的檢查。又，雖然舉例說明根據命令「JUMP」而使強迫地結束洩漏檢查步驟，並移至下一處理步驟的情況，但是本發明未限定如此。
又，作為錯誤復原處理，亦可作成不進行按下操作畫面上之按鈕(解除按鈕)的操作，而使自動地變換顯示。錯誤復原處理的時序亦可設定成由使用者所指定之時序(步驟)。尤其即使在根據洩漏檢查而發生錯誤，亦顯然是可繼續進行基板處理的情況，因為可連續地執行次一成批處理的製程，所以可應付想儘量提高生產力之工廠側的需求。
又，在2晶舟系統，亦可作成在發生錯誤的情況下，亦禁止晶舟217的移動、晶圓200的移載。
<附錄>
其次，附記本發明之較佳態樣。
本發明之一態樣是一種基板處理裝置，其執行由複數個步驟所構成之製程，並對被搬入處理室內的基板實施既定處理，該製程具有：處理該基板的處理步驟以及在該處理步驟之前執行並檢查在該處理室內是否發生洩漏的洩漏檢查步驟，並該裝置具備主控制部，其在該洩漏檢查步驟發生錯誤時，一面保持該錯誤，一面執行該處理步驟。
最好該主控制部在該錯誤的保持中使下一個處理之基板的製程不開始。
又，最好該主控制部於該洩漏檢查步驟發生錯誤時，在一面保持該錯誤一面執行該處理步驟後，進行異常結束的顯示及對外部的通知。
又，最好該主控制部因應於該錯誤之嚴重程度，而作為錯誤處理，進行警報條件表所規定的處理。
又，最好該主控制部在該洩漏檢查步驟所產生之洩漏量在規定之第1臨限值以下的情況下，不發生錯誤，並移至處理步驟，又，於該洩漏量超過該第1臨限值，且在對既定之基板處理無影響之第2臨限值以下的情況下，一面保持該錯誤，一面執行該處理步驟，又，在該洩漏量超過第2臨限值的情況下，作為錯誤處理，執行警報條件表所規定之處理。
又，最好該主控制部具備：受理使執行該製程之指示的操作部、及隨著受理該指示而執行該製程的控制部，該操作部具備有顯示部，其構成可顯示解除該錯誤的解除按鈕。
又，最好構成在該製程的執行中不會將該解除按鈕顯示於該顯示部或無法按下該解除按鈕。
本發明之其他的實施態樣是一種半導體裝置之製造方法，該裝置執行由複數個步驟所構成之製程，並對被搬入處理室內的基板實施既定處理，該製程具有：處理該基板的處理步驟以及在該處理步驟之前執行並檢查在該處理室內是否發生洩漏的洩漏檢查步驟，而在該洩漏檢查步驟發生錯誤時，一面保持該錯誤，一面執行該處理步驟。
本發明之另一態樣是一種半導體裝置之製造方法，其具有將已保持複數片基板的基板保持具搬入處理室內的晶舟裝填步驟、檢查在該處理室內是否發生洩漏的洩漏檢查步驟、處理該基板的製程處理步驟、以及在將已進處理的基板保持於該基板保持具之狀態搬出的晶舟卸下步驟，該方法在該洩漏檢查步驟即使發生錯誤，亦一面保持該錯誤，一面執行該處理步驟。
本發明之另一態樣是一種基板處理裝置，其具備：受理執行由複數個步驟所構成之各種的製程之指示的操作部及控制成根據該指示而進行基板之處理的控制部，該裝置構成該製程具有在處理爐內處理基板的步驟之前檢查在該處理爐是否發生洩漏的洩漏檢查步驟，並在處理該基板之製程的執行中，在該洩漏檢查步驟發生錯誤的情況下，該操作部構成因應該錯誤之嚴重程度，繼續該製程，同時在該製程結束時，因為在製程的執行中發生錯誤，所以實施錯誤處理，其通知無法連續處理次一成批處理的警報。
在此情況下，亦可作成在發生該錯誤時，強迫結束發生錯誤的步驟(進行JUMP處理)，並移至下一個既定的步驟。
又，可作成在錯誤保持中，禁止處理下一片基板之製程的執行(製程處理)。
此外，亦可作成將顯示各種畫面之顯示部設置於操作部，在維修時，使自顯示部顯示強迫地解除該錯誤的按鈕。
本發明之另一態樣是一種基板處理製程，其在處理基板之製程的執行中，在既定步驟發生錯誤的情況下，因應錯誤之嚴重程度，繼續製程。
49．．．控制部
54．．．操作部
第1圖係本發明之實施態樣的立式基板處理裝置的示意構成圖。
第2圖係本發明之實施態樣的立式基板處理裝置的剖面圖。
第3圖係表示本發明之實施態樣的立式基板處理爐的示意構成圖。
第4圖係控制基板處理裝置之控制器的方塊圖。
第5圖係表示檢查洩漏時之保護功能(保護手段)的處理內容，即，使用第1警報條件表的情況之洩漏檢查保持確認控制之一處理內容例的流程圖。
第6圖係表示包含有錯誤檢查處理之製程(處理製程)的順序圖。
第7圖係因為在依然保持錯誤下結束成批處理(JOB1)，所以使用包含有錯誤檢查處理之製程(處理製程)的順序來表示禁止下一成批處理(JOB2)開始的狀況的圖。
第8圖係表示處理製程之一編輯畫面例。
第9圖係表示關於洩漏檢查之設定的顯示和洩漏檢查之狀態的一顯示畫面例。
第10圖係表示包含有檢查處理之以往處理製程的順序。
100．．．基板處理裝置
104．．．正面維修門
105．．．晶盒架
110．．．晶盒
111．．．筐體
115．．．晶舟昇降器
118．．．晶盒搬運裝置
118a．．．晶盒昇降器
118b．．．晶盒搬運機構
123．．．蓋拆裝機構
125．．．晶圓移載機構
125a．．．晶圓移載裝置
125b．．．晶圓移載裝置昇降器
201．．．處理室
202．．．處理爐
217．．．晶舟

Claims (9)

  1. 一種基板處理裝置，其執行由複數個步驟所構成之製程(recipe)，並對被搬入處理室內的基板實施既定處理，其特徵在於：該製程具有：處理該基板的處理步驟以及在該處理步驟之前執行並檢查在該處理室內是否發生洩漏的洩漏檢查步驟；該裝置具備主控制部，其在該洩漏檢查步驟發生錯誤時，一面保持該錯誤，一面執行該處理步驟。
  2. 如申請專利範圍第1項之基板處理裝置，其中該主控制部構成在該錯誤的保持中，不開始次一基板處理製程。
  3. 如申請專利範圍第1項之基板處理裝置，其中於該洩漏檢查步驟發生錯誤時，在一面保持該錯誤，一面執行該處理步驟後，進行異常結束的顯示及對外部的通知。
  4. 如申請專利範圍第1項之基板處理裝置，其中在該洩漏檢查步驟發生錯誤時，因應該錯誤之嚴重程度，繼續該製程。
  5. 如申請專利範圍第4項之基板處理裝置，其中構成在該洩漏檢查步驟發生錯誤時，強迫結束該洩漏檢查步驟，並移至次一既定步驟。
  6. 如申請專利範圍第1項之基板處理裝置，其中該主控制部具備：受理執行該製程之指示的操作部及隨著受理該指示而執行該製程的控制部，該操作部具備有顯示部，其構成可顯示解除該錯誤的解除手段。
  7. 如申請專利範圍第6項之基板處理裝置，其中構成在該製程的執行中不會將該解除按鈕顯示於該顯示部或無法按下該解除按鈕。
  8. 一種基板處理裝置，其執行由複數個步驟所構成之製程，並對被搬入處理室內的基板實施既定處理，該製程具有：處理該基板的處理步驟以及在該處理步驟之前執行並檢查在該處理室內是否發生洩漏的洩漏檢查步驟，當該洩漏檢查步驟發生錯誤時，於所發生洩漏量在規定之第1臨限值以下的情況下，不發生錯誤，並移至處理步驟，又，於該洩漏量超過該第1臨限值，且在對既定之基板處理無影響之第2臨限值以下的情況下，一面保持該錯誤，一面執行該處理步驟，又，在該洩漏量超過第2臨限值的情況下，作為錯誤處理，執行警報條件表所規定之處理。
  9. 一種半導體裝置之製造方法，該裝置執行由複數個步驟所構成之製程，並對被搬入處理室內的基板實施既定處理，其特徵在於：該製程具有：處理該基板的處理步驟以及在該處理步驟之前執行並檢查在該處理室內是否發生洩漏的洩漏檢查步驟；在該洩漏檢查步驟發生錯誤時，一面保持該錯誤，一面執行該處理步驟。
TW098127969A 2008-08-22 2009-08-20 基板處理裝置及半導體裝置之製造方法 TWI409901B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008214678 2008-08-22
JP2009135656A JP4672073B2 (ja) 2008-08-22 2009-06-05 基板処理装置、半導体装置の製造方法及び基板処理装置の運用方法

Publications (2)

Publication Number Publication Date
TW201017795A TW201017795A (en) 2010-05-01
TWI409901B true TWI409901B (zh) 2013-09-21

Family

ID=41726039

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098127969A TWI409901B (zh) 2008-08-22 2009-08-20 基板處理裝置及半導體裝置之製造方法

Country Status (3)

Country Link
US (2) US20100055808A1 (zh)
JP (1) JP4672073B2 (zh)
TW (1) TWI409901B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5470002B2 (ja) * 2008-12-10 2014-04-16 株式会社日立国際電気 基板処理装置及び基板処理装置における表示方法
JP6106743B2 (ja) * 2013-02-20 2017-04-05 株式会社日立ハイテクノロジーズ パターン測定装置、及び半導体計測システム
KR102061072B1 (ko) * 2013-03-12 2019-12-31 삼성전자주식회사 하우징 실링 상태 확인 방법 및 장치
CN104701140B (zh) * 2013-12-05 2018-06-01 中芯国际集成电路制造(上海)有限公司 双重曝光的图案拆分方法以及系统
CN105807732B (zh) * 2014-12-31 2018-11-06 北京北方华创微电子装备有限公司 半导体工艺控制方法及半导体工艺控制系统
WO2020059110A1 (ja) 2018-09-21 2020-03-26 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
CN114689243B (zh) * 2020-12-30 2023-06-27 长鑫存储技术有限公司 检测炉管设备气密性的方法
US11788923B2 (en) * 2020-12-30 2023-10-17 Changxin Memory Technologies, Inc. Method for detecting gas tightness of furnace tube device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW518705B (en) * 2000-12-27 2003-01-21 Tokyo Electron Ltd Workpiece transfer system, transfer method, vacuum chuck, and wafer centering method
TW200806091A (en) * 2006-06-07 2008-01-16 Lam Res Corp Method and apparatus to detect fault conditions of a plasma processing reactor
TW200807522A (en) * 2006-07-07 2008-02-01 Accretech Usa Inc Wafer processing apparatus and method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106215A (ja) * 1993-10-08 1995-04-21 Kokusai Electric Co Ltd 半導体製造装置における障害処理方法
US6825050B2 (en) * 2002-06-07 2004-11-30 Lam Research Corporation Integrated stepwise statistical process control in a plasma processing system
JP4316210B2 (ja) * 2002-08-27 2009-08-19 東京エレクトロン株式会社 保守システム，基板処理装置及び遠隔操作装置
WO2006104018A1 (ja) * 2005-03-29 2006-10-05 Hitachi Kokusai Electric Inc. 基板処理装置及び基板処理システム
JP2008021732A (ja) * 2006-07-11 2008-01-31 Tokyo Electron Ltd 圧力異常原因判定方法，圧力異常原因判定システム，真空処理装置，記録媒体

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW518705B (en) * 2000-12-27 2003-01-21 Tokyo Electron Ltd Workpiece transfer system, transfer method, vacuum chuck, and wafer centering method
TW200806091A (en) * 2006-06-07 2008-01-16 Lam Res Corp Method and apparatus to detect fault conditions of a plasma processing reactor
TW200807522A (en) * 2006-07-07 2008-02-01 Accretech Usa Inc Wafer processing apparatus and method

Also Published As

Publication number Publication date
JP2010074141A (ja) 2010-04-02
TW201017795A (en) 2010-05-01
JP4672073B2 (ja) 2011-04-20
US20150371914A1 (en) 2015-12-24
US20100055808A1 (en) 2010-03-04

Similar Documents

Publication Publication Date Title
JP6403431B2 (ja) 基板処理装置、流量監視方法及び半導体装置の製造方法並びに流量監視プログラム
TWI409901B (zh) 基板處理裝置及半導體裝置之製造方法
TWI406191B (zh) 基板處理裝置及半導體裝置之製造方法
KR102377165B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
TWI461869B (zh) 基板處理裝置暨其控制方法、狀態遷移方法與保養方法，半導體元件之製造方法，狀態遷移程式之儲存記錄媒體與執行之電腦，及控制器
JP2015106575A (ja) 基板処理装置、基板処理装置の制御方法、制御プログラム及び半導体装置の製造方法
JP5545795B2 (ja) 基板処理装置及び半導体製造装置管理方法
KR102512456B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 프로그램
WO2011021635A1 (ja) 基板処理システム、群管理装置及び基板処理システムにおける表示方法
JP5570915B2 (ja) 基板処理装置、半導体装置の製造方法および断線検知プログラム
JP5295208B2 (ja) 基板処理装置、半導体装置の製造方法及び基板処理装置の運用方法
JP6802903B2 (ja) 基板処理装置及びその表示方法並びに半導体装置の製造方法
TWI775142B (zh) 基板處理裝置，半導體裝置的製造方法及程式
JP5531003B2 (ja) 基板処理装置、基板処理装置のメンテナンス方法および半導体装置の製造方法
JP2013074039A (ja) 群管理装置
CN112750720B (zh) 衬底处理装置、半导体器件的制造方法以及记录介质
US20220100176A1 (en) Substrate processing apparatus, method of manufacturing semiconductor device, and recording medium
JP2007258632A (ja) 基板処理装置
JP6262020B2 (ja) 基板処理装置及び半導体装置の製造方法並びにプログラム
JP2013055239A (ja) 基板処理装置
JP2007073858A (ja) 基板処理装置