TWI407681B

TWI407681B - 馬達驅動電路

Info

Publication number: TWI407681B
Application number: TW099142331A
Authority: TW
Inventors: Masahiro Nakahata; Toshiyuki Imai
Original assignee: Sanyo Electric Co; Sanyo Semiconductor Co Ltd
Priority date: 2010-01-22
Filing date: 2010-12-06
Publication date: 2013-09-01
Also published as: US20110181214A1; CN102136819B; US8384324B2; JP2011151997A; TW201136134A; CN102136819A

Description

馬達驅動電路

本發明係關於馬達驅動電路。

筆記型個人電腦等電子機器中，為了冷卻例如處理器等發熱零件，係使用風扇馬達。當驅動風扇馬達時，為了降低風扇馬達的噪音，有時會採用逐漸地改變馬達線圈的驅動電流之進行所謂的軟性切換(soft switching)之馬達驅動電路(參照例如專利文獻1)。

(先前技術文獻) (專利文獻)

(專利文獻1)日本特開2004-153921號公報

例如在專利文獻1之馬達驅動電路中，用以逐漸地改變馬達線圈的驅動電流之軟性切換的期間為一定。因此，即使例如在風扇馬達的轉速改變時，軟性切換的期間亦不會改變。在此種馬達驅動電路中，例如當風扇馬達的轉速提高時，在風扇馬達的驅動期間中，軟性切換的期間所佔之比率會提高。故有時難以使風扇馬達進行期望的旋轉之情形。另一方面，例如當風扇馬達的轉速降低時，在風扇馬達的驅動期間中，軟性切換的期間所佔之比率會降低。故有難以緩慢地改變驅動電流，且有風扇馬達的噪音增大之情形。

本發明係鑒於上述課題而創作出之發明，其目的係提供一種可因應馬達的轉速來改變軟性切換的期間之馬達驅動電路。

為了達成上述目的，本發明的一項形態之馬達驅動電路，為根據具有因應馬達的轉速之頻率並顯示出前述馬達的旋轉位置之相互呈反相的第1及第2位置偵測訊號，來驅動前述馬達之馬達驅動電路，係具備有：第1位準偏移電路，以使因應前述第1位置偵測訊號之第1輸出訊號的位準較因應前述第2位置偵測訊號之第2輸出訊號的位準還高之期間，與前述第2輸出訊號的位準較前述第1輸出訊號的位準還高之期間相比為更長之方式，將前述第1及前述第2位置偵測訊號中之至少任一個的位準予以偏移；第2位準偏移電路，以使因應前述第1位置偵測訊號之第3輸出訊號的位準較因應前述第2位置偵測訊號之第4輸出訊號的位準還高之期間，與前述第4輸出訊號的位準較前述第3輸出訊號的位準還高之期間相比為更短之方式，將前述第1及前述第2位置偵測訊號中之至少任一個的位準予以偏移；時序偵測電路，偵測出前述第1及第2輸出訊號為交叉之第1時序與前述第3及第4輸出訊號為交叉之第2時序；以及輸出電路，僅在包含前述第1及第2位置偵測訊號為交叉之第3時序之前述第1時序與前述第2時序之間的期間，將用以逐漸地改變前述馬達的線圈的驅動電流之指示訊號，輸出至驅動前述線圈之驅動電路。

係能夠提供一種可因應馬達的轉速來改變軟性切換的期間之馬達驅動電路。

藉由本說明書及附圖的記載，至少更能夠明瞭下列事項。

第1圖係顯示本發明一實施形態之馬達驅動IC10的構成圖。馬達驅動IC10，例如在筆記型個人電腦等電子機器中，被組裝於用以冷卻處理器等發熱零件之風扇馬達。

馬達驅動IC10例如為驅動用以使冷卻用風扇旋轉之單相馬達11之電路，並且含有：比較器20、軟性切換期間產生電路21、驅動電路22、NMOS電晶體25A、25B、PMOS電晶體26A、26B、及端子30至34而構成。

霍爾元件12係輸出因應單相馬達11中之轉子(未圖示)的旋轉位置之霍爾訊號VH1(第1位置偵測訊號)、VH2(第2位置偵測訊號)。其中，霍爾元件12係輸出其頻率因應風扇馬達的轉速而改變且相互呈反相的霍爾訊號VH1、VH2。此外，本實施形態之霍爾訊號VH1、VH2是振幅為預定的電壓位準之正弦波的訊號，並被輸出至端子30、31。

比較器20係比較霍爾訊號VH1、VH2的位準，並產生因應單相馬達11的轉速使頻率改變之訊號Vfg。訊號Vfg為所謂的FG訊號，當霍爾訊號VH1的位準較霍爾訊號VH2的位準還高時，成為低位準(以下為”L”位準)，當霍爾訊號VH1的位準較霍爾訊號VH2的位準還低時，成為高位準(以下為“H”位準)。

軟性切換期間產生電路21係根據軟性切換期間產生電路21內部所產生之電壓Vb以及被輸入之霍爾訊號VH1、VH2，而產生用以對驅動電路22指示使單相馬達11進行軟性切換操作之期間之訊號Vssw。

第2圖係顯示軟性切換期間產生電路21的一實施形態圖。軟性切換期間產生電路21係含有：偏壓電流產生電路50、位準偏移電路51、52、比較器53、54、反相器55、及AND電路56而構成。

偏壓電流產生電路50為產生因應電壓Vb之偏壓電流Ib之電路，且如第3圖所示，係含有：電阻60至62、電流源63、NPN電晶體64、及PNP電晶體65、66而構成。

電阻60、61係串聯連接於例如馬達驅動IC10的電源電壓Vcc與接地GND之間，並產生將電源電壓Vcc進行分壓後之電壓Vb。此外，連接有電阻60及電阻61之節點，係連接於端子32與PNP電晶體65的基極。因此，例如在馬達驅動IC10的外部，藉由將電阻(未圖示)連接於端子32，可改變電壓Vb。

由於在PNP電晶體65的射極連接有電流源63，所以PNP電晶體65及電流源63構成射極隨動器。因此，從PNP電晶體65的射極輸出因應電壓Vb之電壓Vx。電壓Vx施加於NPN電晶體64的基極，電阻62作為射極電阻而被連接於NPN電晶體64的射極。再者，連接成二極體之PNP電晶體66，係被連接於NPN電晶體64的集極。因此，於NPN電晶體64產生因應電壓Vx與電阻62的電阻值之偏壓電流Ib。

當產生偏壓電流Ib時，位準偏移電路51(第1位準偏移電路)係將霍爾訊號VH1、VH2的各個位準予以偏移，並產生因應霍爾訊號VH1之輸出訊號V1與因應霍爾訊號VH2之輸出訊號V2。位準偏移電路51係含有PNP電晶體70至73及電阻74而構成。

由於PNP電晶體70、73的各個基極連接於經連接成二極體之PNP電晶體66的基極，所以PNP電晶體66、70、73構成電流鏡。因此，PNP電晶體70、73分別產生因應偏壓電流Ib之電流I1、I2。本實施形態中，係以使電流I1、I2的電流值均成為IA之方式，將PNP電晶體70、73的大小設計為相等。

於PNP電晶體71(第1電晶體)的基極輸入有霍爾訊號VH1，於PNP電晶體71的射極連接有電阻74(第1電阻)的一端。此外，由於在電阻74的另一端連接有PNP電晶體70(第1偏壓電流源)的集極，所以電流I1經由電阻74被供應至PNP電晶體71。結果為PNP電晶體70、71及電阻74構成所謂射極隨動器。在此，例如將PNP電晶體71的基極-射極電壓設為0.7V時，PNP電晶體71的射極電壓Ve1成為Ve1=VH1+0.7。此外，將電阻74的電阻值設為RA時，連接有PNP電晶體70及電阻74之節點中所產生之輸出訊號V1，係成為：

V1=Ve1+RA×IA=VH1+0.7+RA×IA　…(1)。

於PNP電晶體72(第2電晶體)的基極輸入有霍爾訊號VH2，於PNP電晶體72的射極連接有PNP電晶體73(第2偏壓電流源)的集極。所以電流I2被供應至PNP電晶體72，且PNP電晶體72、73構成射極隨動器。例如將PNP電晶體72的基極-射極電壓設為0.7V時，連接有PNP電晶體72及PNP電晶體73之節點中所產生之輸出訊號V2，係成為：

V2=VH2+0.7　…(2)。

如前述，霍爾訊號VH1、VH2是振幅為預定的電壓位準之正弦波的訊號。因此，位準偏移電路51係以使輸出訊號V1的直流位準較輸出訊號V2的直流位準高了RA×IA之方式，將霍爾訊號VH1、VH2的位準予以偏移。

當產生偏壓電流Ib時，位準偏移電路52(第2位準偏移電路)係將霍爾訊號VH1、VH2的各個位準予以偏移，並產生因應霍爾訊號VH1之輸出訊號V3與因應霍爾訊號VH2之輸出訊號V4。位準偏移電路52係含有PNP電晶體80至83及電阻84而構成。PNP電晶體80、83，與PNP電晶體70、73相同，係與PNP電晶體66構成電流鏡。因此，PNP電晶體80、83分別產生因應偏壓電流Ib之電流I3、I4。本實施形態中，係以使電流I3、I4的電流值成為前述IA之方式，將PNP電晶體80、83的大小設計為相等。

PNP電晶體80、81與PNP電晶體72、73為相同構成。因此，例如將PNP電晶體81的基極-射極電壓設為0.7V時，連接有PNP電晶體80(第3偏壓電流源)與PNP電晶體81(第3電晶體)之節點中所產生之輸出訊號V3，係成為：

V3=VH1+0.7　…(3)。

此外，PNP電晶體82、83及電阻84與PNP電晶體70、71及電阻74為相同構成。因此，例如將PNP電晶體82(第4電晶體)的基極-射極電壓設為0.7V時，PNP電晶體82的射極電壓Ve2成為Ve2=VH2+0.7。此外，將電阻84的電阻值設為RA時，連接有PNP電晶體83(第4偏壓電流源)及電阻84(第2電阻)之節點中所產生之輸出訊號V4，係成為：

V4=Ve2+RA×IA=VH2+0.7+RA×IA　…(4)。

因此，位準偏移電路52係以使輸出訊號V4的直流位準較輸出訊號V3的直流位準高了RA×IA之方式，將霍爾訊號VH1、VH2的位準予以偏移。

比較器53(第1比較電路)係為了偵測出輸出訊號V1、V2交叉之時序而比較輸出訊號V1、V2的位準。具體而言，當輸出訊號V1的位準較輸出訊號V2的位準還高時，輸出L位準的比較訊號Vc1，當輸出訊號V1的位準較輸出訊號V2的位準還低時，輸出H位準的比較訊號Vc1。

比較器54(第2比較電路)係為了偵測出輸出訊號V3、V4交叉之時序而比較輸出訊號V3、V4的位準。具體而言，當輸出訊號V3的位準較輸出訊號V4的位準還高時，輸出L位準的比較訊號Vc2，當輸出訊號V3的位準較輸出訊號V4的位準還低時，輸出H位準的比較訊號Vc2。比較器53、54相當於時序偵測電路。

反相器55係將比較訊號Vc1的邏輯位準予以反轉。AND電路56運算出比較訊號Vc2與反相器55的輸出之邏輯「及」，並輸出運算結果作為訊號Vssw。反相器55、AND電路56相當於輸出電路。

在此，參照第4圖來說明軟性切換期間產生電路21的動作。在此，係設為偏壓電流產生電路50產生偏壓電流Ib之情形。

如第4圖的最上段所示，當霍爾訊號VH1、VH2被輸入至位準偏移電路51時，係以使輸出訊號V1的直流位準較輸出訊號V2的直流位準高了RA×IA之方式，使霍爾訊號VH1、VH2被偏移。同樣地，在位準偏移電路52中，係以使輸出訊號V4的位準較輸出訊號V3的直流位準高了RA×IA之方式，使霍爾訊號VH1、VH2被偏移。

結果為，在輸出訊號V1的位準較輸出訊號V2的位準還高之時序t10中，比較訊號Vc1改變為L位準，在輸出訊號V1的位準較輸出訊號V2的位準還低之時序t11中，比較訊號Vc1改變為H位準。此外，在輸出訊號V3的位準較輸出訊號V4的位準還高之時序t20中，比較訊號Vc2改變為L位準，在輸出訊號V3的位準較輸出訊號V4的位準還低之時序t21中，比較訊號Vc2改變為H位準。此外，訊號Vssw，僅在比較訊號Vc1為L位準且比較訊號Vc2為H位準時成為H位準。因此，例如在時序t10至t20為止之期間TA以及在時序t21至t11為止之期間TB中，訊號Vssw成為H位準。從第4圖中可得知，訊號Vssw係在霍爾訊號VH1、VH2為交叉之時序t30、t31的前後改變為H位準。亦即，霍爾訊號VH1、VH2為交叉之時序，係包含於訊號Vssw成為H位準之期間。

第1圖所示之驅動電路22，係根據訊號Vfg、Vssw來驅動構成所謂H橋接電路之NMOS電晶體25A、25B、PMOS電晶體26A、26B。具體而言，驅動電路22係控制H橋接電路的各MOS電晶體，來改變用以驅動單相馬達11的馬達線圈L之驅動電流Idr。驅動電路22及構成H橋接電路之NMOS電晶體25A、25B、PMOS電晶體26A、26B，係相當於驅動電路。

驅動電路22係含有PWM(Pulse Width Modulation：脈衝寬度調變)訊號產生電路90及切換電路91而構成。

PWM訊號產生電路90係根據訊號Vfg、Vssw產生使H位準的工作比改變之PWM訊號。具體而言，如第5圖所示，當訊號Vssw為L位準時，PWM訊號產生電路90係產生預定工作比的PWM訊號。此外，當訊號Vssw為H位準時，PWM訊號產生電路90例如依PWM訊號的每1週期將工作比降低一半，直到訊號Vfg的邏輯位準改變為止。然後，當訊號Vfg的邏輯位準改變時，係例如依PWM訊號的每1週期將工作比提高至2倍，直到訊號Vssw變成L位準為止。

當訊號Vfg為H位準時，切換電路91例如導通PMOS電晶體26A，並關閉NMOS電晶體25A及PMOS電晶體26B，同時藉由PWM訊號來切換NMOS電晶體25B。因此，驅動電流Idr係從端子33朝向端子34的方向往單相馬達11的馬達線圈L流通。

此外，當訊號Vfg為L位準時，切換電路91例如導通PMOS電晶體26B，並關閉NMOS電晶體25B及PMOS電晶體26A，同時藉由PWM訊號來切換NMOS電晶體25A。

因此，驅動電流Idr係從端子34朝向端子33的方向往馬達線圈L流通。

==馬達驅動IC10的動作==

接著說明馬達驅動IC10的動作。在此，將NMOS電晶體25B的閘極電壓設為Vg1，將NMOS電晶體25A的閘極電壓設為Vg2。此外，將根據前述預定工作比的PWM訊號來切換NMOS電晶體25B時之驅動電流Idr的電流值設為Ix，將切換NMOS電晶體25A時之驅動電流Idr的電流值設為-Ix。

當將因應單相馬達11的轉速之頻率的霍爾訊號VH1、VH2輸入至馬達驅動IC10時，如前所述，在訊號Vfg的邏輯位準改變之時序的前後，訊號Vssw成為H位準。例如第6圖所示，當訊號Vfg為H位準、訊號Vssw為L位準時，切換電路91係藉由預定工作比的PWM訊號來切換NMOS電晶體25B。因此，電壓Vg1與PWM訊號同樣地改變，至時刻t100為止，驅動電流Idr的電流值為Ix。然後，在時刻t100中當訊號Vssw成為H位準時，亦即開始軟性切換的期間時，PWM訊號的工作比降低。因此，電壓Vg1成為H位準之期間亦縮短，驅動電流Idr的電流值逐漸減少。在時刻t100至t110為止之期間中，由於訊號Vfg為H位準，所以驅動電流Idr的電流值雖減少，但驅動電流Idr從端子33往端子34的方向流通。

在時刻t110當訊號Vfg成為L位準時，切換電路91係以使驅動電流Idr的流動方向成為從端子34往端子33的方向之方式來控制NMOS電晶體25A、25B、PMOS電晶體26A、26B。此外，此時如前所述，由於切換NMOS電晶體25A之PWM訊號的工作比增加，所以電壓Vg2成為H位準之期間逐漸增長。因此，從端子34往端子33的方向流通之驅動電流Idr的電流值亦逐漸增加。在時刻t120當訊號Vssw成為L位準時，亦即軟性切換的期間結束時，PWM訊號的工作比成為預定值。結果為，當成為時刻t120時，驅動電流Idr的電流值成為-Ix。之後，在馬達驅動IC10中重複進行相同的動作。

以上係說明本實施形態之馬達驅動IC10。例如為第4圖所示，位準偏移電路51係以使輸出訊號V1的位準較輸出訊號V2的位準還高之期間，與輸出訊號V2的位準較輸出訊號V1的位準還高之期間相比為更長之方式，將霍爾訊號VH1、VH2的位準予以偏移。此外，位準偏移電路52，係以使輸出訊號V3的位準較輸出訊號V4的位準還高之期間，與輸出訊號V4的位準較輸出訊號V3的位準還高之期間相比為更短之方式，將霍爾訊號VH1、VH2的位準予以偏移。比較器53係偵測出輸出訊號V1、V2為交叉之時序(例如時序t10)，比較器54係偵測出輸出訊號V3、V4為交叉之時序(例如時序t20)。再者，反相器55、及AND電路56，係僅在比較器53所偵測出之時序與比較器54所偵測出之時序之間的期間(例如期間TA)，將逐漸地改變驅動電流Idr之訊號，亦即顯示出軟性切換的期間之H位準的訊號Vssw輸出至驅動電路22。

在此種馬達驅動IC10中，即使例如在霍爾訊號VH1、VH2的頻率改變時，輸出訊號V1、V2的直流位準之差，及輸出訊號V3、V4的直流位準之差亦不會改變。因此，例如當霍爾訊號VH1、VH2的頻率增高時，例如期間TA會縮短。另一方面，當霍爾訊號VH1、VH2的頻率降低時，例如期間TA會增長。因此，在馬達驅動IC10中，用以決定軟性切換的期間之訊號Vssw成為H位準之期間，可因應霍爾訊號VH1、VH2的頻率來改變。因此，馬達驅動IC10可因應單相馬達11的轉速來改變軟性切換的期間。亦即，馬達驅動IC10可將單相馬達11控制在期望的轉速，同時抑制所產生的噪音。

此外，輸出訊號V1、V2為交叉之時序，可藉由使比較器53比較輸出訊號V1、V2的位準而更確實地偵測出。再者，輸出訊號V3、V4為交叉之時序，可藉由使比較器54比較輸出訊號V3、V4的位準而更確實地偵測出。

此外，馬達驅動IC10僅在訊號Vssw成為H位準之期間進行軟性切換操作。如前所述，訊號Vssw成為H位準之期間TA，係根據輸出訊號V1、V2為交叉之時序及輸出訊號V3、V4為交叉之時序來決定。輸出訊號V1、V2為交叉之時序，例如可藉由改變電阻74的電阻值或電流I1的電流值而自由地設定。同樣地，輸出訊號V3、V4為交叉之時序，例如可藉由改變電阻84的電阻值或電流I4的電流值而自由地設定。因此，藉由使用本實施形態之位準偏移電路51、52，可自由地設定軟性切換的期間。結果為，亦可因應例如馬達線圈L的種類或霍爾元件12的特性而自由地設定軟性切換的期間。

此外，位準偏移電路51、52中所產生之電流I1至I4的電流值均為IA。所以在本實施形態中，可藉由僅調整電阻74、84的電阻值來設定軟性切換的期間。

此外，本實施形態中，電阻74的電阻值及電阻84的電阻值均為RA。因此，在軟性切換的期間中，可使減少驅動電流Idr之期間(例如時序t10至t30為止之期間)與增加驅動電流Idr之期間(例如時序t30至t20為止之期間)一致。因此，例如若與將驅動電流Idr的減少、增加期間為不同之情況進行比較，更可連續地改變驅動電流Idr。

上述實施例係用以容易地理解本發明者，不應據以限定解釋本發明。本發明在不脫離其主旨下可進行變更與改良，且此等經變更與改良之等效內容，亦包含於本發明。

例如，亦可藉由射極隨動器例如將霍爾訊號VH1進行位準偏移，並且不將霍爾訊號VH2進行位準偏移而直接輸入至比較器53，藉以取代位準偏移電路51。此外，亦可例如藉由射極隨動器將霍爾訊號VH2進行位準偏移，並且不將霍爾訊號VH1進行位準偏移而直接輸入至比較器53，藉以取代位準偏移電路52。即使為此種構成，亦可因應單相馬達11的轉速來改變軟性切換的期間。

10．．．馬達驅動IC

11．．．單相馬達

12．．．霍爾元件

20、53、54．．．比較器

21．．．軟性切換期間產生電路

22．．．驅動電路

25A、25B．．．NMOS電晶體

26A、26B．．．PMOS電晶體

30至34．．．端子

50．．．偏壓電流產生電路

51、52．．．位準偏移電路

55．．．反相器

56．．．AND電路

60至62、74、84．．．電阻

63．．．電流源

64．．．NPN電晶體

65、66、70至73、80至83．．．PNP電晶體

90．．．PWM訊號產生電路

91．．．切換電路

第1圖係顯示本發明一實施形態之馬達驅動IC10的構成圖。

第2圖係顯示軟性切換期間產生電路21的一實施形態圖。

第3圖係顯示偏壓電流產生電路50及位準偏移電路51、52的一實施形態圖。

第4圖為用以說明軟性切換期間產生電路21的動作圖。

第5圖為用以說明PWM訊號產生電路90的動作圖。

第6圖為用以說明馬達驅動IC10的動作圖。

53、54．．．比較器

21．．．軟性切換期間產生電路

50．．．偏壓電流產生電路

51、52．．．位準偏移電路

55．．．反相器

56．．．AND電路

Claims

一種馬達驅動電路，為根據具有因應馬達的轉速之頻率並顯示出前述馬達的旋轉位置之相互呈反相的第1及第2位置偵測訊號，來驅動前述馬達之馬達驅動電路，其特徵為具備有：第1位準偏移電路，以使因應前述第1位置偵測訊號之第1輸出訊號的位準較因應前述第2位置偵測訊號之第2輸出訊號的位準還高之期間，與前述第2輸出訊號的位準較前述第1輸出訊號的位準還高之期間相比為更長之方式，將前述第1及前述第2位置偵測訊號中之至少任一個的位準予以偏移；第2位準偏移電路，以使因應前述第1位置偵測訊號之第3輸出訊號的位準較因應前述第2位置偵測訊號之第4輸出訊號的位準還高之期間，與前述第4輸出訊號的位準較前述第3輸出訊號的位準還高之期間相比為更短之方式，將前述第1及前述第2位置偵測訊號中之至少任一個的位準予以偏移；時序偵測電路，偵測出前述第1及第2輸出訊號為交叉之第1時序與前述第3及第4輸出訊號為交叉之第2時序；以及輸出電路，僅在包含前述第1及第2位置偵測訊號為交叉之第3時序之前述第1時序與前述第2時序之間的期間，將用以逐漸地改變前述馬達的線圈的驅動電流之指示訊號，輸出至驅動前述線圈之驅動電路。
如申請專利範圍第1項所述之馬達驅動電路，其中，前述時序偵測電路係含有：比較前述第1及第2輸出訊號的位準來偵測出前述第1時序之第1比較電路，以及比較前述第3及第4輸出訊號的位準來偵測出前述第2時序之第2比較電路。
如申請專利範圍第1或2項所述之馬達驅動電路，其中，前述第1位準偏移電路係含有：前述第1位置偵測訊號被輸入於控制電極之第1電晶體，一端連接於前述第1電晶體的輸出電極之第1電阻，以從前述第1電阻的另一端輸出前述第1輸出訊號之方式串聯連接於前述第1電阻之第1偏壓電流源，前述第2位置偵測訊號被輸入於控制電極之第2電晶體，以及以從前述第2電晶體的輸出電極輸出前述第2輸出訊號之方式串聯連接於前述第2電晶體之第2偏壓電流源；前述第2位準偏移電路係含有：前述第1位置偵測訊號被輸入於控制電極之第3電晶體，以從前述第3電晶體的輸出電極輸出前述第3輸出訊號之方式串聯連接於前述第3電晶體之第3偏壓電流源，前述第2位置偵測訊號被輸入於控制電極之第4電晶體，一端連接於前述第4電晶體的輸出電極之第2電阻，以及以從前述第2電阻的另一端輸出前述第4輸出訊號之方式串聯連接於前述第2電阻之第4偏壓電流源。
如申請專利範圍第3項所述之馬達驅動電路，其中，前述第1至第4偏壓電流源係產生相同電流值的電流。
如申請專利範圍第4項所述之馬達驅動電路，其中，前述第1電阻的電阻值係與前述第2電阻的電阻值相同。