TWI405278B - 固定治具及打線機台 - Google Patents

固定治具及打線機台 Download PDF

Info

Publication number
TWI405278B
TWI405278B TW099116090A TW99116090A TWI405278B TW I405278 B TWI405278 B TW I405278B TW 099116090 A TW099116090 A TW 099116090A TW 99116090 A TW99116090 A TW 99116090A TW I405278 B TWI405278 B TW I405278B
Authority
TW
Taiwan
Prior art keywords
window
circuit substrate
substrate
grounding
disposed
Prior art date
Application number
TW099116090A
Other languages
English (en)
Other versions
TW201142961A (en
Inventor
Hyun-Kyu Lee
Original Assignee
Advanced Semiconductor Eng
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Eng filed Critical Advanced Semiconductor Eng
Priority to TW099116090A priority Critical patent/TWI405278B/zh
Publication of TW201142961A publication Critical patent/TW201142961A/zh
Application granted granted Critical
Publication of TWI405278B publication Critical patent/TWI405278B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78Apparatus for connecting with wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78Apparatus for connecting with wire connectors
    • H01L2224/7825Means for applying energy, e.g. heating means
    • H01L2224/783Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301Capillary
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78Apparatus for connecting with wire connectors
    • H01L2224/787Means for aligning
    • H01L2224/78703Mechanical holding means
    • H01L2224/78704Mechanical holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015Shape
    • H01L2924/1016Shape being a cuboid
    • H01L2924/10162Shape being a cuboid with a square active surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

固定治具及打線機台
本發明是有關於一種固定治具及配置有該固定治具的打線機台,且特別是有關於一種可應用在打線接合製程中且有助於打線監控的固定治具及配置有該固定治具的打線機台。
在高度情報化社會的今日,各種電子裝置的市場不斷地急速擴張。晶片封裝技術亦需配合電子裝置的數位化、網路化、區域連接化以及使用人性化的趨勢而發展。在各種晶片封裝製程中,打線接合製程與覆晶接合製程(flip chip bonding process)為目前最常見之技術。覆晶接合製程是藉由凸塊(bump)連接晶片與承載器(carrier),故可大幅縮短配線長度,並有助於提昇晶片與承載器間訊號傳遞的速度。然而,覆晶接合製程所需耗費之時間與成本遠高於打線接合製程。因此,在許多低腳數或低成本之電子裝置中,打線接合製程仍為晶片封裝業者所最常採用之封裝技術。
此外,習知技術在打線接合的同時亦會以打線監控系統(wire bonding monitoring system)監測每一個晶片與導線之間的連接是否良好,以避免對與導線連接不良的晶片進行封膠製程,進而可降低製作成本,並提升晶片封裝成品的良率。並且,在進行打線監控時,打線監控系統與晶片皆需接地,以使打線監控系統可正確地判讀所偵測到的訊號。
本發明提供一種用於打線接合製程的固定治具,具有可任意移動的接地元件,故以該固定治具進行打線接合製程與打線監控時,該固定治具所固定之線路基板的接地墊可任意配置,進而有助於增加線路基板的接地墊的佈局設計彈性。
本發明提供一種打線機台,其設置有前述固定治具,且在該打線機台進行打線接合製程與打線監控時,固定治具的接地元件可使線路基板上的晶片接地,以提升打線監控系統的偵測準確度。
本發明提出一種用於打線接合製程的固定治具,設置於一載台上,用以固定一線路基板。線路基板具有一接合面,至少一接地墊位於接合面上以及多個基板單元,各基板單元適於承載至少一晶片,接地墊位於基板單元的周邊。固定治具包括一窗型壓板以及一接地元件。窗型壓板配置於線路基板上,以將線路基板壓合於載台上,窗型壓板具有一開口,開口暴露出基板單元,窗型壓板的材質為一導電材料。接地元件具有一磁吸部與自磁吸部之邊緣延伸而出的一接觸端,磁吸部位於窗型壓板上並磁性吸附窗型壓板,接觸端接觸接地墊,接地元件電性連接窗型壓板與接地墊。
在本發明之一實施例中,部分窗型壓板位於接地墊與基板單元之間。
在本發明之一實施例中,接地元件配置於窗型壓板的邊緣上。
在本發明之一實施例中,接地元件配置於窗型壓板之鄰近開口的部分上。
在本發明之一實施例中,接地元件為一L形結構。
本發明提出一種打線機台,適於打線連接一線路基板與配置於線路基板上的多個晶片。線路基板具有一接合面,至少一接地墊位於接合面上以及多個基板單元,晶片分別配置於基板單元上,接地墊位於基板單元的周邊。打線機台包括一載台、一固定治具、一銲針以及一打線監控系統。線路基板配置於載台上。固定治具設置於載台上,以固定線路基板。固定治具包括一窗型壓板以及一接地元件。窗型壓板配置於線路基板上,以將線路基板壓合於載台上,窗型壓板具有一開口,開口暴露出基板單元,窗型壓板的材質為一導電材料。接地元件具有一磁吸部與自磁吸部之邊緣延伸而出的一接觸端,磁吸部位於窗型壓板上並磁性吸附窗型壓板,接觸端接觸接地墊,接地元件電性連接窗型壓板與接地墊。銲針位於線路基板上方,用以形成至少一電性連接各晶片及線路基板的導線。打線監控系統適於藉由檢查導線所回授的電流或電壓來監測銲針所形成的導線是否良好連接至晶片其中之一。
在本發明之一實施例中,至少一晶片依序經由線路基板、接地元件與窗型壓板而接地。
在本發明之一實施例中,部分窗型壓板位於接地墊與基板單元之間。
在本發明之一實施例中,接地元件配置於窗型壓板的邊緣上。
在本發明之一實施例中,接地元件配置於窗型壓板之鄰近開口的部分上。
在本發明之一實施例中,接地元件為一L形結構。
基於上述,由於本發明之接地元件是以磁性吸附的方式固定在窗型壓板上,故接地元件可在窗型壓板上任意移動。因此,本發明之固定治具適於固定(接地墊位置)不同的線路基板,並可透過接地元件連接線路基板的接地墊,故有助於增加線路基板的接地墊的佈局設計彈性。本發明之打線機台設置有前述固定治具,且在該打線機台進行打線接合製程與打線監控時,固定治具的接地元件可使線路基板上的晶片接地,以提升打線監控系統的偵測準確度。
為讓本發明之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1A繪示本發明一實施例之打線機台的俯視圖,圖1B繪示圖1A之打線機台的立體圖。值得注意的是,為簡化說明,圖1A與圖1B並未繪示打線機台的銲針與打線監控系統,以及線路基板的接地墊與各晶片的電性連接關係。
請同時參照圖1A與圖1B,本實施例之打線機台100適於打線連接一線路基板210與配置於線路基板210上的多個晶片220。詳細而言,線路基板210具有一接合面212,一接地墊214位於接合面212上以及多個基板單元216。各晶片220分別配置於對應的基板單元216上,接地墊214位於基板單元216的周邊。在其他實施例中,線路基板210可具有多個接地墊214。
圖1C繪示圖1A之打線機台的示意圖,且圖1C中的載台、固定治具、線路基板與晶片是繪示沿圖1A之I-I段的剖面圖。請同時參照圖1B與圖1C,本實施例之打線機台100包括一載台110、一固定治具120、一銲針130以及一打線監控系統140。線路基板210配置於載台110上。
固定治具120設置於載台110上,以固定線路基板210。詳細而言,固定治具120包括一窗型壓板122以及一接地元件124。窗型壓板122配置於線路基板210上,以將線路基板210壓合於載台110上。窗型壓板122具有一開口122a,開口122a暴露出基板單元216。在本實施例中,部分窗型壓板122位於接地墊214與基板單元216之間。窗型壓板122的材質為一導電材料。
接地元件124具有一磁吸部124a與自磁吸部124a之邊緣延伸而出的一接觸端124b。磁吸部124a位於窗型壓板122上並磁性吸附窗型壓板122,接觸端124b接觸接地墊214,如此一來,接地元件124可電性連接窗型壓板122與接地墊214。在本實施例中,窗型壓板122接地,且線路基板210的接地墊214可經由接地元件124與窗型壓板122而接地。在本實施例中,接地元件124位於窗型壓板122的邊緣上。接地元件124例如為一L形結構。
圖1D繪示圖1A之接地元件的立體圖。請參照圖1D,在本實施例中,接地元件124可包括一第一導電片C1、一第二導電片C2與一磁性材料層M,其中第一導電片C1具有一平板部P與一彎折部B,磁性材料層M位於平板部P與第二導電片C2之間。磁性材料層M、平板部P與第二導電片C2構成磁吸部124a,彎折部B構成接觸端124b。第一導電片C1與第二導電片C2的材質例如為不銹鋼。
值得注意的是,由於本實施例之接地元件124是以磁性吸附的方式固定在窗型壓板122上,因此,可依照實際使用的需求而任意移動接地元件124的位置。舉例來說,當打線機台100需對(接地墊214位置)不同的線路基板210進行打線接合時,僅需移動接地元件124的位置即可使接地元件124接觸接地墊214。也就是說,不論線路基板210的接地墊214的佈局方式為何,接地元件124皆可有效地連接接地墊214與窗型壓板122。因此,可任意移動的接地元件124可有助於增加線路基板210的接地墊214的佈局設計彈性。
在本實施例中,線路基板210與載台110之間係使用真空吸附固定。本實施例之接地元件124是配置在窗型壓板122上並以接觸端124b接觸線路基板210的接地墊214,此時,接觸端124b可對線路基板210施加一朝向載台110的壓力,如此一來,可將線路基板210壓合於載台110上,以避免在後續的製程中因線路基板210翹曲而破壞線路基板210與載台110之間的真空狀態。
圖2與圖3繪示圖1A之接地元件在窗型壓板上的多種配置方式。在其他實施例中,接地元件124可依照圖2或圖3所繪示的方式配置。在圖3中,接地元件124可選擇性地配置於窗型壓板122之鄰近開口122a的部分上。值得注意的是,本實施例並不限定接地元件124的配置位置,因此,接地元件124可依照圖1、圖2或圖3所繪示的方式配置,也可以是以其他的方式配置。
請參照圖1C,銲針130位於線路基板210上方,用以形成至少一電性連接各晶片220及線路基板210的導線150。詳細而言,一導線供應裝置160可提供銲針130一導線150。
打線監控系統140適於藉由檢查導線150所回授的電流或電壓來監測銲針130所形成的導線150是否良好連接至晶片220。詳細而言,在本實施例中,打線監控系統140具有一線夾142,線夾142係配置於導線供應裝置160與銲針130之間,並位於導線150的周邊。打線監控系統140利用線夾142對導線150施加一電流並檢查回授至線夾142之電流或電壓來監控打線接合製程。
在本實施例中,打線監控系統140接地,且晶片220依序經由線路基板210、接地元件124與窗型壓板122而接地,以降低打線接合時打線監控系統140所接收到的電流雜訊,進而提高打線監控系統140的偵測準確度。
綜上所述,由於本發明之接地元件是以磁性吸附的方式固定在窗型壓板上,故可依照實際使用的需求而任意移動接地元件的位置,進而有助於增加線路基板的接地墊的佈局設計彈性。此外,在本發明之打線機台中,由於打線監控系統接地且接地元件使晶片接地,故可降低打線接合時打線監控系統所接收到的電流雜訊,進而提高打線監控系統的偵測準確度。
再者,本發明之接地元件是配置在窗型壓板上並以接觸端接觸線路基板的接地墊,此時,接觸端可對線路基板施加一朝向載台的壓力,如此一來,可將線路基板壓合於載台上,以避免在後續的製程中因線路基板翹曲而破壞線路基板與載台之間的真空狀態。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100...打線機台
110...載台
120...固定治具
122...窗型壓板
122a...開口
124...接地元件
124a...磁吸部
124b...接觸端
130...銲針
140...打線監控系統
142...線夾
150...導線
160...導線供應裝置
210...線路基板
212...接合面
214...接地墊
216...基板單元
220...晶片
B...彎折部
C1...第一導電片
C2...第二導電片
M...磁性材料層
P...平板部
圖1A繪示本發明一實施例之打線機台的俯視圖。
圖1B繪示圖1A之打線機台的立體圖。
圖1C繪示圖1A之打線機台的示意圖,且圖1C中的載台、固定治具、線路基板與晶片是繪示沿圖1A之I-I段的剖面圖。
圖1D繪示圖1A之接地元件的立體圖。
圖2與圖3繪示圖1A之接地元件在窗型壓板上的多種配置方式。
100...打線機台
110...載台
120...固定治具
122...窗型壓板
122a...開口
124...接地元件
210...線路基板
214...接地墊
216...基板單元
220...晶片

Claims (11)

  1. 一種用於打線接合製程的固定治具,設置於一載台上,用以固定一線路基板,該線路基板具有一接合面,至少一接地墊位於該接合面上以及多個基板單元,各該基板單元適於承載至少一晶片,該接地墊位於該些基板單元的周邊,該固定治具包括:一窗型壓板,配置於該線路基板上,以將該線路基板壓合於該載台上,該窗型壓板具有一開口,該開口暴露出該些基板單元,該窗型壓板的材質為一導電材料;以及一接地元件,具有一磁吸部與自該磁吸部之邊緣延伸而出的一接觸端,該磁吸部位於該窗型壓板上並磁性吸附該窗型壓板,該接觸端接觸該接地墊,該接地元件電性連接該窗型壓板與該接地墊。
  2. 如申請專利範圍第1項所述之固定治具,其中部分該窗型壓板位於該接地墊與該些基板單元之間。
  3. 如申請專利範圍第2項所述之固定治具,其中該接地元件配置於該窗型壓板的邊緣上。
  4. 如申請專利範圍第1項所述之固定治具,其中該接地元件配置於該窗型壓板之鄰近該開口的部分上。
  5. 如申請專利範圍第1項所述之固定治具,其中該接地元件為一L形結構。
  6. 一種打線機台,適於打線連接一線路基板與配置於該線路基板上的多個晶片,該線路基板具有一接合面,至少一接地墊位於該接合面上以及多個基板單元,該些晶片分別配置於該些基板單元上,該接地墊位於該些基板單元的周邊,該打線機台包括:一載台,該線路基板配置於該載台上;一固定治具,設置於該載台上,用以固定該線路基板,該固定治具包括:一窗型壓板,配置於該線路基板上,以將該線路基板壓合於該載台上,該窗型壓板具有一開口,該開口暴露出該些基板單元,該窗型壓板的材質為一導電材料;一接地元件,具有一磁吸部與自該磁吸部之邊緣延伸而出的一接觸端,該磁吸部位於該窗型壓板上並磁性吸附該窗型壓板,該接觸端接觸該接地墊,該接地元件電性連接該窗型壓板與該接地墊;一銲針,位於該線路基板上方,用以形成至少一電性連接各該晶片及該線路基板的導線;以及一打線監控系統,適於藉由檢查該導線所回授的電流或電壓來監測該銲針所形成的該導線是否良好連接至該些晶片其中之一。
  7. 如申請專利範圍第6項所述之打線機台,其中該些晶片至少其中之一依序經由該線路基板、該接地元件與該窗型壓板而接地。
  8. 如申請專利範圍第6項所述之打線機台,其中部分該窗型壓板位於該接地墊與該些基板單元之間。
  9. 如申請專利範圍第8項所述之打線機台,其中該接地元件配置於該窗型壓板的邊緣上。
  10. 如申請專利範圍第6項所述之打線機台,其中該接地元件配置於該窗型壓板之鄰近該開口的部分上。
  11. 如申請專利範圍第6項所述之打線機台,其中該接地元件為一L形結構。
TW099116090A 2010-05-20 2010-05-20 固定治具及打線機台 TWI405278B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW099116090A TWI405278B (zh) 2010-05-20 2010-05-20 固定治具及打線機台

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099116090A TWI405278B (zh) 2010-05-20 2010-05-20 固定治具及打線機台

Publications (2)

Publication Number Publication Date
TW201142961A TW201142961A (en) 2011-12-01
TWI405278B true TWI405278B (zh) 2013-08-11

Family

ID=46765188

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099116090A TWI405278B (zh) 2010-05-20 2010-05-20 固定治具及打線機台

Country Status (1)

Country Link
TW (1) TWI405278B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2223867Y (zh) * 1995-02-22 1996-04-03 吉林大学 磁性接地电极
US7066372B2 (en) * 2001-06-27 2006-06-27 Sanyo Electric Co., Ltd. Recognition device, bonding device, and method of manufacturing a circuit device
TW200811969A (en) * 2006-08-25 2008-03-01 Advanced Semiconductor Eng Wire bonding machine
US7481351B2 (en) * 2003-12-23 2009-01-27 Samsung Electronics Co., Ltd. Wire bonding apparatus and method for clamping a wire
TW201013833A (en) * 2008-09-26 2010-04-01 Advanced Semiconductor Eng Fixing jig of wire bonding machine and window type clamp thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2223867Y (zh) * 1995-02-22 1996-04-03 吉林大学 磁性接地电极
US7066372B2 (en) * 2001-06-27 2006-06-27 Sanyo Electric Co., Ltd. Recognition device, bonding device, and method of manufacturing a circuit device
US7481351B2 (en) * 2003-12-23 2009-01-27 Samsung Electronics Co., Ltd. Wire bonding apparatus and method for clamping a wire
TW200811969A (en) * 2006-08-25 2008-03-01 Advanced Semiconductor Eng Wire bonding machine
TW201013833A (en) * 2008-09-26 2010-04-01 Advanced Semiconductor Eng Fixing jig of wire bonding machine and window type clamp thereof

Also Published As

Publication number Publication date
TW201142961A (en) 2011-12-01

Similar Documents

Publication Publication Date Title
US9253894B2 (en) Electronic assembly with detachable components
KR100281667B1 (ko) 반도체 장치 실장 구조 및 반도체 장치 실장 방법
TWI407533B (zh) 在基底封裝件上具有晶粒之積體電路封裝系統
US20050248011A1 (en) Flip chip semiconductor package for testing bump and method of fabricating the same
CN101604000B (zh) 电子部件的测试装置用部件及该电子部件的测试方法
KR101128752B1 (ko) 반도체 칩의 검사용 지그, 검사 장치 및 검사 방법, 그리고 반도체 장치의 제조 방법
KR20060123941A (ko) 테이프 캐리어 패키지용 탭 테이프
US6433410B2 (en) Semiconductor device tester and method of testing semiconductor device
KR980012324A (ko) 칩 스케일 패키지의 제조 방법
US20110222252A1 (en) Electronic assembly with detachable components
TWI405278B (zh) 固定治具及打線機台
JPH1117058A (ja) Bgaパッケージ、その試験用ソケットおよびbgaパッケージの試験方法
US6628136B2 (en) Method and apparatus for testing a semiconductor package
CN106601639B (zh) 不着检出测试方法及其所用的基板与压板
KR102612764B1 (ko) 반도체 패키지의 테스트 장치
KR100377468B1 (ko) 볼 그리드 어레이 반도체 패키지의 와이어 본딩용 클램프및 이를 이용한 와이어 본딩 검사 방법
KR101189649B1 (ko) 필름타입 프로브카드
JP3895465B2 (ja) 基板の実装方法、基板の実装構造
TWI250602B (en) Method for testing a substrate and a common clamp used for the method
TWI237338B (en) Chip carrier capable of testing electric performance of passive components and method for testing the same
US6172318B1 (en) Base for wire bond checking
KR200177064Y1 (ko) 볼 그리드 어레이 패키지 전기특성 검사용 테스트장치
KR100271354B1 (ko) 볼그리드어레이 반도체 패키지용 가요성 회로 기판을 캐리어프레임에 접착하는 방법
KR20010055261A (ko) 볼 그리드 어레이 반도체 패키지의 와이어 본딩용 클램프및 이를 이용한 와이어 본딩 검사 방법
TW201413906A (zh) 半導體封裝件及其製法