TWI400583B - Substrate manufacturing method - Google Patents

Substrate manufacturing method Download PDF

Info

Publication number
TWI400583B
TWI400583B TW098104014A TW98104014A TWI400583B TW I400583 B TWI400583 B TW I400583B TW 098104014 A TW098104014 A TW 098104014A TW 98104014 A TW98104014 A TW 98104014A TW I400583 B TWI400583 B TW I400583B
Authority
TW
Taiwan
Prior art keywords
substrate
chamber
plasma ashing
treatment
plasma
Prior art date
Application number
TW098104014A
Other languages
English (en)
Other versions
TW200943003A (en
Inventor
In-Hyeck Baik
Young-Chul Lee
Original Assignee
Psk Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Psk Inc filed Critical Psk Inc
Publication of TW200943003A publication Critical patent/TW200943003A/zh
Application granted granted Critical
Publication of TWI400583B publication Critical patent/TWI400583B/zh

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/42Stripping or agents therefor
    • G03F7/427Stripping or agents therefor using plasma means only

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • General Physics & Mathematics (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Description

基板製造方法
本發明係關於製造半導體基板之裝置,更詳言之係關於加工半導體基板用之基板製造方法。
一般而言,電漿係指由離子、電子或自由基等所成之經離子化之氣體狀態,其藉由非常高的溫度或強電場或高頻電磁場(RF Electromagnetic Fields)所產生。
尤其是輝光放電所致之電漿,藉由因直流或高頻電磁場所激發之自由電子而產生,所激發之自由電子與氣體分子衝突,而產生與離子、自由基、電子等相同的活性品類(Active Species)。此種活性品類在物理或化學上,係作用於物質表面,使表面特性變化。藉由此種活性品類,進行物質表面之處理者稱為電漿處理。
此種電漿處理係利用在製造半導體元件之步驟,例如薄膜蒸鍍、洗淨、灰化或蝕刻步驟。
一般而言,電漿灰化步驟係在經加熱至約200℃至300℃之夾盤(chuck)上以放置晶圓的狀態,使電漿與光阻反應並除去光阻。
此種電漿灰化步驟,主要係通過利用到氧氣之電漿產生來進行。但是,在使光阻經高劑量植入(High Dose Implant)處理後予以除去之情形,在高劑量植入處理過程,會使光阻表面硬化。隨此而引起爆裂(popping),因爆裂而殘餘殘留物。此種殘留物即使進行化學處理亦無法容易地除去,故會引起晶圓品質不良。
為防止此品質不良,在電漿灰化步驟時,添加如四氟化碳(CF4 )氣體之含氟氣體,藉由爆裂,可除去所形成之殘留物。亦即,光阻會因溫度上昇而使得物質變化,增加構成光阻的非晶質碳。隨此,因爆裂所致的殘留物增加碳與碳間之鍵聯基,增加硬化之程度,故會增加除去此殘留物所必要的能量。此種殘留物因利用氧氣而除去有所困難,故在電漿灰化步驟時添加氟系氣體。氟系氣體與構成殘留物之碳鍵結,造成碳與碳間鍵聯基之切斷,故可容易地除去殘留物。但是此種氟系氣體會引起形成於晶圓之氧化膜的損失。
另外,在僅利用氧氣之電漿灰化步驟,因要求300℃以上之製程溫度,故如上述引起爆裂及殘留物殘存,並引起高溫所致晶圓之特性變化,為了除去殘留物而需伴隨其他途徑之化學處理。
本發明係鑑於上述問題而完成者,其目的在於提供一種可提高製程效率之基板製造方法。
為了達成上述目的,實現本發明目的之一特徵的基板製造方法係如下述:
首先,將形成光阻之基板加熱。接著,將基板進行一次電漿灰化處理,使基板之溫度於大氣壓狀態下降。再次將基板進行二次電漿灰化處理。
在此,一次電漿灰化處理及二次電漿灰化處理係在真空壓狀態進行,且係利用氧氣來進行。
一方面,在二次電漿灰化處理後,利用無化學處理之純水進行基板洗淨。
另外,為要達成上述目的,實現本發明目的之一特徵的基板製造方法係如下述:
首先,在使基板安置(safe arrived)於設置在腔室內部之支持板的狀態下,加熱基板。在使腔室內部維持於第一壓力之狀態下,將基板進行一次電漿灰化處理。在使腔室內部維持於第二壓力之狀態下,將基板溫度下降。在使腔室內部維持於第三壓力之狀態下,將基板進行二次電漿灰化處理。
在此,第二壓力比第一及第三壓力更高。
具體而言,第二壓力為大氣壓,第一及第三壓力則為真空壓。
依照上述之本發明,在電漿灰化處理時,於大氣壓狀態藉由暫時使基板溫度下降,可防止光阻之化學鍵結變化,減少爆裂及殘留物發生,而可提高灰化之效率及製品之收率。
以下,參照隨附圖式更詳細說明本發明所期望之實施形態。
第一圖表示關於本發明實施形態的基板製造裝置之圖式。
參照第一圖,本發明之基板製造裝置400,含有處理單元100、電漿生成單元200及第一與第二排氣管310、320。
處理單元100係進行晶圓之灰化步驟,電漿產生單元200係在灰化步驟產生必要的電漿,供應於處理單元100。第一及第二排氣管310、320係使處理單元100內部之氣體與反應副產物排出於外部,來調節處理單元100之內部壓力。
具體而言,處理單元100含有腔室110、夾盤120、阻流板(baffle)130及外罩140。
腔室110係提供可進行基板之處理製程的製程空間(PS),在底面111形成有與第一及第二排氣管310,320各自相連通的第一及第二排氣孔111a、111b。在基板處理製程時腔室110為接地(grounding)。
夾盤120係設置於製程空間(PS),在灰化處理時用以支持晶圓。具體而言,夾盤120係含有:安置晶圓之支持板121及與該支持板121之下部結合的支持軸123。
在灰化步驟時,支持板121係將安置(safe arrived)於上面之晶圓以既已設定(already-set)之溫度加熱,支持軸123係以中心軸為基準進行旋轉並使支持板121旋轉。
在夾盤120上部,配置有阻流板130及外罩140。阻流板130與腔室110之上段部結合,與支持板121相面對。阻流板130為接地,並將自電漿產生單元200所產生之電漿過濾,主要使電漿之自由基通過,而供應至製程空間(PS)。
外罩140配置於腔室110及阻流板130上部,與腔室110結合,使製程空間(PS)密閉。另外,外罩140與電漿產生單元200結合,形成有使來自電漿產生單元200之電漿可流入之流入口141。在外罩140內部形成有引導空間(GS),來自電漿產生單元200之電漿通過流入口141而流入該引導空間(GS)。引導空間(GS)內之電漿經由阻流板130,而供應於製程空間(PS)。在本發明之一例中引導空間(GS)可形成逆圓錐形狀。
在外罩140上部設置電漿產生單元200。電漿產生單元200含有磁控管(magnetron)210、導波管220、第一及第二氣體供給管231、233、電漿源部240及流入管250。
具體而言,磁控管(magnetron)210係使電漿產生用之微波發生,導波管220係將以磁控管(magnetron)210產生之微波引導至電漿源部240。第一氣體供給管231與電漿源部240連結,而將電漿灰化用之處理氣體供給於電漿源部240。
在電漿源部240中藉由來自第一氣體供給管231之處理氣體及磁控管(magnetron)210之微波,即可產生電漿。
電漿源部240與流入管250之輸入端連結,流入管250之輸出端則結合於外罩140上面並與流入口141相連通。在電漿源部240產生之電漿,通過流入管250而供應於引導空間(GS),且通過阻流板130而供應於製程空間(PS)。
另外,流入管250係與第二氣體供給管233連結。第二氣體供給管233之輸出端與流入管250之側部結合,並供應調節氣體於流入管250,而可調節在電漿源部240所產生電漿之自由基產生速度。
電漿產生單元200進而含有供應洗淨腔室110內部用之洗淨氣體的第三氣體供給管235。第三氣體供給管235係與電漿源部240連結,洗淨氣體在基板之處理過程中可除去腔室110之內壁與附著於阻流板130的粒子(particle)。
一方面,在腔室110下,設置第一及第二排氣管310、320。第一及第二排氣管310、320係結合於腔室110底面111,與形成於腔室110底面111的第一及第二排氣孔111a、111b各自相連通,並將流入製程空間(PS)的氣體及製程過程所發生之製程副產物排出於外部。第一及第二排氣管310、320則與外部之壓力調節裝置(圖中未顯示)連結,通過第一及第二排氣管310、320,可調節製程空間之壓力。
在此實施形態中,基板製造裝置400可配置二支排氣管310、320,但是排氣管310、320之數目,可因腔室110大小而增減之。
以下參照圖式對於利用到基板製造裝置400之電漿灰化步驟予以具體說明。
第二圖係利用第一圖所示之基板製造裝置,為說明製造晶圓之方法用之流程圖,第三圖係表示於第一圖所示之基板製造裝置進行電漿灰化之步驟的圖式。
參照第二圖及第三圖,首先將夾盤120之支持板121加熱後,將形成光阻之晶圓10安置於支持板121上(步驟S110)。在此時,支持板121被加熱至約200℃至300℃左右,晶圓10於形成光阻後,經利用高劑量植入(High Dose Implant,HDI)或電漿之植入步驟後被引入腔室110內。
藉由經加熱之支持板121使得晶圓10被加熱(步驟S120)。
此時,晶圓10之加熱時間為約二至二十秒左右。
在此將晶圓10安置於支持板121之步驟(步驟S110)及加熱晶圓10之步驟(步驟S120),其係在使腔室110內部壓力維持於大氣壓之狀態下進行。
接著,在使腔室110內部成為真空狀態後,利用氧氣使晶圓10進行一次電漿灰化處理(步驟S130)。
具體而言,自第一氣體供給管231供給氧氣於電漿源部240。一方面,自磁控管(magnetron)210產生微波,使微波通過導波管220,而被引導至電漿源部240。依此而在電漿源部240中產生含有氧的電漿,所產生之電漿經由流入管250及阻流板130而可供應於晶圓10。以此可進行晶圓10之一次電漿灰化處理。
在一次電漿灰化處理時,腔室110之內部壓力在約0.1至約1托(Torr)左右,消耗約1000至約3000瓦(W)之電力,所供給之氧氣流量為約1000至約5000sccm(立方公分/分鐘:Standard Cubic Centimeter per Minute)左右,所需時間為約十至約三十秒左右。
接著,使腔室110內部壓力成為大氣壓狀態後,在將晶圓10自支持板121分離之狀態下,使晶圓10待機,使晶圓10之溫度下降(步驟S140)。在此,晶圓10之待機時間最短約三十秒左右。
自支持板121使晶圓10分離時,晶圓10則藉由設置於支持板121之上升銷(圖中未顯示),自支持板121隔離約一公分以上。在此,上升銷係在支持晶圓10之狀態下通過昇降動作使晶圓10自支持板121被隔離。
另外,自腔室110取出晶圓10,而可自支持板121分離晶圓10。在此種情形,利用其他途徑之冷卻構件,可冷卻晶圓10,在室溫可使晶圓10待機。
將上述晶圓10之溫度下降之方法可在大氣壓狀態下進行。
接著,在另外將晶圓10安置於支持板121後,利用氧氣使晶圓10進行二次電漿灰化處理(步驟S160)。此時腔室110之內部壓力為約0.1至約1托,消耗電力為約1000至約3000瓦,氧氣流量為約1000至約5000sccm,所需時間約十至約三十秒左右。
接著,在步驟S160,使腔室110之壓力與消耗電力更為增加,使晶圓10進行三次電漿灰化處理(步驟S170)。此時,腔室110之內部壓力為約0.5至約2.5托,消耗電力約3000至約7000瓦,氧氣流量約1000至約5000sccm左右。
在本發明之一例中,一次電漿灰化處理及第二電漿灰化處理在考慮爆裂發生可在比三次電漿灰化處理更低的壓力與低消耗電力下進行。相反地,三次電漿灰化處理,係為了提高灰化率,故在比一次電漿灰化處理及二次電漿灰化處理更高的壓力與高消耗電力下進行。
通過晶圓10之三次電漿灰化處理,完成光阻之除去時,自腔室110取出晶圓10(步驟S180),使晶圓10以純水洗淨後進行乾燥(步驟S190)。
上述雖利用氧氣進行電漿灰化處理,但是本發明並非限定於此。
如上述,依照本發明之電漿灰化步驟係在大氣壓下加熱晶圓10進行一次電漿灰化處理後,使晶圓10之溫度在大氣壓狀態下降,而可防止形成於晶圓10之光阻的物質變化,亦即防止化學鍵結變化。
具體而言,光阻係在真空狀態的高溫下產生化學鍵結的變化,而溫度與壓力所致光阻之化學鍵結的變化係如下述表一所示。
參照表一,在HDI處理前,光阻之碳-氧鍵結約26%,碳-氫鍵結約74%,非晶質碳約0%。HDI處理後觀察光阻之化學鍵結時,碳-氧鍵結約14%比HDI處理前更為減少,碳-氫鍵結約50%比HDI處理前更為減少,非晶質碳約36%,比HDI處理前更為增加。
將經HDI處理之光阻在真空狀態下,在約259℃加熱時,碳-氧鍵結為約0%比加熱前減少,碳-氫鍵結約13%比加熱前更為減少,非晶質碳約87%比加熱前增加。亦即將經HDI處理之光阻在真空狀態下加熱時,則產生化學鍵結之變化,使得非晶質碳急遽地增加。
依此,光阻係增加碳與碳間之鍵聯基,增加碳與碳間之雙鍵及三鍵,而使爆裂增加。一般而言,用來分解碳-碳鍵結約需要81仟卡/莫耳的能量,而相反地,用來分解碳=碳鍵結與碳≡碳鍵結,則各自約需要145仟卡/莫耳與約198仟卡/莫耳之能量,故難以除去爆裂所致殘留物。
相反地,將經HDI處理之光阻在大氣壓狀態下,加熱至約250℃時,碳-氧鍵結為約16%,碳-氫鍵結為約52%,非晶質碳為約32%左右。如此一來,將經HDI處理之光阻在大氣壓下加熱之情形,化學鍵結比加熱前幾乎無變化,故可防止非晶質碳之增加,使爆裂減少,可容易進行殘留物與光阻之除去。
以下參照第二圖與第三圖及表一,按步驟S120至S150觀察形成於晶圓10之光阻的化學鍵結變化則如下述。
首先,在步驟S120,晶圓10因係在大氣壓加熱,故晶圓10之光阻幾乎不產生化學鍵結之變化。亦即,光阻之化學鍵結與加熱前,亦即HDI處理後顯現幾乎類似之情況。
在步驟S130,晶圓10係在高溫之真空狀態下,進行一次電漿灰化處理,故晶圓10之光阻產生化學鍵結之變化。亦即,晶圓10之光阻在非晶質碳急遽增加。
但是,在步驟S140及S150,晶圓10則自夾盤120分離,在大氣壓之狀態下溫度成為下降。隨此而光阻之非晶質碳在加熱前之狀態為減少。亦即,光阻之化學鍵結在再一次HDI處理後,於狀態產生變化。
如此一來,依照本發明之電漿灰化步驟,係在一次電漿灰化處理後,使晶圓10之溫度在大氣壓狀態下降,而可使溫度上昇所致光阻之化學鍵結變化減少。
對此,基板製造裝置400可防止爆裂,而可容易地除去殘留物及光阻,並可提高電漿灰化效率。另外,基板製造裝置400係為了爆裂之防止及殘留物之除去,因無利用氟系氣體之必要,故可防止晶圓10之氧化膜損失,提高製品之收率。
另外,依照本發明之電漿灰化步驟,因可使光阻之化學鍵結變化最小化,故在電漿灰化步驟後,在晶圓10之洗淨步驟時利用其他途徑之無化學處理之純水,而可進行晶圓10之洗淨,可節省製造成本。
以上,係參照實施形態加以說明,然而在該發明所屬技術領域之熟悉該項技藝人士,在不逸脫上述申請專利範圍所記載之本發明思想及領域之範圍內,可對本發明作多樣化的修正及變更,合予陳明。
10...晶圓
100...處理單元
110...腔室
111...底面
111a、111b...排氣孔
120...夾盤
121‧‧‧支持板
123‧‧‧支持軸
130‧‧‧阻流板
140‧‧‧外罩
141‧‧‧流入口
200‧‧‧電漿產生單元
210‧‧‧磁控管
220‧‧‧導波管
231、233、235‧‧‧氣體供給管
240‧‧‧電漿源管
250‧‧‧流入管
310、320‧‧‧排氣管
400‧‧‧基板製造裝置
GS‧‧‧引導空間
PS‧‧‧製程空間
第一圖係表示依照本發明實施形態之基板製造裝置的圖式。
第二圖係用以說明利用第一圖所示之基板製造裝置製造晶圓之方法的流程圖。
第三圖係表示在第一圖所示之基板製造裝置,進行電漿灰化之步驟的圖式。
本案代表圖為流程圖,故無元件符號。

Claims (11)

  1. 一種基板製造方法,包含:利用高劑量植入處理或電漿對形成有光阻之基板進行植入處理;將該形成有光阻之基板加熱之步驟,其中含有:將設置於腔室中之支持板加熱之步驟,以及使該腔室之內部壓力維持於大氣壓之狀態下,將該基板安置於該支持板,進行加熱之步驟;在使該腔室內部成為真空狀態後,且在真空壓狀態下,利用氧氣使該基板進行一次電漿灰化處理之步驟;將該基板溫度在大氣壓狀態下降之步驟;以及將該基板安置於該支持板,且在真空壓狀態下,利用氧氣使該基板進行二次電漿灰化處理之步驟。
  2. 如申請專利範圍第1項所述之基板製造方法,其中將該基板溫度下降之步驟,係在使該腔室內部壓力維持於大氣壓之狀態,在既已設定之時間內使該基板自該支持板隔離。
  3. 如申請專利範圍第2項所述之基板製造方法,其中使該基板溫度下降之步驟,係使該基板自該支持板隔離一公分以上。
  4. 如申請專利範圍第3項所述之基板製造方法,其中在該基板之溫度下降時,該基板係藉由配置於該支持板之上升銷,自該支持板隔離。
  5. 如申請專利範圍第1項所述之基板製造方法,其中使該基板冷卻之步驟,係自該腔室取出該基板後,於大氣壓狀態在既已設定之時間內配置於該腔室外部,該腔室外部溫度比該腔室內部溫度更低。
  6. 如申請專利範圍第1項所述之基板製造方法,其中冷卻該基板之步驟,係將該基板取出於該腔室之外部後,利用冷卻裝置在大氣壓狀態冷卻該基板。
  7. 如申請專利範圍第1項所述之基板製造方法,其中該基板之加熱時間為二至二十秒,在該一次電漿灰化處理時,該腔室之內部壓力為0.1至1托,消耗電力為1000至3000瓦,該一次電漿灰化處理所利用之氣體流量為1000至5000sccm,所需時間為十至三十秒,在該二次電漿灰化處理時,該腔室之內部壓力為0.1至1托,消耗電力為1000至3000瓦,二次電漿灰化處理所利用之氣體流量為1000至5000sccm,所需時間為十至三十秒。
  8. 如申請專利範圍第7項所述之基板製造方法,其中在該二次電漿灰化處理步驟以後,進而含有將該基板進行三次電漿灰化處理之步驟,該三次電漿灰化處理係使該腔室之內部壓力與消耗電力以比該一次及二次電漿灰化處理步驟更高之製程條件下進行。
  9. 如申請專利範圍第1項所述之基板製造方法,其中在該二次電漿處理步驟以後,進而含有使用無化學處理之純水,洗淨該基板之步驟。
  10. 一種基板製造方法,其包含:利用高劑量植入處理或電漿對形成有光阻之基板進行植入處理;在使該基板安置於設置在腔室內部之支持板之狀態下,加熱該基板之步驟;在使該腔室內部維持於真空壓之狀態,將該基板進行一次電漿灰化處理之步驟;使該腔室內部維持於大氣壓之狀態,將該基板溫度下降之步驟;以及在使該腔室內部維持於真空壓之狀態,將該基板進行二次電漿灰化處理之步驟;其中加熱該基板之步驟,係在使該腔室內部維持於大氣壓之狀態下進行二至二十秒,在進行該一次電漿灰 化處理時,該腔室之內部壓力為0.1至1托,消耗電力為1000至3000瓦,該一次電漿灰化處理所利用之氣體流量為1000至5000sccm,所需時間為十至三十秒,在進行該二次電漿灰化處理時,該腔室之內部壓力為0.1至1托,消耗電力為1000至3000瓦,二次電漿灰化處理所利用之氣體流量為1000至5000sccm,所需時間為十至三十秒。
  11. 如申請專利範圍第10項中所述之基板製造方法,其中在該二次電漿灰化處理步驟以後,進而含有利用無化學處理之純水,洗淨該基板之步驟。
TW098104014A 2008-02-15 2009-02-09 Substrate manufacturing method TWI400583B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080013996A KR101049939B1 (ko) 2008-02-15 2008-02-15 기판 제조 방법

Publications (2)

Publication Number Publication Date
TW200943003A TW200943003A (en) 2009-10-16
TWI400583B true TWI400583B (zh) 2013-07-01

Family

ID=41076075

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098104014A TWI400583B (zh) 2008-02-15 2009-02-09 Substrate manufacturing method

Country Status (3)

Country Link
JP (1) JP5213741B2 (zh)
KR (1) KR101049939B1 (zh)
TW (1) TWI400583B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102484663B (zh) 2009-08-25 2014-12-24 联想创新有限公司(香港) 呼叫者信息显示方法、设备和蜂窝电话
JP6438649B2 (ja) * 2013-12-10 2018-12-19 株式会社Screenホールディングス 基板処理方法および基板処理装置
KR101994895B1 (ko) 2016-09-26 2019-07-01 에이피시스템 주식회사 기판 처리 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177088A (ja) * 1992-08-31 1994-06-24 Sony Corp アッシング方法及びアッシング装置
JP2005196187A (ja) * 2003-12-31 2005-07-21 Dongbuanam Semiconductor Inc カラー・フォトレジストの除去方法
TW200603219A (en) * 2004-03-31 2006-01-16 Tadahiro Ohmi Circuit board, method of producing the circuit board and display device having the circuit board
TW200702899A (en) * 2005-02-18 2007-01-16 Hoya Corp Method for manufacturing gray scale mask and gray scale mask

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04103119A (ja) * 1990-08-23 1992-04-06 Nec Corp レジスト除去装置
JPH0878372A (ja) * 1994-09-01 1996-03-22 Hitachi Ltd 有機物除去方法及びその装置
JP3728165B2 (ja) * 1999-01-28 2005-12-21 キヤノン株式会社 イオン注入されたホトレジストの残渣の処理方法及び半導体装置の製造方法
KR100379210B1 (ko) * 2002-04-19 2003-04-08 피.에스.케이.테크(주) 반도체 웨이퍼 애싱 방법
KR100710705B1 (ko) * 2005-11-22 2007-04-23 피에스케이 주식회사 기판 애싱 방법
US7749400B2 (en) * 2005-12-16 2010-07-06 Jason Plumhoff Method for etching photolithographic substrates

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177088A (ja) * 1992-08-31 1994-06-24 Sony Corp アッシング方法及びアッシング装置
JP2005196187A (ja) * 2003-12-31 2005-07-21 Dongbuanam Semiconductor Inc カラー・フォトレジストの除去方法
TW200603219A (en) * 2004-03-31 2006-01-16 Tadahiro Ohmi Circuit board, method of producing the circuit board and display device having the circuit board
TW200702899A (en) * 2005-02-18 2007-01-16 Hoya Corp Method for manufacturing gray scale mask and gray scale mask

Also Published As

Publication number Publication date
KR101049939B1 (ko) 2011-07-15
KR20090088608A (ko) 2009-08-20
JP5213741B2 (ja) 2013-06-19
TW200943003A (en) 2009-10-16
JP2009194380A (ja) 2009-08-27

Similar Documents

Publication Publication Date Title
US8034183B2 (en) Cleaning method and plasma processing method
KR101153330B1 (ko) 플라즈마 처리 장치의 클리닝 방법, 그 클리닝 방법을 실행하는 플라즈마 처리 장치 및 그 클리닝 방법을 실행하는 프로그램을 기억하는 기억 매체
KR20040105567A (ko) 유기층 제거 방법 및 장치
US20090258159A1 (en) Novel treatment for mask surface chemical reduction
KR19990071626A (ko) 사파이어플라즈마애셔에서기판으로부터잔류물을제거하는방법및그장치
TWI400583B (zh) Substrate manufacturing method
US10872761B2 (en) Post etch defluorination process
KR102538188B1 (ko) 플라즈마 처리 장치의 세정 방법
JP2008085231A (ja) 基板上の残留有機物除去方法
TWI831956B (zh) 清潔處理方法及電漿處理裝置
CN112470253A (zh) 提高远程等离子体产生的氧化膜的质量的表面预处理工艺
TWI673794B (zh) 電漿處理方法
JP7422531B2 (ja) プラズマ処理装置及びプラズマ処理方法
JP5253237B2 (ja) プラズマ処理装置およびプラズマ処理方法
JP5988871B2 (ja) ラジカルクリーニング装置及び方法
JPH1131681A (ja) アッシング方法およびその装置
JP4480012B2 (ja) エッチング方法およびエッチング装置
TWI536456B (zh) 基板處理裝置及基板處理方法
WO1997017167A1 (en) Laser processing chamber with cassette cell
JP2010097993A (ja) プラズマ処理方法
KR100578122B1 (ko) 반도체 기판의 애싱 방법
JP3147868U (ja) 基板処理装置
TW202417134A (zh) 使用微波源清潔節流閥及前級管線
JPH05347282A (ja) アッシング装置及びその処理方法
JP2022057019A (ja) プラズマ処理装置、およびプラズマ処理方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees