TWI400012B - 電路板和構造電路板的方法 - Google Patents

電路板和構造電路板的方法 Download PDF

Info

Publication number
TWI400012B
TWI400012B TW098136434A TW98136434A TWI400012B TW I400012 B TWI400012 B TW I400012B TW 098136434 A TW098136434 A TW 098136434A TW 98136434 A TW98136434 A TW 98136434A TW I400012 B TWI400012 B TW I400012B
Authority
TW
Taiwan
Prior art keywords
electrically conductive
layer
electrically
circuit board
conductance
Prior art date
Application number
TW098136434A
Other languages
English (en)
Other versions
TW201038146A (en
Inventor
Karikalan Sampath Komarapalayam Velayudham
Original Assignee
Broadcom Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Broadcom Corp filed Critical Broadcom Corp
Publication of TW201038146A publication Critical patent/TW201038146A/zh
Application granted granted Critical
Publication of TWI400012B publication Critical patent/TWI400012B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00Waveguides; Transmission lines of the waveguide type
    • H01P3/02Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08Microstrips; Strip lines
    • H01P3/081Microstriplines
    • H01P3/082Multilayer dielectric
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07Electric details
    • H05K2201/0707Shielding
    • H05K2201/0715Shielding provided by an outer layer of PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09236Parallel layout
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

電路板和構造電路板的方法
本發明涉及電路板(circuit board)技術。
傳輸線(transmission line)就是電路板上的一對電導線(electrical conductor),用於承載電信號(electrical signal)和相應參考信號。傳輸線內部及其周圍磁場的分佈決定了傳輸線的自感量(self-inductance)以及與相鄰信號線的互感量(mutual-inductance)。這些電感值是限定傳輸線特性(諸如串擾(crosstalk)、特性電阻(characteristic impedence))的重要因素。傳輸線所承載的信號的幅度和時序完整性極度依賴於上述兩個特性。傳輸線的磁場分佈是維持信號完整性的重要因素,那麽也是傳輸線預期功能(intended function)的重要因素。
在一種配置中,傳輸線包括信號線(signal trace)和參考面(reference plane)。信號線承載傳輸線對(transmission line pair)的正向電信號(forward electrical signal),參考面承載與電信號相關的回流(return current)。參考面可為地面或電路板的其他電壓面。典型地,信號線鋪設在參考面上。該傳輸線周圍的網狀磁場(net magnetic field)是信號線上正向電流引起的第一磁場和參考平面上的回流引起的第二磁場的向量和(vectorial sum)。當參考面上的回流路徑(return current path)在距離和大小上非常接近于正向電流路徑時,第一和第二磁場成分在傳輸線周圍的大部分位置會相互抵消(cancel out),由於它們的相位(phase)相反。在此情況下,網狀磁場趨向于主要集中在 信號線和參考面之間。
參考層(refence layer)與地(ground)或電壓參考電勢(potential)連接,並位於電路板一個或多個信號線之上或之下。此參考層配置通過將電場和磁場限制在傳輸線周圍一個較小的區域來輔助控制傳輸線的特性電阻、與鄰近信號線的串擾、以及傳輸線發出的電磁干擾輻射(electromagnetic interference radiation)。然而,在電路板上實施一個或多個參考面導致電路板金屬層數量的增加。金屬層數量的增加也就增加了電路板的成本及厚度。這些成本和厚度的增加並不是所期望的,特別是對於那些需要盡可能薄的電子設備和系統以及不斷降低的平均銷售價格的消費者來說更是如此。
本發明提供了電路板的方法、系統和裝置。在其中一實施例中,電路板包括設於電路板一個或多個迹線(trace)上的電隔離材料。一個或多個進一步的電導導電特徵呈現在所述電路板上。電導材料層設於所述一個或多個迹線之上,通過所述電隔離材料與所述一個或多個迹線電隔離,並與所述一個或多個進一步的電導特徵電連接。所述電導材料限制了當所述一個或多個迹線傳導交流電時所產生的電場和磁場。以此方式限制電場和磁場的分佈,與鄰近信號迹線的干擾和/或串擾的問題就會得以減少或消除。
在另一配置實例中,電路板包括絕緣材料層(dielectric material layer)、第一和第二電導特徵、電導迹線、電隔離材料、和電導材料。所述絕緣材料層具有對立的第一和第二表面。第一和第二電導特徵位於絕緣材料層的第一表面 上。電導迹線位於絕緣材料層第一表面上的第一和第二電導特徵之間。電隔離材料位於絕緣材料層的第一表面上,覆蓋至少一部分電導迹線。電導材料設於電隔離材料上,與第一和第二電導特徵電接觸。
所述電導材料基本上是連續的,呈網格狀、或者具有其他形狀。第一和第二電導特徵可以為電導迹線、電導墊(conductive pads)或者其他電導特徵。還可在絕緣材料層的第一表面上設置一個或多個另外的電導特徵,與電導材料電接觸。
還可在絕緣材料層的第一表面上的第一和第二電導特徵之間放置一個或多個另外的迹線(trace),由電隔離材料(和由電導材料)覆蓋。
第一和第二電導特徵與電勢(electrical potential)電連接,諸如電源信號或地信號。
本發明還提供一種構造電路板的方法。在一個方法實例中,第一電導特徵、第二電導特徵和電導迹線均設於絕緣材料層的第一表面上,所述電導迹線置於第一和第二電導特徵之間。電隔離材料層設於絕緣材料層的第一表面上,覆蓋至少一部分電導迹線。電導材料層設於電隔離材料上,與第一和第二電導特徵電接觸。依據本發明的一個方面,提供一種電路板,包括:絕緣材料層,具有對立的第一和第二表面;第一電導特徵,位於絕緣材料層第一表面上;第二電導特徵,位於絕緣材料層第一表面上;電導迹線,位於絕緣材料層第一表面上的第一和第二電導特徵之間; 電隔離材料,位於絕緣材料層的第一表面上,覆蓋至少一部分電導迹線;以及電導材料,設於電隔離材料上,與第一和第二電導特徵電接觸。
作為優選,所述電導材料以網格狀設於電隔離材料上。
作為優選,所述第一電導特徵為第二電導迹線,所述第二電導特徵為第三電導迹線。
作為優選,所述第一電導特徵為第一電導墊,所述第二電導特徵為第二電導墊。
作為優選,所述電路板進一步包括:第二電導迹線,與第一電導迹線相鄰,位於絕緣材料層第一表面上的第一和第二電導特徵之間,其中所述第一和第二電導迹線形成傳輸線對;其中所述電隔離材料覆蓋至少一部分第二電導迹線。
作為優選,所述電導材料為電導環氧基樹脂(electrical conductive epoxy)或電導金屬薄片(foil)。
作為優選,所述第一和第二電導特徵與電勢(electrical potential)電連接。
作為優選,所述電勢為地電勢或電源信號電勢。
作為優選,所述電路板進一步包括:第二電導迹線,位於絕緣材料層的第一表面上;其中所述第一電導特徵位於第一和第二電導迹線之間。
依據本發明另一方面,提供一種構造電路板的方法,包括:在絕緣材料層的第一表面上構造第一電導特徵、第二 電導特徵、電導迹線,所述電導迹線位於第一和第二電導特徵之間;在絕緣材料層的第一表面上構造電隔離材料層,覆蓋至少一部分所述電導迹線;以及在電隔離材料上構造電導材料層,與第一和第二電導特徵電接觸。
作為優選,所述在電隔離材料上構造電導材料層並與第一和第二電導特徵電接觸的步驟包括:在電隔離材料上構造網格狀的電導材料。
作為優選,所述在絕緣材料層的第一表面上構造第一電導特徵、第二電導特徵、電導迹線且所述電導迹線位於第一和第二電導特徵之間的步驟包括:構造第一電導特徵為第二電導迹線;以及構造第二電導特徵為第三電導迹線。
作為優選,所述在絕緣材料層的第一表面上構造第一電導特徵、第二電導特徵、電導迹線且所述電導迹線位於第一和第二電導特徵之間的步驟包括:構造第一電導特徵為第一電導墊;以及構造第二電導特徵為第二電導墊。
作為優選,所述方法進一步包括:構造第二電導迹線,與第一電導迹線相鄰,位於絕緣材料層第一表面上的第一和第二電導特徵之間,其中所述第一和第二電導迹線形成傳輸線對;其中所述在電隔離材料上構造電導材料層並與第一和第二電導特徵電接觸包括:構造電隔離材料層以覆蓋至少一部分第二電導迹線。
作為優選,所述電導材料為電導環氧基樹脂(electrical conductive epoxy);其中所述在絕緣材料層的第一表面上構造電隔離材料層,覆蓋至少一部分所述電導迹線包括:將電導環氧基樹脂應用於絕緣材料層的第一表面上;以及固化(curing)所述電導環氧基樹脂。
作為優選,所述電導材料為電導金屬薄片(foil),其中所述在絕緣材料層的第一表面上構造電隔離材料層,覆蓋至少一部分所述電導迹線包括:將電導金屬薄片附著於絕緣材料層的第一表面上。
作為優選,所述方法進一步包括:將所述第一和第二電導特徵電連接於與電勢(electrical potential)相關聯的信號網(signal net)。
作為優選,所述電勢為地電勢或電源信號電勢。
作為優選,所述方法進一步包括:在絕緣材料層第一表面上構造第二電導迹線,使得第一電導特徵位於所述第一和第二電導迹線之間。
作為優選,所述在絕緣材料層的第一表面上構造電隔離材料層,覆蓋至少一部分所述電導迹線包括:在絕緣材料層的第一表面上構造焊接掩模(solder mask)層,以及在所述第一和第二電導特徵處構造貫通所述焊接掩模層的開口。
其中所述在電隔離材料上構造電導材料層並與第一和第二電導特徵電接觸包括:構造所述電導材料層以通過所述開口與所述第一和第 二電導特徵電接觸。
下文將結合附圖對具體實施例進行詳細描述,使得本發明的各種優點、各個方面和創新特徵顯而易見。注意,發明內容和摘要部分闡述了一個或多個實施例,但並不是發明人所考慮的本發明的所有優選實施例。
下面將參考附圖對本發明進行描述。在附圖中,類似的參考數位指示同一或相似功能的元件。另外,參考數位最左邊的數位代表該參考數位首次出現的附圖號。
介紹
本發明披露了包括本發明特徵的一個或多個實施例。披露的實施例僅用於解釋本發明。本發明的範圍不僅僅限於所披露的實施例。本發明的保護範圍由附後的權利要求書來界定。
描述過程中引用的“一實施例(one embodiment)”、“一個實施例(a embodiment)”、“一個實例(an example embodiment)”等指示所描述的實施例包含獨有的特徵、結構或特點,但是每一實施例並不是必須包含該獨有的特徵、結構或特點。而且,涉及同一實施例,這些短語並不是必需的。進一步地,當某個獨有特徵、結構或特點與某一實施例聯繫在一起描述,應當聲明的是,不管是否特別有特別說明,均可將該獨有特徵、結構或特點與其他實施例聯繫在一起而不脫離本領域的技術人員的能力範圍。
而且,應當理解的是,所使用的空間類描述“spatial descriptions”(例如“上(above)”、“下(below)”、“上(up)”、“左”、“右”、“下(down)”、“頂部(top)”、“底部”、“垂 直”、“水平”等等)僅用於解釋之用,所描述結構的具體實施例可以任何方向或方式進行空間佈局。
電路板中的磁場和電場分佈
傳輸線就是電路板上的一對電導線,用於承載電信號和相應參考信號。傳輸線內部及其周圍磁場的分佈決定了傳輸線的自感量以及與相鄰信號線的互感量。這些電感值是限定傳輸線特性(諸如串擾、特性電阻)的重要因素。傳輸線所承載的信號的幅度和時間的完整性極度依賴於這些特性。傳輸線的磁場分佈是維持信號完整性的重要因素,那麽也是傳輸線預期功能的重要因素。
傳輸線可以通過多種方式配置。在一種配置中,傳輸線包括信號迹線和參考面。圖1示出了包括這種傳輸線的電路板100的橫截面示意圖。如圖1所示,電路板100包括絕緣材料層102、參考面層104、第一和第二電導線106和108、隔離層130。第一和第二電導線106和108形成傳輸線128。
如圖1示例,參考面層104具有相對的表面124和126。參考面層104可由本領域技術人員知悉的任一方式形成。例如,參考面層104可形成或接納為薄板,諸如金屬薄片(foil),包括一個或多個電導材料層。例如,參考面層104可為金屬,諸如銅、鋁、金、銀、錫、鎳、鉛或金屬/合金的任意組合,或者由其他可選擇的電導材料製成。參考面層104可配置用做電路板100的地面或其他電壓面。
如圖1所示,參考面層104的第一表面124附著於絕緣材料層102的第二表面。參考面層104和絕緣材料層102可以任何方式互相連接,包括相關領域的技術人員知悉的 常規電路板製作技術。例如,參考面層104和絕緣材料層102可使用粘性材料(例如,環氧基樹脂)通過層壓工藝(lamination process)或任何其他方式來連接。絕緣材料層102可包括任何電隔離或絕緣材料,包括有機的、塑膠的、陶瓷的和/或磁帶材料。絕緣材料層102的示例材料包括諸如聚酰亞胺樹脂(polyimide)、“BT”的材料,這些材料包括叫做雙馬來酰亞胺-三氮雜苯(bis-maleimide triazine)的樹脂、“FR-4”(為耐火環氧基樹脂樹脂玻璃織物碾壓材料(fire-retardant epoxy resin-glass cloth laminate material))、“FR-5”和/或其他類似材料。電路板100除了參考面層104和絕緣材料層102外還包括進一步的層。電路板100的多層形式可由電導材料和電隔離材料的交替層來構成。電路板100可為印刷電路板(PCB)、積體電路封裝的基板、或任何其他類型的電路板。
如圖1所示,第一和第二電導線106和108可呈現在絕緣材料層102的第一表面120。第一電導線106可在獨立的製作過程中形成,也可在與第二電導線108完全相同的製作過程中形成。第一和第二電導線106和108可為例如電導迹線。第一和第二電導線106和108可以本領域技術人員知悉的任何方式構成。例如,第一和第二電導線106和108可由包括一個或多個電導材料層的薄片構成,諸如金屬薄片。蝕刻過程(etching process)或其他過程可用於在薄片內定義出第一電導線106和第二電導線108。第一和第二電導線106和108可為金屬製成,諸如銅、鋁、金、銀、錫、鎳、鉛或金屬/合金的任意組合,或者由另一種電導材料製成。第一和第二電導線106和108可以任何方式 附著於絕緣材料層102上,包括使用粘性材料(例如,環氧基樹脂)通過層壓工藝(lamination process)或任何本領域技術人員知悉的其他合適的方式。
如圖1示例所示,隔離層130設於絕緣材料層102的第一表面上。隔離層130覆蓋絕緣材料層102上的第一和第二電導線106和108。隔離層130可為任何隔離/絕緣材料,諸如環氧基樹脂、塑封材料(mold compound)、和/或塑膠或聚合物(polymer),諸如焊接掩模層(solder mask layer)。隔離層130可以本領域技術人員知悉的任何方式形成。例如,隔離層130可依據噴塗過程(spraying process)、絲網印刷過程(silkscreen process)、真空壓合過程(vacuum lamination process)、或者本領域技術人員知悉的任何其他合適的過程來製成。隔離層130可應用於電路板100來為第一和第二電導線106和108提供保護,避免其短路,便於電路板100上的晶片/器件的自動表面貼裝(surface mount attachment)(例如,使用回焊(solder reflow)),和/或用於其他目的。
絕緣材料層102將第一電導線106和參考面層104隔開。第一電導線106和參考面層104形成電路板100的傳輸線128。第一電導線106承載傳輸線128的電信號(例如正向電流);參考面層104承載傳輸線128的回流。在圖1的示例中,流過第一電導線106的電信號正向電流的方向由第一指示器114顯示(流出本頁面)。流經參考面層104的回流的方向由圖1所示的第二指示器116顯示(流入本頁面)。傳輸線128周圍的網狀磁場為是第一電導線上正向電流引起的第一磁場110和參考平面104上的回流引 起的第二磁場112的向量和(vectorialsum)。遵從“右手法則”,第一磁場110環繞第一電導線106為逆時針方向(counter clockwise direction),而第二磁場112為順時針方向。
期望的是第一電導線106和參考平面104盡可能的接近,如果參考面104上的回流路徑(return current path)非常接近於第一電導線106的正向電流路徑,第一和第二磁場110和112在傳輸線周圍的大部分位置會相互抵消(cancel out),由於它們的相位(phase)相反。在此情況下,網狀磁場趨向于主要集中在第一電導線106和參考面層104之間。然而,在常規電路板中,由於絕緣材料層102需用的厚度(例如,提供結構支援等),在第一電導線106和參考面層104之間出現間隔。這種間隔可導致傳輸線128在相鄰傳輸線邊緣產生大量網狀磁場,諸如由第二電導線108和參考面層104形成的第二傳輸線134。
普通電路板上兩相鄰傳輸線的互感是決定諸如傳輸線串擾和差分電阻(differential impedence)(這裏的相鄰傳輸線屬於差分對)的重要因素。互感與分隔兩傳輸線的介質的相對介電常數(relative permittivity)(等效介電常數(effective dielectric constant))成正比。互感與兩傳輸線之間的面積成正比。進一步地,互感與兩傳輸線的距離成反比。
圖2示出了與第一電導線106操作有關的電場示意圖。圖2示出了在第一電導線106和參考面層104之間輻射的第一電場204。在圖2的示例中,第一電導線106具有正電荷,而參考面層104具有負電荷(在回流部分212)。 第一電場204主要輻射穿過絕緣材料層102。圖2還示出在第一電導線106和第二電導線108之間輻射第二電場206。第二電場206輻射穿過絕緣材料層102、隔離層130、以及電路板200之上的大氣空間。
兩信號線的互感與其之間介質的相對介電常數有關。那麽,第一電導線106和第二電導線108之間的互感與絕緣材料層102、隔離層130、以及大氣空間的相對介電常數有關。第一電導線106和第二電導線108之間的最短路徑是穿過隔離層130,那麽隔離層130就是相對介電常數的主要決定者。兩信號線之間的互感隨著路徑密度的增加而增加(例如,隨著二者之間的空間)。對應電路板100,參考面層104靠近電導線106和108有助於減少互感。然而,如上所述,製造的挑戰和阻抗控制的需求會限制參考面層104與電導線106和108放置位置的接近程度。因此,電路板上相鄰信號線之間會有部分互感。而且,隨著傳輸線信號的邏輯雜訊容限(logic noise margins)的減少,系統級串擾開支也會減少。
參考面層104可與地面或電壓參考電勢(potential)連接,並置於電路板一個或多個信號迹線的上面或下面。此參考層配置通過將電場和磁場限制在傳輸線周圍一個較小的區域來輔助控制傳輸線的特性電阻、與鄰近信號線的串擾、以及傳輸線發出的電磁干擾輻射(EMI,electromagnetic interference radiation)。然而,在電路板上實施一個或多個參考面導致電路板金屬層數量的增加。金屬層數量的增加也就增加了電路板的成本及厚度。這些成本和厚度的增加並不是所期望的,特別是對於那些需要盡可能薄的電子設 備和系統以及不斷降低的平均銷售價格的消費者來說更是如此。
本發明的實施例克服了常規電路板的不足,能夠減少電場和磁場的分佈,也就減少了串擾和EMI輻射,使得電路板厚度減少、成本降低。後續章節將描述示例性實施例。
具體實施例
本章節介紹了減少電路板電場和磁場分佈的示例性實施例。在實施例中,電導材料層設於電路板一個或多個迹線上,電導材料層配置為限定與一個或多個迹線相關的電場和磁場的分佈。電導材料層減少了電場和磁場的分佈,與常規技術相比,降低了電路板的成本和厚度的增加。
此處所述實施例僅做解釋之用,並不作為對本發明的限制。儘管下面將涉及PCB和積體電路封裝基板,此處所述的實施例還適用於其他類型的電路板。而且,對於本領域技術人員來說,很顯然的還有包括對實施例進行修改/變更的另外的結構和操作性示例。
圖3示出了依據本發明一實施例的電路板300的橫截面示意圖。電路板300類似於圖1所示的電路板100,下面闡述其差別。如圖3所示,電路板300包括絕緣材料層102和第一和第二電導線106和108。而且,電路板300還包括第一、第二和第三電隔離材料部分308、310、312、第一電導特徵302a、第二電導特徵302b、電導材料314。電路板300的這些特徵將描述如下。
如圖3所示,第一和第二電導特徵302a和302b位於絕緣材料層102的第一表面120上。第一電導線106也位於第一和第二電導特徵302a和302b之間的第一表面120 上。第一、第二和第三電隔離材料部分308、310、312位於第一表面120上。第一、第二和第三電隔離材料部分308、310、312為電隔離材料層的隔離部分,或者為電隔離材料連續層的各部分。電隔離材料部分310覆蓋電導線106。電導材料314形成於電隔離材料部分310上,並與第一和第二電導特徵302a和302b電連接。電導材料314通過電隔離材料部分310與電導線106電隔離。
如圖3所示,第一電導特徵302a、電導線106(由電隔離材料部分310覆蓋)、第二電導特徵302b位於絕緣材料層102第一表面120上的第一電隔離材料部分308和第三電隔離材料部分312之間。第三電隔離材料部分312覆蓋第一表面120上的第二電導線108。電導線106和電導材料314形成傳輸線316,類似於圖1中由電導線106和參考面104形成的傳輸線128,但是具有改善的電場和磁場特性。
與圖1所示由傳輸線128生成的電場和磁場相比,電導材料314為由傳輸線316生成的電場和磁場提供了改善限制。所述改善源於電導材料314和電導線106的緊密接近(與參考面104和電導線106相比)、電導材料314向電導線106提供的防護、和/或此處依據具體實施例的所述其他原因。
例如,圖4和圖5示出了依據本發明一實施例的電路板300的橫截面示意圖,其中圖4示出了電路板300的磁場,圖5示出了電路板300的電場。參考圖4,第一電導線106承載傳輸線316的電信號(例如,正向電流),電導材料314承載傳輸線316的回流。在圖4的實例中,穿過 第一電導線106的電信號正向電流的方向標識為流出本頁面,穿過電導材料314的回流的方向標識為流入本頁面。傳輸線316周圍的網狀磁場為是第一電導線106上正向電流引起的第一磁場402和電導材料314上的回流引起的第二磁場404的向量和(vectorial sum)。遵從“右手法則”,第一磁場402環繞第一電導線106為逆時針方向(counter clockwise direction),而第二磁場404為順時針方向。
電導材料314與電導線106可構造的緊密接近程度比圖1所示的參考面104和電導線106的緊密接近程度要高。這是因為電隔離材料部分310形成的厚度小於絕緣材料層102的厚度。因為電導材料314和電導線106可構造的彼此貼近程度高於參考面104和電導線106;第一和第二磁場402和404在傳輸線316周圍的位置相互抵消的程度要好於第一和第二磁場110和112在傳輸線128周圍的位置相互抵消的程度。因此,在相鄰傳輸線的邊緣的傳輸線316的網狀磁場(例如,包括第二電導線108的傳輸線)比傳輸線128的網狀磁場要少。
圖5示出了與第一電導線106和電導材料314操作相關的電場502。電場502在第一電導線106和電導材料314之間輻射。在圖5中,第一電導線106具有正電荷,電導材料314具有負電荷。電場502輻射穿過電隔離材料部分310。
如上所述,兩信號線之間的互感與其之間介質的相對介電常數有關。在一實施例中,第一和第二電導特徵302a和302b為順著電導線106的長度延伸的迹線(traces)(例如,以流入和/或流出頁面的方向)(如下文圖11所述)。 在該實施例中,第一電導線106和第二電導線108之間的最短路徑是穿過電隔離材料部分310和電導材料314。因為電導材料314設置於第一電導線106和第二電導線108之間,二者之間幾乎沒有互感,所以第一電導線106和第二電導線108之間的電場502的信號強度很小。那麽,在此實施例中,與圖2示出的傳輸線128相比,傳輸線316減少了與電導線108的串擾。
在另一實施例中,第一和第二電導特徵302a和302b可以不順著電導線106延伸(例如下文圖10所示)。在此實施例中,在某些位置,第一電導線106和第二電導線108之間的最短路徑是穿過電隔離材料部分310和電隔離材料部分312(其可為獨立的或連續的部分)。然而,甚至在此實施例中,與圖2所示的參考面層104和電導線106相比,電導材料314緊密接近電導線106有助於減少互感。那麽,在此實施例中,與圖2所示的傳輸線128相比,傳輸線316減少了與電導線108的串擾。
由於電導材料314帶來的磁場和電場分佈的減少,使得鄰近信號線間的串擾也減少,傳輸線發出的電磁干擾(EMI)輻射也減少。而且,磁場和電場分佈的減少使得無需增加電路板300的厚度。例如,電路板300的厚度小於圖1所示電路板100的厚度,因為電路板300不包含參考面104;電導材料314的厚度(超過了電隔離材料部分308、310、312)小於參考面104的厚度。而且,由於參考面104的消除,使得電路板300的製造成本低於電路板100的製造成本,可使用相對低複雜度的製造技術來構造電路板300上的電導材料314。由於在成本和厚度上的減少, 採用這些實施例可製造出便宜且小體積的電子設備。
注意的是,在圖3-5中未示出電路板300的參考層(例如,參考層104),在電路板300上可選擇設置參考層,以提供電路板300的傳輸線316和/或其他信號線的電場和磁場分佈的額外減少。
本發明的實施例,包括電路板300,可以各種方式構造。例如,圖6示出了依據本發明一實施例的構造電路板的流程圖600。流程圖600用於構造例如電路板300。流程圖600是結合圖7和圖8進行描述的,圖7和圖8示出了在製作過程(fabrication process)的不同點的電路板300。注意的是,單個電路板可依據流程圖600構造,多個電路板可依據流程圖600並行構造。例如,在一實施例中,一排電路板可構造在一面板上。基於對流程圖600的討論,對於相關領域的技術人員來說,很顯然的還有其他的構造和操作實例。
在步驟602中,第一電導特徵、第二電導特徵、電導迹線構造於絕緣材料層的第一表面上,電導迹線設於第一和第二電導特徵之間。例如,第一電導特徵可為第一電導特徵302a,第二電導特徵可為第二電導特徵302b,電導迹線為第一電導線106。如圖7所示,第一電導特徵302a、第二電導特徵302b、電導線106構造於絕緣材料層102的第一表面210上。再如圖7所示,電導線106設於第一和第二電導特徵302a、302b之間。此外,電導線108設於第一表面120上。第二電導特徵302b設於第一電導線106和第二電導線108之間。
注意的是,第一電導線106、第一電導特徵302a、第 二電導特徵302b可在同一製作過程或獨立製作過程來構造。第一電導線106、第一電導特徵302a、第二電導特徵302b可以任何方式構造,常規的或相關領域技術人員知悉的任何其他方式,諸如照相平版印刷(photolithography)過程。例如,第一電導線106、第一電導特徵302a、第二電導特徵302b可由包括一個或多個電導材料層的薄片構成,諸如金屬薄片。蝕刻過程(etching process)或其他過程可用於在薄片中定義出第一電導線106、第一電導特徵302a、第二電導特徵302b(和第二電導線108)(例如,電導迹線、電導墊等)。第一電導線106、第一電導特徵302a、第二電導特徵302b、第二電導線108可由金屬製成,諸如銅、鋁、金、銀、錫、鎳、鉛或金屬/合金的任意組合,或者由其他可選擇的電導材料製成。第一電導線106、第一電導特徵302a、第二電導特徵302b、第二電導線108可以任何方式附著於絕緣材料層102上,包括使用粘性材料(例如,環氧基樹脂)通過層壓工藝(lamination process)或任何本領域技術人員知悉的任何其他合適的方式。
在步驟604中,電隔離材料層設於絕緣材料第一表面上,該絕緣材料覆蓋了至少一部分電導迹線。例如,圖7示出了電路板700,為電路板300的修改版。如圖7實例所示,隔離層702設於絕緣材料層102第二表面120上。隔離層702類似於例如圖1所示的隔離層130。隔離層702覆蓋絕緣材料層102上第一和第二電導線106和108、第一和第二電導特徵302a和302b。隔離層702可為任何隔離/絕緣材料,諸如環氧基樹脂、塑封材料(mold compound)、和/或塑膠或聚合物(polymer),諸如焊接掩 模層(solder mask layer)。隔離層702可以本領域技術人員知悉的任何方式製成。例如,隔離層702可依據噴塗過程(spraying process)、絲網印刷過程(silkscreen process)、真空壓合過程(vacuum lamination process)、或者本領域技術人員知悉的任何其他合適的過程來製成。隔離層702可應用於絕緣材料層來為第一和第二電導線106和108提供保護,避免其短路,便於電路板300上的晶片/器件的自動表面貼裝(surface mount attachment)(例如,使用回焊(solder reflow)),和/或用於其他目的。
圖8示出了電路板800,為電路板700的修改版,帶有開口802a和802b。開口802a在第一電導特徵302a處貫穿於隔離層702中,以提供對第一電導特徵302a的接入。開口802b在第二電導特徵302b處貫穿於隔離層702中,以提供對第二電導特徵302b的接入。那麽,在一實施例中,圖6中的步驟604包括在第一和第二電導特徵處形成貫穿於電隔離材料的開口。開口802a和802b可以任何方式貫穿於隔離層702,包括構造包含開口802a和802b樣式的隔離層702、貫穿隔離層702蝕刻(etching)開口802a和802b、貫穿隔離層702鑽出(drilling)開口802a和802b,或者任何其他合適的方式。開口802a和802b可構造為任何合適的區域和形狀,包括具有一個區域:用於僅僅暴露第一和第二電導特徵302a和302b中相關的一個的一部分;具有一個區域:等同於與第一和第二電導特徵302a和302b中相關的一個的區域;具有一個區域:大於與第一和第二電導特徵302a和302b中相關的一個的區域(如圖8所示)。例如,開口802a和802b可為圓形或矩形開口,以 暴露出第一和第二電導特徵302a和302b,該電導特徵可為接觸墊或類似結構。在另一實施例中,開口802a和802b為細長的開口(elongated opening),以暴露出第一和第二電導特徵302a和302b,該電導特徵可為迹線或其他順著第一表面120延伸的細長結構。如圖8所示,開口802a將第一電隔離材料部分308和第二電隔離材料部分310分離開,開口802b將第二隔離材料部分310和第三隔離材料部分312分離開。
在步驟606中,電導材料層設於電隔離材料上,並與第一和第二電導特徵電接觸。例如,如圖8所示,電導材料314設於第一電導特徵302a、第二電隔離材料部分310、第二電導特徵302b上。電導材料層314可為平面層(planar layer)或非平面層(non-planar layer)(如圖9所示,電導材料314應該為314的外邊緣向隔離材料部分308和312方向逐漸減少)。電導材料314分別通過開口802a和802b與第一和第二電導特徵302a和302b電接觸。
電導材料314可以任何合適的方式設於電路板上,包括電鍍過程(plating process)、澱積過程(deposition process)、絲網印刷過程(screen printing process)或噴墨印刷過程(ink-jet printing process)。電導材料314可為固體形式或可固化為固體的流體形式。電導材料314可為諸如電導聚合物(polymer)的電導材料,或者為諸如銅、鋁、金、銀、錫、鎳、鉛或金屬/合金的任意組合,或者由其他可選擇的電導材料製成。例如,電導材料314可為金屬薄片(foil)、金屬塗料(paint)、鉛框(lead frame)、電導樹脂或環氧基樹脂(epoxy)、電導墨、電導糊劑(paste)(例 如焊膏(solder paste))或其他合適的電導材料。例如,電導材料314可為金屬薄片,使用電導粘著劑(adhesive)與第一和第二電導特徵302a和302b接觸。金屬薄片的過量部分可以除去,諸如通過蝕刻過程。
電導材料314可構造為任何合適的厚度。電導材料314的厚度可被精確構造和控制在微米、亞微米(sub-micrometer)範圍或其他範圍。從而,與增加獨立的金屬層本身相比(例如,增加參考層104),使得電導材料314對積體電路包或其他電路板應用的影響很小或者甚至可忽略不計。
注意的是,儘管圖3所示的單個電導線106處於第一和第二電導特徵302a和302b之間並被電導材料314覆蓋,還可以在第一和第二電導特徵302a和302b之間設置一個或多個另外的電導線並被電導材料314覆蓋。例如,圖9示出了依據本發明一實施例的具有傳輸線902的電路板900的橫截面示意圖。傳輸線902包括電導線106a和電導線106b。如圖9所示,6個電導線106a、106b和108a-108d設於絕緣材料層102的第一表面120上。而且第一和第二電導特徵302a和302b設於第一表面120上。第一和第二電導線106a和106b彼此相鄰並被第二隔離材料部分310覆蓋。電導線108a和108b彼此相鄰並被第一隔離材料部分308覆蓋。電導線108c和108d彼此相鄰並被第三隔離材料部分312覆蓋。例如,電導線108a和108b形成電路板900的第二傳輸線,電導線108c和108d形成電路板900的第三傳輸線。
電導線106a和106b設於第一和第二電導特徵302a和 302b之間的第一表面120上。第一電導特徵302a位於電導線108b和電導線106a之間,第二電導特徵302b位於電導線106b和電導線108c之間。
在圖9中,電導材料314形成於第一電導特徵302a、電隔離材料部分310和第二電導特徵302b之上,並與第一和第二電導特徵302a和302b電接觸。電導材料314限制了由傳輸線902發出的信號所產生的電場和磁場,類似于前文描述的關於傳輸線316的方式。例如,因為電導線106a和106b彼此非常接近,並由相對薄的電隔離材料部分310分離,電導線106a和106b保持相對緊密的電耦合和磁耦合。而且,因為電導材料314非常靠近電導線106a和106b,電導材料314(在某些實施例中)可位於傳輸線902和鄰近電導線108b和108c之間,電導材料314可為傳輸線902提供EMI防護,減少電導線108b和108c邊緣的磁場,並減少傳輸線902和電導線108b和108c之間的互感。
如前所述,電導特徵302a和302具有細長(elongated)或非細長(non-elongated)形狀。而且,電導特徵302可為任意個。例如,圖10示出了依據本發明一實施例的電路板1000的局部俯視圖,示出了電路板1000的第一表面120。電路板1000是圖3所示的電路板300的示例。如圖10所示,電導線106a、106b和108a-108d位於第一表面120上。而且,第一至第四電導特徵302a-302d位於第一表面120上。為了方便說明,圖10中第一至第三隔離材料部分308、310、312顯示為透明。第一至第三隔離材料部分308、310、312在第一表面120上形成連續的隔離材料層(在電導特徵302a-302d處帶有開口)。為了方便說明,圖 10中電導材料314顯示為透明且被遮蔽。
類似於圖9的實施例,第一和第二電導線106a和106b彼此鄰近並被第二隔離材料310覆蓋。電導線108a-108d彼此鄰近並被第一隔離材料308覆蓋。電導線108c和108d彼此相鄰並被第三隔離材料部分312覆蓋。第一和第二電導線106a和106b設於第一表面120上第一和第二電導特徵302a和302b之間。第一電導特徵302a設於電導線108b和電導線106a之間,第二電導特徵302b設於電導線106b和電導線108c之間。
注意的是,圖10中示出了電導線106a、106b和108a-108d,電隔離材料部分308、310、312,以及電導材料314,還有電路板1000的其他部分沒有示出。在圖10的示例中,電導線106a、106b和108a-108d為電導迹線(trace),電導特徵302a-302d為電導墊。電導線106a和106b為直線迹線,電導線108a-108d為彎曲的迹線(由多個直線部分通過彎角部分接合而成)。圖10中,電導材料314在電隔離材料部分301、電導線106a和106b、電導特徵302a-302d之上形成長方形形狀的層。圖10中,每一電導特徵302a-302d設於電導材料314相應拐角下。電導材料314通過電隔離材料部分310與電導線106a和106b電隔離,並與每一電導特徵302a-302d電接觸。而且,電導線108b的一部分在電導材料314的第一邊的下方彎折,電導線108c的一部分在電導材料314的第二邊的下方的彎折。
在圖10的示例中,示出的電導特徵302a-302d為圓形。在另一實施例中,電導特徵302為另一形狀,包括長 方形、三角形(triangular)、其他多邊形(polygon)、或不規則形狀。電導特徵302的大小(例如,直徑、長度和/或寬度等)等同於、小於或大於電導線106a和106b的寬度。而且,電導特徵302的數量可為任意個。例如,一排電導特徵302可沿著傳輸線902的長度方向的每一側設置。
圖11示出了本發明一實施例的電路板1100的局部俯視圖,示出了電路板1100的第一表面120。電路板1100為圖3所示的電路板300的另一示例,與電路板1000基本相同,區別描述如下。如圖11所示,示出的電導線106a、106b和108a-108d為直電導迹線。而且,第一和第二電導特徵302a和302b示為直電導迹線(特別地,電導特徵302c和302d未在圖11中示出)。為了便於說明,在圖11中第一至第三隔離材料部分308、310、312示為透明,電導材料314示為透明並被遮蔽。
在電路板1100中,第一至第三隔離材料部分308、310、312通過間隙彼此隔離。電導特徵302a和302b分別沿著傳輸線902的長度方向延展。電導材料314通過電隔離材料部分310與電導線106a、106b電隔離,並沿著整個長度方向與電導特徵302a和302b電接觸(穿過隔離材料部分308和310之間的間隙、部分310和312之間的間隙)。圖11所示的示例中,任一電導線108a-108d都沒有延伸到電導材料314下方。為了解釋之用,圖12示出了圖11所示的電路板1100的局部俯視圖,電隔離材料部分308、310、312和電導材料314示為不透明的。
在一實施例中,諸如圖12所示,電導材料314形成連續層。在另一實施例中,電導材料314包括一個或多個開 口。例如,圖13示出了依據本發明一實施例的電路板1300的局部示意圖。電路板1300為圖3所示的電路板300的另一例子,與電路板1100基本相同,區別描述如下。如圖13所示,電導材料314可為網狀,具有多個矩形開口1302,包括成列分佈的開口1302a和1302b。如圖13所示,電隔離材料部分310、第一表面120和/或第一和第二電導特徵302a和302b的一部分能夠經由開口1302接入。任何數量、形狀和排列的開口1302都是可以的。開口1302可為任何大小,包括用於防護外部實體不受傳輸線902發出信號影響的大小。
在一實施例中,當塗層(coating)材料應用於電路板1300的第一表面120以覆蓋電導材料314和/或第一表面120上的其他特徵時,諸如在過成型工藝(over-molding process)中,電導材料314的網狀形狀是有用的。例如,塗層材料可以是塑封材料(molding compound)、封裝材料(encapsulating material)或其他塗層材料,用於為電路板1300提供環境保護。電導材料314中的開口1302使得塗層材料能夠穿過開口1302附著在電隔離材料部分310、第一表面120和/或第一和第二電導特徵302a和302b的一部分上。在此方式中,塗層材料附著在電路板1300上更牢固。
在實施例中,一個或多個電導特正302與電路板的電勢電連接,諸如與電路板的地信號網或電源信號網電連接。在此方式中,電導材料314與電勢電連接(經由一個或多個電導特徵302),以進一步提高電導材料314的效能,限定位於電導材料314附近以及在電導特性302之間的電導線/傳輸線所生成的電場和磁場。電導材料302通過 信號迹線或其他電導線中的任一個或其組合與電路板的電勢電連接,信號穿過電路板一個或多個層等。
例如,圖14示出了依據本發明一實施例的電路板1400的橫截面示意圖。電路板1400為圖3所示電路板300的另一例子。區別描述如下。如圖14所示,電導通道1402延伸穿過絕緣材料層102,電導迹線1404設於絕緣材料層102的第二表面122上。第二導電特徵302b在第一表面120處與電導通道1402的第一端連接,電導迹線1404在第二表面122處與電導通道1402的第二端連接。電導迹線1404通過其他的電導迹線和/或通道(vias)與電路板1400的電源或地信號網電連接,包括與電路板1400的地或電源信號平面(例如,圖1中的參考面104)電連接。在此方式中,電導材料314通過第二電導特特徵302b、電導通道1402、電導迹線1404與地或電源信號網電連接。儘管圖14中未示出,第一電導特徵302a也以類似或不同於第二電導特徵302b的方式與地或電源信號網電連接。
如上所述,這裏所述的電路板(例如,電路板300、900、1000、1100、1300、1400等)還可用於印刷電路板、積體電路封裝以及進一步的電路板應用。例如,在印刷電路板應用中,任意數量的電子元件、連接器等安裝(mounted)和/或附著於所述電路板。在積體電路封裝的應用中,所述電路板用作積體電路封裝基板。在實施例中,一個或多個積體電路裸芯(dies)、焊球(solder ball)、接合線(wire bond)、封裝材料(encapsulating material)/塑封材料(mold compound)、散熱片(heat sink)等可安裝和/或附著於所述電路板以形成積體電路封裝。
結論
上文描述了本發明的多個實施例,應當理解的是,這些實施例僅用於示例,並不作為對本發明的限制。本領域技術人員知悉,在不脫離本發明的精神和範圍的情況下,可以對這些特徵和實施例進行各種改變或等同替換。那麽,本發明的保護寬度和範圍並不僅限於上述示例性實施例,所有落入本申請的權利要求範圍內的實施例都屬於本發明的保護範圍。
100‧‧‧電路板
102‧‧‧絕緣材料層
104‧‧‧參考面層
106‧‧‧第一電導線
108‧‧‧第二電導線
110‧‧‧第一磁場
112‧‧‧第二磁場
114‧‧‧第一指示器
116‧‧‧第二指示器
120‧‧‧第一表面
124‧‧‧表面
126‧‧‧表面
128‧‧‧傳輸線
130‧‧‧隔離層
134‧‧‧第二傳輸線
200‧‧‧電路板
204‧‧‧第一電場
206‧‧‧第二電場
300‧‧‧電路板
302a‧‧‧第一電導特徵
302b‧‧‧第二電導特徵
308‧‧‧第一電隔離材料部分
310‧‧‧第二電隔離材料部分
312‧‧‧第三電隔離材料部分
314‧‧‧電導材料
316‧‧‧傳輸線
402‧‧‧第一磁場
404‧‧‧第二磁場
502‧‧‧電場
700‧‧‧電路板
702‧‧‧隔離層
800‧‧‧電路板
802a‧‧‧開口
802b‧‧‧開口
900‧‧‧電路板
902‧‧‧傳輸線
1000‧‧‧電路板
1100‧‧‧電路板
1300‧‧‧電路板
1302‧‧‧開口
1400‧‧‧電路板
1402‧‧‧電導通道
1404‧‧‧電導跡線
圖1是包括傳輸線的電路板橫截面(cross-sectional)示意圖,示出了與傳輸線相關的磁場。
圖2是包括傳輸線的電路板橫截面示意圖,示出了與傳輸線相關的電場。
圖3是依據本發明一實施例的包括傳輸線的電路板橫截面示意圖。
圖4是依據本發明一實施例的圖3所示電路板的橫截面示意圖,示出了相關的磁場。
圖5是依據本發明一實施例的圖3所示電路板的橫截面示意圖,示出了相關的電場。
圖6是依據本發明一實施例的構造電路板流程圖。
圖7和圖8分別是依據本發明一實施例的圖3所示電路板在製作過程中不同點的橫截面示意圖。
圖9是依據本發明一實施例的電路板橫截面示意圖。
圖10至圖13是依據本發明一實施例的示例性電路板的局部俯視圖。
圖14是依據本發明一實施例的電路板橫截面示意圖。
300‧‧‧電路板
302a‧‧‧第一電導特徵
302b‧‧‧第二電導特徵
308‧‧‧第一電隔離材料部分
310‧‧‧第二電隔離材料部分
312‧‧‧第三電隔離材料部分
314‧‧‧電導材料
316‧‧‧傳輸線

Claims (8)

  1. 一種電路板,其特徵在於,包括:絕緣材料層,具有對立的第一和第二表面;第一電導特徵,位於絕緣材料層第一表面上;第二電導特徵,位於絕緣材料層第一表面上;電導迹線,位於絕緣材料層第一表面上的第一和第二電導特徵之間;電隔離材料,位於絕緣材料層的第一表面上,覆蓋至少一部分電導迹線;電導材料,設於電隔離材料上,與第一和第二電導特徵電接觸,其中該電導材料以網格狀設於該電隔離材料上,且該電導材料包括至少一孔洞,其中該孔洞暴露出部分該電隔離材料、部分第一表面和/或第一和第二電導特徵;以及塗層材料,覆蓋於該電導材料上,且該塗層材料透過該孔洞覆蓋部分該電隔離材料、部分第一表面和/或第一和第二電導特徵。
  2. 如申請專利範圍第1項所述的電路板,其中,所述第一電導特徵為第二電導迹線,所述第二電導特徵為第三電導迹線。
  3. 如申請專利範圍第1項所述的電路板,其中,所述第一電導特徵為第一電導墊,所述第二電導特徵為第二電導墊。
  4. 如申請專利範圍第1項所述的電路板,其中,所述電路板進一步包括: 第二電導迹線,與第一電導迹線相鄰,位於絕緣材料層第一表面上的第一和第二電導特徵之間,其中所述第一和第二電導迹線形成傳輸線對;其中所述電隔離材料覆蓋至少一部分第二電導迹線。
  5. 如申請專利範圍第1項所述的電路板,其中,所述電導材料為電導環氧基樹脂或電導金屬薄片。
  6. 如申請專利範圍第1項所述的電路板,其中,所述第一和第二電導特徵與電勢電連接。
  7. 一種構造電路板的方法,其特徵在於,包括:在絕緣材料層的第一表面上構造第一電導特徵、第二電導特徵、電導迹線,所述電導迹線位於第一和第二電導特徵之間;在絕緣材料層的第一表面上構造電隔離材料層,覆蓋至少一部分所述電導迹線;在電隔離材料上構造電導材料層,與第一和第二電導特徵電接觸;在電隔離材料上構造網格狀的電導材料,且該電導材料包括至少一孔洞,其中該孔洞暴露出部分該電隔離材料、部分第一表面和/或第一和第二電導特徵;以及在該電導材料層上構造塗層材料,該塗層材料透過該孔洞覆蓋部分該電隔離材料、部分第一表面和/或第一和第二電導特徵。
  8. 如申請專利範圍第7項所述的方法,其中,所述在絕緣材料層的第一表面上構造第一電導特徵、第二電導特徵、電導迹線且所述電導迹線位於第一和第二電導特徵 之間的步驟包括:構造第一電導特徵為第二電導迹線;以及構造第二電導特徵為第三電導迹線。
TW098136434A 2008-10-28 2009-10-28 電路板和構造電路板的方法 TWI400012B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/259,775 US8344819B2 (en) 2008-10-28 2008-10-28 Conformal reference planes in substrates

Publications (2)

Publication Number Publication Date
TW201038146A TW201038146A (en) 2010-10-16
TWI400012B true TWI400012B (zh) 2013-06-21

Family

ID=41611230

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098136434A TWI400012B (zh) 2008-10-28 2009-10-28 電路板和構造電路板的方法

Country Status (5)

Country Link
US (2) US8344819B2 (zh)
EP (1) EP2209356A1 (zh)
CN (1) CN101795530B (zh)
HK (1) HK1147012A1 (zh)
TW (1) TWI400012B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8344819B2 (en) 2008-10-28 2013-01-01 Broadcom Corporation Conformal reference planes in substrates
JP2015177059A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置
JP6310750B2 (ja) * 2014-04-01 2018-04-11 日本オクラロ株式会社 差動伝送線路、光伝送装置、及び差動伝送線路の製造方法
GB2546794B (en) * 2016-01-29 2020-01-08 Teraview Ltd A transmission line
US10218045B2 (en) * 2017-06-07 2019-02-26 Raytheon Company Serially connected transmission line sections each having a conductive shield member overlying a portion of a strip conductor
US11985760B2 (en) * 2022-04-19 2024-05-14 Dell Products L.P. Reduction of crosstalk and impedance sensitivity for a microstrip in a printed circuit board of an information handling system

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020130739A1 (en) * 1998-09-10 2002-09-19 Cotton Martin A. Embedded waveguide and embedded electromagnetic shielding
US6515236B2 (en) * 2000-09-12 2003-02-04 Sony Corporation Printed wiring board and manufacturing method of the printed wiring board
JP2006173310A (ja) * 2004-12-15 2006-06-29 Sumitomo Bakelite Co Ltd 回路基板

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4776087A (en) * 1987-04-27 1988-10-11 International Business Machines Corporation VLSI coaxial wiring structure
JPS6480094A (en) 1987-09-19 1989-03-24 Nippon Cmk Kk Printed wiring board
JPH04267586A (ja) * 1991-02-22 1992-09-24 Nec Corp 同軸配線パターンおよびその形成方法
US5164692A (en) * 1991-09-05 1992-11-17 Ael Defense Corp. Triplet plated-through double layered transmission line
US5334800A (en) * 1993-07-21 1994-08-02 Parlex Corporation Flexible shielded circuit board
JP4195731B2 (ja) * 1996-07-25 2008-12-10 富士通株式会社 多層プリント板及びこれを利用した高周波回路装置
US5818315A (en) * 1996-12-31 1998-10-06 Lucent Technologies Inc. Signal trace impedance control using a grid-like ground plane
US6075423A (en) * 1997-11-26 2000-06-13 Intel Corporation Controlling signal trace characteristic impedance via a conductive epoxy layer
US6133621A (en) * 1998-10-15 2000-10-17 Stmicroelectronics S.R.L. Integrated shielded electric connection
JP2000269211A (ja) * 1999-03-15 2000-09-29 Nec Corp 半導体装置
US20050156693A1 (en) * 2004-01-20 2005-07-21 Dove Lewis R. Quasi-coax transmission lines
US20050156692A1 (en) * 2004-01-20 2005-07-21 Dove Lewis R. Double density quasi-coax transmission lines
JP2009246092A (ja) * 2008-03-31 2009-10-22 Nitto Denko Corp 配線回路基板およびその製造方法
US8344819B2 (en) 2008-10-28 2013-01-01 Broadcom Corporation Conformal reference planes in substrates

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020130739A1 (en) * 1998-09-10 2002-09-19 Cotton Martin A. Embedded waveguide and embedded electromagnetic shielding
US6515236B2 (en) * 2000-09-12 2003-02-04 Sony Corporation Printed wiring board and manufacturing method of the printed wiring board
JP2006173310A (ja) * 2004-12-15 2006-06-29 Sumitomo Bakelite Co Ltd 回路基板

Also Published As

Publication number Publication date
CN101795530B (zh) 2013-04-24
HK1147012A1 (en) 2011-07-22
US20130112464A1 (en) 2013-05-09
US8344819B2 (en) 2013-01-01
US20100102903A1 (en) 2010-04-29
EP2209356A1 (en) 2010-07-21
CN101795530A (zh) 2010-08-04
TW201038146A (en) 2010-10-16
US9210795B2 (en) 2015-12-08

Similar Documents

Publication Publication Date Title
US8056221B2 (en) Power-ground plane partitioning and via connection to utilize channel/trenches for power delivery
TWI400012B (zh) 電路板和構造電路板的方法
KR101250677B1 (ko) 반도체 패키지 및 그의 제조 방법
US9288893B2 (en) Implementations of twisted differential pairs on a circuit board
US20150235966A1 (en) Wiring board and semiconductor device using the same
CN104425459B (zh) 半导体装置及半导体装置的检查方法
TWI484875B (zh) 電路板及電路板製作方法
CN104754855A (zh) 柔性电路板及其制作方法
CN110650580A (zh) 电子装置模块、制造该电子装置模块的方法和电子设备
CN108807360A (zh) 半导体封装设备和制造半导体封装设备的方法
US9338880B2 (en) Mutual capacitance and magnetic field distribution control for transmission lines
JP2011159879A (ja) シールド付フレキシブルプリント配線板、その製造方法、および電子機器
WO2020071493A1 (ja) モジュール
CN103338590B (zh) 软性电路板及其制造方法
CN202121860U (zh) 一种用于精密电子设备的柔性电路板
JP2003273525A (ja) 配線基板
JP3104749B2 (ja) 回路装置及びその製造方法
JP2022002260A (ja) 表面実装型受動部品
JP2004266180A (ja) 配線基板
JP2001291817A (ja) 電子回路装置および多層プリント配線板
JPH04139783A (ja) Ic搭載用可撓性回路基板及びその製造法
JP2006049496A (ja) 印刷配線板
TWI491321B (zh) 柔性電路板及其製作方法
JPH07263869A (ja) 電子部品搭載用基板及びその製造方法
JP2006114623A (ja) 基板モジュール及び印刷配線板並びにこれを用いた電子装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees