TWI399833B - 一種形成記憶體電容的方法 - Google Patents

Description

一種形成記憶體電容的方法

本發明涉及一種記憶體電容的製作方法，特別是一種具有較深電容下電極之記憶體電容的製作方法。

動態隨機存取記憶體(dynamic random access memory,DRAM)由許多記憶胞(memory cell)組成。通常記憶胞是由一存取電晶體及一儲存電容(storage capacitor)所組成之半導體記憶裝置。藉由儲存電荷於儲存電容上，每一記憶胞可儲存一位元(bit)之訊號。

儲存電容通常由一上電極、一介電層、及一下電極所組成。儲存電容所能儲存之電容量和上下電極與介電層之間的面積大小成比例。然隨著各種電子產品朝小型化發展的趨勢，每個記憶胞的面積也必須進一步縮小，以使DRAM的設計得以符合高積極度、高密度的要求，但這卻造成記憶胞能儲存之電荷量減小，導致高讀寫頻率(refresh frequency)而影響效能。目前有二種方法可進一步增加儲存電容之電荷儲存量。一種方法是增加介電層所使用材質之介電係數(dielectric constant)，如使利用高介電常數的介電層。另一種方法是增加上下電極與介電層之間的面積。

習知技術已有提出幾種增加電容電極面積的方法，例如使用冠狀電容(crown-type stacked capacitor)，利用其側壁來增加電容電極之表面積。但此種電容之製作過程複雜，在使用微影製程以形成冠狀電容時，常受限於現有微影製程中光罩圖形的設計，而無法得到一較佳深度以及預設形狀的側壁結構。舉例來說，當欲在半導體之介電層上形成開孔結構時，常使用相對應於這些開孔之光罩圖案，但由於現有光學技術之不足(例如光學對焦或駐波干擾等問題)，常使得顯影之後光阻上的開孔結構與光罩上的開孔圖形不同，故後續形成的冠狀電極也無法達成預期的結構；另一方面，若以上述具有開孔結構的光阻為遮罩進行蝕刻時，受限於現有技術，並無法得到較深的孔洞結構。這兩種問題都會大大地限制了記憶體電容的儲存電量以及存取的效率，這也是目前記憶體產業所亟欲解決的問題。

因此，本發明提供了一種形成記憶體電容的方法，特別是一種具有較深電容下電極之記憶體電容的製作方法，以解決上述問題。

一種形成記憶體電容的方法，首先提供一基底，包含有一陣列區以及一周邊電路區，其中陣列區中定義有複數個第一區域，而陣列區中除各第一區域之外的區域定義為一第二區域；接著於基底上沈積第一犧牲層。使用一第一光罩以及一第二光罩進行一雙重圖形技術之微影暨蝕刻製程以移除第二區域之第一犧牲層，使得第一區域之第一犧牲層形成複數個犧牲柱。於第二區域中形成一第二犧牲層，並移除犧牲柱。接著於第一區域中形成複數個電容下電極。移除第二犧牲層，並形成一電容介電層於電容下電極之表面，最後形成一電容上電極。

本發明提供的方法，在形成犧牲柱時，巧妙地利用了兩道長條狀光罩的步驟，可克服習知技術中使用單一光罩時，由於光學干擾而無法正確定義電極形狀的問題；且藉由本發明的長條狀光罩，在蝕刻製程中可得到一高深寬比的溝渠結構，故可以形成較深的電極結構，而具有較大的儲存電量。

請參考第1圖至第10圖，所繪示為本發明形成記憶體電容方法之第一較佳實施例示意圖，其中第2圖、第3圖與第6圖為平面上視圖，其餘則是沿著第2圖之AA’切線所繪製之剖面圖。如第1圖所示，首先提供一基底(圖未示)，基底上可劃分為一陣列區101以及一周邊電路區103。陣列區101會在後續製程中形成複數個記憶胞(memory cell)，而周邊電路區103則用來形成驅動記憶胞之外部電路。接著在陣列區101之基底中形成複數個存取電晶體(圖未示)，可為各種具有水平式閘極、凹入式閘極或垂直式閘極的存取電晶體，其形成方式為本領域技藝人士所熟知，在此不加以贅述。接著，於這些存取電晶體上形成一絕緣層113，並於絕緣層113中形成複數個電連接於存取電晶體的儲存點接觸(Storage Node Contact)112，或稱接合點(landing pad)。接著在絕緣層113上方依序形成一蝕刻停止層115、一第一犧牲層117、一研磨停止層118以及一遮罩層120。於本發明較佳實施例中，此等材料層皆具有不同的蝕刻速率，例如蝕刻停止層115可為一氮化矽層，第一犧牲層117可為一多晶矽層，研磨停止層118可為一氮化矽層，而遮罩層120可為一碳層。

接著，請參考第2圖，所顯示陣列區101與周邊電路區103的上視平面圖。首先在遮罩層120上形成一光阻層122，接著，使用一第一光罩(圖未示)來對光阻層122進行一曝光動作，其中第一光罩上會具有複數個第一長條狀圖案126，第2圖中繪示了第一長條狀圖案126與下方光阻層122之相對位置。這些第一長條狀圖案126彼此平行呈橫向排列在陣列區101中，但並沒有在周邊電路區103中。接著，如第3圖所示，再使用一第二光罩(圖未示)來對光阻層122再進行一曝光製程，其中第二光罩具有複數個第二長條狀圖案130，其彼此平行呈縱向排列在陣列區101中，但並沒有在周邊電路區103中。於本發明之較佳實施例中，各第一長條狀圖案126和各第二長條狀圖案130大體上彼此垂直，且其重疊之處會對應於各儲存點接觸112的位置(請同時參考第1圖)。為了方便描述，在後文中以第一長條狀圖案126和第二長條狀圖案130重疊之處為區域D(即儲存點接觸112之處)，而在陣列區101除了區域D以外的地方定義為區域F。承上所述，進行完顯影製程後，僅有區域D上覆蓋有光阻層122，而區域F以及周邊電路區103之光阻層122則會被移除。值得注意的是，在第2圖以及第3圖的陣列區101僅繪示了中間主要的記憶體陣列結構，而在陣列區101以及周邊電路區103真正的交界處，其第一光罩以及第二光罩也會具有一長條狀的重疊區，請參考第4圖。如第4圖所示，在陣列區101與周邊電路區103交界處，其第一長條狀圖案126與第二長條狀圖案130也會重疊於邊界處，而形成一區域J。但此區域J下方並不像區域D會對應設置有儲存點接觸112，以成為陣列區101與周邊電路區103之間的緩衝地帶。此緩衝地帶的區域J非本發明之重點，因此在後續步驟中並不特別說明之。後續的說明還是以陣列區101中的主要記憶體陣列結構為主。

如第5圖所示，接著進行一蝕刻製程，將光阻層122之圖案轉印至遮罩層120上。然後去除光阻層122。並以圖案化之遮罩層120為硬遮罩(hard mask)，以移除位於區域F以及周邊電路區103之研磨停止層118與第一犧牲層117，並蝕刻至蝕刻停止層115。由於區域F的第一犧牲層117已被移除，殘留在區域D中的第一犧牲層117會形成複數個彼此獨立且具有柱狀結構之犧牲柱132。

值得注意的是，除了上述「兩次微影一次蝕刻」來形成圖案化遮罩層120的方式，於本發明另一實施例中，也可以採用「兩次微影兩次蝕刻」的方式。例如先於遮罩層120上形成一第一光阻層(圖未示)，接著利用第一光罩上之第一長條狀圖案126進行曝光，於顯影後形成圖案化第一光阻層，並利用圖案化的第一光阻層對遮罩層120進行一蝕刻製程以將第一長條狀圖案126轉至遮罩層120上。然後，再沈積一第二光阻層，接著利用第二光罩128之第二長條狀圖案130進行曝光，於顯影後形成圖案化第二光阻層，並利用圖案化的第二光阻層對遮罩層120進行蝕刻製程以將第二長條狀圖案130轉至遮罩層120上。最後，以圖案化後的遮罩層120為硬遮罩對第一犧牲層117進行蝕刻，即可在區域D中形成各犧牲柱132結構。

從上述步驟可以得知，本發明其中一個特點在於使用了兩道的微影步驟，即雙重圖形技術(double patterning)，其分別利用第一光罩的第一長條狀圖案126以及第二光罩的第二長條狀圖案130之交錯佈局來定義犧牲柱132的形狀。各別使用的長條狀圖案較能避免習知光學干擾上的問題，所定義出的犧牲柱132較習知直接以孔洞狀光罩的製程相比，其柱狀結構較平直且不易產生形變。另一方面，由於直線圖案相較於孔洞圖案能達成較大的蝕刻深度，因此利用本發明兩個直條狀光罩所形成的犧牲柱132，可具有較深的柱狀結構。

接著，如第5圖所示，接著全面沈積一第二犧牲層134。第二犧牲層134原則上和第一犧牲層117具有選擇蝕刻比，例如一硼磷矽玻璃(BPSG)層。將第二犧牲層134填入區域F以及周邊電路區103中，並進行一平坦化製程，例如化學研磨製程(CMP)，停止在研磨停止層118上，使得第二犧牲層134之高度與研磨停止層118齊平。接著請參考第6圖，將區域F以及周邊電路區103中的第二犧牲層134去除至一預定高度，以露出犧牲柱132的部份側壁。或者，在沈積第二犧牲層134之後，本發明亦可利用一回蝕刻製程，直接蝕刻區域F以及周邊電路區103中的第二犧牲層134至一預定高度。然後去除位於犧牲柱132上方之研磨停止層118，並全面沈積一支撐層136，例如一氮化矽層。

請參考第7圖，所繪示為形成本發明之支撐結構的平面示意圖。接著進行一蝕刻製程以將支撐層136形成一支撐結構138，例如於形成支撐層136後，進行一蝕刻製程，藉由突起的犧牲柱132結構而使得支撐層136在逐步蝕刻的過程中，首先暴露出區域G下方的第二犧牲層134，且隨著區域G逐漸的擴大，被蝕刻的支撐層136逐漸被移除，而形成環繞在各犧牲柱132側壁上的一支撐結構138。值得注意的是，在此必須控制蝕刻速度，使得各區域G不至於彼此擴大到相連。另一方面，由於周邊電路區103沒有犧牲柱132的側壁結構，因此支撐層136在此會被完全移除，故周邊電路區103上具有大面積的區域G。

如第8圖所示，移除區域D中的犧牲柱132，並進一步過蝕刻至其下方的蝕刻停止層115。接著於全面沈積一導電層142，例如一鈦層等之金屬層。此導電層142會連續地覆蓋區域D之底部以及第二犧牲層134側壁，也會覆蓋在區域F之支撐結構138上。接著，再沈積一第三犧牲層144以填滿整個陣列區101以及周邊電路區103，例如一濺鍍沈積形成之氧化矽層。

如第9圖所示，移除區域F之第三犧牲層144以及位於支撐結構138上方之導電層142，使得每個區域D中的導電層142彼此獨立。接著利用一濕蝕刻製程，以移除全部的第二犧牲層134以及第三犧牲層144。由於在第7圖形成支撐結構138的蝕刻過程中，已經將區域G的第二犧牲層134暴露出來，因此濕蝕刻所使用之蝕刻液體得以滲入並移除下方之第二犧牲層134，同時也可以移除位於區域D之第三犧牲層144。如此一來，位於區域D之導電層142即會形成具有冠狀結構之電容下電極146，每個冠狀之下電極146會對應下方的儲存點接觸112，且彼此絕緣。此外，在本發明中，每個相鄰的下電極146之間，均具有支撐結構138而形成一網狀支撐，以提供較佳的支持效果。

如第10圖所示，於完成了電容的下電極146結構後，接著沿著下電極146的表面上沈積一電容介電層148，較佳為一高介電常數(high-k)的材料，例如HfSiNO或ZrO₂ 等。值得注意的是，電容介電層148會在下電極146所有暴露的表面上形成，也就是說，除了形成於面對區域D下電極146的其一表面外，也會於下電極146面對區域F的表面上形成。接著，在電容介電層148的表面上形成一金屬之導電層150，其同樣會在區域D的電容介電層148的表面，以及區域F電容介電層148的表面上形成。之後再以一導電材料，例如摻雜多晶矽層152，填滿整個陣列區101，最後在摻雜多晶矽層152上形成一導電層154，使得整個導電層150、摻雜多晶矽層152以及導電層154形成電容之上電極結構，並與冠狀之電容下電極146之間隔著電容介電層148，而形成了「電極-介電層-電極」之堆疊，而完成了本發明之記憶體電容結構。

請參考第11圖至第12圖，所繪示為本發明形成記憶體電容方法之第二較佳實施例示意圖。在第一實施例第7圖的蝕刻製程中，由於周邊電路區103上具有大面積的區域G，因此在後續的步驟如第9圖中，第二犧牲層134上方並無覆蓋支撐層136，故周邊電路區103的第二犧牲層134都會被移除，如第9圖與第10圖所示。但一般在主動區101完成了電容結構後，後續在周邊電路區103會回填大量的摻雜氧化層，例如BPSG，使周邊線路區103和陣列區101約略等高，以利後續金屬內連線製程的進行，但這卻造成陣列區101中過厚的摻雜氧化層沈積與後續平坦化困難的情況。因此，於本實施例中，多使用了一道光罩步驟，以保護周邊電路區103的支撐層136不被蝕刻，以避免後續製程中因高低差而產生的問題。在進行了第1圖至第6圖的步驟後，請參考第11圖，在進行支撐層136的蝕刻步驟前，先塗佈一光阻層139，然後利用曝光顯影等製程，將位於陣列區101中的光阻層139去除，而僅留下周邊電路區103的光阻層139。接著，進行支撐層136的蝕刻步驟。在陣列區101中同樣形成支撐結構138，以露出區域G的第二犧牲層134，而在周邊電路區103中，由於支撐層136已經被光阻層139所覆蓋，因此並不會被移除。蝕刻完畢後，再將光阻層139移除。因此，在後續製程中，支撐層136覆蓋並保護了下方的第二犧牲層134，第二犧牲層134不會在第9圖中的蝕刻步驟被移除，而可以得到如第12圖的結構。其周邊線路區103上還具有第二犧牲層134以及支撐層136，以及位於其上的導電層142、電容介電層148、導電層150、摻雜多晶矽層152以及導電層154。因此在後續移除周邊電路區103的摻雜多晶矽層152以及導電層154時，所回填的摻雜氧化矽層和主動區101之高低差可以減小，以利後續平坦化製程之進行。

接著請參考第13圖至第17圖，所繪示為本發明形成記憶體電容方法之第三較佳實施例示意圖。於進行完第1圖至第6圖後，請參考第13圖，接著進行一化學研磨等平坦化製程以將支撐層136研磨至和犧牲柱132的位置等高，使得支撐層136於區域F中形成了支撐結構138。接著移除區域D中的各犧牲柱132，並進一步過蝕刻至下方的蝕刻停止層115。接著於全面沈積一導電層142等之導電材料，此導電層142會連續地覆蓋在區域D之底部以及第二犧牲層134之側壁，也會覆蓋在區域F之支撐結構138上。接著，再沈積一第三犧牲層144以填滿整個陣列區101以及周邊電路區103。

值得注意的是，由於本實施例中的支撐層136是用化學研磨的方式來將其移除，且停止於較高的犧牲柱132頂面，而周邊電路區103的支撐層136仍覆蓋於相對較低的第二犧牲層134上，並非如第一實施例和第二實施例採用全面蝕刻的方式，因此陣列區101並不會如第7圖和第11圖相同會有露出第二犧牲層134的區域G，故在進行後續濕蝕刻過程中，蝕刻液會被支撐結構138阻擋而無法移除下方的第二犧牲層134。是故，本實施例在沈積了第三犧牲層144後，還須進行一「開孔」步驟，以露出陣列區101內的第二犧牲層134。

如第14圖所示，首先沈積一光阻層141，接著進行一微影暨蝕刻製程，以去除陣列區101中部份的區域D與區域F中的的第三犧牲層144、部分導電層142、支撐層136，而暴露出下方的第二犧牲層134。另外，周邊電路區103上由於具有光阻層141，因此下方的第三犧牲層144、支撐層136以及第二犧牲層134並不會被移除。關於第14圖所使用的光罩佈局，請參考第15圖，區域H繪示了曝光區域。可以了解的是，第15圖之區域H所例示為同時涵蓋了六個第一區域D，但也可以視支撐結構的穩定度來作調整，例如同時涵蓋四個第一區域D，或同時涵蓋8個第一區域D等等。最後，去除光阻層141。

接著如第16圖所示，移除部份之第三犧牲層144以及位於支撐結構138上方之導電層142。由於在第14圖中已經將第二犧牲層134開口，因此便可以利用一濕蝕刻等製程完全移除第二犧牲層134以及第三犧牲層144，如第17圖所示，導電層142形成具有冠狀結構的電容下電極146。接著沿著下電極146的表面上依序沈積一電容介電層148、一導電層150、一摻雜多晶矽層152以及一導電層152，而完成電容上電極之結構。在此實施例中，由於在第14圖中對周邊電路區103也提供了光阻層141的保護，故支撐層136得以保護下方的第二犧牲層134不被移除，因此也可以如第二實施例般避免陣列區101中過厚的摻雜氧化矽層沉積與移除困難的情況。

綜上而言，本發明提供了一種形成堆疊電容的方法，巧妙地利用了兩道長條狀光罩的步驟，來形成突出於基底表面之犧牲柱，接著再利用突出的犧牲柱來形成下電極，而非以蝕刻深溝渠的方式於凹陷的深溝渠表面來形成下電極，不僅可以正確定義出電容下電極的形狀，也可以得到一高深寬比的矽蝕穿結構，故可有效克服習知技術中無法取得較深堆疊電容的問題，並可獲得一較大儲存電量的記憶體電容。此外，本發明也考量到周邊電路區會有高低輪廓落差的情況，因此第二、三實施例又更提供了一保護之機制，使得周邊電路區之第二犧牲層以及支撐層不會被移除，可達到解決習知技藝問題的目的。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

101．．．陣列區

103．．．周邊電路區

112．．．儲存點接觸

115．．．蝕刻停止層

117．．．第一犧牲層

118．．．研磨停止層

120．．．遮罩層

122．．．光阻層

126．．．第一長條狀圖案

130．．．第二長條狀圖案

132．．．犧牲柱

134．．．第二犧牲層

136．．．支撐層

138．．．支撐結構

139．．．光阻層

141．．．光阻層

142．．．導電層

144．．．第三犧牲層

146．．．下電極

148．．．電容介電層

150．．．導電層

152．．．摻雜多晶矽層

154．．．導電層

第1圖至第10圖為本發明形成記憶體電容方法之第一較佳實施例示意圖。

第11圖至第12圖為本發明形成記憶體電容方法之第二較佳實施例示意圖。

第13圖至第17圖為本發明形成記憶體電容方法之第三較佳實施例示意圖。

101．．．陣列區

103．．．周邊電路區

126．．．第一長條狀圖案

130．．．第二長條狀圖案

Claims (21)

1. 一種形成記憶體電容的方法，包含：提供一基底，包含有一陣列區以及一周邊電路區，其中該陣列區中定義有複數個第一區域，而該陣列區中除各該第一區域之外的區域定義為一第二區域；於該基底上沈積一第一犧牲層；進行一微影暨蝕刻製程以移除該第二區域之該第一犧牲層，使得在各該第一區域中之該第一犧牲層形成複數個犧牲柱，該微影暨蝕刻製程使用一第一光罩以及一第二光罩，其中該第一光罩包含複數個第一長條狀圖案，該第二光罩包含複數個第二長條狀圖案，各該第一長條狀圖案與實質上垂直於各該第二長條狀圖案；於該第二區域以及該周邊電路區中形成一第二犧牲層；移除各該犧牲柱；於各該第一區域中形成複數個電容下電極；全面移除該陣列區之該第二犧牲層；形成一電容介電層於各該電容下電極之表面；以及形成一電容上電極於該電容介電層之表面。
2. 如申請專利範圍第1項之形成記憶體電容的方法，於沈積該第一犧牲層之前，還包含：於該基底之該陣列區上形成複數個存取電晶體；於各該存取電晶體上形成一絕緣層；以及於該絕緣層中之各該第一區域中形成複數個儲存點接觸以分別電性連接各該存取電晶體。
3. 如申請專利範圍第1項之形成記憶體電容的方法，其中還包含：形成一遮罩層在該第一犧牲層上；以及於該微影暨蝕刻製程中，圖案化該遮罩層，並以圖案化的該遮罩層為硬遮罩來蝕刻該第一犧牲層以形成各該犧牲柱。
4. 如申請專利範圍第3項之形成記憶體電容的方法，其中該微影暨蝕刻製程包含兩道微影製程以及一道蝕刻製程。
5. 如申請專利範圍第4項之形成記憶體電容的方法，其中該微影暨蝕刻製程包含：於該遮罩層上形成一光阻層；利用該第一光罩進行一第一曝光製程；利用該第二光罩進行一第二曝光製程；進行一顯影製程以形成圖案化的該光阻層；以及利用圖案化的該光阻層對該遮罩層進行一蝕刻製程。
6. 如申請專利範圍第3項之形成記憶體電容的方法，其中該微影暨蝕刻製程包含兩道微影製程以及兩道蝕刻製程。
7. 如申請專利範圍第6項之形成記憶體電容的方法，其中該微影暨蝕刻製程包含：於該遮罩層上形成一第一光阻層；利用該第一光罩進行一第一曝光製程；進行一第一顯影製程以形成圖案化的該第一光阻層；利用該圖案化的該第一光阻層對該遮罩層進行一第一蝕刻製程；沈積一第二光阻層；利用該第二光罩進行一第二曝光製程；進行一第二顯影製程以形成圖案化的該第二光阻層；以及利用圖案化的該第二光阻層對該遮罩層進行一第二蝕刻製程。
8. 如申請專利範圍第1項之形成記憶體電容的方法，其中該第一長條狀圖案與該第二長條狀圖案之重疊處對應於各該第一區域。
9. 如申請專利範圍第3項之形成記憶體電容的方法，其中該遮罩層包含氮化矽。
10. 如申請專利範圍第1項之形成記憶體電容的方法，還包含形成一蝕刻停止層在該絕緣層以及該第一犧牲層之間，其中該微影暨蝕刻步驟以該蝕刻停止層為停止層。
11. 如申請專利範圍第10項之形成記憶體電容的方法，於移除各該犧牲柱之後還包含一過蝕刻步驟，以移除各該第一區域之該蝕刻停止層。
12. 如申請專利範圍第10項之形成記憶體電容的方法，其中該蝕刻停止層包含氮化矽。
13. 如申請專利範圍第1項之形成記憶體電容的方法，其中形成各該電容下電極的步驟包含：於該基底上全面沈積一導電層；於該基底上全面沈積一第三犧牲層；以及移除該第二區域中之該第三犧牲層以及該導電層。
14. 如申請專利範圍第13項之形成記憶體電容的方法，其中全面移除該陣列區之該第二犧牲層的同時，也全面移除了該第三犧牲層。
15. 如申請專利範圍第1項之形成記憶體電容的方法，於形成該第二犧牲層後，還包含於該第二犧牲層上形成複數個支撐結構。
16. 如申請專利範圍第15項之形成記憶體電容的方法，其中形成各該支撐結構的步驟包含：移除部份的該第二犧牲層，以露出各該犧牲柱之部份側壁；於該基板上全面沈積一支撐層；以及進行一蝕刻步驟，使得位於該陣列區之該支撐層在露出的各該犧牲柱之部份側壁上形成各該支撐結構，並露出部份的該第二犧牲層。
17. 如申請專利範圍第16項之形成記憶體電容的方法，於沈積該支撐層後，還包含：形成一圖案化遮罩層，覆蓋在該周邊電路區上並暴露該陣列區；以及於進行完各該支撐結構的該蝕刻步驟後，去除該圖案化遮罩層。
18. 如申請專利範圍第15項之形成記憶體電容的方法，其中各該支撐結構包含氮化矽。
19. 如申請專利範圍第15項之形成記憶體電容的方法，其中形成各該支撐結構的步驟包含：移除部份的該第二犧牲層，以露出各該犧牲柱之部份側壁；於該基底上全面沈積一支撐層；以及進行一平坦化製程以去除各該犧牲柱上之該支撐層。
20. 如申請專利範圍第19項之形成記憶體電容的方法，其中形成該電容下電極的步驟包含：於該基底上全面沈積一導電層；於該基底上全面沈積一第三犧牲層；沈積一光阻層；進行一第二微影暨蝕刻製程，移除該陣列區之該第二區域中部份的各該支撐結構以及部份的該第三犧牲層，以暴露部份的該第二犧牲層；以及移除該第二區域中之該第三犧牲層以及該導電層。
21. 如申請專利範圍第20項之形成記憶體電容的方法，其中於全面移除該第二犧牲層的同時，也全面移除了該第三犧牲層。