TWI390411B - 具有高功率模式和低功率模式的處理裝置 - Google Patents

具有高功率模式和低功率模式的處理裝置 Download PDF

Info

Publication number
TWI390411B
TWI390411B TW094133390A TW94133390A TWI390411B TW I390411 B TWI390411 B TW I390411B TW 094133390 A TW094133390 A TW 094133390A TW 94133390 A TW94133390 A TW 94133390A TW I390411 B TWI390411 B TW I390411B
Authority
TW
Taiwan
Prior art keywords
volatile memory
operating system
power mode
during
low power
Prior art date
Application number
TW094133390A
Other languages
English (en)
Other versions
TW200604842A (en
Inventor
Sehat Sutardja
hong yi Chen
Original Assignee
Marvell World Trade Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Marvell World Trade Ltd filed Critical Marvell World Trade Ltd
Publication of TW200604842A publication Critical patent/TW200604842A/zh
Application granted granted Critical
Publication of TWI390411B publication Critical patent/TWI390411B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3293—Power saving characterised by the action undertaken by switching to a less power-consuming processor, e.g. sub-CPU
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0893—Caches characterised by their organisation or structure
    • G06F12/0897—Caches characterised by their organisation or structure with two or more cache hierarchy levels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/22—Employing cache memory using specific memory technology
    • G06F2212/222—Non-volatile memory
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Transceivers (AREA)

Description

具有高功率模式和低功率模式的處理裝置
本發明係關於一種電腦體系結構，特別係關於一種雙電源模式的電腦體系結構中的電腦系統及低功率處理裝置。
膝上型電腦可使用線路電源也可使用電池電源來供電。膝上型電腦的處理器、圖形處理器、記憶體和顯示器在運行時要消耗相當大的功率。膝上型電腦的一個明顯限制就是膝上型電腦在不進行重新充電的情況下利用電池所能運行的時間長短。膝上型電腦較高的功耗通常導致較短的電池壽命。
現參考第1A圖，所示的示例性電腦體系結構4包括一具有記憶體7(例如快取記憶體或高速緩衝記憶體(cache))的處理器6。處理器6與輸入/輸出介面(I/O)8通信。諸如隨機存取記憶體(RAM)10之類的揮發性記憶體9及/或其他合適的電子資料記憶體也與介面8通信。圖形處理器11和諸如快取記憶體之類的記憶體12提高了圖形處理速度，並改進了性能。
一個或多個I/O裝置例如鍵盤13和指標裝置(pointing device)14(例如滑鼠及/或其他合適的裝置)與介面8通信。具有一個或多個直徑大於1.8英吋碟片的高功率磁碟機(HPDD)15，例如硬碟驅動器，提供了非揮發性記憶體，儲存資料並與介面8通信。HPDD 15在運行時通常消耗較大功率。如果用電池來運行，頻繁使用HPDD 15會顯著降低電池壽命。電腦體系結構4也包括 顯示器16、音頻輸出裝置17例如音頻揚聲器，及/或一般標識18的其他輸入/輸出裝置。
現參考第1B圖，一示例性電腦體系結構20包括一處理晶片組22和一I/O晶片組24。例如，該電腦體系結構可以是北橋/南橋結構(處理晶片組對應北橋晶片組，而I/O晶片組對應南橋晶片組)或其他類似的體系結構。處理晶片組22經由系統匯流排27與處理器25和圖形處理器26通信。處理晶片組22控制與揮發性記憶體28(例如外部DRAM(動態隨機存取記憶體)或其他記憶體)、週邊元件互連(PCI)匯流排30及/或二級快取記憶體32的交互。一級快取記憶體33和34可以分別與處理器25及/或圖形處理器26相連。在一替換實施例中，圖形加速埠(AGP)(未示出)取代及/或除了圖形處理器26之外與處理晶片組22通信。處理晶片組22通常使用多個晶片來實現，但這並不是必需的。PCI插槽36與PCI匯流排30相連。
I/O晶片組24管理輸入/輸出(I/O)的基本形式。I/O晶片組24經由工業標準體系結構(ISA)匯流排44與通用串列匯流排(USB)40、音頻裝置41、鍵盤(KBD)及/或指標裝置42以及基本輸入/輸出系統(BIOS)43通信。與處理晶片組22不同，I/O晶片組24通常(但並不是必需的)是使用與PCI匯流排30相連的單個晶片來實現。HPDD 50，例如硬碟驅動器也與I/O晶片組24通信。HPDD 50可以儲存一全特徵(full-featured)作業系統(OS)，例如Windows XP®、Windows 2000®、Linux和基於MAC® 的作業系統，其由處理器25執行。
一方面，本發明提供了一種具有高功率模式和低功率模式的處理裝置，其包括一個第一非揮發性記憶體，其與所述處理裝置通信，並儲存第一作業系統，該第一作業系統在所述高功率模式期間由所述處理裝置執行；以及一個第二非揮發性記憶體，其與所述處理裝置通信並儲存第二作業系統，該第二作業系統在所述低功率模式期間由所述處理裝置執行。
在其他特徵中，所述處理裝置進一步包括一個主處理器，其與所述第一非揮發性記憶體通信，並在所述高功率模式期間執行所述第一作業系統；以及一個輔助處理器，其與所述第二非揮發性記憶體通信，並在所述低功率模式期間執行所述第二作業系統。所述第一作業系統是一個全特徵作業系統，而所述第二作業系統是一個限制特徵作業系統。
在其他特徵中，所述處理裝置進一步包括一個主圖形處理器，其在所述高功率模式期間支援全特徵圖形處理；以及一個輔助圖形處理器，其在所述低功率模式期間支援限制特徵圖形處理。
在其他特徵中，所述全特徵作業系統和所述限制特徵作業系統共用一個共同資料格式。
另一方面，本發明還提供了一種裝置，其包括一個具有高功率模式和低功率模式的處理單元；一個第一作業系統，其在所述高功率模式期間由所述處理單元執行；以及一個第二作業系統， 其在所述低功率模式期間由所述處理單元執行。
在其他特徵中，所述處理單元進一步包括一個主處理器，其在所述高功率模式期間執行所述第一作業系統；以及一個輔助處理器，其在所述低功率模式期間執行所述第二作業系統。所述第一作業系統是一個全特徵作業系統。所述第二作業系統是一個限制特徵作業系統。所述處理單元進一步包括一個主圖形處理器，其在所述高功率模式期間支援全特徵圖形處理；以及一個輔助圖形處理器，其在所述低功率模式期間支援限制特徵圖形處理。所述全特徵作業系統和所述限制特徵作業系統共用一個共同資料格式。
從下文的詳細描述中可以看到本發明其他的應用領域。應該理解的是，本發明中用於闡述較佳實施例的詳細描述和特定實例僅用於闡釋的目的，而非限制本發明的範圍。
以下在實施方式中詳細敘述本發明之詳細特徵以及優點，其內容足以使任何熟習相關技藝者瞭解本發明之技術內容並據以實施，且根據本說明書所揭露之內容、申請專利範圍及圖式，任何熟習相關技藝者可輕易地理解本發明相關之目的及優點。
為使對本發明的目的、構造、特徵、及其功能有進一步的瞭解，茲配合實施例詳細說明如下。以上之關於本發明內容之說明及以下之實施方式之說明係用以示範與解釋本發明之原理，並且提供本發明之專利申請範圍更進一步之解釋。
下述對較佳實施例的描述僅僅是示例性的，並無意限制本發明及其應用或用途。為清晰起見，附圖中用相同的附圖標號表示類似的部件。本文所用的術語“模組”指的是專用積體電路(ASIC)、電子電路、執行一個或多個軟體或固件程式的處理器(共用的、專用的、或組群的)和記憶體、組合邏輯電路、及/或其他可以提供上述功能的合適部件。
本文所用的“資料處理裝置”指的是包括處理器、記憶體、和輸入/輸出介面的任何系統。示例性的處理裝置包括但並不限於桌面電腦、膝上型電腦、個人媒體播放器、個人數位助理和筆記本電腦，除了這些還涉及其他類型的處理裝置。本文所使用的術語“高功率模式”指的是處理裝置的主處理器及/或主圖形處理器的活動操作。術語“低功率模式”指的是，在輔助處理器和輔助圖形處理器可運行時，主處理器及/或主圖形處理器的低功率睡眠模式、關閉模式及/或非回應模式。“關閉模式”指的是主處理器和輔助處理器都關閉時的情形。
術語“低功率磁碟機”或LPDD指的是具有一個或多個直徑小於或等於1.8英吋碟片的磁碟機及/或微驅動器。術語“高功率磁碟機”或HPDD指的是具有一個或多個直徑大於1.8英吋碟片的硬碟驅動器。LPDD的儲存能力和功耗通常都低於HPDD的儲存能力和功耗。LPDD的轉速也高於HPDD的轉速。例如，LPDD可以獲取10,000-20,000 RPM(轉/分)的轉速。
根據本發明的電腦體系結構包括在高功率模式期間運行的主 處理器、主圖形處理器和主記憶體(如結合第1A圖和第1B圖所述的那樣)。輔助處理器和輔助圖形處理器在低功率模式期間運行。輔助處理器和輔助圖形處理器可以連接到電腦的各種部件，將如以下所述。在低功率模式期間主揮發性記憶體可以被輔助處理器和輔助圖形處理器所用。或者，可以利用例如DRAM之類的輔助揮發性記憶體及/或諸如嵌入式DRAM之類的嵌入式輔助揮發性記憶體，將如以下所述。
主處理器和主圖形處理器在高功率模式下運行時的功耗較高。主處理器和主圖形處理器執行要求較大外部記憶體的全特徵作業系統(OS)。主處理器和主圖形處理器支援包括複雜計算和高級圖形的高性能運行。全特徵作業系統可以是例如Windows XP®之類的基於Windows®的作業系統、基於Linux的作業系統以及基於MAC®的作業系統等等。全特徵作業系統儲存在HPDD 15及/或50內。
在低功率模式期間輔助處理器和輔助圖形處理器的功耗較低(比主處理器和主圖形處理器的功耗低)。輔助處理器和輔助圖形處理器執行一個要求較小外部揮發性記憶體的限制特徵作業系統(OS)。輔助處理器和輔助圖形處理器也可使用與主處理器相同的作業系統。例如，可以使用全特徵OS的縮減版本。輔助處理器和輔助圖形處理器支援較低的性能運行、較低的計算速度和較不高級的圖形。例如，限制特徵OS可以是Windows CE®或任何其他合適的限制特徵OS。限制特徵OS較佳地儲存在非揮發性記憶體 內，例如快閃記憶體及/或LPDD。在一個較佳的實施例中，全特徵作業系統和限制特徵作業系統共用一個共同資料格式，以降低複雜度。
主處理器及/或主圖形處理器較佳包括利用較小特徵尺寸的製造製程來實現的電晶體。在一種實施方式中，這些電晶體用先進CMOS製造製程來實現。在主處理器及/或主圖形處理器內實現的電晶體具有較高的備用洩漏(standby leakage)、較短的溝道，而且其尺寸被設計為用於高速情形。主處理器和主圖形處理器較佳地主要採用動態邏輯。換言之，它們不能關閉。這些電晶體轉換的責任週期(duty cycle)低於約20%，而且其較佳者小於約10%，雖然可以使用其他的責任週期(duty cycle)。
相反，輔助處理器及/或輔助圖形處理器較佳地包括電晶體，實施這些電晶體所用的製造製程的特徵尺寸大於用於主處理器及/或主圖形處理器的製程的特徵尺寸。在一個實施方案中，這些電晶體用普通CMOS製造製程來實施。在輔助處理器及/或輔助圖形處理器內實施的電晶體具有較低的備用洩漏、較長的溝道，而且其尺寸適於低功率耗散。輔助處理器和輔助圖形處理器較佳地主要採用靜態邏輯而不採用動態邏輯。這些電晶體以大於80%的責任週期(duty cycle)轉換，而且較佳地大於90%，雖然可以使用其他的責任週期(duty cycle)。
當以高功率模式運行時，主處理器和主圖形處理器的功耗較高。當以低功率模式運行時，輔助處理器和輔助圖形處理器的功 耗較低。然而，與高功率模式相比，電腦體系結構在低功率模式下只能支援較少的特徵和運算以及較不複雜的圖形。在本領域具有通常知識者可以理解的是，可以有很多方法來實現本發明的電腦體系結構。因此，具有通常知識者能夠理解下述結合第2A圖至第4C圖的體系結構僅是示例性的，而不是限制性的。
現在參考第2A圖，顯示第一示例性的電腦體系結構60。主處理器6、揮發性記憶體9和主圖形處理器11與介面8通信，並在高功率模式期間支援複雜的資料和圖形處理。輔助處理器62和輔助圖形處理器64與介面8通信，並在低功率模式期間支援較不複雜的資料和圖形處理。可選的非揮發性記憶體65，例如低功率磁碟機(LPDD)66及/或快閃記憶體68與介面8通信，並在低功率及/或高功率模式期間提供低功率的非揮發性資料儲存。HPDD 15提供高功率/大容量的非揮發性記憶體儲存。非揮發性記憶體65及/或HPDD 15用於在低功率模式期間儲存限制特徵OS及/或其他資料與檔案。
在這個實施例中，在運行於低功率模式時，輔助處理器62和輔助圖形處理器64採用了揮發性記憶體9(或主記憶體)。因此，在低功率模式期間應該對至少部分介面8供電，以支援與主記憶體及/或在低功率模式期間被供電的元件間進行通信。例如，鍵盤13、指標裝置14和主顯示器16可以在低功率模式期間被供電和使用。在結合第2A圖至第4C圖描述的所有實施例中，也可以在低功率模式期間提供和使用功率較小的輔助顯示器(例如單色顯 示器)及/或輔助輸入/輸出裝置。
現參考第2B圖，顯示的第二示例性電腦體系結構70類似於第2A圖所示的體系結構。在這個實施例中，輔助處理器62和輔助圖形處理器64與輔助揮發性記憶體74及/或76通信。輔助揮發性記憶體74和76可以是DRAM或其他合適的記憶體。在低功率模式期間，輔助處理器62和輔助圖形處理器64分別使用輔助揮發性記憶體74及/或76，而不使用第2A圖所示的主揮發性記憶體9及/或與第2A圖所示的主揮發性記憶體9一起使用。
現在參考第2C圖，第三示例性電腦體系結構80類似於第2A圖所示的體系結構。輔助處理器62及/或輔助圖形處理器64分別包括嵌入式揮發性記憶體84和86。在低功率模式期間，輔助處理器62和輔助圖形處理器64分別使用嵌入式揮發性記憶體84及/或86，而不使用主揮發性記憶體及/或與主揮發性記憶體一起使用。在一個實施例中，嵌入式揮發性記憶體84和86是嵌入式DRAM(eDRAM)，雖然可以使用其他類型的嵌入式揮發性記憶體。
現參考第3A圖，顯示根據本發明的第四示例性電腦體系結構100。在高功率模式期間，主處理器25、主圖像處理器26和主揮發性記憶體28與處理晶片組22通信，並支援複雜的資料和圖形處理。當電腦處於低功率模式時，輔助處理器104和輔助圖形處理器108支援較不複雜的資料和圖形處理。在這個實施例中，輔助處理器104和輔助圖形處理器108以低功率模式運行時利用主 揮發性記憶體28。因此，在低功率模式期間可以對處理晶片組22進行全部及/或部分供電，以利於其間的通信。可以在低功率模式期間對HPDD 50供電，以提供高功率揮發性記憶體。低功率非揮發性記憶體109(LPDD 110及/或快閃記憶體112)連接到處理晶片組22、I/O晶片組24或另一位置，並儲存用於低功率模式的限制特徵作業系統。
可以對處理晶片組22進行全部及/或部分供電，以支援在低功率模式期間使用的HPDD 50、LPDD 110及/或其他部件的運行。例如，可以在低功率模式期間使用鍵盤及/或指標裝置42以及主顯示器。
現參考第3B圖，顯示類似於第3A圖所示體系結構的第五示例性電腦體系結構150。輔助揮發性記憶體154和158分別連接到輔助處理器104及/或輔助圖形處理器108。在低功率模式期間，輔助處理器104和輔助圖形處理器108分別使用輔助揮發性記憶體154和158，而不使用主揮發性記憶體28及/或與主揮發性記憶體28一起使用。如果需要，可以在低功率模式期間關閉處理晶片組22和主揮發性記憶體28。輔助揮發性記憶體154和158可以是DRAM或其他合適的記憶體。
現參考第3C圖，顯示類似於第3A圖所示體系機構的第六示例性電腦體系結構170。輔助處理器104及/或輔助圖形處理器108分別包括嵌入式記憶體174和176。在低功率模式期間，輔助處理器104和輔助圖形處理器108分別使用嵌入式記憶體174和176， 而不使用主揮發性記憶體28及/或與主揮發性記憶體28一起使用。在一個實施例中，嵌入式揮發性記憶體174和176是嵌入式DRAM(eDRAM)，雖然可以使用其他類型的嵌入式記憶體。
現參考第4A圖，顯示根據本發明的第七示例性電腦體系結構190。在低功率模式期間，輔助處理器104和輔助圖形處理器108與I/O晶片組24通信，並使用主揮發性記憶體28作為揮發性記憶體。在低功率模式期間保持對處理晶片組22進行全部及/或部分供電，從而允許使用主揮發性記憶體28。
現參考第4B圖，顯示類似於第4A圖所示體系結構的第八示例性電腦體系結構200。在低功率模式期間，輔助揮發性記憶體154和158分別連接到輔助處理器104和輔助圖形處理器108，並被用來替代主揮發性記憶體28及/或與主揮發性記憶體28一起使用。在低功率模式期間，可以關閉處理晶片組22和主揮發性記憶體28。
現參考第4C圖，第九示例性電腦體系結構210類似於第4A圖所示的體系結構。嵌入式揮發性記憶體174和176分別用於輔助處理器104及/或輔助圖形處理器108，並可以聯合及/或替代主揮發性記憶體28使用。在這個實施例中，在低功率模式期間可以關閉處理晶片組22和主揮發性記憶體28。
現參考第5圖，係為一用於如第2A圖至第4C圖所示電腦體系結構的快取記憶體階層結構250。HP非揮發性記憶體HPDD 50處於快取記憶體階層結構250的最低層，為高功率非揮發性記憶 體254。如果HPDD 50在低功率模式期間被禁能(disable)，可以使用或不使用高功率非揮發性記憶體254，如果HPDD 50在低功率模式期間被致能(enable)，那麼高功率非揮發性記憶體254將會被使用。LP非揮發性記憶體，例如LPDD 110及/或快閃記憶體112處於快取記憶體階層結構250的下一層，意即低功率非揮發性記憶體258。外部揮發性記憶體，例如主揮發性記憶體、輔助揮發性記憶體及/或輔助嵌入式記憶體處於快取記憶體階層結構250的下一層，意即揮發性記憶體262，這取決於組態。二級(Level 2)或輔助快取記憶體包括快取記憶體階層結構250的下一層，意即二級(Level 2，L2)快取記憶體266。一級快取記憶體是快取記憶體階層結構250的下一層，意即一級(Level 1，L1)快取記憶體268。CPU(主CPU及/或輔助CPU)是快取記憶體階層結構的最後一層270。主圖形處理器和輔助圖形處理器使用類似的層次結構。
根據本發明的電腦體系結構提供支援較不複雜的處理和圖形的低功率模式。因此，電腦的功耗將會顯著降低。對於膝上型的電腦應用而言，電池的壽命就會延長。
現參考第6圖，用於多磁片驅動系統的驅動控制模組300或主機控制模組包括一最少使用塊(LUB)模組304、適應儲存模組306及/或LPDD維護模組308。驅動控制模組300部分地根據LUB的資訊來控制諸如硬碟驅動器之類的高功率磁碟機(HPDD)310，和諸如微磁碟機之類的低功率磁碟機(LPDD)312之間的資料儲 存和傳輸。驅動控制模組300透過在高功率模式和低功率期間管理HPDD和LPDD間的資料儲存和傳輸，來減小功耗。
最少使用塊模組304一直跟著LPDD 312內資料的最少使用塊。在低功率模式期間，最少使用塊模組304識別LPDD 312內資料(例如檔及/或程式)的最少使用塊，以便在需要時可以將其替換。某些資料塊或檔可以免受最少使用塊監控，例如只與限制特徵作業系統相關的檔案、人工設置儲存在LPDD 312內的資料塊、及/或其他只在低功率模式期間運行的檔案和程式。還可用其他的標準來選擇將被改寫的資料塊，這將在之後描述。
在低功率模式期間，適應儲存模組306在一資料儲存請求期間會確定，在最少使用塊之前寫資料是否更可能被使用。在一資料檢索請求期間，適應儲存模組306也會確定讀數據是否在低功率模式期間可能只被使用一次。在高功率模式期間及/或在下文將要描述的其他情況下，LPDD維護模組308將老化資料(aged data)從LPDD傳送到HPDD。
現參考第7A圖，係為由驅動控制模組300執行的步驟。控制過程開始於步驟320。在步驟324，驅動控制模組300確定是否有資料儲存請求。如果步驟324為真，驅動控制模組300會在步驟328確定LPDD 312上是否有足夠的可用空間。如果沒有足夠的可用空間，驅動控制模組300會在步驟330對HPDD 310供電。在步驟334，驅動控制模組300將最少使用資料塊傳送到HPDD 310。在步驟336，驅動控制模組300確定LPDD 312上是否有足 夠的可用空間。如果沒有足夠的可用空間，控制過程回到步驟334。否則，驅動控制模組300繼續進行步驟340，並關閉HPDD 310。在步驟344，待儲存的資料(例如來自主機的資料)被傳送到LPDD 312。
如果步驟324為假，驅動控制模組300繼續進行步驟350，並確定是否有資料檢索請求。如果沒有資料檢索請求，控制過程返回到步驟324。否則，控制過程繼續進行步驟354，並確定該資料是否位於LPDD 312內。如果步驟354為真，驅動控制模組300在步驟356從LPDD 312中檢索出該資料，並繼續進行步驟324。否則，驅動控制模組300在步驟360對HPDD 310供電。在步驟364，驅動控制模組300確定LPDD 312上對於所請求的資料是否有足夠的可用空間。如果沒有足夠的可用空間，驅動控制模組300在步驟366將最少使用資料塊傳送到HPDD 310，並繼續進行步驟364。如果步驟364為真，驅動控制模組300在步驟368將資料傳送到LPDD 312，並從LPDD 312檢索出資料。在步驟370，當完成資料傳送到LPDD 312時，控制過程就關閉HPDD 310。
現參考第7B圖，使用了類似於第7A圖所示的改進方法，該方法包括由適應儲存模組306執行的一個或多個適應步驟。如果在步驟328中判斷LPDD上有足夠的可用空間，控制過程在步驟372確定是否待儲存資料可能在最少使用塊(一個或多個)中的資料之前被使用，其中最少使用塊是由最少使用塊模組識別出的。如果步驟372為假，驅動控制模組300在步驟374將資料儲存到 HPDD上，而且控制過程繼續進行步驟324。透過這種方式，節省了將最少使用塊(或多個資料塊)傳送到LPDD所消耗的功率。如果步驟372為真，控制過程繼續進行步驟330，如上面參照第7A圖所述。
在一資料檢索請求期間，如果步驟354為假，控制過程就繼續進行步驟376並確定資料是否可能僅使用一次。如果步驟376為真，驅動控制模組300在步驟378從HPDD檢索出該資料，並繼續進行步驟324。透過這種方式，節省了將資料傳送到LPDD所消耗的功率。如果步驟376為假，控制過程繼續進行步驟360。可以理解的是，如果該資料可能僅使用一次，就不需要將資料轉移到LPDD。然而，HPDD的功耗是不可避免的。
現參考第7C圖，在低功率運行期間也可以執行一個更簡化的控制過程。(使用LPDD維護模組308)也可以在高功率及/或低功率模式期間執行維護步驟。在步驟328，如果LPDD上有足夠的可用空間，在步驟344將資料傳送到LPDD，而且控制過程返回到步驟324。否則，如果步驟328為假，在步驟380將資料儲存到HPDD，而且控制過程返回到步驟324。可以理解的是，第7C圖所示的方法在LPDD的容量夠用時用LPDD，在LPDD的容量不夠用時用HPDD。本領域具有通常知識者應該理解的是，可以利用第7A圖至第7D圖中步驟的組合從而採用混合方法。
在第7D圖中，當返回到高功率模式時及/或在其他時候，由驅動控制模組300執行維護步驟，以刪除LPDD上儲存而未使用 或很少使用的檔案。這種維護步驟也可以在低功率模式下執行、在使用期間週期性地執行、在某個事件(例如磁片占滿事件)出現時執行及/或在其他情形下執行。控制過程從步驟390開始。在步驟392，控制過程確定是否在使用高功率模式。如果沒有使用高功率模式，控制過程返回到步驟7D。如果步驟392為真，控制模組在步驟394確定最後的模式是否是低功率模式。如果不是低功率模式，控制模組返回到步驟392。如果步驟394為真，控制過程在步驟396執行維護工作，例如將老化或很少使用的檔案從LPDD轉移到HPDD。對於哪些檔將來可能會使用，也可以作出適應決判，例如使用上面所述的標準或下面結合第8A圖至第10圖所述的標準。
現參考第8A圖和第8B圖，係為儲存控制系統400-1、400-2、400-3。在第8A圖中，儲存控制系統400-1包括一具有適應儲存控制模組414的快取記憶體控制模組410。適應儲存控制模組414監控檔及/或程式的使用，以確定它們是否可能在低功率模式或高功率模式下使用。快取記憶體控制模組410與一個或多個資料匯流排416通信，資料匯流排416又與揮發性記憶體422通信，例如一級快取記憶體、二級快取記憶體、揮發性RAM例如DRAM及/或其他揮發性電子資料儲存器。匯流排416也與低功率非揮發性記憶體424(例如快閃記憶體及/或LPDD)及/或高功率非揮發性記憶體426例如HPDD 426通信。在第8B圖中，所示的全特徵及/或限制特徵作業系統430包括適應儲存控制模組414。合適的 介面及/或控制器(未示出)位於資料匯流排與HPDD及/或LPDD之間。
在第8C圖中，主機控制模組440包括適應儲存控制模組414。主機控制模組440與LPDD 424’和高功率磁碟機426’通信。主機控制模組440可以是驅動控制模組、積體電路裝置(IDE)、ATA、串列ATA(SATA)或其他控制器。
現參考第9圖，係為第8A圖至第8C圖中儲存控制系統執行的步驟。在第9圖中，控制過程開始於步驟460。在步驟462，控制過程確定是否有將資料儲存到非揮發性記憶體的請求。如果沒有，控制過程返回到步驟462。否則，適應儲存控制模組414在步驟464確定資料是否可能在低功率模式下使用。如果步驟464為假，在步驟468將資料儲存到HPDD中。如果步驟464為真，在步驟474將資料儲存到非揮發性記憶體。
現參考第10圖，係為一種確定資料塊是否可能在低功率模式下使用的方法。表490包括資料塊描述格或欄位(field)492、低功率計數域(LP_Ctr)493、高功率計數域(HP_Ctr)494、尺寸域(Size)495、最後使用域(LastUse)496及/或人工超控域(Manual)497。當一個特定的程式或檔在低功率或高功率模式下使用時，計數域493及/或494就遞增。當要求將該程式或檔的資料儲存到非揮發性記憶體時，就存取表492。閥值百分比及/或計數值可以用於評價。例如，如果在低功率模式下一個檔或程式的使用大於80%的時間，該檔就可以儲存在低功率非揮發性記憶體(例如，快 閃記憶體及/或微驅動器)中。如果沒有達到閥值，該程式和檔就儲存在高功率非揮發性記憶體中。
可以理解的是，這些計數器可以週期性地重置、在預定次數的採樣後重置(換言之提供滾動視窗)及/或應用任何其他的標準來重置。另外，可以根據尺寸域495對可能性進行加權或修正及/或替換。換言之，隨著檔尺寸的增加，因為LPDD容量有限，所要求的閥值可以增大。
還可以根據由最後使用域496記錄的自檔最後使用後距現在的時間，來對使用判決的可能性進行進一步修正。可以使用閥值日期及/或可以使用自最後使用後距現在的時間來作為可能性確定的一個因數。雖然第10圖係為一個表格，但其中所用的一個或多個域可以儲存在其他位置及/或其他的資料結構中。可以對兩個或更多個域使用一種演算法及/或加權採樣。
使用人工超控域497允許使用者及/或作業系統能夠人工超越使用可能性確定。例如，人工超控域可以使得L狀態用於在LPDD中的缺省儲存、H狀態用於在HPDD中的缺省儲存及/或A狀態用於自動儲存判決(如上述)。可以定義其他的人工超控分類。除了上述的標準，可以使用在LPDD中運行的電腦當前功率電平來調節判決。具有通常知識者可以理解的是，其他用於確定檔或程式在高功率或低功率模式下使用可能性的方法也落入本發明的原理內。
現參考第11A圖和第11B圖，係為驅動器功率減小系統 500-1、500-2和500-3(總稱500)。驅動器功率減小系統500週期性地或以其他根據向低功率非揮發性記憶體突發一個較大的順序存取檔(例如但不限於音頻及/或視頻檔)的區段。在第11A圖中，驅動器功率減小系統500-1包括一個具有驅動器功率減小控制模組522的快取記憶體控制模組520。快取記憶體控制模組520與一個或多個資料匯流排526通信，資料匯流排526又與揮發性記憶體530通信，例如一級快取記憶體、二級快取記憶體、揮發性RAM例如DRAM、及/或其他揮發性電子資料儲存器、LP非揮發性記憶體534(例如快閃記憶體及/或LPDD)以及HP非揮發性記憶體538。在第11B圖中，驅動器功率減小系統500-2包括一個具有驅動器功率減小控制模組522的全特徵及/或限制特徵作業系統542。合適的介面及/或控制器(未示出)位於資料匯流排與HPDD及/或LPDD之間。
在第11C圖中，驅動器功率減小系統500-3包括一個具有驅動器功率減小控制模組儲存522的主機控制模組560。主機控制模組560與一個或多個資料匯流排564通信，資料匯流排564與LPDD 534’和高功率磁碟機538’通信。主機控制模組560可以是驅動控制模組、積體電路裝置(IDE)、ATA、串列ATA(SATA)及/或其他控制器或介面。
現參考第12圖，係為第11A圖至第11C圖中驅動器功率減小系統500執行的步驟。控制過程從步驟582開始。在步驟584，控制過程確定是否系統處於低功率模式。如果不是，控制過程返回 步驟584。如果步驟584為真，控制過程繼續進行步驟586，在步驟586控制過程確定是否存在來自HPDD的大資料塊的存取請求。如果不是，控制過程返回到步驟584。如果步驟586為真，控制過程繼續進行步驟590並確定是否該資料塊是順序存取的。如果不是，控制過程返回584。如果步驟590為真，控制過程繼續進行步驟594並確定重放(playback)長度。在步驟598，對於從高功率非揮發性記憶體到低功率非揮發性記憶體的資料傳送，控制過程確定突發週期和頻率。
在一個實施方案中，對突發週期和頻率進行優化以降低功率消耗。較佳地，突發週期和頻率基於HPDD及/或LPDD的轉讀時間(spin-up time)、非揮發性記憶體的容量、重放速度、HPDD及/或LPDD的轉讀和穩態功耗及/或順序資料塊的重放長度。
例如，高功率非揮發性記憶體是HPDD，其運行時功耗為1-2W，轉讀時間為4-10秒，容量通常大於20 Gb。低功率非揮發性記憶體是微驅動器，其運行時功耗為0.3-0.5 W，轉讀時間為1-3秒，容量為1-6 Gb。可以理解的是，對於其他的實施方案，上述的性能值及/或容量會有所變化。HPDD向微驅動器傳送資料的速度可為1 Gb/s。重放速度可以是10 Mb/s(例如對於視頻檔)。可以理解的是，HPDD的突發週期和傳送速度的乘積不應該超過微驅動器的容量。兩次突發的時間間隔應該大於轉讀時間與突發週期的和。在這些參數的範圍內，系統的功耗可以被優化。在低功率模式時，如果運行HPDD來播放一個整部視頻例如一部電影， 將會消耗相當大的功率。利用上述的方法，有選擇地將資料以多個按固定間隔分開的突發區段從HPDD以非常高的速度(例如重放速度的100倍)傳送到LPDD，功耗就會顯著降低，然後可以關閉HPDD。可以輕易地節省超過50%的功率。
現參考第13圖，顯示根據本發明的多磁片驅動系統640包括驅動控制模組650和一個或多個HPDD 644和一個或多個LPDD 648。驅動控制模組650透過主機控制模組651與處理裝置通信。對於主機而言，多磁片驅動系統640就像運行一個整體式磁碟機那樣高效地運行HPDD 644和LPDD 648，從而降低複雜度、改進性能、並減小功率消耗，這將在後文詳述。主機控制模組651可以是IDE、ATA、SATA及/或其他的控制模組或介面。
現參考第14圖，在一個實施方案中，驅動控制模組650包括硬磁片控制器(HDC)653，用來控制LPDD及/或HPDD中的一個或兩個。緩衝器656儲存與控制HPDD及/或LPDD相關的資料，及/或透過優化資料塊長度積極地緩衝傳向/來自HPDD及/或LPDD的資料，以提高資料傳送速度。處理器657執行與HPDD及/或LPDD相關的處理。
HPDD 644包括一個或多個碟片652，該碟片具有儲存磁場的磁層。碟片652由主軸電機(spindle motor)轉動，在附圖標記654處示意性地表示了主軸電機。在讀/寫操作期間，主軸電機654通常以固定的速率轉動碟片652。一個或多個讀/寫臂(read/write arm)658相對於碟片652移動，以讀及/或寫傳向/來自碟片652的資料。 因為HPDD 644的碟片比LPDD的碟片大，因此主軸電機654需要更大的功率來使HPDD轉讀，並使HPDD保持一定的速率。通常，HPDD的轉讀時間也較長。
讀/寫裝置659鄰近讀/寫臂658的遠端設置。讀/寫裝置659包括寫元件，例如產生磁場的電感器。讀/寫裝置659也包括對碟片652上的磁場進行感應的讀元件(例如磁阻(MR)元件)。前置放大器(preamp)電路660放大類比讀/寫信號。
讀數據時，前置放大器電路660將來自讀元件的低電平(low level)信號進行放大，並將放大信號輸出到讀/寫通道裝置。寫資料時，所產生的寫電流流經讀/寫裝置659的寫元件，並且被切換或轉換以產生具有正極性或負極性的磁場。正極性或負極性是由碟片652儲存，從而可以用來表示資料。LPDD 648也包括一個或多個碟片662、主軸電機664、一個或多個讀/寫臂668、讀/寫裝置669以及前置放大器電路670。
HDC 653與主機控制模組651通信，並與第一主軸/音圈電機(voice coil motor(VCM))驅動器672、第一讀/寫通道電路674、第二主軸/VCM驅動器676和第二讀/寫通道電路678通信。主機控制模組651和驅動控制模組650可以透過單片系統(system on chip，SOC)684來實施。可以理解的是，主軸VCM驅動器672和676及/或讀/寫通道電路674和678可以組合起來。主軸/VCM驅動器672和676控制主軸電機654和664，主軸電機654和664分別使碟片652和662轉動。主軸/VCM驅動器672和676也產生 控制信號，以分別對讀/寫臂658和668進行定位，例如用音圈致動器、步進電機或任何其他合適的致動器進行定位。
現參考第15圖至第17圖，係為多磁片驅動系統的其他變型。在第15圖中，驅動控制模組650可以包括直接介面680，以提供到一個或多個LPDD 682的外部連接。在一種實施方案中，直接介面是週邊元件互連(PCI)匯流排、PCI特快(PCI Express，PCIX)匯流排及/或任何其他合適的匯流排或介面。
在第16圖中，主機控制模組651與LPDD 648和HPDD 644通信。低功率驅動控制模組650LP和高功率磁片驅動控制模組650HP與主機控制模組直接通信。LP及/或HP驅動控制模組中的零個、一個或兩個都可以實施成SOC。
在第17圖中，所示的示例性LPDD 682包括介面690，該介面支援與直接介面680的通信。如上所述，介面680和690可以是週邊元件互連(PCI)匯流排、PCI特快(PCIX)匯流排及/或任何其他合適的匯流排或介面。LPDD 682包括HDC 692、緩衝器694及/或處理器696。如上所述，LPDD 682也包括主軸/VCM驅動器676、讀/寫通道電路678、碟片662、主軸電機665、讀/寫臂668、讀元件669和前置放大器670。或者，HDC 653、緩衝器656和處理器657可以組合起來並為兩個驅動器所用。同樣，主軸/VCM驅動器和讀通道電路可隨意地組合。在第13圖至第17圖的實施例中，對LPDD的積極緩衝可以用來改進性能。例如，緩衝器可以用來優化資料塊長度以獲得主機資料匯流排上的最佳速率。
在常規的電腦系統中，頁面檔是HPDD或HP非揮發性記憶體上的隱藏檔，其被作業系統用於保存未裝入電腦揮發性記憶體的部分程式及/或檔。頁面檔和物理記憶體或者RAM定義了電腦的虛擬記憶體。作業系統將資料從頁面檔傳送到所需的記憶體，並從揮發性記憶體返回資料到頁面檔，從而為新資料騰出空間。頁面檔也稱為交換檔。
現參考第18圖至第20圖，本發明利用LP非揮發性記憶體，例如LPDD及/或快閃記憶體，以增大電腦系統的虛擬記憶體。在第18圖中，作業系統700允許用戶定義虛擬記憶體702。在運行期間，作業系統700透過一個或多個匯流排704來定址虛擬記憶體702。虛擬記憶體702包括揮發性記憶體708和LP非揮發性記憶體710，例如快閃記憶體及/或LPDD。
現參考第19圖，作業系統允許用戶分配部分或全部的LP非揮發性記憶體710作為分頁記憶體，以增大虛擬記憶體。在步驟720，控制過程開始。在步驟724，作業系統確定是否要求額外的分頁記憶體。如果沒有要求，控制過程返回到步驟724。否則，作業系統在步驟728分配部分LP非揮發性記憶體為頁面檔使用，從而增大虛擬記憶體。
在第20圖中，作業系統利用額外的LP非揮發性記憶體作為分頁記憶體。控制過程從步驟740開始。在步驟744，控制過程確定作業系統是否要求資料寫入操作。如果步驟744為真，控制過程繼續進行步驟748並確定是否超過揮發性記憶體的容量。如果 沒有超過，在步驟750揮發性記憶體用於寫操作。如果步驟748為真，資料在步驟754被儲存在LP非揮發性記憶體內的頁面檔中。如果步驟744為假，控制過程繼續進行步驟760並確定是否要求資料讀出。如果步驟760為假，控制過程返回步驟744。否則，控制過程在步驟764確定該位址是否對應RAM位址。如果步驟764為真，控制過程在步驟766讀出從揮發性記憶體讀出資料並繼續進行步驟744。如果步驟764為假，控制過程在步驟770從LP非揮發性記憶體內的頁面檔中讀出資料，然後控制過程繼續進行步驟744。
可以理解的是，與採用HPDD的系統相比，採用LP非揮發性記憶體，例如快閃記憶體及/或LPDD，增加虛擬記憶體的容量可以改進電腦的性能。另外，與將HPDD用於頁面檔的系統相比，功耗較低。HPDD因為其增大的尺寸需要額外的轉讀時間，這與快閃記憶體(無轉讀等待時間)及/或LPDD(轉讀時間較短且功耗較低)相比增加了資料存取時間。
現參考第21圖，所示的獨立磁片冗餘陣列(RAID)系統800包括與磁碟陣列808通信的一個或多個伺服器及/或客戶機804。所述一個或多個伺服器及/或客戶機804包括磁碟陣列控制器812及/或陣列管理模組814。磁碟陣列控制器812及/或陣列管理模組814接收資料，並對傳向磁碟陣列808的資料進行位址邏輯到物理位址的映射。磁碟陣列通常包括多個HPDD 816。
多個HPDD 816提供故障容差(冗餘度)及/或提高的資料存 取速度。RAID系統800提供了一種存取多個獨立HPDD的方法，如同磁碟陣列808是一個大的硬碟驅動器。磁碟陣列808可以共同地提供數百Gb到數十甚至數百Tb的資料儲存。以多種方式將資料儲存在多個HPDD 816上可以降低一個驅動器失效時丟失所有資料的風險並改善了資料存取時間。
在HPDD 816上儲存資料的方法通常稱為RAID級。有多種RAID級，包括RAID級0或者磁片條帶化。在RAID級0系統中，跨越多個驅動器將資料以資料塊的形式寫入，使得一個驅動器寫入或讀出資料塊同時下一個驅動器查找下一個資料塊。磁片條帶化的優點包括較高的存取速度和對陣列容量的充分利用。缺點就是沒有故障容差。如果一個驅動器失效，陣列的全部內容都不可存取。
RAID級1或磁片鏡像透過對每個驅動器二次讀寫來提供冗餘。如果一個驅動器失效，但另一個驅動器包含有資料的精確複製，且RAID系統切換從而使用在用戶可存取性方面未失效的鏡像驅動器。缺點包括在資料存取速度方面沒有改進，並且由於所需驅動器數目的增加(2N)使費用較高。然而，RAID級1對資料提供了最好的保護，因為當HPDD中的一個失效時，陣列管理軟體可以簡單地將所有的應用請求轉向剩餘的HPDD。
RAID級3跨越多個驅動器使資料條帶化，並具有額外的專用於奇偶校驗的驅動器，從而能夠進行錯誤校正/恢復。RAID級5提供了條帶化和奇偶校驗以進行錯誤校正/恢復。在RAID級5中， 奇偶校驗塊分佈在陣列的各個磁片中，從而在驅動器間提供了更加平衡的存取負載。如果一個驅動器失效，奇偶校驗資訊用於恢復資料。缺點是較慢的寫週期(對於每個寫入的塊需要2次讀出和2次寫入)。陣列容量為N-1，要求最少3個驅動器。
RAID級0+1包括條帶化和鏡像但沒有奇偶校驗。優點是快速資料存取(同RAID級0)和單驅動器故障容差(同RAID級1)。RAID級0+1仍需要兩倍的磁片數(同RAID級1)。可以理解的是，可以有其他的RAID級及/或方法來儲存陣列808上的資料。
現參考第22A圖和第22B圖，根據本發明的RAID系統834-1包括具有X個HPDD的磁碟陣列836和具有Y個LPDD的磁碟陣列838。一個或多個客戶機及/或伺服器840包括磁碟陣列控制器842及/或陣列管理模組844。雖然係為分離的裝置842和844，但如果需要的話這些裝置可以集成起來。可以理解的是，X大於或等於2，而Y大於或等於1。X可以大於Y、小於Y及/或等於Y。例如，在第22B圖所示的RAID系統834-1’中X=Y=Z。
現參考第23A圖、第23B圖、第24A圖和第24B圖，係為RAID系統834-2和834-3。在第23A圖中，LPDD磁碟陣列838與伺服器/客戶機840通信，HPDD磁碟陣列836與LPDD磁碟陣列838通信。RAID系統834-2可以包括管理旁通路徑從而可以選擇性地繞開LPDD磁碟陣列838。可以理解的是，X大於或等於2，而Y大於或等於1。X可以大於Y、小於Y及/或等於Y。例如，在第23B圖所示的RAID系統834-2’中X=Y=Z。在第24A圖中， HPDD磁碟陣列836與伺服器/客戶機840通信，LPDD磁碟陣列838與HPDD磁碟陣列836通信。RAID系統834-2可以包括由虛線所示的管理旁通路徑846從而可以選擇性地繞開LPDD磁碟陣列838。可以理解的是，X大於或等於2，而Y大於或等於1。X可以大於Y、小於Y及/或等於Y。例如，在第24B圖所示的RAID系統834-3’中X=Y=Z。第23A圖至第24B圖所採用的策略可以包括直寫及/或回寫。
陣列管理模組844及/或磁片控制器842利用LPDD磁碟陣列838來降低HPDD磁碟陣列836的功率消耗。通常，第21圖中常規RAID系統的HPDD磁碟陣列808在運行期間一直保持開通以支援所需的資料存取時間。可以理解的是，HPDD磁碟陣列808的功耗較大。而且，因為大量的資料儲存在HPDD磁碟陣列808中，所以通常HPDD的碟片盡可能地大，從而需要負載量更高的主軸電機，並且由於讀/寫臂平均移動得更遠就增加了資料存取時間。
根據本發明，上述結合第6圖至第17圖所述的技術可以選擇性地實施在第22B圖所示的RAID系統834中，以降低功耗和資料存取時間。雖然在第22A圖和第23A圖至第24B圖中沒有示出，根據本發明的其他RAID系統也可以使用這些技術。換言之，第6圖和第7A圖至第7D圖所述的LUB模組304、適應儲存模組306及/或LPDD維護模組可以選擇性地實施在磁碟陣列控制器842及/或陣列管理控制器844中，以選擇性地在LPDD磁碟陣列 838上儲存資料，從而降低功耗和資料存取時間。第8A圖至第8C圖、第9圖和第10圖所述的適應儲存控制模組414也可以選擇性地實施在磁碟陣列控制器842及/或陣列管理控制器844中，以降低功耗和資料存取時間。第11A圖至第11C圖和第12圖所述的驅動器功率減小模組522也可以實施在磁碟陣列控制器842及/或陣列管理控制器844中，以降低功耗和資料存取時間。另外，第13圖至第17圖所示的多磁片驅動器系統及/或直接介面可以與一個或多個HPDD一起實施在HPDD磁碟陣列836中，以增加功能性並降低功耗和存取時間。
現參考第25圖，顯示根據先前技術的一種網路附加儲存(NAS)系統850包括儲存裝置854、儲存請求器858、檔案伺服器862和通信系統866。儲存裝置854通常包括磁碟機、RAID系統、磁帶驅動器、磁帶庫、光驅動器、自動電唱機和任何其他被共用的儲存裝置。儲存裝置854，較佳地但不是必需地，為面向物件的裝置。儲存裝置854可以包括I/O介面以便透過請求器858進行資料儲存和檢索。請求器858通常包括伺服器及/或客戶機，該伺服器及/或客戶機共用及/或直接存取儲存裝置854。
檔案伺服器862執行管理和安全功能，例如請求驗證和資源定位。儲存裝置854根據檔案伺服器862來指導管理，而請求器858就被免除了儲存管理功能從而由檔案伺服器862來執行該項職責。在較小的系統中，可以不需要專用的檔案伺服器。在這種情況下，請求器可以擔當起監視NAS系統850運行的職責。這樣， 所示的檔案伺服器862和請求器858分別包括管理模組870和872，雖然可以是兩者中的一個或另一個及/或兩個都配有管理模組。通信系統866是物理結構，透過NAS系統850的部件可以通信。其較佳地具有網路和通道的特性，即，能把網路內的所有部件連接起來，又具有通道中通常具有的短等待時間。
如果NAS系統850被供電啟始，儲存裝置854要向彼此或向一個公共參考點標識自己，其中公共參考點例如檔案伺服器862、一個或多個請求器858及/或通信系統866。通信系統866通常提供在此使用的網路管理技術，透過連上與通信系統相連的媒體就可以使用這些技術。儲存裝置854和請求器858登錄到該媒體上。想確定運行配置的任何部件可以使用媒體服務來識別所有其他的部件。透過檔案伺服器862，請求器858可以得知它們可以使用的儲存裝置854的存在，而儲存裝置854在需要定位另一個裝置或調用類似管理服務備份時可以知道到什麼地方去找。同樣地，檔案伺服器862可以從媒體服務中得知儲存裝置854的存在。根據某個特定安裝的安全度，請求器可以被拒絕使用某些裝置。透過可存取的儲存裝置組，它就可以識別檔案、資料庫和可用的剩餘空間。
同時，每個NAS部件可以向檔案伺服器862識別任何它想要得知的具體細節。任何裝置層服務屬性都可以一次傳遞到檔案伺服器862，所有其他部件都可以從檔案伺服器獲知這些屬性。例如，請求器可以希望被通知啟動後另外的記憶體的加入，當請求 器登錄到檔案伺服器862上時就可以透過屬性組觸發這個事件。不管什麼時候向該配置加入新的儲存裝置，檔案伺服器862可以自動地這樣做，包括傳遞重要的特徵資訊，例如其為RAID 5、鏡像等等。
如果請求器必須打開一個檔案，它可以能直接到儲存裝置854或它可以必須到檔案伺服器獲得許可和位置資訊。檔案伺服器862對儲存裝置的使用控制到何種程度是安裝的安全要求的功能。
現參考第26圖，根據本發明的一種網路附加儲存(NAS)系統900包括儲存裝置904、請求器908、檔案伺服器912和通信系統916。請求器908包括有管理模組922，檔案伺服器912包括有管理模組920。儲存裝置904包括以上第6圖至第19圖所述的RAID系統834及/或多磁片驅動系統930。儲存裝置904也可以包括磁碟機、RAID系統、磁帶驅動器、磁帶庫、光驅動器、自動電唱機及/或上面所述的被共用的任何其他儲存裝置。可以理解的是，利用改進的RAID系統及/或多磁片驅動系統930可以降低NAS系統900的功耗和資料存取時間。
雖然本發明以前述之實施例揭露如上，然其並非用以限定本發明。在不脫離本發明之精神和範圍內，所為之更動與潤飾，均屬本發明之專利保護範圍。關於本發明所界定之保護範圍請參考所附之申請專利範圍。
4‧‧‧電腦體系結構
6‧‧‧(主)處理器
7‧‧‧記憶體
8‧‧‧輸入/輸出(I/O)介面
9‧‧‧(主)揮發性記憶體
10‧‧‧隨機存取記憶體(RAM)
11‧‧‧(主)圖形處理器
12‧‧‧記憶體
13‧‧‧鍵盤
14‧‧‧指標裝置
15‧‧‧高功率磁碟機(HPDD)
16‧‧‧(主)顯示器
17‧‧‧音頻輸出裝置
18‧‧‧其他輸入/輸出裝置
20‧‧‧電腦體系結構
22‧‧‧處理晶片組
24‧‧‧I/O晶片組
25‧‧‧(主)處理器
26‧‧‧(主)圖形處理器
27‧‧‧系統匯流排
28‧‧‧(主)揮發性記憶體
30‧‧‧週邊元件互連(PCI)匯流排
32‧‧‧二級快取記憶體
33‧‧‧一級快取記憶體
34‧‧‧一級快取記憶體
36‧‧‧PCI插槽
40‧‧‧通用串列匯流排(USB)
41‧‧‧音頻裝置
42‧‧‧指標裝置
43‧‧‧基本輸入/輸出系統(BIOS)
44‧‧‧工業標準體系結構(ISA)匯流排
50‧‧‧高功率磁碟機(HPDD)
60‧‧‧電腦體系結構
62‧‧‧輔助處理器
64‧‧‧輔助圖形處理器
65‧‧‧非揮發性記憶體
66‧‧‧低功率磁碟機(LPDD)
68‧‧‧快閃記憶體
70‧‧‧電腦體系結構
74‧‧‧輔助揮發性記憶體
76‧‧‧輔助揮發性記憶體
80‧‧‧電腦體系結構
84‧‧‧嵌入式揮發性記憶體
86‧‧‧嵌入式揮發性記憶體
100‧‧‧電腦體系結構
104‧‧‧輔助處理器
108‧‧‧輔助圖形處理器
109‧‧‧低功率非揮發性記憶體
110‧‧‧低功率磁碟機(LPDD)
112‧‧‧快閃記憶體
150‧‧‧電腦體系結構
154‧‧‧輔助揮發性記憶體
158‧‧‧輔助揮發性記憶體
170‧‧‧電腦體系結構
174‧‧‧嵌入式(揮發性)記憶體
176‧‧‧嵌入式(揮發性)記憶體
190‧‧‧電腦體系結構
200‧‧‧電腦體系結構
210‧‧‧電腦體系結構
250‧‧‧快取記憶體階層結構
254‧‧‧高功率非揮發性記憶體
258‧‧‧低功率非揮發性記憶體
262‧‧‧揮發性記憶體
266‧‧‧二級快取記憶體
268‧‧‧一級快取記憶體
270‧‧‧處理器
300‧‧‧驅動控制模組
304‧‧‧最少使用塊(LUB)模組
306‧‧‧適應儲存模組
308‧‧‧LPDD維護模組
310‧‧‧高功率磁碟機(HPDD)
312‧‧‧低功率磁碟機(LPDD)
400-1、400-2、400-3‧‧‧儲存控制系統
410‧‧‧快取記憶體控制模組
414‧‧‧適應儲存控制模組
416‧‧‧資料匯流排
422‧‧‧揮發性記憶體
424‧‧‧低功率非揮發性記憶體
424’‧‧‧LPDD
426‧‧‧高功率非揮發性記憶體
426’‧‧‧高功率磁碟機
430‧‧‧限制特徵作業系統
440‧‧‧主機控制模組
490‧‧‧表
492‧‧‧資料塊描述格/欄位
493‧‧‧低功率計數域(LP_Ctr)
494‧‧‧高功率計數域(HP_Ctr)
495‧‧‧尺寸域(Size)
496‧‧‧最後使用域(LastUse)
497‧‧‧人工超控域(Manual)
500-1、500-2、500-3(總稱500)‧‧‧驅動器功率減小系統
520‧‧‧快取記憶體控制模組
522‧‧‧驅動器功率減小控制模組
526‧‧‧資料匯流排
530‧‧‧揮發性記憶體
534‧‧‧低功率非揮發性記憶體
534’‧‧‧LPDD
538‧‧‧高功率非揮發性記憶體
538’‧‧‧高功率磁碟機
542‧‧‧限制特徵作業系統
560‧‧‧主機控制模組
564‧‧‧資料匯流排
640‧‧‧多磁片驅動系統
644‧‧‧HPDD
648‧‧‧LPDD
650‧‧‧驅動控制模組
651‧‧‧主機控制模組
652‧‧‧碟片
653‧‧‧硬磁片控制器(HDC)
654‧‧‧主軸電機
656‧‧‧緩衝器
657‧‧‧處理器
658‧‧‧讀/寫臂
659‧‧‧讀/寫裝置
660‧‧‧前置放大器(preamp)電路
662‧‧‧碟片
664‧‧‧主軸電機
665‧‧‧主軸電機
668‧‧‧讀/寫臂
669‧‧‧讀/寫裝置
670‧‧‧前置放大器電路
672‧‧‧第一主軸/音圈電機(voice coil moto(VCM))驅動器
674‧‧‧第一讀/寫通道電路
676‧‧‧第二主軸/VCM驅動器
678‧‧‧第二讀/寫通道電路
680‧‧‧直接介面
682‧‧‧LPDD
684‧‧‧單片系統(SOC)
690‧‧‧介面
692‧‧‧HDC
694‧‧‧緩衝器
696‧‧‧處理器
700‧‧‧作業系統
702‧‧‧虛擬記憶體
704‧‧‧匯流排
708‧‧‧揮發性記憶體
710‧‧‧LP非揮發性記憶體
800‧‧‧獨立磁片冗餘陣列(RAID)系統
804‧‧‧伺服器及/或客戶機
808‧‧‧磁碟陣列
812‧‧‧磁碟陣列控制器
814‧‧‧陣列管理模組
816‧‧‧HPDD
834、834-1、834-1’、834-2’、834-3’‧‧‧RAID系統
836‧‧‧HPDD磁碟陣列
838‧‧‧LPDD磁碟陣列
840‧‧‧客戶機及/或伺服器
842‧‧‧磁碟陣列控制器
844‧‧‧陣列管理模組
846‧‧‧管理旁通路徑
850‧‧‧網路附加儲存(NAS)系統
854‧‧‧儲存裝置
858‧‧‧(儲存)請求器
862‧‧‧檔案伺服器
866‧‧‧通信系統
870‧‧‧管理模組
872‧‧‧管理模組
900‧‧‧網路附加儲存(NAS)系統
904‧‧‧儲存裝置
908‧‧‧請求器
912‧‧‧檔案伺服器
916‧‧‧通信系統
920‧‧‧管理模組
922‧‧‧管理模組
930‧‧‧多磁片驅動系統
第1A圖和第1B圖係為根據先前技術的示例性電腦體系結 構；第2A圖係為根據本發明的第一示例性電腦體系結構，其具有在高功率模式期間運行的主處理器、主圖形處理器和主揮發性記憶體，以及與主處理器通信的輔助處理器和輔助圖形處理器，輔助處理器和輔助圖形處理器在低功率模式期間運行，並且在低功率模式期間利用主揮發性記憶體；第2B圖係為根據本發明的第二示例性電腦體系結構，其類似於第2A圖的體系結構，並包括與輔助處理器及/或輔助圖形處理器相連的輔助揮發性記憶體；第2C圖係為根據本發明的第三示例性電腦體系結構，其類似於第2A圖的體系結構，並包括與輔助處理器及/或輔助圖形處理器相連的嵌入式揮發性記憶體；第3A圖係為根據本發明的第四示例性電腦體系結構，其具有在高功率模式期間運行的主處理器、主圖形處理器和主揮發性記憶體，以及與處理晶片組通信的輔助處理器和輔助圖形處理器，輔助處理器和輔助圖形處理器在低功率模式期間運行，並在低功率模式期間利用主揮發性記憶體；第3B圖係為根據本發明的第五示例性電腦體系結構，其類似於第3A圖的體系結構，並包括與輔助處理器及/或輔助圖形處理器相連的輔助揮發性記憶體；第3C圖係為根據本發明的第六示例性電腦體系結構，其類似於第3A圖的體系結構，並包括與輔助處理器及/或輔助圖形處理 器相連的嵌入式揮發性記憶體；第4A圖係為根據本發明的第七示例性電腦體系結構，其具有與I/O晶片組通信的輔助處理器和輔助圖形處理器，輔助處理器和輔助圖形處理器在低功率模式期間運行，並在低功率模式期間利用主揮發性記憶體；第4B圖係為根據本發明的第八示例性電腦體系結構，其類似於第4A圖的體系結構，並包括與輔助處理器及/或輔助圖形處理器相連的輔助揮發性記憶體；第4C圖係為根據本發明的第九示例性電腦體系結構，其類似於第4A圖的體系結構，並包括與輔助處理器及/或輔助圖形處理器相連的嵌入式揮發性記憶體；第5圖係為根據本發明用於第2A圖至第4C圖的電腦體系結構的快取記憶體的層次結構；第6圖係為驅動控制模組的功能框圖，該驅動控制模組包括一最少使用塊(least used block，LUB)模組，並管理在低功率磁碟機(LPDD)和高功率磁碟機(HPDD)之間的資料儲存和傳輸；第7A圖的流程圖係為由第6圖的驅動控制模組執行的步驟；第7B圖的流程圖係為由第6圖的驅動控制模組執行的替換步驟；第7C圖和第7D圖的流程圖係為由第6圖的驅動控制模組執行的替換步驟；第8A圖所示的快取記憶體控制模組包括一適應儲存控制模 組，並控制在LPDD和HPDD之間的資料儲存和傳輸；第8B圖所示的作業系統包括一適應儲存控制模組，並控制在LPDD和HPDD之間的資料儲存和傳輸；第8C圖所示的主機控制模組包括一適應儲存控制模組，並控制在LPDD和HPDD之間的資料儲存和傳輸；第9圖係為由第8A圖至第8C圖的適應儲存控制模組執行的步驟；第10圖的示例性表格係為一種用於確定在低功率模式期間一個程式或檔案被使用概率的方法；第11A圖係為一快取記憶體控制模組，其包括一磁碟機功率減小模組；第11B圖係為一作業系統，其包括一磁碟機功率減小模組；第11C圖係為一主機控制模組，其包括一磁碟機功率減小模組；第12圖係為由第11A圖至第11C圖的磁碟機功率減小模組執行的步驟；第13圖係為一多磁片驅動系統，其包括一高功率磁碟機(HPDD)和一低功率磁碟機(LPDD)；第14圖至第17圖係為第13圖的多磁片驅動系統的其他示例性實施方式；第18圖係為採用低功率非揮發性記憶體，例如快閃記憶體或低功率磁碟機(LPDD)，來增加電腦的虛擬記憶體； 第19圖和第20圖係為由作業系統執行的步驟以分配和使用第18圖的虛擬記憶體；第21圖係為根據先前技術的一獨立磁片冗餘陣列(RAID)系統的功能框圖；第22A圖係為根據本發明的一種示例性RAID系統的功能框圖，該系統具有包括X個HPDD的磁碟陣列和包括Y個LPDD的磁碟陣列；第22B圖係為第22A圖的RAID系統的功能框圖，其中X和Y都等於Z；第23A圖係為根據本發明的另一種示例性RAID系統的功能框圖，該系統具有包括Y個LPDD的磁碟陣列，該磁碟陣列與包括X個HPDD的磁碟陣列通信；第23B圖係為第23A圖的RAID系統的功能框圖，其中X和Y都等於Z；第24A圖係為根據本發明的又一種示例性RAID系統的功能框圖，該系統包括X個HPDD的磁碟陣列，該磁碟陣列與包括Y個LPDD的磁碟陣列通信；第24B圖係為第24A圖的RAID系統的功能框圖，其中X和Y都等於Z；第25圖係為根據先前技術的一種網路附加儲存(NAS)系統的功能框圖；及第26圖係為根據本發明的一種網路附加儲存(NAS)系統的 功能框圖，該系統包括第22A圖、第22B圖、第23A圖、第23B圖、第24A圖及/或第24B圖的RAID系統及/或根據第6圖至第17圖的多磁片系統。
6‧‧‧主處理器
7、12‧‧‧記憶體
8‧‧‧輸入/輸出(I/O)介面
9‧‧‧主揮發性記憶體
11‧‧‧主圖形處理器
13‧‧‧鍵盤
14‧‧‧指標裝置
15‧‧‧高功率磁碟機(HPDD)
16‧‧‧主顯示器
17‧‧‧音頻輸出裝置
18‧‧‧其他輸入/輸出裝置
60‧‧‧電腦體系結構
62‧‧‧輔助處理器
64‧‧‧輔助圖形處理器
65‧‧‧非揮發性記憶體
66‧‧‧低功率磁碟機(LPDD)
68‧‧‧快閃記憶體

Claims (13)

  1. 一種電腦處理裝置，其包括：一主處理器，以消耗功率於一第一比率且作動於該電腦處理裝置的一高功率模式；一輔助處理器，與該主處理器分離，以消耗功率於一第二比率且作動於該電腦處理裝置的一低功率模式，其中該第二比率小於該第一比率；一二級快取記憶體，與該主處理器及該輔助處理器通信，一高功率非揮發性記憶體，在該高功率模式期間與該主處理器通信；一低功率非揮發性記憶體，在該低功率模式期間與該輔助處理器通信；一驅動控制模組，用於管理與控制該高功率非揮發性記憶體與該低功率非揮發性記憶體間的資料儲存和傳輸；以及一適應儲存模組，用於對下列一項內容中的至少一項進行判斷：判斷在該低功率模式期間寫資料是否可能在一最少使用塊之前或由一最少使用塊模組識別出的一最少使用塊之前被使用；以及判斷讀數據是否可能僅在該低功率模式期間只被使用一次，若該寫資料可能在該最少使用塊之前或由最少使用塊模組識別出的該最少使用塊之前被使用，則該驅動控制模組在該低功率模式期間將該寫資料儲存到該高功率非揮發性記憶 體，或者若該讀數據是否可能僅在該低功率模式期間只被使用一次，則該驅動控制模組用於：在該低功率模式期間對該高功率非揮發性記憶體供電；從該高功率非揮發性記憶體向該低功率非揮發性記憶體傳送資料；從該低功率非揮發性記憶體中取得資料；關閉該高功率非揮發性記憶體。
  2. 如申請專利範圍第1項所述的電腦處理裝置，其中：該高功率非揮發性記憶體用於儲存一第一作業系統，其中在該高功率模式期間該主處理器執行該第一作業系統；以及該低功率非揮發性記憶體用於儲存第二作業系統，其中在該低功率模式期間該輔助處理器執行該第二作業系統。
  3. 如申請專利範圍第1項所述的電腦處理裝置，其中該第一作業系統是一全特徵作業系統，且該第二作業系統是一限制特徵作業系統。
  4. 如申請專利範圍第1項所述的電腦處理裝置，更包括：一主圖形處理器，以於該高功率模式期間執行該全特徵作業系統；以及一輔助圖形處理器，以於該低功率模式期間執行該限制特徵作業系統。
  5. 如申請專利範圍第3項所述的電腦處理裝置，其中該全特徵作業系統和該限制特徵作業系統共用一共同資料格式。
  6. 如申請專利範圍第1項所述的電腦處理裝置，還包含一第二非 揮發性記憶體直接連接至該輔助處理器。
  7. 如申請專利範圍第1項所述的電腦處理裝置，其中該主處理器包括一主圖形處理器，且該輔助處理器包括一輔助圖形處理器。
  8. 一種電腦處理裝置，其包括：一主處理器，以於一高功率模式期間執行一第一作業系統；一輔助處理器，以於一低功率模式期間執行一第二作業系統；一高功率非揮發性記憶體，在該高功率模式期間與該主處理器通信；一低功率非揮發性記憶體，在該低功率模式期間與該輔助處理器通信；一驅動控制模組，用於管理與控制該高功率非揮發性記憶體與該低功率非揮發性記憶體間的資料儲存和傳輸；以及一適應儲存模組，用於對下列一項內容中的至少一項進行判斷：判斷在該低功率模式期間寫資料是否可能在一最少使用塊之前或由一最少使用塊模組識別出的最少使用塊之前被使用；以及判斷讀數據是否可能僅在該低功率模式期間只被使用一次，若該寫資料可能在該最少使用塊之前或由該最少使用塊模組識別出的最少使用塊之前被使用，則該驅動控制模組在該低功率模式期間將該寫資料儲存到該高功率非揮發性記憶 體，或者若該讀數據是否可能僅在該低功率模式期間只被使用一次，則該驅動控制模組用於：在該低功率模式期間對該高功率非揮發性記憶體供電；從該高功率非揮發性記憶體向該低功率非揮發性記憶體傳送資料；從該低功率非揮發性記憶體中取得資料；關閉該高功率非揮發性記憶體。
  9. 如申請專利範圍第8項所述的裝置，更包括該第一作業系統和該第二作業系統。
  10. 如申請專利範圍第9項所述的裝置，其中該第一作業系統是一全特徵作業系統。
  11. 如申請專利範圍第10項所述的裝置，其中該第二作業系統是一限制特徵作業系統。
  12. 如申請專利範圍第8項所述的電腦處理裝置，其中該處理單元更包括：一主圖形處理器單元，以於該高功率模式期間支援全特徵圖形處理；以及一輔助圖形處理器單元，以於該低功率模式期間支援限制特徵圖形處理。
  13. 如申請專利範圍第11項所述的裝置，其中該第一作業系統是一全特徵作業系統，該第二作業系統是一限制特徵作業系統，且該全特徵作業系統和該限制特徵作業系統共用一共同資料格式。
TW094133390A 2004-06-10 2005-05-17 具有高功率模式和低功率模式的處理裝置 TWI390411B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/865,732 US7730335B2 (en) 2004-06-10 2004-06-10 Low power computer with main and auxiliary processors

Publications (2)

Publication Number Publication Date
TW200604842A TW200604842A (en) 2006-02-01
TWI390411B true TWI390411B (zh) 2013-03-21

Family

ID=34936771

Family Applications (3)

Application Number Title Priority Date Filing Date
TW094115895A TWI390444B (zh) 2004-06-10 2005-05-17 具有主處理器與輔助處理器之處理裝置
TW094133391A TWI379235B (en) 2004-06-10 2005-05-17 Cache hierarchy
TW094133390A TWI390411B (zh) 2004-06-10 2005-05-17 具有高功率模式和低功率模式的處理裝置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
TW094115895A TWI390444B (zh) 2004-06-10 2005-05-17 具有主處理器與輔助處理器之處理裝置
TW094133391A TWI379235B (en) 2004-06-10 2005-05-17 Cache hierarchy

Country Status (5)

Country Link
US (5) US7730335B2 (zh)
EP (3) EP1621972A3 (zh)
JP (3) JP4621540B2 (zh)
CN (3) CN1866162B (zh)
TW (3) TWI390444B (zh)

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003901454A0 (en) * 2003-03-28 2003-04-10 Secure Systems Limited Security system and method for computer operating systems
US7730335B2 (en) 2004-06-10 2010-06-01 Marvell World Trade Ltd. Low power computer with main and auxiliary processors
US7788427B1 (en) 2005-05-05 2010-08-31 Marvell International Ltd. Flash memory interface for disk drive
US7617359B2 (en) * 2004-06-10 2009-11-10 Marvell World Trade Ltd. Adaptive storage system including hard disk drive with flash interface
US7634615B2 (en) 2004-06-10 2009-12-15 Marvell World Trade Ltd. Adaptive storage system
US20070083785A1 (en) * 2004-06-10 2007-04-12 Sehat Sutardja System with high power and low power processors and thread transfer
US7702848B2 (en) * 2004-06-10 2010-04-20 Marvell World Trade Ltd. Adaptive storage system including hard disk drive with flash interface
US20070094444A1 (en) * 2004-06-10 2007-04-26 Sehat Sutardja System with high power and low power processors and thread transfer
US7721118B1 (en) * 2004-09-27 2010-05-18 Nvidia Corporation Optimizing power and performance for multi-processor graphics processing
US7477256B1 (en) 2004-11-17 2009-01-13 Nvidia Corporation Connecting graphics adapters for scalable performance
US8066515B2 (en) * 2004-11-17 2011-11-29 Nvidia Corporation Multiple graphics adapter connection systems
US7576745B1 (en) 2004-11-17 2009-08-18 Nvidia Corporation Connecting graphics adapters
US8212831B1 (en) 2004-12-15 2012-07-03 Nvidia Corporation Broadcast aperture remapping for multiple graphics adapters
US8134568B1 (en) 2004-12-15 2012-03-13 Nvidia Corporation Frame buffer region redirection for multiple graphics adapters
US7372465B1 (en) 2004-12-17 2008-05-13 Nvidia Corporation Scalable graphics processing for remote display
US7730336B2 (en) * 2006-05-30 2010-06-01 Ati Technologies Ulc Device having multiple graphics subsystems and reduced power consumption mode, software and methods
US10026140B2 (en) 2005-06-10 2018-07-17 Nvidia Corporation Using a scalable graphics system to enable a general-purpose multi-user computer system
US7779280B2 (en) * 2005-09-16 2010-08-17 Gary Stephen Shuster Low power mode for portable computer system
JP5076317B2 (ja) 2005-12-27 2012-11-21 ソニー株式会社 情報処理装置、情報処理方法及びそのプログラム
WO2007103358A2 (en) * 2006-03-07 2007-09-13 Marvell World Trade Ltd. Lowest power mode for a mobile drive in usb application
US20080263324A1 (en) 2006-08-10 2008-10-23 Sehat Sutardja Dynamic core switching
AU2007216911B2 (en) * 2006-09-22 2010-10-21 Harris Global Communications, Inc. Adaptive peak power management of load devices sharing a power source
US7969746B2 (en) * 2006-09-22 2011-06-28 Itt Manufacturing Enterprises, Inc. Connection of a system module to an electronic device
CN100474271C (zh) * 2006-12-15 2009-04-01 华为技术有限公司 一种多级缓冲的存储系统和方法
US7779243B2 (en) * 2006-12-29 2010-08-17 Intel Corporation Dual operating system computing system
US8284205B2 (en) 2007-10-24 2012-10-09 Apple Inc. Methods and apparatuses for load balancing between multiple processing units
US8259119B1 (en) 2007-11-08 2012-09-04 Nvidia Corporation System and method for switching between graphical processing units
US8233000B1 (en) * 2007-11-08 2012-07-31 Nvidia Corporation System and method for switching between graphical processing units
CN101281639B (zh) * 2008-05-30 2010-06-09 华硕电脑股份有限公司 控制图形处理器操作模式的方法及图形处理器
US20110213998A1 (en) * 2008-06-11 2011-09-01 John George Mathieson System and Method for Power Optimization
US20090309243A1 (en) * 2008-06-11 2009-12-17 Nvidia Corporation Multi-core integrated circuits having asymmetric performance between cores
US20110213950A1 (en) * 2008-06-11 2011-09-01 John George Mathieson System and Method for Power Optimization
US20110213947A1 (en) * 2008-06-11 2011-09-01 John George Mathieson System and Method for Power Optimization
US8510577B2 (en) * 2008-07-28 2013-08-13 Microsoft Corporation Reducing power consumption by offloading applications
US7779191B2 (en) * 2008-07-29 2010-08-17 Nvidia Corporation Platform-based idle-time processing
US8643375B2 (en) * 2008-12-16 2014-02-04 St-Ericsson Sa Circuit system and method of controlling power management
US8161251B2 (en) * 2009-05-27 2012-04-17 Microsoft Corporation Heterogeneous storage array optimization through eviction
US20100313044A1 (en) * 2009-06-03 2010-12-09 Microsoft Corporation Storage array power management through i/o redirection
US20100321395A1 (en) * 2009-06-18 2010-12-23 Apple Inc. Display simulation system and method
US9336028B2 (en) 2009-06-25 2016-05-10 Apple Inc. Virtual graphics device driver
US8417974B2 (en) 2009-11-16 2013-04-09 International Business Machines Corporation Power efficient stack of multicore microprocessors
EP2559036A1 (en) 2010-04-15 2013-02-20 Ramot at Tel-Aviv University Ltd. Multiple programming of flash memory without erase
US8452997B2 (en) 2010-04-22 2013-05-28 Broadcom Corporation Method and system for suspending video processor and saving processor state in SDRAM utilizing a core processor
US20120016641A1 (en) * 2010-07-13 2012-01-19 Giuseppe Raffa Efficient gesture processing
WO2012154611A1 (en) * 2011-05-06 2012-11-15 Marvell World Trade Ltd. Memory on-demand, managing power in memory
RU2014106859A (ru) 2011-07-25 2015-08-27 Серверджи, Инк. Способ и система для построения маломощной компьютерной системы
US8863022B2 (en) 2011-09-07 2014-10-14 Microsoft Corporation Process management views
US20130067378A1 (en) * 2011-09-09 2013-03-14 Microsoft Corporation Resource Usage History User Interface
EP2761406A4 (en) 2011-09-30 2015-05-13 Intel Corp DETECTION OF SEGMENTATION OF GESTURE DATA IN MOBILE DEVICES
US10114679B2 (en) 2011-10-26 2018-10-30 Microsoft Technology Licensing, Llc Logical CPU division usage heat map representation
WO2013062162A1 (ko) * 2011-10-28 2013-05-02 엘지전자 주식회사 네트워크 저장장치 및 그 제어방법
JP5869146B2 (ja) * 2011-12-16 2016-02-24 インテル コーポレイション 外部ディスプレイ‐データｉ／ｏポートを介してグラフィック処理を拡張するための方法、装置およびシステム
US20130346672A1 (en) * 2012-06-22 2013-12-26 Microsoft Corporation Multi-Tiered Cache with Storage Medium Awareness
DE102012105986B3 (de) * 2012-07-04 2013-03-14 Fujitsu Technology Solutions Intellectual Property Gmbh Computersystem und Verfahren zum Betrieb eines Computersystems
US9569279B2 (en) 2012-07-31 2017-02-14 Nvidia Corporation Heterogeneous multiprocessor design for power-efficient and area-efficient computing
JP5705185B2 (ja) * 2012-09-14 2015-04-22 キヤノン株式会社 通信装置及びその制御方法、並びに、コンピュータプログラム
KR102071352B1 (ko) * 2012-11-28 2020-01-31 삼성전자 주식회사 휴대 단말기의 센서 정보 관리 방법 및 시스템
CN105556493B (zh) 2013-09-27 2018-12-11 英特尔公司 用于跨设备组合存储器资源的设备、方法
US9311484B2 (en) * 2014-01-09 2016-04-12 International Business Machines Corporation Enhanced security and resource utilization in a multi-operating system environment
WO2015116100A1 (en) * 2014-01-30 2015-08-06 Hewlett-Packard Development Company, L.P. Managing data using a number of non-volatile memory arrays
CN104142729B (zh) * 2014-08-11 2019-04-23 联想(北京)有限公司 一种处理器的控制方法、装置和电子设备
KR102347657B1 (ko) 2014-12-02 2022-01-06 삼성전자 주식회사 전자 장치 및 이의 공유 캐시 메모리 제어 방법
TWI653527B (zh) * 2014-12-27 2019-03-11 美商英特爾公司 當計算元件運作時致能系統低電力狀態之技術
CN104571464A (zh) * 2015-01-19 2015-04-29 宇龙计算机通信科技(深圳)有限公司 一种多操作系统的省电模式控制方法、装置和终端
CN106406493B (zh) * 2015-07-30 2020-04-28 华为技术有限公司 能降低功耗的电子装置及降低电子装置功耗的方法
CN106774800A (zh) * 2016-12-09 2017-05-31 北京小米移动软件有限公司 低电量提示方法和终端
US20190237007A1 (en) * 2018-01-26 2019-08-01 Mobvoi Information Technology Co., Ltd. Display device, electronic device and method of controlling screen display
US20190237003A1 (en) * 2018-01-26 2019-08-01 Mobvoi Information Technology Co., Ltd. Display device, electronic device and method of controlling screen display
US10921872B2 (en) 2019-03-29 2021-02-16 Intel Corporation Performing soft throttling and hard throttling in a processor
CN110968271B (zh) * 2019-11-25 2024-02-20 北京劲群科技有限公司 一种高性能数据存储方法、系统与装置
CN111586653B (zh) * 2020-04-09 2023-04-28 出门问问信息科技有限公司 一种数据读取和存储方法、装置以及计算机可读存储介质

Family Cites Families (103)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4425615A (en) 1980-11-14 1984-01-10 Sperry Corporation Hierarchical memory system having cache/disk subsystem with command queues for plural disks
US5150465A (en) 1988-11-30 1992-09-22 Compaq Computer Corporation Mode-selectable integrated disk drive for computer
US5293500A (en) 1989-02-10 1994-03-08 Mitsubishi Denki K.K. Parallel processing method and apparatus
DE69033262T2 (de) 1989-04-13 2000-02-24 Sandisk Corp EEPROM-Karte mit Austauch von fehlerhaften Speicherzellen und Zwischenspeicher
US5440749A (en) 1989-08-03 1995-08-08 Nanotronics Corporation High performance, low cost microprocessor architecture
US5455913A (en) 1990-05-14 1995-10-03 At&T Global Information Solutions Company System and method for transferring data between independent busses
US5390350A (en) * 1991-04-22 1995-02-14 Western Digital Corporation Integrated circuit chip core logic system controller with power saving features for a microcomputer system
JPH06179270A (ja) * 1992-12-15 1994-06-28 Nec Niigata Ltd プリンタ
US5485595A (en) 1993-03-26 1996-01-16 Cirrus Logic, Inc. Flash memory mass storage architecture incorporating wear leveling technique without using cam cells
US5502838A (en) * 1994-04-28 1996-03-26 Consilium Overseas Limited Temperature management for integrated circuits
JPH07160574A (ja) * 1993-12-13 1995-06-23 Matsushita Electric Ind Co Ltd 情報処理装置
GB2286267A (en) 1994-02-03 1995-08-09 Ibm Energy-saving cache control system
EP0667579A1 (en) * 1994-02-09 1995-08-16 Ballard Synergy Corporation Cache for optical storage device
US5596708A (en) 1994-04-04 1997-01-21 At&T Global Information Solutions Company Method and apparatus for the protection of write data in a disk array
US5581736A (en) 1994-07-18 1996-12-03 Microsoft Corporation Method and system for dynamically sharing RAM between virtual memory and disk cache
US5659718A (en) 1994-08-19 1997-08-19 Xlnt Designs, Inc. Synchronous bus and bus interface device
JPH0883148A (ja) 1994-09-13 1996-03-26 Nec Corp 磁気ディスク装置
GB9419246D0 (en) * 1994-09-23 1994-11-09 Cambridge Consultants Data processing circuits and interfaces
US5815726A (en) 1994-11-04 1998-09-29 Altera Corporation Coarse-grained look-up table architecture
US5768164A (en) 1996-04-15 1998-06-16 Hewlett-Packard Company Spontaneous use display for a computing system
US6006320A (en) 1996-07-01 1999-12-21 Sun Microsystems, Inc. Processor architecture with independent OS resources
US5937423A (en) 1996-12-26 1999-08-10 Intel Corporation Register interface for flash EEPROM memory arrays
JPH10312690A (ja) * 1997-05-13 1998-11-24 Seiko Epson Corp 読み書き可能不揮発性メモリ回路
US6035408A (en) * 1998-01-06 2000-03-07 Magnex Corp. Portable computer with dual switchable processors for selectable power consumption
US6289464B1 (en) * 1998-01-07 2001-09-11 Microsoft Corporation Receiving wireless information on a mobile device with reduced power consumption
EP0974908A2 (en) 1998-07-24 2000-01-26 Interuniversitair Microelektronica Centrum Vzw Optimized virtual memory management for dynamic data types
JP3471244B2 (ja) * 1999-03-15 2003-12-02 株式会社東芝 非水電解液二次電池の製造方法
JP4159699B2 (ja) * 1999-04-13 2008-10-01 大正製薬株式会社 並列処理方法および並列処理装置
US6282614B1 (en) 1999-04-15 2001-08-28 National Semiconductor Corporation Apparatus and method for reducing the power consumption of a microprocessor with multiple levels of caches
US6457135B1 (en) * 1999-08-10 2002-09-24 Intel Corporation System and method for managing a plurality of processor performance states
WO2001015161A1 (en) 1999-08-25 2001-03-01 Seagate Technology Llc Intelligent power management of disc drives
US6624816B1 (en) * 1999-09-10 2003-09-23 Intel Corporation Method and apparatus for scalable image processing
US6501999B1 (en) 1999-12-22 2002-12-31 Intel Corporation Multi-processor mobile computer system having one processor integrated with a chipset
US6631474B1 (en) 1999-12-31 2003-10-07 Intel Corporation System to coordinate switching between first and second processors and to coordinate cache coherency between first and second processors during switching
US6496915B1 (en) 1999-12-31 2002-12-17 Ilife Solutions, Inc. Apparatus and method for reducing power consumption in an electronic data storage system
US6594724B1 (en) 2000-03-30 2003-07-15 Hitachi Global Storage Technologies Netherlands B.V. Enhanced DASD with smaller supplementary DASD
JP2002007373A (ja) * 2000-06-20 2002-01-11 Fujitsu Ltd 半導体装置
US6785829B1 (en) * 2000-06-30 2004-08-31 Intel Corporation Multiple operating frequencies in a processor
US6628469B1 (en) 2000-07-11 2003-09-30 International Business Machines Corporation Apparatus and method for low power HDD storage architecture
US6631469B1 (en) * 2000-07-17 2003-10-07 Intel Corporation Method and apparatus for periodic low power data exchange
JP2002073497A (ja) * 2000-09-04 2002-03-12 Sharp Corp 情報処理装置及び情報処理方法
US6823453B1 (en) * 2000-10-06 2004-11-23 Hewlett-Packard Development Company, L.P. Apparatus and method for implementing spoofing-and replay-attack-resistant virtual zones on storage area networks
KR100353731B1 (ko) 2000-11-01 2002-09-28 (주)니트 젠 일회성 지문템플릿을 이용한 사용자 인증시스템 및 방법
US7069368B2 (en) * 2000-12-01 2006-06-27 Clearcube Technology, Inc. System of co-located computers in a framework including removable function modules for adding modular functionality
US6785767B2 (en) 2000-12-26 2004-08-31 Intel Corporation Hybrid mass storage system and method with two different types of storage medium
US6986066B2 (en) 2001-01-05 2006-01-10 International Business Machines Corporation Computer system having low energy consumption
ATE333491T1 (de) * 2001-01-30 2006-08-15 Daikyo Seiko Ltd Kautschukzusammensetzung oder das vernetzte produkt zur herstellung von gummipfropfen für medikamente oder medizinische behandlung
US20020129288A1 (en) 2001-03-08 2002-09-12 Loh Weng Wah Computing device having a low power secondary processor coupled to a keyboard controller
US7184003B2 (en) 2001-03-16 2007-02-27 Dualcor Technologies, Inc. Personal electronics device with display switching
US6976180B2 (en) 2001-03-16 2005-12-13 Dualcor Technologies, Inc. Personal electronics device
US20030153354A1 (en) 2001-03-16 2003-08-14 Cupps Bryan T. Novel personal electronics device with keypad application
US7231531B2 (en) 2001-03-16 2007-06-12 Dualcor Technologies, Inc. Personal electronics device with a dual core processor
US20020173344A1 (en) * 2001-03-16 2002-11-21 Cupps Bryan T. Novel personal electronics device
ES2295092T3 (es) * 2001-04-10 2008-04-16 Yamashita Rubber Kabushiki Kaisha Dispositivo antivibracion estanco.
US6725336B2 (en) 2001-04-20 2004-04-20 Sun Microsystems, Inc. Dynamically allocated cache memory for a multi-processor unit
JP2002342156A (ja) * 2001-05-22 2002-11-29 Victor Co Of Japan Ltd メモリコントローラ
US20030078964A1 (en) * 2001-06-04 2003-04-24 Nct Group, Inc. System and method for reducing the time to deliver information from a communications network to a user
US6925529B2 (en) 2001-07-12 2005-08-02 International Business Machines Corporation Data storage on a multi-tiered disk system
JP3584920B2 (ja) * 2001-10-04 2004-11-04 株式会社ノーリツ 電源制御装置
US6859856B2 (en) 2001-10-23 2005-02-22 Flex P Industries Sdn. Bhd Method and system for a compact flash memory controller
US8181118B2 (en) 2001-11-28 2012-05-15 Intel Corporation Personal information device on a mobile computing platform
JP2003167656A (ja) * 2001-11-29 2003-06-13 Sony Corp 携帯型情報機器
JP2003167781A (ja) * 2001-11-30 2003-06-13 Matsushita Electric Ind Co Ltd 磁気ディスク装置およびデータ読み出し制御方法
US6804632B2 (en) 2001-12-06 2004-10-12 Intel Corporation Distribution of processing activity across processing hardware based on power consumption considerations
US6678249B2 (en) * 2002-02-14 2004-01-13 Nokia Corporation Physical layer packet retransmission handling WCDMA in soft handover
US6639827B2 (en) 2002-03-12 2003-10-28 Intel Corporation Low standby power using shadow storage
US7424623B2 (en) * 2002-03-28 2008-09-09 O2 Micro International Limited Personal computer integrated with personal digital assistant
JP2003317250A (ja) * 2002-04-26 2003-11-07 Funai Electric Co Ltd 光ディスク装置
JP2003323417A (ja) * 2002-04-30 2003-11-14 Matsushita Electric Ind Co Ltd 半導体集積回路装置
KR100441608B1 (ko) 2002-05-31 2004-07-23 삼성전자주식회사 낸드 플래시 메모리 인터페이스 장치
US7269752B2 (en) 2002-06-04 2007-09-11 Lucent Technologies Inc. Dynamically controlling power consumption within a network node
JP2004013607A (ja) * 2002-06-07 2004-01-15 Hitachi Ltd ファイル監視装置
US7082495B2 (en) 2002-06-27 2006-07-25 Microsoft Corporation Method and apparatus to reduce power consumption and improve read/write performance of hard disk drives using non-volatile memory
JP4157734B2 (ja) * 2002-07-15 2008-10-01 花王株式会社 脂肪酸類の製造法
JP2004127040A (ja) * 2002-10-03 2004-04-22 Internatl Business Mach Corp <Ibm> 情報処理装置、制御方法、プログラム、及び記録媒体
US6775180B2 (en) 2002-12-23 2004-08-10 Intel Corporation Low power state retention
US7254730B2 (en) * 2003-02-14 2007-08-07 Intel Corporation Method and apparatus for a user to interface with a mobile computing device
US7080271B2 (en) * 2003-02-14 2006-07-18 Intel Corporation Non main CPU/OS based operational environment
AU2003900764A0 (en) 2003-02-20 2003-03-06 Secure Systems Limited Bus bridge security system and method for computers
KR20050118731A (ko) 2003-04-14 2005-12-19 코닌클리케 필립스 일렉트로닉스 엔.브이. 유니버셜 드라이브장치용 포맷 매핑 방식
US7093147B2 (en) * 2003-04-25 2006-08-15 Hewlett-Packard Development Company, L.P. Dynamically selecting processor cores for overall power efficiency
US7221331B2 (en) 2003-05-05 2007-05-22 Microsoft Corporation Method and system for auxiliary display of information for a computing device
US7240228B2 (en) 2003-05-05 2007-07-03 Microsoft Corporation Method and system for standby auxiliary processing of information for a computing device
US7069388B1 (en) 2003-07-10 2006-06-27 Analog Devices, Inc. Cache memory data replacement strategy
US7047387B2 (en) 2003-07-16 2006-05-16 Microsoft Corporation Block cache size management via virtual memory manager feedback
US7925298B2 (en) 2003-09-18 2011-04-12 Vulcan Portals Inc. User interface for a secondary display module of a mobile electronic device
US7500127B2 (en) 2003-09-18 2009-03-03 Vulcan Portals Inc. Method and apparatus for operating an electronic device in a low power mode
US20050066209A1 (en) 2003-09-18 2005-03-24 Kee Martin J. Portable electronic device having high and low power processors operable in a low power mode
US7017059B2 (en) * 2003-12-12 2006-03-21 Cray Canada Inc. Methods and apparatus for replacing cooling systems in operating computers
CA2547078A1 (en) 2003-12-16 2005-06-30 Real Enterprise Solutions Development B.V. Memory management in a computer system using different swapping criteria
US7136973B2 (en) 2004-02-04 2006-11-14 Sandisk Corporation Dual media storage device
US7421602B2 (en) 2004-02-13 2008-09-02 Marvell World Trade Ltd. Computer with low-power secondary processor and secondary display
US7730335B2 (en) * 2004-06-10 2010-06-01 Marvell World Trade Ltd. Low power computer with main and auxiliary processors
US7617359B2 (en) 2004-06-10 2009-11-10 Marvell World Trade Ltd. Adaptive storage system including hard disk drive with flash interface
US7702848B2 (en) * 2004-06-10 2010-04-20 Marvell World Trade Ltd. Adaptive storage system including hard disk drive with flash interface
US7634615B2 (en) 2004-06-10 2009-12-15 Marvell World Trade Ltd. Adaptive storage system
US7574541B2 (en) 2004-08-03 2009-08-11 Lsi Logic Corporation FIFO sub-system with in-line correction
US7437581B2 (en) 2004-09-28 2008-10-14 Intel Corporation Method and apparatus for varying energy per instruction according to the amount of available parallelism
US20060069848A1 (en) 2004-09-30 2006-03-30 Nalawadi Rajeev K Flash emulation using hard disk
US20060075185A1 (en) 2004-10-06 2006-04-06 Dell Products L.P. Method for caching data and power conservation in an information handling system
US7882299B2 (en) 2004-12-21 2011-02-01 Sandisk Corporation System and method for use of on-chip non-volatile memory write cache
US20060218324A1 (en) 2005-03-25 2006-09-28 Matsushita Electrical Industrial Co., Ltd Systems and methods for flexible data transfers in SDIO and/or MMC
US7492368B1 (en) 2006-01-24 2009-02-17 Nvidia Corporation Apparatus, system, and method for coalescing parallel memory requests

Also Published As

Publication number Publication date
TWI379235B (en) 2012-12-11
EP1605361A2 (en) 2005-12-14
TW200617783A (en) 2006-06-01
CN1866161B (zh) 2010-05-05
JP4749786B2 (ja) 2011-08-17
EP1621972A3 (en) 2007-02-28
EP1621972A2 (en) 2006-02-01
US20100235660A1 (en) 2010-09-16
CN1866162A (zh) 2006-11-22
US7788514B2 (en) 2010-08-31
CN1866162B (zh) 2010-05-05
EP1607836A2 (en) 2005-12-21
CN1866161A (zh) 2006-11-22
TW200614076A (en) 2006-05-01
CN1707400B (zh) 2010-05-05
TWI390444B (zh) 2013-03-21
CN1707400A (zh) 2005-12-14
US8572416B2 (en) 2013-10-29
EP1605361B1 (en) 2018-04-18
US20080222437A1 (en) 2008-09-11
US7730335B2 (en) 2010-06-01
JP2006012180A (ja) 2006-01-12
US8874948B2 (en) 2014-10-28
EP1605361A3 (en) 2006-11-08
TW200604842A (en) 2006-02-01
JP4621540B2 (ja) 2011-01-26
EP1607836A3 (en) 2006-11-08
JP4740673B2 (ja) 2011-08-03
JP2006040255A (ja) 2006-02-09
US7827423B2 (en) 2010-11-02
US20080222357A1 (en) 2008-09-11
US20140052887A1 (en) 2014-02-20
US20050278559A1 (en) 2005-12-15
JP2005353090A (ja) 2005-12-22

Similar Documents

Publication Publication Date Title
TWI390411B (zh) 具有高功率模式和低功率模式的處理裝置
JP4969804B2 (ja) 適応記憶システム
TWI426444B (zh) 包含快閃式介面的硬碟驅動器之可調整儲存系統
TWI390520B (zh) 包含快閃式介面的硬碟驅動器之可調整儲存系統
TWI472914B (zh) 具有可移除式非揮發性半導體記憶體模組之硬碟驅動器、硬碟總成、膝上型電腦和用於非揮發性半導體記憶體模組移除檢測之硬碟控制器積體電路
JP2007305106A (ja) 高電力プロセッサ及び低電力プロセッサ並びにスレッド転送を伴うシステム

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees