TWI426444B - 包含快閃式介面的硬碟驅動器之可調整儲存系統 - Google Patents

包含快閃式介面的硬碟驅動器之可調整儲存系統 Download PDF

Info

Publication number
TWI426444B
TWI426444B TW096116619A TW96116619A TWI426444B TW I426444 B TWI426444 B TW I426444B TW 096116619 A TW096116619 A TW 096116619A TW 96116619 A TW96116619 A TW 96116619A TW I426444 B TWI426444 B TW I426444B
Authority
TW
Taiwan
Prior art keywords
lpdd
data
hpdd
control module
volatile memory
Prior art date
Application number
TW096116619A
Other languages
English (en)
Other versions
TW200821908A (en
Inventor
Sutardja Sehat
Yang Yun
Original Assignee
Marvell World Trade Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Marvell World Trade Ltd filed Critical Marvell World Trade Ltd
Publication of TW200821908A publication Critical patent/TW200821908A/zh
Application granted granted Critical
Publication of TWI426444B publication Critical patent/TWI426444B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3221—Monitoring of peripheral devices of disk drive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3268—Power saving in hard disk drive
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0632—Configuration or reconfiguration of storage systems by initialisation or re-initialisation of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/068—Hybrid storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0685—Hybrid storage combining heterogeneous device types, e.g. hierarchical storage, hybrid arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/22—Employing cache memory using specific memory technology
    • G06F2212/222—Non-volatile memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/22—Employing cache memory using specific memory technology
    • G06F2212/224—Disk storage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Power Sources (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Description

包含快閃式介面的硬碟驅動器之可調整儲存系統
本發明涉及資料儲存系統，更具體地而言，涉及低功率資料儲存系統。
膝上型電腦使用有線電源和電池電源二者供電。膝上型電腦的處理器、圖形處理器、記憶體、以及顯示器在操作期間消耗大量的電力。膝上型電腦的一個重要限制是關於該膝上型電腦在不重新充電的情況下使用電池可以操作的時間數量。膝上型電腦的相當高的功率耗散對應於相當短的電池壽命。
現在參考第1A圖，其顯示此典型電腦結構4包括處理器6，處理器6具有諸如快取之類的記憶體7。處理器6與輸入/輸出(I/O)介面8通信。揮發性記憶體9(例如，隨機存取記憶體(RAM)10及/或其他合適的電子資料儲存體)亦與介面8通信。圖形處理器11和諸如快取之類的記憶體12增加圖形處理的速度和性能。
諸如鍵盤13和點選裝置14(例如，滑鼠及/或其他合適的裝置)之類的一個或更多個I/O裝置與介面8通信。高功率碟驅動器(HPDD)15(例如具有一個或更多個直徑大於1.8”的碟片的碟驅動器)提供非揮發性記憶體，儲存資料並且與介面8通信。HPDD 15一般在操作期間消耗相相當大的功率。在使用電池操作時，頻繁使用HPDD 15將大幅縮短電池壽命。電腦結構4更包括顯示器16、諸如音訊揚聲器之類的音頻輸出裝置17及/或一般辨識為18的其他輸入/輸出裝置。
現在參考第1B圖，典型電腦結構20包括：處理器晶片組22和I/O晶片組24。例如，該電腦結構可以是北橋/南橋結構(具有與北橋晶片組相對應的處理晶片組和與南橋晶片組相對應的I/O晶片組)或者其他類似的結構。處理晶片組22經由匯流排系統27與處理器25和圖形處理器26通信。處理晶片組22控制與揮發性記憶體28(例如，外部DRAM或者其他記憶體)、週邊元件互連(PCI)匯流排30及/或位準2快取記憶體32的交互作用。位準1快取記憶體33和34可以分別被與處理器25及/或圖形處理器26相關聯。在替代實施例中，加速圖形埠(AGP)(未示出)與處理晶片組22通信，而不與圖形處理器26通信，及/或還與圖形處理器26通信。處理晶片組22典型但無須使用多個晶片執行。PCI槽36對PCI匯流排30形成介面。
I/O晶片組24對基本形式的輸入/輸出(I/O)進行管理。I/O晶片組24經由工業標準結構(ISA)匯流排44與通用串列匯流排(USB)40、音頻裝置41、鍵盤(KBD)及/或點選裝置42、以及基本輸入/輸出系統(BIOS)43通信。不同於處理晶片組22，I/O晶片組24典型(但無須)使用單個晶片執行，該晶片被連接到PCI匯流排30。諸如硬碟驅動器之類的HPDD 50也與I/O晶片組24通信。HPDD 50儲存由處理器25執行的全功能作業系統(OS)，例如，Windows XP、Windows 2000、Linux和依據MAC的OS。
一種用於具有高功率和低功率模式的裝置的碟驅動器系統，包括低功率碟驅動器(LPDD)和高功率碟驅動器(HPDD)。LPDD和HPDD中的至少一個經由非揮發性半導體記憶體介面與該裝置通信。
在其他特徵中，控制模組包括辨識LPDD中的最少使用區塊(LUB)的LUB模組，並且在接收到資料儲存請求和資料擷取請求中的至少一個時，在低功率模式期間有將LUB選擇地傳送到HPDD。在寫資料的儲存請求期間，如果對於該寫資料LPDD上有足夠的空間可用，則控制模組將寫資料傳送到該LPDD。如果在LPDD上沒有可用於寫資料的足夠空間，則控制模組電力啟動HPDD，並且將LUB從LPDD傳送到HPDD，然後將寫資料傳送到LPDD。控制模組包括調整式儲存模組，所述調整式儲存模組在LPDD上沒有可用於寫資料的足夠空間時，判斷該寫資料是否有可能在LUB之前被使用。如果寫資料有可能在LUB之後被使用，則控制模組將寫資料儲存到HPDD上。如果寫資料有可能在LUB之前被使用，則控制模組電力啟動HPDD，並且將LUB從LPDD傳送到該HPDD，然後將寫資料傳送到LPDD。
在其他特徵中，在讀資料的所述資料擷取請求期間，如果該讀資料被儲存在LPDD中，則控制模組從LPDD擷取該讀資料。控制模組包括調整式儲存模組，其在讀資料不位於LPDD上時，該調整式儲存模組判斷該讀資料是否有可能將被使用一次，並且如果讀資料可能將被使用一次，則控制模組從HPDD擷取該讀資料。如果調整式儲存模組判斷讀資料有可能將被使用多於一次，則如果對於該讀資料在LPDD上有足夠的空間可用，控制模組則將該讀資料從HPDD傳送到LPDD。如果調整式儲存模組判斷讀資料有可能將被使用多於一次，則如果對於該讀資料在LPDD上沒有足夠的空間可用，控制模組則將LUB從LPDD傳送到HPDD，並且將該讀資料從HPDD傳送到LPDD。如果對於讀資料在LPDD上有足夠的空間可用，則控制模組將讀資料從HPDD傳送到LPDD。如果對於讀資料在LPDD上沒有足夠的空間可用，則控制模組將LUB從LPDD傳送到HPDD，然後將讀資料從HPDD傳送到該LPDD。如果讀資料不位於LPDD上，則控制模組從HPDD擷取該讀資料。
在其他特徵中，HPDD包括一個或更多個碟片，其中這一個或更多個碟片具有大於1.8”的直徑，並且LPDD包括一個或更多個碟片，其中這一個或更多個碟片具有小於等於1.8”的直徑。HPDD和LPDD經由非揮發性半導體記憶體介面與該裝置通信。控制模組與LPDD和HPDD通信。在低功率模式中寫資料的儲存請求期間，控制模組判斷對於寫資料在LPDD上是否存在足夠的空間可用，並且如果有足夠的空間可用，則將寫資料傳送到LPDD。HPDD和LPDD經由非揮發性半導體記憶體介面與裝置通信。如果沒有足夠的空間可用，則控制模組將寫資料儲存到HPDD上。控制模組更包括LPDD維護模組，該LPDD維護模組在高功率模式期間將資料檔案從LPDD傳送到HPDD來增加LPDD上的可用碟空間。LPDD維護模組依據年齡、大小和在低功率模式中將來使用的可能性中的至少一個傳送資料檔案。
在其他特徵中，HPDD包括一個或更多個碟片，其中這一個或更多個碟片具有大於1.8”的直徑，並且其中LPDD包括一個或更多個碟片，其中這一個或更多個碟片具有小於等於1.8”的直徑。
一種用於對用於具有高功率模式和低功率模式的裝置的碟驅動器系統進行操作的方法，包括：提供低功率碟驅動器(LPDD)和高功率碟驅動器(HPDD)；以及經由非揮發性半導體記憶體介面在LPDD和HPDD中的至少一個與該裝置之間通信。
在其他特徵中，該方法包括：辨識LPDD中的LUB；以及在接收到資料儲存請求和資料擷取請求中的至少一個時，在低功率模式期間有選擇地將LUB傳送到HPDD。該方法包括在寫資料的儲存請求期間，如果對於寫資料LPDD上有足夠的空間可用，則將該寫資料傳送到LPDD。該方法包括如果在LPDD上沒有可用於寫資料的足夠空間，則對HPDD提供電力，並且將LUB從LPDD傳送到該HPDD，然後將寫資料傳送到LPDD。該方法更包括在LPDD上沒有可用於寫資料的足夠空間時，判斷寫資料是否有可能在LUB之前被使用。該方法包括如果寫資料有可能在LUB之後被使用，則將寫資料儲存到HPDD上。該方法包括如果寫資料有可能在LUB之前被使用，則啟動HPDD，並且將LUB從LPDD傳送到該HPDD，然後將該寫資料傳送到該LPDD。該方法包括在讀資料的資料擷取請求期間，如果該讀資料被儲存在LPDD中，則從該LPDD擷取該讀資料。該方法包括在讀資料不位於LPDD上時判斷該讀資料是否有可能將被使用一次；如果該讀資料可能將被使用一次，則控制模組從HPDD擷取該讀資料。
在其他特徵中，該方法包括如果讀資料有可能將被使用多於一次，則如果對於該讀資料在LPDD上有足夠的空間可用，則將該讀資料從HPDD傳送到LPDD。該方法包括如果讀資料有可能將被使用多於一次，則如果對於該讀資料在LPDD上沒有足夠的空間可用，則將LUB從該LPDD傳送到HPDD，並且將該讀資料從該HPDD傳送到該LPDD。該方法包括如果對於讀資料在LPDD上有足夠的空間可用，則將該讀資料從HPDD傳送到該LPDD。該方法包括如果對於讀資料在LPDD上沒有足夠的空間可用，則將LUB從該LPDD傳送到HPDD，並且將讀資料從該HPDD傳送到該LPDD。該方法包括如果讀資料不位於LPDD上，則從HPDD擷取該讀資料。HPDD和LPDD經由非揮發性半導體記憶體介面與該裝置通信。該方法包括判斷對於寫資料在LPDD上是否有足夠的空間可用，並且如果在低功率模式中在寫資料的儲存請求期間有足夠的空間可用，則將寫資料傳送到該LPDD。
在其他特徵中，HPDD和LPDD經由非揮發性半導體記憶體介面與該裝置通信。該方法包括如果沒有足夠的空間可用則將寫資料儲存到HPDD上。該方法包括在高功率模式期間將資料檔案從LPDD傳送到HPDD來增加該LPDD上的可用碟空間。該方法包括依據年齡、大小和在低功率模式中將來使用的可能性中的至少一個傳送資料檔案。
一種用於具有高功率模式和低功率模式的裝置的碟驅動器系統，包括：非揮發性半導體記憶體介面裝置，用於介面此記憶體；低功率碟驅動器(LPDD)；和高功率碟驅動器(HPDD)，其中該LPDD和HPDD中的至少一個經由該非揮發性半導體記憶體介面裝置與該裝置通信。
在其他特徵中，用於控制的控制裝置包括用於辨識LPDD中的最少使用區塊(LUB)的LUB裝置。該控制裝置在接收到資料儲存請求和資料擷取請求中的至少一個時，在低功率模式期間有選擇地將LUB傳送到HPDD。在寫資料的儲存請求期間，如果對於該寫資料在LPDD上有足夠的空間可用，則控制裝置將寫資料傳送到該LPDD。如果在LPDD上沒有可用於寫資料的足夠空間，則控制裝置提供電力給HPDD，並且將LUB從LPDD傳送到HPDD，且將寫資料傳送到該LPDD。控制裝置包括調整式儲存裝置，所述調整式儲存裝置在LPDD上沒有可用於寫資料的足夠空間時，判斷該寫資料是否有可能在LUB之前被使用。如果寫資料有可能在LUB之後被使用，則控制裝置將寫資料儲存到HPDD上。如果寫資料有可能在LUB之前被使用，則控制裝置提供電力給HPDD，並且將LUB從LPDD傳送到該HPDD，然後將寫資料傳送到LPDD。在讀資料的資料擷取請求期間，如果該讀資料被儲存在LPDD中，則控制裝置從LPDD擷取該讀資料。控制裝置包括調整式儲存裝置，在讀資料不位於LPDD上時，該調整式儲存裝置判斷該讀資料是否有可能將被使用一次，並且，其中如果讀資料可能將被使用一次，則控制裝置從HPDD擷取該讀資料。
在其他特徵中，如果調整式儲存裝置判斷讀資料有可能將被使用多於一次，則如果對於該讀資料在LPDD上有足夠的空間可用，控制裝置則將該讀資料從HPDD傳送到LPDD。如果調整式儲存裝置判斷讀資料有可能將被使用多於一次，則如果對於該讀資料在LPDD上沒有足夠的空間可用，控制裝置則將LUB從LPDD傳送到HPDD，並且將該讀資料從HPDD傳送到LPDD。如果對於讀資料在LPDD上有足夠的空間可用，則控制裝置將讀資料從HPDD傳送到LPDD。如果對於讀資料在LPDD上沒有足夠的空間可用，則控制裝置將LUB從LPDD傳送到HPDD，且將讀資料從HPDD傳送到該LPDD。如果讀資料不位於LPDD上，則控制裝置從HPDD擷取該讀資料。HPDD包括一個或更多個碟片，其中這一個或更多個碟片具有大於1.8”的直徑，並且LPDD包括一個或更多個碟片，其中這一個或更多個碟片具有小於等於1.8”的直徑。
在其他特徵中，HPDD和LPDD經由非揮發性半導體記憶體介面裝置與該裝置通信。用於控制的控制裝置與LPDD和HPDD通信。在低功率模式中寫資料的儲存請求期間，控制裝置判斷對於寫資料在LPDD上是否存在足夠的空間可用，並且如果有足夠的空間可用則將寫資料傳送到LPDD。HPDD和LPDD經由非揮發性半導體記憶體介面裝置與該裝置通信。如果沒有足夠的空間可用，則控制裝置將寫資料儲存到HPDD上。控制裝置更包括LPDD維護裝置，該LPDD維護裝置在高功率模式期間將資料檔案從LPDD傳送到HPDD來增加LPDD上的可用碟空間。
在其他特徵中，LPDD維護裝置依據年齡、大小和在低功率模式中將來使用的可能性中的至少一個傳送資料檔案。HPDD包括一個或更多個碟片，其中這一個或更多個碟片具有大於1.8”的直徑，並且其中LPDD包括一個或更多個碟片，其中這一個或更多個碟片具有小於等於1.8”的直徑。
一種用於包括高功率模式和低功率模式的裝置的資料儲存系統，包括：低功率(LP)非揮發性記憶體，該LP非揮發性記憶體包括具有非揮發性半導體記憶體介面的LP快閃記憶體及/或具有非揮發性記憶體IF的HDD。LP HDD經由該非揮發性半導體記憶體介面與所述裝置通信。高功率(HP)非揮發性記憶體與該裝置通信。
在其他特徵中，快取控制模組與該LP和HP非揮發性記憶體通信，並且包括調整式儲存模組。當寫資料要被寫到LP和HP非揮發性記憶體之一時，調整式儲存模組產生選擇該LP和HP非揮發性記憶體之一的調整式儲存決定。HP非揮發性記憶體包括經由非揮發性半導體記憶體介面與該裝置通信的HP HDD。該調整式決定是依據與寫資料的在先使用相關聯的功率模式、寫資料的大小、寫資料的最近使用日期和該寫資料的手工超控狀態中的至少一個的。LP HDD包括一個或更多個碟片。該一個或更多個碟片具有小於等於1.8”的直徑。HP非揮發性記憶體包括具有一個或更多個碟片的硬碟驅動器。這一個或更多個碟片具有大於1.8”的直徑。
在其他特徵中，快取控制模組與LP和HP非揮發性記憶體通信，並且包括驅動器功率降低模組。當讀資料在低功率模式期間被從HP非揮發性記憶體讀取、並且該讀資料包括依序存取資料檔案時，該驅動器功率降低模組計算從該HP非揮發性記憶體到LP非揮發性記憶體的讀資料的區段的傳送突發期間。HP非揮發性記憶體包括經由非揮發性半導體記憶體介面與該裝置通信的HP HDD。驅動器功率降低模組選擇突發期間，來在低功率模式期間重播讀資料時降低功率消耗。HP非揮發性記憶體包括高功率碟驅動器(HPDD)。突發期間是依據LP HDD的自旋啟動時間、HPDD的自旋啟動時間、LP HDD的功率消耗、HPDD的功率消耗、讀資料的重播長度、以及LP HDD的容量中的至少之一。
在其他特徵中，作業系統與LP和HP非揮發性記憶體通信，並且包括驅動器功率降低模組。當讀資料在低功率模式期間被從HP非揮發性記憶體讀取、並且該讀資料包括依序存取資料檔案時，該驅動功率降低模組計算：從該HP非揮發性記憶體到LP非揮發性記憶體的讀資料的區段的傳送突發期間。HP非揮發性記憶體包括：與非揮發性半導體記憶體介面通信的HP HDD。驅動器功率降低模組選擇突發期間，來在低功率模式期間重播讀資料時降低功率消耗。HP非揮發性記憶體包括高功率碟驅動器(HPDD)。突發期間是依據LP HDD的自旋啟動時間、HPDD的自旋啟動時間、LP HDD的功率消耗、HPDD的功率消耗、讀資料的重播長度、以及LP HDD的容量中的至少一個的。
在其他特徵中，主機控制模組與LP和HP非揮發性記憶體通信，並且包括調整式儲存模組。在寫資料要被寫到LP和HP非揮發性記憶體之一時，調整式儲存模組產生調整式儲存決定，選擇LP和HP非揮發性記憶體之一。HP非揮發性記憶體包括：與非揮發性半導體記憶體介面通信的HP HDD。該調整式決定是依據與寫資料的在先使用相關聯的功率模式、寫資料的大小、寫資料的最近使用日期、以及該寫資料的手工超控狀態中之至少之一。
在其他特徵中，主機控制模組與LP和HP非揮發性記憶體通信，並且包括驅動器功率降低模組。當讀資料在低功率模式期間被從HP非揮發性記憶體讀取、以及該讀資料包括依序存取資料檔案時，該驅動器功率降低模組計算從該HP非揮發性記憶體到LP非揮發性記憶體的讀資料的區段的傳送突發期間。HP非揮發性記憶體包括：與非揮發性半導體記憶體介面通信的HP HDD。驅動器功率降低模組選擇突發期間，來在低功率模式期間重播讀資料時降低功率消耗。HP非揮發性記憶體包括高功率碟驅動器(HPDD)。突發期間是依據LP HDD的自旋啟動時間、HPDD的自旋啟動時間、LP HDD的功率消耗、HPDD的功率消耗、讀資料的重播長度、以及LP HDD的容量中之至少之一。
在其他特徵中，作業系統與LP和HP非揮發性記憶體通信，並且包括調整式儲存模組。在寫資料要被寫到LP和HP非揮發性記憶體之一時，調整式儲存模組產生調整式儲存決定，且選擇LP和HP非揮發性記憶體之一。HP非揮發性記憶體包括：與非揮發性半導體記憶體介面通信的HP HDD。該調整式決定是依據與寫資料的在先使用相關聯的功率模式、寫資料的大小、寫資料的最近使用日期、以及該寫資料的手工超控狀態中之至少之一。
一種用於對用於包括高功率模式和的功率模式的裝置的資料儲存系統之操作方法，包括：提供低功率(LP)非揮發性記憶體，該LP非揮發性記憶體包括具有非揮發性半導體記憶體介面的LP快閃記憶體及/或具有非揮發性記憶體IF的HDD，其中該LP HDD經由非揮發性半導體記憶體介面與該裝置通信；提供高功率(HP)非揮發性記憶體；以及依據所選擇的裝置的功率模式，選擇LP非揮發性記憶體和HP非揮發性記憶體中的至少之一。
在其他特徵中，該方法包括在寫資料要被寫到LP和HP非揮發性記憶體之一時，產生選擇該LP和HP非揮發性記憶體之一的調整式儲存決定。HP非揮發性記憶體包括經由非揮發性半導體記憶體介面與該裝置通信的HP HDD。該調整式決定是依據與寫資料的在先使用相關聯的功率模式、寫資料的大小、寫資料的最近使用日期、以及和該寫資料的手工超控狀態中之至少之一。該方法包括在讀資料在低功率模式期間被從HP非揮發性記憶體讀取、且該讀資料包括依序存取資料檔案時，計算從該HP非揮發性記憶體到LP非揮發性記憶體的讀資料的區段的傳送突發期間。HP非揮發性記憶體包括經由非揮發性半導體記憶體介面與該裝置通信的HP HDD。該方法包括選擇突發期間，來在低功率模式期間重播讀資料時降低功率消耗。HP非揮發性記憶體包括高功率碟驅動器(HPDD)。
在其他特徵中，突發期間是依據LP HDD的自旋啟動時間、HPDD的自旋啟動時間、LP HDD的功率消耗、HPDD的功率消耗、讀資料的重播長度、以及LP HDD的容量中之至少之一。該方法包括當讀資料在低功率模式期間被從HP非揮發性記憶體讀取、且該讀資料包括依序存取資料檔案時，計算從該HP非揮發性記憶體到LP非揮發性記憶體的讀資料的區段的傳送突發期間。HP非揮發性記憶體包括：與非揮發性半導體記憶體介面通信的HP HDD。該方法包括選擇突發期間，來在低功率模式期間重播讀資料時降低功率消耗。HP非揮發性記憶體包括高功率碟驅動器(HPDD)。突發期間是依據LP HDD的自旋啟動時間、HPDD的自旋啟動時間、LP HDD的功率消耗、HPDD的功率消耗、讀資料的重播長度、以及LP HDD的容量中之至少之一。
一種用於包括高功率模式和低功率模式的裝置的資料儲存系統，包括：用於儲存資料的低功率(LP)非揮發性儲存裝置，該LP非揮發性儲存裝置包括具有用於介面之非揮發性半導體記憶體介面裝置的LP快閃記憶體及/或具有非揮發性記憶體IF的HDD，其中LP HDD經由非揮發性半導體記憶體介面裝置與該裝置通信；以及與該裝置通信的用於儲存資料的高功率(HP)非揮發性儲存裝置。
在其他特徵中，用於對快取進行控制的快取控制裝置與該LP和HP非揮發性儲存裝置通信，並且包括調整式儲存裝置，所述調整式儲存裝置用於在寫資料要被寫到LP和HP非揮發性儲存裝置之一時，產生選擇該LP和HP非揮發性儲存裝置之一的調整式儲存決定。HP非揮發性儲存裝置包括經由非揮發性半導體記憶體介面裝置與該裝置通信的HP HDD。該調整式決定是依據與寫資料的在先使用相關聯的功率模式、寫資料的大小、寫資料的最近使用日期、以及該寫資料的手工超控狀態中的至少一個的。LP HDD包括一個或更多個碟片。該一個或更多個碟片具有小於等於1.8”的直徑，並且HP非揮發性儲存裝置包括具有一個或更多個碟片的硬碟驅動器，其中，這一個或更多個碟片具有大於1.8”的直徑。
在其他特徵中，快取控制裝置與LP和HP非揮發性儲存裝置通信，並且包括驅動器功率降低裝置，該驅動器功率降低裝置用於在讀資料在低功率模式期間被從HP非揮發性儲存裝置讀取、且該讀資料包括依序存取資料檔案時，計算從該HP非揮發性儲存裝置到LP非揮發性儲存裝置的讀資料的區段傳送之突發期間。HP非揮發性儲存裝置包括：經由非揮發性半導體記憶體介面裝置與該裝置通信的HP HDD。驅動器功率降低裝置選擇突發期間，來在低功率模式期間重播讀資料時降低功率消耗。HP非揮發性儲存裝置包括高功率碟驅動器(HPDD)。突發期間是依據LP HDD的自旋啟動時間、HPDD的自旋啟動時間、LP HDD的功率消耗、HPDD的功率消耗、讀資料的重播長度、以及LP HDD的容量中之至少之一。
在其他特徵中，作業系統與LP和HP非揮發性儲存裝置通信，並且包括驅動器功率降低裝置，該驅動器功率降低裝置用於在讀資料在低功率模式期間被從HP非揮發性儲存裝置讀取、且該讀資料包括依序存取資料檔案時，計算從該HP非揮發性儲存裝置到LP非揮發性儲存裝置的讀資料的區段傳送之突發期間。HP非揮發性儲存裝置包括：與非揮發性半導體儲存裝置介面通信的HP HDD。驅動器功率降低裝置選擇突發期間，來在低功率模式期間重播讀資料時降低功率消耗。HP非揮發性儲存裝置包括高功率碟驅動器(HPDD)。突發期間是依據LP HDD的自旋啟動時間、HPDD的自旋啟動時間、LP HDD的功率消耗、HPDD的功率消耗、讀資料的重播長度、以及LP HDD的容量中之至少之一。
在其他特徵中，主機控制裝置用於控制與LP和HP非揮發性儲存裝置通信，並且包括調整式儲存裝置，該調整式儲存裝置用於在寫資料要被寫到LP和HP非揮發性儲存裝置之一時，產生調整式儲存決定，該調整式儲存決定選擇LP和HP非揮發性儲存裝置之一。HP非揮發性儲存裝置包括：與非揮發性半導體儲存裝置介面通信的HP HDD。該調整式決定是依據與寫資料的在先使用相關聯的功率模式、寫資料的大小、寫資料的最近使用日期、以及該寫資料的手工超控狀態中之至少之一。
在其他特徵中，主機控制裝置用於控制與LP和HP非揮發性儲存裝置通信，並且包括驅動器功率降低裝置，該驅動器功率降低裝置用於當讀資料在低功率模式期間被從HP非揮發性儲存裝置讀取、且該讀資料包括依序存取資料檔案時，計算從該HP非揮發性儲存裝置到LP非揮發性儲存裝置的讀資料的區段傳送之突發期間。HP非揮發性儲存裝置包括：與非揮發性半導體儲存裝置介面通信的HP HDD。驅動器功率降低裝置選擇突發期間，來在低功率模式期間重播讀資料時降低功率消耗。HP非揮發性儲存裝置包括高功率碟驅動器(HPDD)。突發期間是依據LP HDD的自旋啟動時間、HPDD的自旋啟動時間、LP HDD的功率消耗、HPDD的功率消耗、讀資料的重播長度、以及LP HDD的容量中之至少之一。
在其他特徵中，作業系統與LP和HP非揮發性儲存裝置通信，並且包括調整式儲存裝置，該調整式儲存裝置用於在寫資料要被寫到LP和HP非揮發性儲存裝置之一時，產生調整式儲存決定，該調整式儲存決定選擇LP和HP非揮發性儲存裝置之一。HP非揮發性儲存裝置包括：與非揮發性半導體儲存裝置介面通信的HP HDD。該調整式決定是依據與寫資料的在先使用相關聯的功率模式、寫資料的大小、寫資料的最近使用日期、以及該寫資料的手工超控狀態中之至少之一。
一種操作於低功率模式和高功率模式中的裝置，包括：揮發性記憶體；非揮發性記憶體，該非揮發性記憶體包括具有非揮發性半導體記憶體介面的低功率(LP)快閃記憶體及/或具有非揮發性記憶體IF的HDD和具有非揮發性記憶體介面的高功率HDD；以及作業系統，該作業系統包括虛擬記憶體調節模組，該虛擬記憶體調節模組使得能夠指定非揮發性記憶體的至少一部分，用於分頁檔案來增加該裝置系統的虛擬記憶體。
一種處理裝置，具有高功率模式和低功率模式，並且包括：與該處理裝置通信的第一非揮發性記憶體，其儲存在高功率模式期間由該處理裝置執行的第一作業系統；以及與該處理裝置通信的第二非揮發性記憶體，其儲存在低功率模式期間由該處理裝置執行的第二作業系統，其中第二非揮發性記憶體包括：具有非揮發性半導體記憶體介面的低功率(LP)快閃記憶體及/或具有非揮發性記憶體IF的HDD。
在其他特徵中，第一非揮發性記憶體包括：與非揮發性半導體記憶體介面通信、並且儲存該第一作業系統的高功率(HP)HDD。主要處理裝置與該第一非揮發性記憶體通信，並且在高功率模式期間執行第一作業系統。次要處理裝置與第二非揮發性記憶體通信，並且在低功率模式期間執行第二作業系統。第一作業系統是全功能作業系統，並且第二系統是功能受限作業系統。主要圖形處理裝置在高功率模式期間與第一非揮發性記憶體通信，並且支援全功能圖形處理；並且次要圖形處理裝置在低功率模式期間與第二非揮發性記憶體通信，並且支援功能受限圖形處理。全功能作業系統和功能受限作業系統共用共同資料格式。
一種操作於低功率模式和高功率模式中的裝置，包括：用於儲存資料的揮發性儲存裝置；用於儲存資料的非揮發性儲存裝置，包括具有用於介面的非揮發性半導體記憶體介面裝置的低功率(LP)快閃記憶體及/或具有非揮發性記憶體IF的HDD、以及具有用於介面的非揮發性半導體記憶體介面裝置的高功率HDD中之至少之一；以及作業系統，該作業系統包括虛擬儲存調節裝置，用於使得能夠將非揮發性儲存裝置的至少一部分指定用於分頁檔案來增加該裝置系統的虛擬儲存。
一種具有高功率模式和低功率模式的處理裝置，包括：用於儲存資料的第一非揮發性儲存裝置，其與處理裝置通信，並且儲存在高功率模式期間由該處理裝置執行的第一作業系統；以及用於儲存資料的第二非揮發性儲存裝置，其與處理裝置通信，並且儲存在低功率模式期間由該處理裝置執行的第二作業系統，其中該第二非揮發性儲存裝置包括、具有用於介面的非揮發性半導體記憶體介面裝置的低功率(LP)快閃記憶體及/或具有非揮發性記憶體IF的HDD。
在其他特徵中，第一非揮發性儲存裝置包括：與非揮發性半導體記憶體介面裝置進行通信、並且儲存第一作業系統的高功率(HP)HDD。主要處理裝置與第一非揮發性儲存裝置通信，用於在高功率模式期間執行第一作業系統。次要處理裝置與第二非揮發性儲存裝置通信，用於在的功率模式期間執行第二作業系統。第一作業系統是全功能作業系統，第二作業系統是功能受限作業系統。
在其他特徵中，主要圖形處理裝置與在高功率模式期間與第一非揮發性記憶體通信，用於支援全功能圖形處理。次要圖形處理裝置在低功率模式期間與第二非揮發性儲存裝置通信，用於支援功能受限圖形處理。全功能作業系統和功能受限作業系統共用共同資料格式。
一種用於在低功率模式和高功率模式中操作裝置的方法，包括：提供揮發性記憶體和非揮發性記憶體，該非揮發性記憶體包括具有、非揮發性半導體記憶體介面的低功率(LP)快閃記憶體及/或具有非揮發性記憶體IF的HDD、以及具有非揮發性半導體記憶體介面的高功率HDD中的至少一個；以及使用作業系統使得能夠指定非揮發性記憶體的至少一部分、用於分頁檔案來增加該裝置的虛擬記憶體。
一種用於操作具有高功率模式和低功率模式的處理裝置的方法，包括：提供與處理裝置通信的第一非揮發性記憶體；將第一作業系統儲存到該第一非揮發性記憶體中；在高功率模式期間使用處理裝置執行該第一作業系統；提供與處理裝置通信的第二非揮發性記憶體；將第二作業系統儲存到該第二非揮發性記憶體中；在低功率模式期間使用處理裝置執行該第二作業系統。該第二非揮發性記憶體包括：具有非揮發性半導體記憶體介面的低功率(LP)快閃記憶體及/或具有非揮發性記憶體IF的HDD。
在其他特徵中，第一非揮發性記憶體包括：與非揮發性半導體記憶體介面進行通信、並且儲存第一作業系統的高功率(HP)HDD。該方法包括提供主要處理裝置，該主要處理裝置與第一非揮發性記憶體通信並且在高功率模式期間執行第一作業系統；以及提供次要處理裝置，該次要處理裝置與第二非揮發性記憶體通信，並且在低功率模式期間執行第二作業系統。第一作業系統是全功能作業系統，並且第二作業系統是功能受限作業系統。該方法包括：提供與第一非揮發性記憶體通信並且在高功率模式期間支援全功能圖形處理的主要圖形處理裝置；以及提供與第二非揮發性記憶體通信、並且在低功率模式期間支援功能受限圖形處理的次要圖形處理裝置。該方法包括在全功能作業系統和功能受限作業系統之間共用共同資料格式。
在任何前述執行方式中，具有非揮發性半導體記憶體介面的HDD包括非揮發性半導體記憶體介面，其中該非揮發性半導體記憶體介面包括：與控制模組通信的介面信號線。緩衝器記憶體儲存從控制模組和LPDD接收到的資料。快閃記憶體控制器使用藉由非揮發性半導體記憶體介面上模擬LPDD的資料傳送協定。記憶體包裝器與介面控制器和緩衝器控制器通信。記憶體包裝器根據控制模組和HDD的資料傳送速率控制緩衝器記憶體。
在其他特徵中，快閃記憶體控制器對介面信號線進行控制來執行對HDD的隨機讀取，並且對介面信號線進行控制來執行HDD的隨機寫。快閃記憶體控制器對介面信號線進行控制來執行HDD的依序讀取，並且對介面信號線進行控制來執行HDD的依序寫。快閃記憶體控制器對介面信號線進行控制，來執行在控制模組和HDD之間的指令傳送。
在其他特徵中，快閃記憶體控制器將一組HDD指令映射到相應的一組快閃記憶體指令。暫存器記憶體經由處理器匯流排與介面控制器和HDD處理器通信。暫存器記憶體儲存由HDD處理器和控制模組規劃的指令。快閃記憶體控制器將從HDD讀取的資料儲存到緩衝器記憶體中，來對控制模組和HDD之間的資料傳送速率差進行補償，並且將資料就緒信號發送到控制模組來指示在記憶體暫存器中存在資料。快閃記憶體控制器將來自控制模組的寫資料儲存到緩衝器記憶體中，以對控制模組和HDD之間的資料傳送速率差進行補償，並且向控制模組發送資料就緒信號，來指示在記憶體緩衝器中存在資料。非揮發性半導體記憶體介面是NAND型非揮發性半導體記憶體介面。
在其他特徵中，非揮發性半導體記憶體介面包括快閃記憶體介面。非揮發性半導體記憶體介面裝置包括快閃記憶體介面。
本發明應用之其他範圍將從以下所提供之詳細說明而為明顯。然而，應瞭解，此等詳細說明與特定例，雖然顯示本發明較佳實施例，但是其用意之目的僅為說明，而其用意並非限制本發明之範圍。
本發明將由以下詳細說明並參考所附圖式而獲得更完整瞭解。
此等較佳實施例之以下說明之性質僅為典範，其用意並非在於限制本發明之應用與使用。為了清楚目的，在此等圖中使用相同的參考號碼以稱呼類似元件。如同在此所使用，此名詞模組及/或裝置是指：特殊應用積體電路(ASIC)、電子電路、執行一個或更多個軟體或韌體程式之處理器(共用的、專用的或群組)與記憶體、組合邏輯電路，及/或提供上述功能的其他適當元件。
如同在此所使用，此術語“高功率模式”指主機裝置的主機處理器及/或主要圖形處理器的活性操作。此術語“低功率模式”指在次要處理器和次要圖形處理器可操作時，主要處理器及/或主要圖形處理器的低功率休眠模式、關機模式及/或非回應模式。“關機模式”指主要和次要處理器都關機的情形。
此術語“低功率碟驅動器”或LPDD指：具有一個或更多個直徑小於等於1.8”的碟片的碟驅動器及/或微驅動器。此術語“高功率碟驅動器”或者說HPDD指：具有一個或更多個直徑大於1.8”的碟片的硬碟驅動器。LPDD典型地較HPDD具有較低的儲存容量，並且消耗較少的功率。LPDD亦較HPDD以較高的速度旋轉。例如，LPDD可以達成10,000－20,000RPM或者更高的旋轉速度。
此術語具有非揮發性記憶體介面(IF)的HDD是指：一硬碟驅動器，其經由主機的標準半導體記憶體介面可連接到該主機裝置。例如，半導體記憶體介面可以是快閃記憶體介面。
具有非揮發性記憶體IF的HDD，使用非揮發性記憶體介面協定，經由非揮發性記憶體介面與主機通信。由主機和具有非揮發性記憶體介面的HDD，使用的非揮發性記憶體介面，可以包括：具有快閃記憶體介面的快閃記憶體、具有NAND快閃記憶體介面、或者任何其他型式的半導體記憶體介面的NAND快閃記憶體介面。具有非揮發性記憶體IF的HDD可以是LPDD及/或HPDD。以下與第27與28圖一起進一步說明具有非揮發性記憶體IF的HDD。與具有快閃記憶體IF的HDD的操作有關的額外細節可在2005年12月29日申請的美國專利申請第11/322,447號中找到，該申請併入作為參考。在下面闡釋的每種執行方式中，LPDD可以使用具有非揮發性記憶體IF的HDD(執行為HPDD及/或LPDD)執行。以替代方式，具有非揮發性記憶體IF的HDD可以是除了所揭示的LPDD及/或HPDD之外所使用的LPDD及/或HPDD。
根據本發明的電腦結構包括：主要處理器、主要圖形處理器、以及主要記憶體(結合第1A與1B圖所述的)，其在高功率模式期間操作。次要處理器和次要圖形處理器在低功率模式期間操作。次要處理器和次要圖形處理器可以被連接到電腦的各種元件，如同以下說明。主要揮發性記憶體在低功率模式期間由次要處理器和次要圖形處理器使用。或者，可以使用諸如DRAM之類次要揮發性記憶體及/或諸如嵌入式DRAM之類的嵌入式次要揮發性記憶體，如同以下說明。
主要處理器和主要圖形處理器在操作在高功率模式中時消耗相對較高的功率。主要處理器和主要圖形處理器執行需要相當大量外部記憶體的全功能作業系統(OS)。主要處理器和主要圖形處理器支援高性能操作，包括複雜的計算和進階圖形處理。全功能OS可以是依據Windows的OS，例如Windows XP、依據Linux的OS、依據MAC的OS等。全功能OS被儲存在HPDD 15及/或50中。
次要處理器和次要圖形處理器在低功率模式期間消耗(比主要處理器和主要圖形處理器)較少的功率。次要處理器和次要圖形處理器操作需要相當少外部揮發性記憶體的功能受限的作業系統(OS)。次要處理器和次要圖形處理器也可以使用與主要處理器相同的OS。例如，可以使用全功能OS的簡化版本。次要處理器和次要圖形處理器支援低性能操作、較低的計算速率、以及較不進階的圖形處理。例如，功能受限OS可以是Windows CE或任意其他合適的功能受限OS。功能受限OS較佳儲存在非揮發性記憶體中，例如：快閃記憶體、具有非揮發性記憶體IF的HDD、HPDD及/或LPDD。在較佳實施例中，全功能和功能受限OS共用共同資料格式以降低複雜度。
主要處理器及/或主要圖形處理器較佳包括電晶體，其使用具有相當小的特徵尺寸之製造過程而執行。在一種執行方式中，這些電晶體是使用進階CMOS製造技術執行的。主要處理器及/或主要圖形處理器中執行的電晶體具有相當高的待機漏電(standby leakage)、相當短的溝道，以及用於高速之尺寸。主要處理器和主要圖形處理器較佳主要採用動態邏輯。換句話說，其無法關閉。這些電晶體以低於約20%的負載週期切換，較佳以低於約10%的負載週期切換，雖然也可以使用其他負載週期。
相反的，次要處理器及/或次要圖形處理器較佳包括電晶體，其使用具有比用於主要處理器及/或主要圖形處理器的製程的特徵尺寸大的特徵尺寸之製程而執行。在一種執行方式中，這些電晶體是使用常規CMOS製造過程執行的。在次要處理器及/或次要圖形處理器中執行的這些電晶體具有相對較低的待機漏電，相對較長的通道，並且適於低功率耗散之尺寸。次要處理器和次要圖形處理器較佳主要採用靜態邏輯，而不是動態邏輯。這些電晶體以大於80%的負載週期切換，較佳以大於90%的負載週期切換，雖然可以使用其他負載週期。
主要處理器和主要圖形處理器在操作於高功率模式時消耗相當高的功率。次要處理器和次要圖形處理器在操作於低功率模式時消耗相對較低的功率。但是，在低功率模式中，與操作在高功率模式時相比，電腦結構能夠支援較少的特徵和計算，以及較不複雜的圖形處理。熟習此技術人士瞭解，存在許多執行根據本發明的電腦結構的方法。因此，技術人員將瞭解到下面結合第2A－4C圖描述的結構本質上僅是典型的，而並非限制。
現在參考第2A圖，該圖說明第一典型電腦結構60。主要處理器6、揮發性記憶體9和主要圖形處理器11與介面8通信，並且在高功率模式期間支援複雜的資料和圖形處理。次要處理器62和次要圖形處理器64與介面8通信，並且在低功率模式期間支援較不複雜的資料和圖形處理。可選的非揮發性記憶體65(例如，LPDD 66及/或快閃記憶體及/或具有非揮發性記憶體IF的HDD 69)與介面8通信，並且在低功率及/或高功率模式期間提供資料之低功率非揮發性儲存體。具有非揮發性記憶體IF的HDD可以是LPDD及/或HPDD。HPDD 15提供高功率/容量非揮發性記憶體。使用非揮發性記憶體65及/或HPDD 15在低功率模式期間儲存功能受限的OS及/或其他資料和檔案。
在本實施例中，次要處理器62和次要圖形處理器64當在低功率模式中操作時，採用揮發性記憶體9(或者主要記憶體)。為達此目的，介面8的至少一部分在低功率模式期間被提供電力以支援：與主要記憶體之間的通信、及/或與在低功率模式期間被提供電力的元件之間的通信。例如，鍵盤13、點選裝置14和主要顯示器16可以在低功率模式期間被提供電力並被使用。在與第2A－4C圖一起說明的所有實施例中，亦可以提供具有減少能力的次要顯示器(例如，單色顯示器)、及/或次要輸入/輸出裝置，且在低功率模式期間使用。
現在參考第2B圖，其顯示與第2A圖中的結構類似的第二典型電腦結構70。在本實施例中，次要處理器62和次要圖形處理器64與次要揮發性記憶體74及/或76通信。次要揮發性記憶體74和76可以是DRAM或其他合適的記憶體。在低功率模式期間，次要處理器62和次要圖形處理器64還分別使用次要揮發性記憶體74及/或76，以及及/或替代第2A圖中顯示與說明的主要揮發性記憶體9。
現在參考第2C圖，其顯示與第2A圖所示類似的第三典型電腦結構80。次要處理器62及/或次要圖形處理器64分別包括埋設式揮發性記憶體84和86。在低功率模式期間，次要處理器62和次要圖形處理器64分別使用埋設式揮發性記憶體84及/或86，以及補充及/或替代主要揮發性記憶體。在一個實施例中，嵌入式揮發性記憶體84和86是埋設式DRAM(eDRAM)，雖然也可以使用其他型式的埋設式揮發性記憶體。
現在參考第3A圖，其顯示根據本發明的第四典型電腦結構100。主要處理器25、主要圖形處理器26、以及主要揮發性記憶體28與處理器晶片組22通信，並且在高功率模式期間支援複雜資料和圖形處理。當電腦處於低功率模式中時，次要處理器104和次要圖形處理器108支援較不複雜的資料和圖形處理。在本實施例中，次要處理器104和次要圖形處理器108在低功率模式操作時，採用主要揮發性記憶體28。為達此目的，處理晶片組22在低功率模式期間操作時，可以被全部及/或部分提供電力，以方便其間的通信。HPDD 50可以在低功率模式期間被提供電力，以供應高功率揮發性記憶體。低功率非揮發性記憶體109(LPDD 110、及/或快閃記憶體、及/或具有非揮發性IF的HDD 113)被連接到處理晶片組22、I/O晶片組24，或者在另一個位置中，並且儲存用於低功率模式的功能受限作業系統。具有非揮發性記憶體IF的HDD可以是LPDD及/或HPDD。
處理晶片組22可以被全部及/或部分提供電力，以支援將在低功率模式期間使用的HPDD 50、LPDD 110及/或其他元件的操作。例如，鍵碟及/或點選裝置42、以及主要顯示器可以在低功率模式期間使用。
現在參考第3B圖，其顯示與第3A圖類似的第五典型電腦結構150。次要揮發性記憶體154和158分別被連接到次要處理器104及/或次要圖形處理器108。在低功率模式期間，次要處理器104和次要圖形處理器108分別使用次要揮發性記憶體154和158，替代及/或補充主要揮發性記憶體28。處理晶片組22和主要揮發性記憶體28如果需要的話在低功率模式期間可以被關閉。次要揮發性記憶體154和158可以是DRAM或其他合適的記憶體。
現在參考第3C圖，其顯示與第3A圖類似的第六典型電腦結構170。次要處理器104及/或次要圖形處理器108分別包括埋設式記憶體174和176。在低功率模式期間，次要處理器104和次要圖形處理器108分別使用埋設式記憶體174和176，替代及/或以及主要揮發性記憶體28。在一個實施例中，埋設式揮發性記憶體174和176是埋設式DRAM(eDRAM)，雖然也可以使用其他型式的埋設式記憶體。
現在參考第4A圖，其顯示根據本發明的第七典型電腦結構190。次要處理器104和次要圖形處理器108與I/O晶片組24通信，並且在低功率模式期間採用主要揮發性記憶體28作為揮發性記憶體。處理晶片組22在低功率模式期間保持完全及/或部分提供電力，以允許存取主要揮發性記憶體28。
現在參考第4B圖，其顯示與第4A圖類似的第八典型電腦結構200。次要揮發性記憶體154和158被分別連接到次要處理器104和次要圖形處理器108，並且在低功率模式期間被用來替代及/或補充主要揮發性記憶體28。處理晶片組22和主要揮發性記憶體28在低功率模式期間可以被關閉。
現在參考第4C圖，其顯示與第4A圖類似的第九典型電腦結構210。埋設式揮發性記憶體174和176分別被提供用於次要處理器104及/或次要圖形處理器108，用於替代/或補充主要揮發性記憶體28。在該實施例中，處理晶片組22和主要揮發性記憶體28在低功率模式期間可以被關閉。
現在參考第5圖，其顯示用於第2A－4C圖中顯示的電腦結構的快取記憶體層級250。HP非揮發性記憶體HPDD 50位於該快取記憶體層級250的最下層254處。層254在HPDD 50被去能的情況下在低功率模式期間可以使用或不使用，以及在低功率模式期間在HPDD 50被致能的情況下使用。LP非揮發性記憶體(例如，LPDD 110、快閃記憶體及/或具有非揮發性記憶體IF的HDD 113)位於快取記憶體層級250的上一層258處。取決於配置，諸如主要揮發性記憶體、次要揮發性記憶體及/或次要埋設式記憶體之類的外部揮發性記憶體是快取記憶體層級250的上一層262。級2或者說次要快取記憶體包括快取記憶體層級250的上一層266。級1快取記憶體是快取記憶體層級250的上一層268。CPU(主要及/或次要)是快取層級結構的最上層270。主要和次要圖形處理器使用類似的層級。
根據本發明的電腦結構提供了支援較不複雜的處理和圖形的低功率模式。因此，可以大幅地降低電腦的功率耗散。對於膝上型應用，可以延長電池壽命。
現在參考第6圖，用於多碟驅動器系統的驅動控制模組300或者主機控制模組包括最少使用區塊(LUB)模組304、適應性儲存模組306、及/或LPDD維護模組308。驅動控制模組300部分依據LUB資訊，控制諸如硬碟驅動器之類的高功率碟驅動器(HPDD)310、與諸如微驅動器之類的低功率碟驅動器(LPDD)312之間的儲存和資料傳送。驅動控制模組300藉由在高功率模式和低功率模式期間管理HPDD和LPDD之間的資料儲存和傳送，從而降低功率消耗。從第6圖可見，具有非揮發性記憶體IF的HDD 317可以被用作LPDD及/或補充LPDD。驅動控制模組300經由主機非揮發性記憶體IF 315和主機313與具有非揮發性記憶體IF的HDD 317通信。驅動控制模組300可以與主機313及/或主機非揮發性記憶體IF 315整合。
最少使用區塊模組304跟蹤LPDD 312中的最少使用的資料區塊。在低功率模式期間，最少使用區塊模組304辨識出LPDD 312中的最少使用的資料區塊(例如檔案及/或程式)，使得在需要時其可以被替代。某些資料區塊或檔案可以免除最少使用區塊監控，例如，僅與功能受限作業系統相關的檔案、手工設定被儲存在LPDD 312中的區塊、及/或僅在低功率模式期間被操作的其他檔案和程式。也可以使用其他標準來挑選要被覆寫的資料區塊，如同以下說明。
在低功率模式期間，在資料儲存請求期間，適應性儲存模組306判斷寫資料是否更可能在最少使用區塊之前被使用。適應性儲存模組306還判斷在資料擷取請求期間的低功率模式期間讀資料是否可能僅被使用一次。LPDD維護模組308在高功率模式期間及/或其他情況下(下面將描述)將舊資料從LPDD傳送到HPDD。
現在參考第7A圖，其顯示由驅動控制模組300執行的步驟。控制開始於步驟320，在步驟324中，驅動控制模組300判斷是否存在資料儲存請求。如果步驟324為“是”，則驅動控制模組300在步驟328中判斷在LPDD 312上是否存在足夠的空間可用。如果“否”，則驅動控制模組300在步驟330中對HPDD 310提供電力。在步驟334中，驅動控制模組300將最少使用資料區塊傳送到HPDD 310。在步驟336中，驅動控制模組300判斷在LPDD 312上是否存在足夠可用空間。如果“否”，則控制回路到步驟334。否則，驅動控制模組300繼續到步驟340，然後關閉HPDD 310。在步驟344中，要被儲存的資料(例如，來自主機的)被傳送到LPDD 312。
如果步驟324為“否”，則驅動控制模組300繼續到步驟350，並且判斷是否存在資料擷取請求。如果“否”，則控制返回到步驟324。否則，控制繼續到步驟354，並且判斷資料是否位於LPDD 312中。如果步驟354為“是”，則驅動控制模組300在步驟356中從LPDD 312擷取資料，然後繼續到步驟324。否則，驅動控制模組300在步驟360中對HPDD 310提供電力。在步驟364中，驅動控制模組300判斷在LPDD 312上是否存在可用於所請求的資料的足夠空間。如果“否”，則驅動控制模組300在步驟366中將最少使用資料區塊傳送到HPDD 310，然後繼續到步驟364。在步驟364為“是”時，驅動控制模組300將資料傳送到LPDD 312，然後在步驟368中從LPDD 312擷取資料。在步驟370中，當到LPDD 312的資料完成傳送時，控制關閉HPDD 310。
現在參考第7B圖，在該圖中，使用此與第7A圖中顯示的方法類似的經修改的方法，並且包括一個或更多個由適應性儲存模組306執行的調整式步驟。當在步驟328中在LPDD上存在足夠的空間可用時，控制在步驟372中判斷要被儲存的資料是否可能在由最少使用區塊模組辨識出的一個或更多個最少使用區塊中的資料之前被使用。如果步驟372為“否”，則驅動控制模組300在步驟374中將資料儲存到HPDD上，然後控制繼續到步驟324。藉由如此執行，節省了用於將最少使用區塊傳送到LPDD所消耗的功率。如果步驟372為“是”，則控制如上面關於第7A圖所述繼續到步驟330。
當在資料擷取請求期間步驟354為“否”時，控制繼續到步驟376，然後判斷資料是否可能被使用一次。如果步驟376為“是”，則驅動控制模組300在步驟378中從HPDD擷取資料，然後繼續到步驟324。藉由如此執行，節省了將資料傳送到LPDD本應消耗的功率。如果步驟376為“否”，則控制繼續到步驟360。如同可以瞭解，如果該資料可能將被使用一次，則無需將該資料移動到LPDD。然而，HPDD的功率耗散不能避免。
現在參考第7C圖，在低功率操作期間也可以執行更簡化形式之控制。在高功率及/或低功率模式期間也可以執行維護步驟(使用LPDD維護模組308)。在步驟328中，當在LPDD上存在足夠的可用空間時，資料在步驟344中被傳送到LPDD，然後控制返回到步驟324。否則，在步驟328為“否”時，資料在步驟380中被儲存到HPDD上，並且控制返回到步驟324。可以瞭解，第7C圖中顯示的方法在容量可用時使用LPDD，並且在LPDD容量不可用時使用HPDD。熟習此技術人士瞭解，可以採用使用第7A－7D圖的步驟的各種組合而採用混合方法。
在第7D圖中，在返回到高功率模式之後及/或在其他時刻由驅動控制模組300執行維護步驟，來檢刪除儲存在LPDD上的未使用的或者較少使用的檔案。這種維護步驟也可以在諸如碟充滿事件之類的事件發生時及/或在其他情形中在使用低功率模式期間周期性地被執行。控制開始於步驟390。在步驟392中，控制判斷是否正在使用高功率模式。如果“否”，則控制回路回至步驟7D。如果步驟392為“是”，則控制在步驟394中判斷最近的模式是否是低功率模式。如果“否”，則控制返回到步驟392。如果步驟394為“否”，則控制在步驟396中執行維護，例如，將過期的檔案或較少使用的檔案從LPDD移動到HPDD。可以關於哪些檔案將來可能要被使用來執行調整式決定，這種調整式決定例如是使用上述標準執行的，下面將結合第8A－10圖描述。
現在參考第8A和8B圖，其顯示儲存控制系統400－1、400－2和400－3。在第8A圖中，儲存控制系統400－1包括具有調整性儲存控制模組414的快取控制模組410。調整性儲存控制模組414對檔案及/或程式的使用進行監控、來判斷它們是否有可能在低功率模式或者高功率模式中將被使用。快取控制模組410與一條或多條資料匯流排416通信，匯流排410又與揮發性記憶體422通信，所述揮發性記憶體422例如是L1快取記憶體、L2快取記憶體、諸如DRAM之類的揮發性RAM及/或其他揮發性電子資料儲存體。匯流排416還與低功率非揮發性記憶體424(例如，快閃記憶體、具有非揮發性記憶體IF的HDD及/或LPDD)及/或高功率非揮發性記憶體426(例如，HPDD 426)通信。在第8B圖中，全功能及/或功能受限作業系統430顯示為包括調整性儲存控制模組414。適當的介面及/或控制器(未示出)位於資料匯流排和HPDD及/或LPDD之間。
在第8C圖中，主機控制模組440包括調整性儲存控制模組414。主機控制模組440與LPDD 424’和快閃記憶體及/或具有非揮發性記憶體IF的HDD 426’通信。主機控制模組440可以是驅動控制模組、整合式裝置電子器件(IDE)、ATA、串列ATA(SATA)或其他控制器。如第8C圖可見，具有非揮發性記憶體IF的HDD 431可以被用作LPDD，並且/或者補充LPDD。主機控制模組440經由主機非揮發性記憶體IF 429與具有非揮發性記憶體IF的HDD 431通信。主機控制模組440可以被與主機非揮發性記憶體IF 429相整合。
現在參考第9圖，其顯示由第8A－8C圖中的儲存控制系統實施的步驟。在第9圖中，控制開始於步驟460。在步驟462中，控制判斷是否存在對到非揮發性記憶體的資料儲存的請求。如果“否”，在控制回路回至步驟462。否則，調整性儲存控制模組414在步驟464中判斷資料是否有可能在低功率模式中被使用。如果步驟464為“否”，資料則在步驟468中被儲存在HPDD中。如果步驟464為“是”，則該資料在步驟474中被儲存到非揮發性記憶體444中。
現在參考第10圖，其顯示用於判斷資料區塊是否有可能在低功率模式中被使用的一種方法。表490包括資料區塊描述器欄位492、低功率計數器欄位493、高功率計數器欄位494、大小欄位495、最近使用欄位496及/或手工超控(manual override)欄位497。當在低功率或者高功率模式期間特定的程式或檔案被使用時，計數器欄位493及/或494被遞增。當要求將程式或檔案儲存到非揮發性記憶體時，存取表492。臨界值百分比及/或計數值可以被用於評估。例如，如果檔案或程式大於百分之80的時間在低功率模式中被使用，則該檔案可以被儲存在低功率非揮發性記憶體中，例如，快閃記憶體、具有非揮發性記憶體IF的HDD、及/或微驅動器。如果未達到臨界值，則檔案或程式被儲存在高功率非揮發性記憶體中。
如同可以瞭解，在預定次採樣之後(換句話說，提供捲動窗口)及/或使用任何其他標準，計數器可以被周期性地重置。此外，可能性可以被加權、以其他方式修改，及/或用大小欄位495替代。換句話說，隨著檔案大小增加，所要求的臨界值也可以被增加，這是因為LPDD的容量有限。
對使用者決定的可能性的進一步修改可以依據從最近使用欄位496記錄的檔案最近被使用的時間作出。臨界值日期可以被使用，並且/或者從最近使用起的時間可以被用作可能性判斷中的一個因素。雖然第10圖顯示一個表格，但是所使用的一個或更多個欄位也可以被儲存在其他位置及/或其他資料結構中。可以使用兩個或更多個欄位的經加權採樣及/或演算法。
使用手工超控欄位497允許使用者及/或作業系統手工超控使用判斷的可能性。例如，手工超控欄位可以允許用於LPDD中的內定儲存的L狀態，用於HPDD中的內定儲存的H狀態、及/或用於自動儲存決定的A狀態(如上所述)。也可以定義其他手工超控種類。除了上述標準之外，於LPDD中操作的電腦的當前功率位準可以被用以調整決定。熟習此技術人士瞭解，在本發明的教導中存在用於判斷檔案或程式將被用在高功率及/或低功率模式中的可能性的其他方法。
現在參考第11A和11B圖，其顯示驅動器功率降低系統500－1、500－2和500－3(總地稱為500)。驅動器功率降低系統500將較大依序存取檔案的多個分段(例如但不限於音頻及/或視頻檔案)周期性地或者依據其他基礎突發儲存到低功率非揮發性記憶體中。在第11A圖中，驅動器功率降低系統500－1包括快取控制模組520，該快取控制模組520具有驅動功率降低控制模組522。快取控制模組520與一條或多條資料匯流排526通信，資料匯流排526又與揮發性記憶體530、非揮發性記憶體534以及HPDD 538通信，所述揮發性記憶體530例如是L1快取記憶體、L2快取記憶體、諸如DRAM之類的揮發性記憶體及/或其他揮發性電子資料儲存之揮發性RAM，所述非揮發性記憶體534例如是快閃記憶體、具有非揮發性記憶體IF的HDD、及/或LPDD。在第11B圖中，驅動器功率降低系統500－2包括全功能及/或功能受限作業系統542，作業系統542具有驅動功率降低控制模組522。適當的介面及/或控制器(未示出)位於資料匯流排和HPDD及/或LPDD之間。
在第11C圖中，驅動器功率降低系統500－3包括主機控制模組560，該主機控制模組560具有驅動功率降低控制模組522。主機控制模組560與一條或多條資料匯流排564通信，資料匯流排564又與LPDD 534’和快閃記憶體及/或具有非揮發性記憶體IF的HDD 538’通信。主機控制模組560可以是驅動控制模組、整合式裝置電子器件(IDE)、ATA、串列ATA(SATA)、及/或其他控制器或介面。從第11C圖可見，具有非揮發性記憶體IF的HDD 531可以被用作LPDD，以及/或者補充LPDD。主機控制模組560經由主機非揮發性記憶體IF 529、與具有非揮發性記憶體IF的HDD 531通信。主機控制模組560可以被與主機非揮發性記憶體IF 529整合到一起。
現在參考第12圖，其顯示由第11A－11C圖中的驅動器功率降低模組500執行的步驟。控制開始於步驟582。在步驟584中，控制判斷系統是否處於低功率模式中。如果“否”，則控制回路回步驟584。如果步驟584為“是”，則控制繼續到步驟586，其中在步驟586中控制判斷是否從HPDD典型地請求了大資料區塊存取。如果“否”，則控制回路回步驟584。如果步驟586為“是”，則控制前進到步驟590，並且判斷該資料區塊是否是被依序存取的。如果“否”，則控制回路回步驟584。如果步驟590為“是”，則控制前進到步驟594，並且判斷重播長度。在步驟598中，控制判斷從高功率非揮發性記憶體到低功率非揮發性記憶體的資料傳送的突發期間和頻率。
在一個實施例中，突發期間和頻率被最適化，以降低功率消耗。突發期間和頻率較佳是依據HPDD及/或LPDD的自旋啟動(spin－up)時間、非揮發性記憶體的容量、重播速率、HPDD及/或LPDD的自旋啟動和穩定狀態功率消耗及/或依序資料區塊的重播長度。
例如，高功率非揮發性記憶體是HPDD，其在操作期間消耗1－2W，自旋啟動時間為4－10秒，並且容量典型大於20Gb。低功率非揮發性記憶體是微驅動器，其在操作期間消耗0.3－0.5W，自旋啟動時間為1－3秒，容量為1－6Gb。如同可以瞭解，對於其他執行方式前面的性能值及/或容量會改變。HPDD可以具有1Gb/s的到微驅動器的資料傳送速率。重播速率可以是10Mb/s(例如，對於視頻檔案)。如同可以瞭解，在突發期間時間乘以HPDD的傳送速率不應當超過微驅動器的容量。突發之間的期間應當大於自旋啟動時間加上突發期間。在這些參數中，系統的功率消耗可以被最適化。在低功率模式中，如果HPDD被操作來播放完整的視頻(例如電影)，則消耗相當大的功率。使用上述方法，藉由以非常高的速率(例如，100×重播速率)在按照固定間隔隔開的多個突發區段中，有選擇地將資料從HPDD傳送到LPDD，從而可以極大幅地降低功率消耗，並且然後可以將HPDD關閉。可以容易地達成大於50%的功率節省。
現在參考第13圖，其顯示根據本發明的多碟驅動系統640，該多碟驅動系統640包括驅動控制模組650、一個或更多個HPDD 644和一個或更多個LPDD 648。驅動控制模組650經由主機控制模組651與主機裝置通信。對於主機，多碟驅動系統640將HPDD 644和LPDD 648作為單一的碟驅動器來有效地操作，以降低複雜度、改善性能表現、降低功率消耗，如同以下說明。主機控制模組651可以是IDE、ATA、SATA及/或其他控制模組或介面。
現在參考第14圖，在一種執行方式中，驅動控制模組650包括用來對LPDD及/或HPDD之一或者二者進行控制的硬碟控制器(HDC)653。緩衝器656儲存與對HPDD及/或LPDD的控制相關聯的資料，並且/或者積極緩衝去往及/或來自HPDD及/或LPDD的資料，以藉由最適化資料區塊大小來增加資料傳送速率。處理器657執行與HPDD及/或LPDD的操作相關的處理。
HPDD 648包括一個或更多個碟片652，碟片652具有儲存磁場的磁性塗層。碟片652由在654處概要顯示之轉軸馬達旋轉。一般而言，轉軸馬達654在讀/寫操作期間使碟片652以固定的速度旋轉。一個或更多個讀/寫臂658相對碟片652移動來從碟片652讀取資料及/或向碟片652寫入資料。由於HPDD 648具有比LPDD更大的碟片，所以轉軸馬達654要求更多的功率來自旋啟動HPDD，並且將HPDD維持在一定的速度。通常，HPDD的自旋啟動時間也較長。
讀/寫裝置659被定位在接近讀/寫臂658的末端附近。讀/寫裝置659包括產生磁場的寫元件，例如，電感器。讀/寫裝置659更包括感測碟片652上的磁場的讀元件(例如，磁阻(MR)元件)。前置放大電路660對類比讀/寫信號進行放大。
當讀資料時，前置放大電路660對來自讀元件的低電平信號放大，然後將放大後的信號輸出到讀/寫通道裝置。在寫資料時，產生寫電流，該寫電流流過讀/寫裝置659的寫元件，並且被切換以產生具有正和負極性的磁場。正或負極性被碟片652儲存，並且被用來代表資料。HPDD 644也包括一個或更多個碟片662、轉軸馬達664、一個或更多個讀/寫臂668、讀/寫裝置669和前置放大電路670。
HDC 653與主機控制模組651、第一轉軸/音圈馬達(VCM)驅動器672、第一讀/寫通道電路674、第二轉軸/VCM驅動器676、以及第二讀/寫通道電路678通信。主機控制模組651和驅動控制模組650可由晶片上系統(SOC)684執行。如同可以瞭解，轉軸VCM驅動器672和676及/或讀/寫通道電路674和678可以被組合。轉軸/VCM驅動器672和676對轉軸馬達654和664進行控制，轉軸馬達654和664分別使碟片652和662旋轉。轉軸/VCM驅動器672和676還產生控制信號，所述控制信號例如使用音圈致動器、步進式馬達或任何其他合適的致動器分別對讀/寫臂658和668進行定位。
現在參考第15－17圖，其多碟驅動器系統的其他變化形式。在第15圖中，驅動控制模組650可以包括直接介面680，直接介面680用於提供到一個或更多個LPDD 682的外部連接。在一種執行方式中，直接介面是週邊元件互連(PCI)匯流排、PCI Express(PCIX)匯流排及/或任何其他合適的匯流排或介面。
在第16圖中，主機控制模組651與HPDD 644和LPDD 648二者通信。低功率碟驅動控制模組650LP和高功率碟驅動控制模組650HP直接與主機控制模組通信。LP及/或HP碟驅動控制模組中的零個、一個或二者可以作為SOC執行。在第16圖中可見，具有非揮發性記憶體IF的HDD 695可以被用作為LPDD及/或補充LPDD。主機控制模組651經由主機非揮發性記憶體IF 693與具有非揮發性記憶體IF的HDD 695通信。主機控制模組651可以被與主機非揮發性記憶體IF 693整合。
在第17圖中，其顯示一個典型LPDD 682，該典型LPDD 682包括支援與直接介面680通信的介面690。如上所述。介面680和690可以是週邊元件互連(PCI)匯流排、PCI Express(PCIX)匯流排及/或任何其他適當的匯流排或介面。LPDD 682包括HDC 692、緩衝器694及/或處理器696。LPDD 682更包括轉軸/VCM驅動器676、讀/寫通道電路678、碟片662、轉軸馬達665、讀/寫臂668、讀元件669和前置放大電路670，如上所述。以替代方式，HDC 653、緩衝器656和處理器658可以被組合並用於兩種驅動器。類似地，轉軸/VCM驅動器和讀通道電路也可以可選地被組合。在第13－17圖中的實施例中，對LPDD的積極緩衝被用於改善性能表現。例如，緩衝器被用於使資料區塊的大小最適化，用於在主機資料匯流排上的最適速度。
在傳統電腦系統中，分頁檔案是HPDD或者HP非揮發性記憶體上的隱藏檔案，該檔案被作業系統用來保存不適於在該電腦的揮發性記憶體中的部分程式及/或資料檔案。分頁檔案和物理記憶體(或者說RAM)定義了電腦的虛擬記憶體。作業系統按需將資料從分頁檔案傳送到記憶體，並且將資料從揮發性記憶體返回到分頁檔案來為新資料騰出空間。分頁檔案也被稱作交換(swap)檔案。
現在參考第18－20圖，本發明使用LP非揮發性記憶體(例如，LPDD、具有非揮發性記憶體IF的HDD、及/或快閃記憶體)來增提供電力腦系統的虛擬記憶體。在第18圖中，作業系統700允許使用者定義虛擬記憶體702。在操作期間，作業系統700經由一條或多條匯流排704定址該虛擬記憶體702。虛擬記憶體702包括：揮發性記憶體708、和LP非揮發性記憶體710，LP非揮發性記憶體710例如是快閃記憶體、具有非揮發性記憶體IF的HDD及/或LPDD。
現在參考第19圖，作業系統允許使用者將LP非揮發性記憶體710的一些或者全部分配作為分頁記憶體來增加虛擬記憶體。在步驟720中，控制開始。在步驟724中，作業系統判斷是否額外的分頁記憶體被請求。如果“否”，則控制回路回至步驟724。否則，在步驟728中，作業系統將LP非揮發性記憶體的一部分分配用於分頁檔案使用以增加虛擬記憶體。
在第20圖中，作業系統使用額外的LP非揮發性記憶體作為分頁記憶體。控制開始於步驟740。在步驟744中，控制判斷作業系統是否正請求資料寫操作。如果“是”，則控制繼續到步驟748，並且判斷是否超出揮發性記憶體的容量。如果“否”，則在步驟750中揮發性記憶體被用於寫操作。如果步驟748為“真”，則在步驟754中資料被儲存到LP非揮發性記憶體中的分頁檔案中。如果步驟744為“否”，則控制繼續到步驟760，並且判斷資料讀是否被請求。如果“否”，則控制回路回至步驟744。否則，在步驟764中，控制判斷位址是否對應於RAM位址。如果步驟764為“真”，則控制在步驟766中從揮發性記憶體讀出資料，然後繼續到步驟744。如果步驟764為“否”，則控制在步驟770中從LP非揮發性記憶體中的分頁檔案中讀出資料，然後繼續到步驟744。
如同可以瞭解，與採用HPDD的系統相比，使用LP非揮發性記憶體(例如，快閃記憶體、具有非揮發性記憶體IF的HDD、及/或LPDD)來增加虛擬記憶體的大小將提高電腦的性能表現。此外，功率消耗將比使用HPDD作為分頁檔案的系統為低。由於其增加之尺寸，HPDD須要額外的啟動時間，其與沒有自旋啟動等待時間的快閃記憶體、及/或自旋啟動時間較短並且功率耗散較低的LPDD或具有非揮發性記憶體IF的HDD相比，會增加資料存取時間。
現在參考第21圖，其顯示獨立碟冗餘陣列(RAID)系統800，系統800包括與碟陣列808通信的一個或更多個伺服器及/或客戶端804。該一個或更多個伺服器及/或客戶端804包括：碟陣列控制器812、及/或陣列管理模組814。碟陣列控制器812及/或陣列管理模組814接收資料，並且執行該資料到碟陣列808的邏輯到物理位址映射。碟陣列典型地包括複數個HPDD 816。
多個HPDD 816提供容錯(冗餘度)及/或提高的資料存取速率。RAID系統800提供了一種方法用於存取多個個別的HPDD，如同碟陣列808是一個大硬碟驅動器一樣。總體看來，碟陣列808可以提供數百Gb到數十到數百Tb的資料儲存體。資料以各種方式被儲存到多個HPDD 816上，以減少如果一個驅動器故障則丟失所有資料的風險，並且改善資料存取時間。
將資料儲存到HPDD 816上的方法典型地被稱為RAID位準。存在多種RAID位準，包括RAID位準0或者說碟分割(disk striping)。在RAID位準0系統中，資料被寫入跨多個驅動器的區塊中，以允許一個驅動器在下一個區塊正在尋找其下一個區塊的同時寫入或讀出資料區塊。碟分割的優點包括：較高的存取速率和對陣列容量的完全使用。缺點是不存在容錯。如果一個驅動器故障，則該陣列的整個內容變為不可存取。
RAID位準1或者說磁片鏡像藉由寫入兩次(關於每個驅動器各寫入一次)來提供冗餘性。如果一個驅動器故障，但是另一個包含此資料的準確複本，從而RAID系統可以切換來使用該鏡像驅動器，而不存在使用者可存取性誤失。缺點包括缺乏資料存取速度之改善，以及由於須要增加了驅動器(2N)的數目而導致的較高的成本。然而，RAID位準1提供最佳的資料保護，因為陣列管理軟體將在HPDD之一故障時將所有應用請求引導到所存留的HPDD。
RAID位準3使用專用於用於糾錯/恢復的奇偶校驗的額外驅動器將資料在多個驅動器之間分割。RAID位準5提供分割，也提供用於錯誤恢復的奇偶校驗。在RAID位準5中，奇偶區塊被分佈在陣列的多個驅動器之間，該陣列提供了在驅動器之間的更均衡的存取負載。奇偶校驗資訊被用在如果一個驅動器發生故障的情況下恢復資料。缺點是相對較慢的寫周期(對於寫入的每個區塊要求2個讀和2個寫)。陣列容量為N－1，同時要求最少3個驅動器。
RAID位準0＋1涉及分割和鏡像，而無奇偶校驗。優點是快速資料存取(如同RAID位準0)和單個驅動器容錯(如同RAID位準1)。RAID位準0＋1仍要求碟數目加倍(如同RAID位準1)。如同可以瞭解，可以存在其他RAID位準及/或方法，用於在將資料儲存到陣列808上。
現在參考第22A與22B圖，根據本發明的RAID系統834－1包括碟陣列836和碟陣列838，碟陣列836包括X個HPDD，並且碟陣列838包括Y個LPDD。一個或更多個客戶端及/或伺服器840包括碟控制器842及/或陣列管理模組844。雖然顯示各別的器件842和844，但是如果想要的話，可以將這些裝置整合。如同可以瞭解，X大於等於2，並且Y大於等於1。X可以大於Y、小於Y及/或等於Y。例如，第22B圖顯示RAID系統834－1’，其中X＝Y＝Z。
現在參考第23A、23B、24A和24B圖，其顯示RAID系統834－2和834－3。在第23A圖中，LPDD碟陣列838與伺服器/客戶端840通信，並且HPDD碟陣列386與LPDD碟陣列838通信。RAID系統834－2可以包括管理旁通，該管理旁通有選擇地繞開LPDD碟陣列838。如同可以瞭解，X大於等於2，Y大於等於1。X可以大於Y、小於Y及/或等於Y。例如，第23B圖說明RAID系統834－2’，其中X＝Y＝Z。在第24A圖中，HPDD碟陣列836與伺服器/客戶端840通信，並且LPDD碟陣列838與HPDD碟陣列836通信。RAID系統834－2可以包括由虛線846顯示的管理旁通，該管理旁通選擇地繞開LPDD碟陣列838。如同可以瞭解，X大於等於2，Y大於等於1。X可以大於Y、小於Y及/或等於Y。例如，第24B圖顯示RAID系統834－3’，其中X＝Y＝Z。第23A－24B圖中所採用的策略可以包括寫過及/或寫回。
陣列管理模組844及/或碟控制器842使用LPDD碟陣列838來降低HPDD碟陣列836的功率消耗。典型地，第21圖中的傳統RAID系統中的HPDD碟陣列808在操作期間的所有時間中都保持開機(on)，以支援所要求的資料存取時間。如同可以瞭解，HPDD碟陣列808消耗相當大量的功率。此外，由於大量的資料被儲存在HPDD碟陣列808中，所以HPDD的碟片典型地盡可能大，這須要較高容量的轉軸馬達，並且由於讀/寫臂平均移動較遠所以增加了資料存取時間。
根據本發明，上面結合第6－17圖描述的技術被有選擇地應用在第22B圖中顯示的RAID系統834中，以降低功率消耗並且減少資料存取時間。雖然在第22A和23A－24B圖中未顯示，但是根據本發明的其他RAID系統也可以使用這些技術。換句話說，在第6圖和第7A－7D圖中描述的LUB模組304、適應性儲存模組306及/或LPDD維護模組有選擇地由碟控制器842及/或陣列管理控制器844執行來有選擇地將資料儲存到LPDD碟陣列838上，以減少功率消耗和資料存取時間。在第8A－8C、9和10圖中描述的調整性儲存控制模組414、也可以由碟控制器842及/或陣列管理控制器844有選擇地執行來減少功率消耗和資料存取時間。第11A－11C和12圖中描述的驅動功率降低模組522也可以由碟控制器842及/或陣列管理控制器844執行，來減少功率消耗和資料存取時間。此外，第13－17圖中顯示的多驅動器系統及/或直接介面可以使用HPDD碟陣列836中的一個或更多個HPDD來執行以增加功能性，並且減少功率消耗和存取時間。
現在參考第25圖，其顯示根據習知技術的網路裝附儲存(NAS)系統850，該網路裝附儲存系統850包括儲存裝置854、儲存請求者858、檔案伺服器862和通信系統866。儲存裝置854典型地包括碟驅動器、RAID系統、帶驅動器、帶庫、光學驅動器、自動唱片點唱機、以及要被共用的任何其他儲存裝置。儲存裝置854較佳但無須面向物件的裝置。儲存裝置854可以包括用於請求者858儲存和擷取資料的I/O介面。請求者858典型地包括共用及/或直接存取儲存裝置854的伺服器及/或客戶端。
檔案伺服器862執行管理和安全性功能，例如，請求認證和資源定位。儲存裝置854根據用於管理定向的檔案伺服器862，同時請求者858被免除儲存管理至此程度，以至於檔案伺服器862承擔此責任。在較小的系統中，可能不想要有專用檔案伺服器。在這種情形中，請求者可以承擔監視NAS系統850的操作的責任。如此，檔案伺服器862和請求者858二者分別包括管理模組870和872，但是也可以提供一個或者其他及/或兩者。通信系統866是物理基礎設施，藉由該物理基礎設施NAS系統850之元件進行通信。其較佳具有網路和通道二者的性質，具有連接網路中的所有元件的能力，並且具有典型地在通道中發現的低等待時間。
在NAS系統850開機時，儲存裝置854彼此辨識，或者對於共同參考點(例如，檔案伺服器862、一個或更多個請求者858及/或、通信系統866)辨識。通信系統866典型地提供用於此的網路管理技術，藉由連接到與通信系統相連接的媒體可以存取這些技術。儲存裝置854和請求者858登錄到該媒體上。想要判斷操作組態的任何元件可以使用媒體服務來辨識所有其他元件。從檔案伺服器862，請求者858得知其可能存取的儲存裝置854的存在，而儲存裝置854得知其需要定位另一個裝置或者調用例如備份之類的管理服務時去向何處。類似地，檔案伺服器862可以從媒體服務得知儲存裝置854的存在。取決於特定設施的安全性，可以拒絕請求者對一些設備的存取。從此組可存取儲存裝置，請求者然後可以辨識出可用的檔案、資料庫和自由空間。
同時，每個NAS元件可以向檔案伺服器862辨識其想知道的任何特定考慮。可以將任何裝置位準服務屬性一次傳輸至檔案伺服器862，而所有其他元件都可以得知。例如，請求者可能希望在開機後被告知額外儲存體的導入，這是在請求者登錄到檔案伺服器862上時使用屬性集觸發的。檔案伺服器862可以在任何時候只要新的儲存裝置被添加到組態時自動執行此操作，包括傳送重要特性，例如，其為RAID 5、鏡像的等。
在請求者必須打開一個檔案時，其可能能夠直接到儲存裝置854或者其可能必須到檔案伺服器獲得許可和位置資訊。檔案伺服器854對儲存裝置的存取的控制程度是設施的安全需求的函數。
現在參考第26圖，其顯示根據本發明的網路裝附儲存(NAS)系統900，包括：儲存裝置904、請求器908、檔案伺服器912、以及通信系統916。儲存裝置904包括：RAID系統834、及/或多碟驅動器系統930，如上面在第6－19圖中所述。如上所述，儲存裝置904典型地還可以包括：碟驅動器、RAID系統、帶驅動器、帶庫、光學驅動器、自動唱片點唱機、及/或任何其他將被共用的儲存裝置，如上所述。如同可以瞭解，使用改進的RAID系統及/或多碟驅動器系統930將可降低NAS系統900的功率消耗和資料存取時間。
現在參考第27圖，其顯示一種結合了非揮發性記憶體和碟驅動器介面控制器的碟驅動器控制器。換句話說，第27圖的HDD具有非揮發性記憶體介面(以下稱作具有非揮發性記憶體介面(IF)的HDD)。第27圖的裝置允許HDD被連接到主機裝置的現有非揮發性記憶體介面(IF)，來提供額外的非揮發性儲存體。
碟驅動控制器1100與主機1102和碟驅動器1104通信。具有非揮發性記憶體IF的HDD包括該碟驅動控制器1100和碟驅動器1104。碟驅動器1104典型地具有ATA、ATA－CE或IDE型介面。耦接到該碟驅動控制器1100的還有輔助非揮發性記憶體1106，該輔助非揮發性記憶體1106儲存用於碟驅動器控制器的韌體碼。在這種情形中，主機1102雖然被示作單個區塊，但是典型地包括作為相關元件的工業標準非揮發性記憶體插槽(連接器)，其型式用於連接到商場可獲得之非揮發性記憶體，其又被連接到主機中的標準非揮發性記憶體控制器。該插槽典型地符合例如以下標準型式之一：MMC(多媒體卡)、SD(安全資料)、作為SD和MMC的組合的SD/MMC、HS－MMC(高速MMC)、作為SD和HS－MMC組合的SD/HS－MMC、以及記憶體桿。該列表並非作為限制。
典型的應用是可攜式電腦或者消費電子裝置，例如，MP3音樂播放器或者蜂巢電話手機，其具有一個應用處理器，該應用處理器藉由非揮發性記憶體介面與嵌入的非揮發性記憶體通信。非揮發性記憶體介面可以包括快閃記憶體介面、NAND快閃記憶體介面、及/或其他合適的非揮發性半導體記憶體介面。根據本說明書，不採用非揮發性半導體記憶體，而是提供硬碟驅動器或其他型式的碟驅動器，來替代非揮發性半導體記憶體，並且使用其介面信號。所揭示的方法提供了非揮發性記憶體類似介面用於碟驅動器，這使得更容易地將碟驅動器結合到這種：正常情況下僅接受快閃記憶體的主機系統中。碟驅動器與作為儲存裝置的快閃記憶體相比的一個優點為：對於特定的成本更大的儲存容量。
在主機中僅需對非揮發性記憶體控制器韌體和軟體作出最小的改變就可以使用所揭示的介面控制器結合碟驅動器。另外，提供了最小的指令負擔。有益地，就在主機和碟驅動器之間傳送的邏輯區塊的數目而言，對於任何特定的讀或寫操作，都存在末端開啟式(open－ended)的資料傳送。而且，主機不需要提供對碟驅動器的區段計數。
在某些實施例中，碟驅動器1104可以是小形狀因數(small form factor，SFF)硬碟驅動器，其典型地具有650×15×70mm的物理尺寸。這種SSF硬碟驅動器的典型資料傳送速率是25M位元組/每秒。
下面進一步說明第27圖的碟驅動控制器1100的功能。該碟驅動控制器1100包括介面控制器1110，對於主機系統1102其表現為具有14線匯流排的快閃記憶體控制器。介面控制器1110還執行主機指令解釋和主機1102與緩衝器管理器1112之間的資料流程控制的功能。緩衝器管理器電路1112經由記憶體控制器1116控制實際緩衝器(記憶體)，該緩衝器可以是SRAM或者DRAM緩衝器1118，其可以被包括作為與碟驅動控制器1100相同的晶片的一部分或者可以在分離的晶片上。緩衝器管理器提供下面將進一步描述的緩衝器特徵。
緩衝器管理器1112還被連接到處理器介面/伺服和ID－Less/缺陷管理器(MPIF/SAIL/DM)電路1122，該電路執行軌迹格式產生和缺陷管理功能。MPIF/SAIL/DM電路1122又連接到進階高性能匯流排(AHB)1126。被連接到AHB匯流排1126的是線快取1128和處理器1130；緊密耦接記憶體(TCM)1134被與處理器1130相連接。處理器1130可以使用嵌入式處理器或者微處理器執行。線快取1128的目的是減少代碼執行等待時間。其可以被耦接到外部快閃記憶體1106。
碟驅動控制器1100中的剩餘模組執行功能來支援碟驅動器，並且包括伺服控制器1140、碟格式化器和糾錯電路1142，以及讀通道電路1144，讀通道電路1144連接到碟驅動器1104中的前置放大電路。具有8條線(0－7)的14線平行匯流排可以承載雙向入/出(I/O)資料。其餘的線可以分別承載指令CLE、ALE、/CE、/RE、/WE和R/B。
現在參考第28圖，該圖更詳細地顯示第27圖的介面控制器。介面控制器1110包括：快閃記憶體控制器(flash_ctl)區塊1150、快閃記憶體暫存器(flash_reg)區塊1152、快閃記憶體FIFO包裝器(flash_fifo_wrapper)區塊1154、以及快閃記憶體系統同步(flash_sys_syn)區塊1156。
快閃記憶體暫存器區塊1152被用於暫存器存取。其儲存由處理器1130和主機1102規劃的指令。快閃記憶體控制器1150中的快閃記憶體狀態機(未示出)對從主機1102進入的指令進行解碼，並且提供碟驅動控制器1100的控制。快閃記憶體FIFO包裝器1154包括FIFO，其可以使用32×32雙向非同步FIFO來執行。其產生用於經由緩衝器管理器介面(BM IF)將資料傳送到緩衝器管理器1112和接收來自緩衝器管理器1112的資料和控制信號。FIFO的傳送方向可使用儲存在快閃記憶體暫存器1152中的指令來控制。快閃記憶體系統同步區塊1156在介面控制器和緩衝器管理器介面之間對控制信號進行同步。其還產生用於快閃記憶體FIFO包裝器1154的計數器清除脈衝(clk2_clr)。
快閃記憶體控制器1150可以對介面信號線進行控制，來執行LPDD的隨機讀取。快閃記憶體控制器1150可以對介面信號線進行控制，來執行LPDD的隨機寫。快閃記憶體控制器1150可以對介面信號線進行控制，來執行LPDD的依序讀取，並且可以對介面信號線進行控制，來執行LPDD的依序寫。快閃記憶體控制器1150可以對介面信號線進行控制來執行控制模組和LPDD之間的指令傳送。快閃記憶體控制器1150可以將一組LPDD指令映射到對應的一組快閃記憶體指令。
暫存器記憶體1152經由處理器匯流排、與介面控制器和LPDD處理器通信。暫存器記憶體1152儲存由LPDD處理器和控制模組規劃的指令。快閃記憶體控制器1150可以將從LPDD讀取資料儲存到緩衝器記憶體中，以對控制模組和LPDD之間的資料傳送速率差進行補償，並且可以將資料就緒信號發送到控制模組，來顯示記憶體緩衝器中存在資料。
快閃記憶體控制器1150可以將來自控制模組的寫資料儲存到緩衝器記憶體中，以對控制模組和LPDD之間的資料傳送速率差進行補償。快閃記憶體控制器1150可以將資料就緒信號發送到控制模組，來顯示在緩衝器記憶體中存在資料。
現在參考第29圖，在1200一般顯示具有快閃記憶體介面的多碟驅動器系統的功能方塊圖。雖然前面的討論涉及使用具有快閃記憶體介面的單碟驅動器(例如，低功率或高功率碟驅動器)，但是多碟驅動器也可以經由快閃記憶體介面被連接。特定而言，具有快閃記憶體介面的多碟驅動器系統1200包括：與主機1202的快閃記憶體介面通信的主機快閃記憶體介面1206。主機快閃記憶體介面1206如上所述操作。驅動控制模組1208有選擇地操作HPDD 1220和LPDD 1222中的0個、一個或者兩個。以上關於低功率和高功率模式的操作描述的控制技術可由驅動控制模組1208執行。在一些執行方式中，主機快閃記憶體介面1206感測主機的功率模式並且/或者接收辨識主機1202的功率模式的資訊。
現在參考第30圖，其說明由第29圖的多碟驅動器所實施的步驟的流程圖。控制開始於步驟1230。在步驟1232中，控制判斷主機是否開機。如果步驟1232為“是”，則控制在步驟1234中判斷主機是否處於高功率模式。如果步驟1234為“是”，則控制在步驟1236中按需要將LPDD 1222及/或HPDD 1220開機。如果步驟1234為“否”，則控制在步驟1238中判斷主機是否處於低功率模式中。如果步驟1238為“是”，則控制將HPDD關機，並且在步驟1240中按需要操作LPDD以節省電力。控制從步驟1238(如果“否”)和步驟1240繼續到步驟1232。
如同可以瞭解，上述具有快閃記憶體介面的HDD可以使用上述具有快閃記憶體介面的多碟驅動器。此外，上面關於具有LPDD和HPDD的系統描述的任何控制技術、可以被使用在第29圖中顯示的具有快閃記憶體介面的多碟驅動器中。在上述任何實施例中，LPDD或HPDD可以被任何型式的低功率非揮發性記憶體替代。例如，LPDD或HPDD可以被任何適當的非揮發性固態記憶體取代，例如但不限於快閃記憶體。類似地，在上述任何實施例中描述的低功率非揮發性記憶體可以被低功率碟驅動器替代。雖然在上面的一些實施例中描述了快閃記憶體，但是可以使用任何型式的非揮發性半導體記憶體。
由以上說明熟習此技術人士可以瞭解，本發明廣泛之教示可以各種形式實施。因此，雖然本發明是有關於其特殊例子說明，本發明之真實範圍並不受限於此。這是由於在研讀了此等圖式、說明書、以及以下申請專利範圍之後，其他修正對於熟習此技術人士為明顯。
4．．．電腦結構
6．．．處理器
7．．．記憶體
8．．．輸入/輸出介面
9．．．揮發性記憶體
11．．．圖形處理器
12．．．記憶體
13．．．鍵盤
14．．．點選裝置
15．．．高功率碟驅動器(HPDD)
16．．．顯示器
17．．．音頻輸出裝置
18．．．其他輸入/輸出(I/O)裝置
20．．．電腦結構
22．．．處理晶片組
24．．．輸入/輸出(I/O)晶片組
25．．．處理器
26．．．圖形處理器
27．．．匯流排系統
28．．．主要揮發性記憶體
30．．．週邊元件互連(PCI)匯流排
32、33、34．．．快取記憶體
36．．．PCI槽
40．．．通用串列匯流排
41．．．音頻裝置
42．．．選擇裝置
43．．．基本輸入/輸出系統(BIOS)
44．．．工業標準結構(ISA)匯流排
50．．．高功率碟驅動器(HPDD)
60．．．電腦結構
62．．．次要處理器
64．．．次要圖形處理器
65．．．非揮發性記憶體
66．．．低功率碟驅動器(LPDD)
69．．．快閃記憶體及/或具有非揮發性記憶體IF的HDD
70．．．電腦結構
74、76．．．次要揮發性記憶體
80．．．電腦結構
84、86．．．埋設式揮發性記憶體
100．．．電腦結構
104．．．次要處理器
108．．．次要圖形處理器
109．．．低功率碟驅動器
110．．．低功率非揮發性記憶體
113．．．具有非揮發性記憶體IF的HDD
150．．．電腦結構
154、158．．．次要揮發性記憶體
170．．．電腦結構
174、176．．．埋設式記憶體
190、200、210．．．電腦結構
250．．．快取記憶體層級
254．．．最下層
258、262、266、268．．．上一層
270．．．最上層
300．．．驅動控制模組
304．．．最少使用區塊(LUB)模組
306．．．適應性儲存模組
308．．．LPDD維護模組
310．．．高功率碟驅動器(HPDD)
312．．．低功率碟驅動器(LPDD)
313．．．主機
315．．．非揮發性記憶體IF
317．．．具有非揮發性記憶體IF的HDD
320、324、328、330、334、336、340、344、350、354、356、360、364、366、368、370、372、374、376、378、380、390、392、394、396．．．步驟
400－1．．．儲存控制系統
410．．．快取控制模組
414．．．調整性儲存控制模組
416．．．資料匯流排
422．．．揮發性記憶體
424．．．低功率非揮發性記憶體
426．．．高功率碟驅動器(HPDD)
400－2．．．儲存控制系統
430．．．作業系統
400－3．．．儲存控制系統
424’．．．低功率碟驅動器(LPDD)
426’．．．硬碟驅動器(HDD)
429．．．主機非揮發性記憶體
431．．．具有非揮發性記憶體IF的HDD
440．．．主機控制模組
460、462、464、468、474．．．步驟
490．．．表
492．．．表/欄位
493、494．．．計數器欄位
495．．．大小欄位
496．．．最近使用欄位
497．．．手工超控欄位
500－1．．．驅動器功率降低模組
500－2．．．驅動器功率降低模組
500－3．．．驅動器功率降低模組
520．．．快取控制模組
522．．．驅動功率降低控制模組
526．．．資料匯流排
529．．．主機非揮發性記憶體IF
530．．．揮發性記憶體
531．．．具有非揮發性記憶體IF的HDD
534．．．非揮發性記憶體
534’．．．低功率碟驅動器(LPDD)
538．．．高功率碟驅動器(HPDD)
538’．．．硬碟驅動器(HDD)
542．．．作業系統
560．．．主機控制模組
580．．．方法
582、584、586、590、594、598．．．步驟
640．．．多碟驅動系統
644．．．高功率碟驅動器(HPDD)
648．．．低功率碟驅動器(LPDD)
650．．．驅動控制模組
650HP．．．高功率碟驅動控制模組
650LP．．．低功率碟驅動控制模組
651．．．主機控制模組
652．．．碟片
653．．．硬碟控制器(HDC)
654．．．轉軸馬達
655．．．具有快閃記憶體介面(IF)的HDD
656．．．緩衝器
657．．．處理器
658．．．讀/寫臂
659．．．讀/寫裝置
660．．．前置放大電路
662．．．碟片
664．．．轉軸馬達
668．．．讀/寫臂
669．．．讀/寫裝置
670．．．前置放大電路
672．．．第一轉軸/音圈馬達(VCM)驅動器
674．．．第一讀/寫通道電路
676．．．第二轉軸/音圈馬達(VCM)驅動器
678．．．第二讀/寫通道電路
680．．．直接介面
682．．．低功率碟驅動器(LPDD)
684．．．晶片上系統(SOC)
690．．．介面
692．．．硬碟控制器(HDC)
693．．．主機快閃記憶體介面
694．．．緩衝器
695．．．具有快閃記憶體介面的HDD
696．．．處理器
700．．．作業系統
702．．．虛擬記憶體
704．．．匯流排
708．．．揮發性記憶體
710．．．非揮發性記憶體
720、724、728、740、744、748、750、754、760、764、766、770．．．步驟
800．．．獨立碟冗餘陣列(RAID)
804．．．客戶端
808．．．碟陣列
812．．．碟陣列控制器
814．．．陣列管理模組
816．．．高功率碟驅動器(HPDD)
834．．．RAID系統
834－1、2、－3．．．RAID系統
834－1’．．．RAID系統
834－2’．．．RAID系統
834－3’．．．RAID系統
836．．．HPDD碟陣列
836－1、－2、－Z．．．HPDD碟陣列
838．．．LPDD碟陣列
838－1、－2、－Z．．．LPDD碟陣列
840．．．伺服器
842．．．碟控制器
844．．．陣列管理模組(控制器)
846．．．虛線
850．．．網路裝附儲存系統
854．．．儲存裝置
858．．．儲存請求者
862．．．檔案伺服器
866．．．通信系統
870．．．管理模組
872．．．管理模組
900．．．網路裝附儲存系統
904．．．儲存裝置
908．．．請求器
912．．．檔案伺服器
916．．．通信系統
920．．．管理模組
922．．．管理模組
930．．．多碟驅動系統
1100．．．碟驅動控制器
1102．．．主機
1104．．．碟驅動器
1106．．．輔助非揮發性記憶體
1110．．．介面控制器
1112．．．緩衝器管理器
1116．．．記憶體控制器
1118．．．SRAM或DRAM緩衝器
1122．．．ID－Less/缺陷管理器
1126．．．進階高性能匯流排
1128．．．線快取
1130．．．處理器
1134．．．緊密耦接記憶體
1140．．．伺服控制器
1142．．．糾錯電路
1144．．．讀通道電路
1150．．．快閃記憶體控制器(區塊)
1152．．．快閃記憶體暫存器(區塊)
1154．．．快閃記憶體FIFO包裝器(區塊)
1156．．．快閃記憶體系統同步區塊
1200．．．具有快閃式IF之多碟驅動系統
1202．．．主機
1203．．．快閃式IF
1206．．．主機快閃記憶體介面
1208．．．驅動控制模組
1220．．．高功率碟驅動器(HPDD)
1222．．．低功率碟驅動器(LPDD)
1230、1232、1234、1236、1238、1240．．．步驟
第1A與1B圖說明根據習知技術的典型電腦結構；第2A圖說明根據本發明的第一典型電腦結構，該電腦結構具有主要處理器、主要圖形處理器和主要揮發性記憶體，它們在高功率模式期間操作；以及與主要處理器通信的次要處理器和次要圖形處理器，它們在低功率模式下操作並且在低功率模式期間採用主要揮發性記憶體；第2B圖說明根據本發明的第二典型電腦結構，該電腦結構與第2A圖的類似，並且包括被連接到次要處理器及/或次要圖形處理器的次要揮發性記憶體；第2C圖說明根據本發明的第三典型電腦結構，該電腦結構與第2A圖類似，並且包括與次要處理器及/或次要圖形處理器相連接的嵌入式揮發性記憶體；第3A圖說明根據本發明的第四典型電腦結構，該電腦結構具有主要處理器、主要圖形處理器和主要揮發性記憶體，其在高功率模式期間操作；以及與處理晶片組通信的次要處理器和次要圖形處理器，其在低功率模式下操作，並且在低功率模式期間採用主要揮發性記憶體；第3B圖說明根據本發明的第五典型電腦結構，該電腦結構與第3A圖類似，並且包括連接到次要處理器及/或次要圖形處理器的次要揮發性記憶體；第3C圖說明根據本發明的第六典型電腦結構，該電腦結構與第3A圖類似，並且包括與次要處理器及/或次要圖形處理器相連接的嵌入式揮發性記憶體；第4A圖說明根據本發明的第七典型電腦結構，該電腦結構具有與I/O晶片組通信的次要處理器和次要圖形處理器，並且在低功率模式期間操作，在該低功率模式期間採用主要揮發性記憶體；第4B圖說明根據本發明的第八典型電腦結構，該電腦結構與第4A圖類似，並且包括連接到次要處理器及/或次要圖形處理器的次要揮發性記憶體；第4C圖說明根據本發明的第九電腦結構，該電腦結構與第4A圖類似，並且包括與次要處理器及/或次要圖形處理器相連接的嵌入式揮發性記憶體；以及第5圖說明根據本發明的用於第2A圖－4C的電腦結構的快取層級結構；第6圖為包括最少使用區塊(LUB)模組的驅動控制模組的功能方塊圖，該驅動控制模組管理此低功率碟驅動器(LPDD)和高功率碟驅動器(HPDD)之間的資料儲存和傳送；第7A圖為流程圖、其說明由第6圖的驅動控制模組所實施之步驟；第7B圖為流程圖、其說明由第6圖的驅動控制模組所實施之替代步驟；第7C與7D圖為為流程圖、其說明由圖6的驅動控制模組所實施的替代步驟；第8A圖說明快取控制模組、其包括調整式快取儲存控制模組、並且控制LPDD和HPDD之間的資料儲存和傳送；第8B圖說明作業系統、其包括調整式儲存控制模組並且控制LPDD和HPDD之間的資料儲存和傳送；第8C圖說明主機控制模組、其包括調整式儲存控制模組並控制對LPDD和HPDD之間的資料儲存和傳送；第9圖說明由第8A－8C圖的調整式儲存控制模組所實施的步驟；第10圖為典型表、用於判斷在低功率模式期間程式或檔案將被使用的可能性；第11A圖說明包括碟驅動器功率降低模組的快取控制模組；第11B圖說明包括碟驅動器功率降低模組的作業系統；第11C圖說明包括碟驅動器功率降低模組的主機控制模組；第12圖說明由第11A－11C圖的碟驅動器功率降低模組所實施的步驟；第13圖說明包括高功率碟驅動器(HPDD)和低功率碟驅動器(LPDD)的多碟驅動器系統；第14－17圖說明第13圖的多碟驅動器系統的其他典型實現方式；第18圖說明使用低功率非揮發性記憶體(例如，快閃記憶體)或者低功率碟驅動器(LPDD)來增提供電力腦的虛擬記憶體；第19與20圖說明由作業系統實施以分配和使用第18圖的虛擬記憶體的步驟；第21圖為根據習知技術的獨立碟冗餘陣列(RAID)系統的功能方塊圖；第22A圖為根據本發明的典型RAID系統的功能方塊圖，該系統具有包括X HPDD的碟陣列和包括Y LPDD的碟陣列；第22B圖為第22A圖的RAID系統的功能方塊圖，其中X和Y都等於Z；第23A圖為根據本發明的另一個典型RAID系統的功能方塊圖，該系統具有包括Y LPDD的碟陣列，該碟陣列與包括X HPDD的碟陣列通信；第23B圖為第23A圖的RAID系統的功能方塊圖，其中X和Y都等於Z；第24A圖為根據本發明的又一個典型RAID系統的功能方塊圖，該系統具有包括X HPDD的碟陣列，該碟陣列與包括Y LPDD的碟陣列通信；第24B圖為第24A圖的RAID系統的功能方塊圖，其中X和Y都等於Z；第25圖為根據習知技術的網路裝附儲存(NAS)系統的功能方塊圖；第26圖為根據本發明的網路裝附儲存(NAS)系統的功能方塊圖，該系統包括第22A、22B、23A、23B、24A及/或24B圖的RAID系統，及/或根據第6－17圖的多驅動器系統；第27圖為結合快閃記憶體和碟驅動器介面控制器的碟驅動器控制器的功能方塊圖；第28圖為第27圖的介面控制器的功能方塊圖；第29圖為具有快閃記憶體介面的多碟驅動器系統的功能方塊圖；以及第30圖說明由第29圖的多碟驅動器執行的步驟的流程圖。
6．．．處理器
7．．．記憶體
8．．．輸入/輸出介面
9．．．揮發性記憶體
11．．．圖形處理器
12．．．記憶體
13．．．鍵盤
14．．．點選裝置
15．．．高功率碟驅動器(HPDD)
16．．．顯示器
17．．．音頻輸出裝置
18．．．其他輸入/輸出(I/O)裝置
60．．．電腦結構
62．．．次要處理器
64．．．次要圖形處理器
65．．．非揮發性記憶體
66．．．低功率碟驅動器(LPDD)
69．．．快閃記憶體及/或具有非揮發性記憶體IF的HDD

Claims (20)

  1. 一種用於具有高功率模式與低功率模式的主機裝置之碟驅動器系統，該碟驅動系統包括：一碟驅動控制器；一低功率碟驅動器(LPDD)；一高功率碟驅動器(HPDD)，其中該LPDD和該HPDD中的至少一個經由非揮發性半導體記憶體介面與該主機裝置通信；以及一控制模組，其包括一最少使用區塊(LUB)模組，其辨識在該LPDD中的一最少使用區塊(LUB)，並且在接收到資料儲存請求和資料擷取請求中的至少一個時，在該低功率模式期間選擇地將該LUB傳送到該HPDD，其中該控制模組包括一調整式儲存模組，其判斷以下其中之一：當該LPDD上沒有可用於寫資料的足夠空間時，該寫資料是否有可能在該LUB之前被使用；以及當讀資料不位在該LPDD上時，該資料擷取請求的該讀資料是否有可能被使用一次，其中若該讀資料可能被使用一次，則該控制模組從該HPDD擷取該讀資料，以及其中該碟驅動控制器包括：該非揮發性半導體記憶體介面，其配置以被該主機裝置的一記憶卡插槽所接收；一處理器；一緩衝器，其儲存從一緩衝器管理器而來的緩衝資料；以及一介面控制器，包括：一快閃記憶體暫存器，其與一匯流排通信，該匯流排連接於一線快取以及該快閃記憶體暫存器之間以及連接於該處理器以及一電路之間，其中，該線快取係連接至一快閃記憶體、該電路係連接至該緩衝器管理器、該非揮發性半導體記憶體介面係連接至該介面控制器、以及該快閃記憶體暫存器係配置以儲存由該主機裝置以及 該處理器所接收的指令；以及一快閃記憶體控制器，其與該主機裝置的一主機介面、該快閃記憶體暫存器、以及一快閃記憶體先入先出(FIFO)包裝器通信，其中，該快閃記憶體FIFO包裝器係配置以產生用於將該緩衝器資料傳送至該緩衝器管理器以及用於將該緩衝器資料由該該緩衝器管理器接收的控制信號。
  2. 如申請專利範圍第1項所述之碟驅動器系統，其中在關於寫資料的該儲存請求期間，如果對於該寫資料在該LPDD上有足夠的空間可用，則該控制模組將該寫資料傳送到該LPDD。
  3. 如申請專利範圍第1項所述之碟驅動器系統，其中如果關於該寫資料在該LPDD上沒有足夠空間可供使用，則該控制模組提供電力給該HPDD，並且將該LUB從該LPDD傳送到該HPDD，然後將該寫資料傳送到該LPDD。
  4. 如申請專利範圍第1項所述之碟驅動器系統，其中如果該寫資料有可能在該LUB之後被使用，則該控制模組將該寫資料儲存到該HPDD上。
  5. 如申請專利範圍第1項所述之碟驅動器系統，其中如果該寫資料有可能在該LUB之前被使用，則該控制模組提供電力給該HPDD，並且將該LUB從該LPDD傳送到該HPDD，然後將該寫資料傳送到該LPDD。
  6. 如申請專利範圍第1項所述之碟驅動器系統，其中在該資料擷取請求期間，如果該讀資料被儲存在該LPDD中，則該控制模組從該LPDD擷取該讀資料。
  7. 如申請專利範圍第1項所述之碟驅動器系統，其中如果該調整式儲存模組判斷該讀資料有可能將被使用多於一次，以及如果對於該讀資料在該LPDD上有足夠的空間可用，則該控制模組則將該讀資料從該HPDD傳送到該LPDD。
  8. 如申請專利範圍第1項所述之碟驅動器系統，其中如果該調整式儲存模組判斷該讀資料有可能將被使用多於一次，而如果對於該讀資料在該LPDD上沒有足夠的空間可用，則該控制模組將該LUB從該LPDD傳送到該HPDD，以及將該讀資料從該HDPP傳送至該LPDD。
  9. 如申請專利範圍第6項所述之碟驅動器系統，其中如果對於該讀資料在該LPDD上有足夠的空間可用，則該控制模組將該讀資料從該HPDD傳送到該LPDD。
  10. 如申請專利範圍第6項所述之碟驅動器系統，其中如果對於該讀資料在該LPDD上沒有足夠的空間可用，則該控制模組則將該LUB從該LPDD傳送到該HPDD，並且將該讀資料從該HPDD傳送到該LPDD。
  11. 如申請專利範圍第6項所述之碟驅動器系統，其中如果該讀資料不位於該LPDD上，則該控制模組從該HPDD擷取該讀資料。
  12. 如申請專利範圍第1項所述之碟驅動器系統，其中該HPDD包括一個或更多個碟片，其中該一個或更多個碟片具有大於1.8”的直徑，並且該LPDD包括一個或更多個碟片，其中該一個或更多個碟片具有小於或等於1.8”的直徑。
  13. 如申請專利範圍第1項所述之碟驅動器系統，其中 該HPDD和該LPDD經由該非揮發性半導體記憶體介面與該主機裝置通信。
  14. 如申請專利範圍第1項所述之碟驅動器系統，其中該控制模組判斷對於該寫資料在該LPDD上是否存在足夠的空間可用，並且如果有足夠的空間可用，則將該寫資料傳送到該LPDD。
  15. 如申請專利範圍第14項所述之碟驅動器系統，其中該HPDD和該LPDD經由該非揮發性半導體記憶體介面與該主機裝置通信。
  16. 如申請專利範圍第14項所述之碟驅動器系統，其中如果沒有足夠的空間可用，則該控制模組將該寫資料儲存到該HPDD上。
  17. 如申請專利範圍第14項所述之碟驅動器系統，其中該控制模組更包括LPDD維護模組，該LPDD維護模組在一高功率模式期間將資料檔案從該LPDD傳送到該HPDD，以增加該LPDD上的可用碟空間。
  18. 如申請專利範圍第17項所述之碟驅動器系統，其中該LPDD維護模組依據年齡、大小和在該低功率模式中將來使用的可能性中的至少一個來傳送該資料檔案。
  19. 如申請專利範圍第14項所述之碟驅動器系統，其中該HPDD包括一個或更多個碟片，其中該一個或更多個碟片具有大於1.8”的直徑，並且其中該LPDD包括一個或更多個碟片，其中該一個或更多個碟片具有小於或等於1.8”的直徑。
  20. 如申請專利範圍第1項所述之碟驅動器系統，其中 該非揮發性半導體記憶體介面包括：快閃記憶體介面。
TW096116619A 2006-05-10 2007-05-10 包含快閃式介面的硬碟驅動器之可調整儲存系統 TWI426444B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US79915106P 2006-05-10 2006-05-10
US82086706P 2006-07-31 2006-07-31
US11/503,016 US7702848B2 (en) 2004-06-10 2006-08-11 Adaptive storage system including hard disk drive with flash interface

Publications (2)

Publication Number Publication Date
TW200821908A TW200821908A (en) 2008-05-16
TWI426444B true TWI426444B (zh) 2014-02-11

Family

ID=38694479

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096116619A TWI426444B (zh) 2006-05-10 2007-05-10 包含快閃式介面的硬碟驅動器之可調整儲存系統

Country Status (6)

Country Link
US (2) US7702848B2 (zh)
EP (1) EP2016476B1 (zh)
JP (1) JP2009536767A (zh)
KR (1) KR101379940B1 (zh)
TW (1) TWI426444B (zh)
WO (1) WO2007133646A2 (zh)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070083785A1 (en) * 2004-06-10 2007-04-12 Sehat Sutardja System with high power and low power processors and thread transfer
US7730335B2 (en) * 2004-06-10 2010-06-01 Marvell World Trade Ltd. Low power computer with main and auxiliary processors
US7702848B2 (en) * 2004-06-10 2010-04-20 Marvell World Trade Ltd. Adaptive storage system including hard disk drive with flash interface
US20070094444A1 (en) * 2004-06-10 2007-04-26 Sehat Sutardja System with high power and low power processors and thread transfer
US20080140921A1 (en) * 2004-06-10 2008-06-12 Sehat Sutardja Externally removable non-volatile semiconductor memory module for hard disk drives
US7788427B1 (en) 2005-05-05 2010-08-31 Marvell International Ltd. Flash memory interface for disk drive
US7617359B2 (en) * 2004-06-10 2009-11-10 Marvell World Trade Ltd. Adaptive storage system including hard disk drive with flash interface
US7634615B2 (en) * 2004-06-10 2009-12-15 Marvell World Trade Ltd. Adaptive storage system
US7401238B2 (en) * 2005-07-28 2008-07-15 Cassatt Corporation System and method for causing an idle image to execute on an application node of a distributed computing system when instructed to power down
US20080263324A1 (en) 2006-08-10 2008-10-23 Sehat Sutardja Dynamic core switching
US8560760B2 (en) * 2007-01-31 2013-10-15 Microsoft Corporation Extending flash drive lifespan
US7657572B2 (en) * 2007-03-06 2010-02-02 Microsoft Corporation Selectively utilizing a plurality of disparate solid state storage locations
US8930144B2 (en) * 2007-12-07 2015-01-06 Med-Eng, Llc Method and apparatus for measuring data for injury analysis
US8375190B2 (en) * 2007-12-11 2013-02-12 Microsoft Corporation Dynamtic storage hierarachy management
JP5207792B2 (ja) * 2008-02-19 2013-06-12 キヤノン株式会社 情報処理装置及び情報処理方法
US8407697B2 (en) * 2008-06-09 2013-03-26 International Business Machines Corporation Application mobility using virtual real memory services
US20100325352A1 (en) * 2009-06-19 2010-12-23 Ocz Technology Group, Inc. Hierarchically structured mass storage device and method
EP2273365A1 (en) * 2009-06-26 2011-01-12 Thomson Licensing Combined memory and storage device in an apparatus for data processing
US8245060B2 (en) * 2009-10-15 2012-08-14 Microsoft Corporation Memory object relocation for power savings
KR101090407B1 (ko) * 2009-12-24 2011-12-06 주식회사 팍스디스크 듀얼 메모리 영역을 관리하는 반도체 스토리지 시스템의 제어 방법
EP2559036A1 (en) 2010-04-15 2013-02-20 Ramot at Tel-Aviv University Ltd. Multiple programming of flash memory without erase
US8990494B2 (en) 2010-11-01 2015-03-24 Taejin Info Tech Co., Ltd. Home storage system and method with various controllers
US8447925B2 (en) 2010-11-01 2013-05-21 Taejin Info Tech Co., Ltd. Home storage device and software including management and monitoring modules
US8462502B2 (en) 2010-11-09 2013-06-11 Hitachi, Ltd. Structural fabric of a storage apparatus for mounting storage devices
US9235500B2 (en) * 2010-12-07 2016-01-12 Microsoft Technology Licensing, Llc Dynamic memory allocation and relocation to create low power regions
US9977732B1 (en) * 2011-01-04 2018-05-22 Seagate Technology Llc Selective nonvolatile data caching based on estimated resource usage
US9183135B2 (en) * 2011-01-21 2015-11-10 Micron Technology, Inc. Preparation of memory device for access using memory access type indicator signal
US9477597B2 (en) 2011-03-25 2016-10-25 Nvidia Corporation Techniques for different memory depths on different partitions
US8701057B2 (en) 2011-04-11 2014-04-15 Nvidia Corporation Design, layout, and manufacturing techniques for multivariant integrated circuits
US9529712B2 (en) * 2011-07-26 2016-12-27 Nvidia Corporation Techniques for balancing accesses to memory having different memory types
WO2013108132A2 (en) 2012-01-20 2013-07-25 Marvell World Trade Ltd. Cache system using solid state drive
CN103246559B (zh) * 2012-02-10 2016-12-14 联想(北京)有限公司 应用处理方法和电子设备
WO2013184124A1 (en) * 2012-06-08 2013-12-12 Hewlett-Packard Development Company, L.P. Augmenting memory capacity for key value cache
US10528116B2 (en) 2013-03-14 2020-01-07 Seagate Technology Llc Fast resume from hibernate
US9600413B2 (en) * 2013-12-24 2017-03-21 Intel Corporation Common platform for one-level memory architecture and two-level memory architecture
US10474569B2 (en) 2014-12-29 2019-11-12 Toshiba Memory Corporation Information processing device including nonvolatile cache memory and processor
CN105824570B (zh) * 2015-01-04 2018-11-23 致伸科技股份有限公司 可降低耗电的硬盘装置以及降低硬盘装置耗电的方法
US10055144B1 (en) * 2016-03-30 2018-08-21 Amazon Technologies, Inc. Configurable storage drive
CN107861891A (zh) * 2017-11-14 2018-03-30 郑州天迈科技股份有限公司 用于公交车载硬盘的音视频数据存取方法
US11573737B2 (en) * 2020-03-02 2023-02-07 Silicon Motion, Inc. Method and apparatus for performing disk management of all flash array server
US11790947B1 (en) 2022-05-03 2023-10-17 Seagate Technology Llc Idle power saving for actuator device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6594724B1 (en) * 2000-03-30 2003-07-15 Hitachi Global Storage Technologies Netherlands B.V. Enhanced DASD with smaller supplementary DASD
US6628469B1 (en) * 2000-07-11 2003-09-30 International Business Machines Corporation Apparatus and method for low power HDD storage architecture
TWI234074B (en) * 2001-05-03 2005-06-11 Kwok-Yan Leung Device and method for protecting data records in recording media
US20050289361A1 (en) * 2004-06-10 2005-12-29 Marvell World Trade Ltd. Adaptive storage system
TWI252983B (en) * 2004-12-29 2006-04-11 Inventec Corp Multi-channel serial ATA control system and control card thereof

Family Cites Families (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4425615A (en) 1980-11-14 1984-01-10 Sperry Corporation Hierarchical memory system having cache/disk subsystem with command queues for plural disks
US5150465A (en) 1988-11-30 1992-09-22 Compaq Computer Corporation Mode-selectable integrated disk drive for computer
US5293500A (en) 1989-02-10 1994-03-08 Mitsubishi Denki K.K. Parallel processing method and apparatus
EP0618535B1 (en) 1989-04-13 1999-08-25 SanDisk Corporation EEPROM card with defective cell substitution and cache memory
US5440749A (en) 1989-08-03 1995-08-08 Nanotronics Corporation High performance, low cost microprocessor architecture
US5455913A (en) 1990-05-14 1995-10-03 At&T Global Information Solutions Company System and method for transferring data between independent busses
JP3058209B2 (ja) * 1991-11-14 2000-07-04 セイコーエプソン株式会社 周辺装置カードおよび情報処理装置
JPH06266511A (ja) * 1993-03-15 1994-09-22 Canon Electron Inc Ｉｃカードインターフェイス付きディスク装置
US5485595A (en) * 1993-03-26 1996-01-16 Cirrus Logic, Inc. Flash memory mass storage architecture incorporating wear leveling technique without using cam cells
GB2286267A (en) 1994-02-03 1995-08-09 Ibm Energy-saving cache control system
US5596708A (en) * 1994-04-04 1997-01-21 At&T Global Information Solutions Company Method and apparatus for the protection of write data in a disk array
US5659718A (en) * 1994-08-19 1997-08-19 Xlnt Designs, Inc. Synchronous bus and bus interface device
JPH0883148A (ja) 1994-09-13 1996-03-26 Nec Corp 磁気ディスク装置
GB9419246D0 (en) 1994-09-23 1994-11-09 Cambridge Consultants Data processing circuits and interfaces
US5815726A (en) * 1994-11-04 1998-09-29 Altera Corporation Coarse-grained look-up table architecture
US5768164A (en) 1996-04-15 1998-06-16 Hewlett-Packard Company Spontaneous use display for a computing system
US6006320A (en) 1996-07-01 1999-12-21 Sun Microsystems, Inc. Processor architecture with independent OS resources
US5937423A (en) 1996-12-26 1999-08-10 Intel Corporation Register interface for flash EEPROM memory arrays
US6035408A (en) 1998-01-06 2000-03-07 Magnex Corp. Portable computer with dual switchable processors for selectable power consumption
US6578129B1 (en) * 1998-07-24 2003-06-10 Imec Vzw Optimized virtual memory management for dynamic data types
US6282614B1 (en) 1999-04-15 2001-08-28 National Semiconductor Corporation Apparatus and method for reducing the power consumption of a microprocessor with multiple levels of caches
US6457135B1 (en) 1999-08-10 2002-09-24 Intel Corporation System and method for managing a plurality of processor performance states
US6608729B1 (en) 1999-08-25 2003-08-19 Seagate Technology Llc Intelligent power management of disc drives
US6501999B1 (en) 1999-12-22 2002-12-31 Intel Corporation Multi-processor mobile computer system having one processor integrated with a chipset
US6631474B1 (en) 1999-12-31 2003-10-07 Intel Corporation System to coordinate switching between first and second processors and to coordinate cache coherency between first and second processors during switching
US6496915B1 (en) 1999-12-31 2002-12-17 Ilife Solutions, Inc. Apparatus and method for reducing power consumption in an electronic data storage system
US6631469B1 (en) 2000-07-17 2003-10-07 Intel Corporation Method and apparatus for periodic low power data exchange
KR100353731B1 (ko) 2000-11-01 2002-09-28 (주)니트 젠 일회성 지문템플릿을 이용한 사용자 인증시스템 및 방법
US6785767B2 (en) 2000-12-26 2004-08-31 Intel Corporation Hybrid mass storage system and method with two different types of storage medium
US6986066B2 (en) 2001-01-05 2006-01-10 International Business Machines Corporation Computer system having low energy consumption
US20020129288A1 (en) 2001-03-08 2002-09-12 Loh Weng Wah Computing device having a low power secondary processor coupled to a keyboard controller
US7231531B2 (en) 2001-03-16 2007-06-12 Dualcor Technologies, Inc. Personal electronics device with a dual core processor
US20030153354A1 (en) 2001-03-16 2003-08-14 Cupps Bryan T. Novel personal electronics device with keypad application
US6976180B2 (en) 2001-03-16 2005-12-13 Dualcor Technologies, Inc. Personal electronics device
US7184003B2 (en) 2001-03-16 2007-02-27 Dualcor Technologies, Inc. Personal electronics device with display switching
US6725336B2 (en) 2001-04-20 2004-04-20 Sun Microsystems, Inc. Dynamically allocated cache memory for a multi-processor unit
US6925529B2 (en) 2001-07-12 2005-08-02 International Business Machines Corporation Data storage on a multi-tiered disk system
US6859856B2 (en) 2001-10-23 2005-02-22 Flex P Industries Sdn. Bhd Method and system for a compact flash memory controller
US8181118B2 (en) 2001-11-28 2012-05-15 Intel Corporation Personal information device on a mobile computing platform
US6804632B2 (en) 2001-12-06 2004-10-12 Intel Corporation Distribution of processing activity across processing hardware based on power consumption considerations
US6639827B2 (en) 2002-03-12 2003-10-28 Intel Corporation Low standby power using shadow storage
KR100441608B1 (ko) 2002-05-31 2004-07-23 삼성전자주식회사 낸드 플래시 메모리 인터페이스 장치
US7269752B2 (en) 2002-06-04 2007-09-11 Lucent Technologies Inc. Dynamically controlling power consumption within a network node
US7082495B2 (en) * 2002-06-27 2006-07-25 Microsoft Corporation Method and apparatus to reduce power consumption and improve read/write performance of hard disk drives using non-volatile memory
US6775180B2 (en) 2002-12-23 2004-08-10 Intel Corporation Low power state retention
US7254730B2 (en) 2003-02-14 2007-08-07 Intel Corporation Method and apparatus for a user to interface with a mobile computing device
AU2003900764A0 (en) 2003-02-20 2003-03-06 Secure Systems Limited Bus bridge security system and method for computers
WO2004090889A1 (en) 2003-04-14 2004-10-21 Koninklijke Philips Electronics N.V. Format mapping scheme for universal drive device
US7221331B2 (en) 2003-05-05 2007-05-22 Microsoft Corporation Method and system for auxiliary display of information for a computing device
US7240228B2 (en) 2003-05-05 2007-07-03 Microsoft Corporation Method and system for standby auxiliary processing of information for a computing device
US7069388B1 (en) 2003-07-10 2006-06-27 Analog Devices, Inc. Cache memory data replacement strategy
US7925298B2 (en) 2003-09-18 2011-04-12 Vulcan Portals Inc. User interface for a secondary display module of a mobile electronic device
US7500127B2 (en) 2003-09-18 2009-03-03 Vulcan Portals Inc. Method and apparatus for operating an electronic device in a low power mode
US20050066209A1 (en) 2003-09-18 2005-03-24 Kee Martin J. Portable electronic device having high and low power processors operable in a low power mode
US7017059B2 (en) 2003-12-12 2006-03-21 Cray Canada Inc. Methods and apparatus for replacing cooling systems in operating computers
EP1697841A1 (en) 2003-12-16 2006-09-06 Real Enterprise Solutions Development B.V. Memory management in a computer system using different swapping criteria
US20060031510A1 (en) * 2004-01-26 2006-02-09 Forte Internet Software, Inc. Methods and apparatus for enabling a dynamic network of interactors according to personal trust levels between interactors
US7136973B2 (en) 2004-02-04 2006-11-14 Sandisk Corporation Dual media storage device
US7421602B2 (en) 2004-02-13 2008-09-02 Marvell World Trade Ltd. Computer with low-power secondary processor and secondary display
US7702848B2 (en) 2004-06-10 2010-04-20 Marvell World Trade Ltd. Adaptive storage system including hard disk drive with flash interface
US7730335B2 (en) 2004-06-10 2010-06-01 Marvell World Trade Ltd. Low power computer with main and auxiliary processors
US7574541B2 (en) 2004-08-03 2009-08-11 Lsi Logic Corporation FIFO sub-system with in-line correction
US7437581B2 (en) 2004-09-28 2008-10-14 Intel Corporation Method and apparatus for varying energy per instruction according to the amount of available parallelism
US20060069848A1 (en) 2004-09-30 2006-03-30 Nalawadi Rajeev K Flash emulation using hard disk
US20060075185A1 (en) 2004-10-06 2006-04-06 Dell Products L.P. Method for caching data and power conservation in an information handling system
US7882299B2 (en) 2004-12-21 2011-02-01 Sandisk Corporation System and method for use of on-chip non-volatile memory write cache
US20060218324A1 (en) 2005-03-25 2006-09-28 Matsushita Electrical Industrial Co., Ltd Systems and methods for flexible data transfers in SDIO and/or MMC
US7492368B1 (en) 2006-01-24 2009-02-17 Nvidia Corporation Apparatus, system, and method for coalescing parallel memory requests

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6594724B1 (en) * 2000-03-30 2003-07-15 Hitachi Global Storage Technologies Netherlands B.V. Enhanced DASD with smaller supplementary DASD
US6628469B1 (en) * 2000-07-11 2003-09-30 International Business Machines Corporation Apparatus and method for low power HDD storage architecture
TWI234074B (en) * 2001-05-03 2005-06-11 Kwok-Yan Leung Device and method for protecting data records in recording media
US20050289361A1 (en) * 2004-06-10 2005-12-29 Marvell World Trade Ltd. Adaptive storage system
TWI252983B (en) * 2004-12-29 2006-04-11 Inventec Corp Multi-channel serial ATA control system and control card thereof

Also Published As

Publication number Publication date
WO2007133646B1 (en) 2008-04-17
KR101379940B1 (ko) 2014-04-01
EP2016476A2 (en) 2009-01-21
KR20090018079A (ko) 2009-02-19
US7636809B2 (en) 2009-12-22
TW200821908A (en) 2008-05-16
WO2007133646A3 (en) 2008-02-14
EP2016476B1 (en) 2019-07-10
US20060277360A1 (en) 2006-12-07
US20070226409A1 (en) 2007-09-27
JP2009536767A (ja) 2009-10-15
WO2007133646A2 (en) 2007-11-22
US7702848B2 (en) 2010-04-20

Similar Documents

Publication Publication Date Title
TWI426444B (zh) 包含快閃式介面的硬碟驅動器之可調整儲存系統
TWI390520B (zh) 包含快閃式介面的硬碟驅動器之可調整儲存系統
TWI417743B (zh) 獨立磁碟多重陣列系統及網路附加儲存系統
US8874948B2 (en) Apparatuses for operating, during respective power modes, transistors of multiple processors at corresponding duty cycles
JP2007305106A (ja) 高電力プロセッサ及び低電力プロセッサ並びにスレッド転送を伴うシステム

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees