JP2009536767A - フラッシュインタフェースを有するハードディスクドライブを含む適応記憶システム - Google Patents

フラッシュインタフェースを有するハードディスクドライブを含む適応記憶システム Download PDF

Info

Publication number
JP2009536767A
JP2009536767A JP2009509862A JP2009509862A JP2009536767A JP 2009536767 A JP2009536767 A JP 2009536767A JP 2009509862 A JP2009509862 A JP 2009509862A JP 2009509862 A JP2009509862 A JP 2009509862A JP 2009536767 A JP2009536767 A JP 2009536767A
Authority
JP
Japan
Prior art keywords
lpdd
hpdd
data
disk drive
read data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009509862A
Other languages
English (en)
Other versions
JP2009536767A5 (ja
Inventor
スタルジャ、サハット
ヤン、ユン
Original Assignee
マーベル ワールド トレード リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マーベル ワールド トレード リミテッド filed Critical マーベル ワールド トレード リミテッド
Publication of JP2009536767A publication Critical patent/JP2009536767A/ja
Publication of JP2009536767A5 publication Critical patent/JP2009536767A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3221—Monitoring of peripheral devices of disk drive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3268—Power saving in hard disk drive
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0632—Configuration or reconfiguration of storage systems by initialisation or re-initialisation of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/068—Hybrid storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0685—Hybrid storage combining heterogeneous device types, e.g. hierarchical storage, hybrid arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/22—Employing cache memory using specific memory technology
    • G06F2212/222—Non-volatile memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/22—Employing cache memory using specific memory technology
    • G06F2212/224—Disk storage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Power Sources (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

多種のデータ記憶システムは、低電力ディスクドライブを利用してデータを高電力ディスクドライブへキャッシュし、消費電力およびアクセス時間を低減する。ディスクドライブの幾らかは、フラッシュメモリインタフェースなどの不揮発性半導体メモリインタフェースを介してホストデバイスと通信してよい。
【選択図】 図２Ａ

Description

本願は、２００６年８月１１日出願の米国出願番号第１１／５０３，０１６、２００６年７月３１日出願の米国仮出願番号第６０／８２０，８６７、および２００６年５月１０日出願の米国仮出願番号第６０／７９９，１５１の恩恵を享受しており、２００４年６月１０日出願の米国特許出願番号第１０／８６５，３６８の一部継続出願であり、２００５年１２月２９日出願の米国特許出願第１１／３２２，４４７の一部継続出願であり、２００５年５月５日出願の米国仮出願番号第６０／６７８，２４９の恩恵を享受しており、２００４年２月１３日出願の米国特許出願番号１０／７７９，５４４に関しており、２００４年６月１０日出願の米国特許出願番号第１０／８６５，７３２に関している。これら出願の開示の全体をここに参照として組み込む。
本発明は、データ記憶システムに関しており、より具体的には、低電力データ記憶システムに関する。
ラップトップコンピュータは、ライン電力およびバッテリ電力両方を利用して給電される。ラップトップコンピュータのプロセッサ、グラフィックプロセッサ、メモリおよびディスプレイは、動作中に大量の電力を消費する。ラップトップコンピュータの重要な限界は、ラップトップが再充電なしにバッテリを利用して動作することができる時間量に関する。ラップトップコンピュータの比較的高い電力損失量は、通常、比較的短いバッテリ寿命に対応している。
図１Ａを参照すると、キャッシュのようなメモリ７を有するプロセッサ６を含むコンピュータアーキテクチャ４の一例が示されている。プロセッサ６は、入力／出力（Ｉ／Ｏ）インタフェース８と通信する。ランダムアクセスメモリ（ＲＡＭ）１０のような揮発性メモリ９および／または他の適切な電子データ記憶装置も、インタフェース８と通信する。グラフィックプロセッサ１１およびキャッシュのようなメモリ１２が、グラフィック処理の速度および性能を増進させる。
キーボード１３のような一以上のＩ／Ｏデバイスおよびポインティングデバイス１４（マウスおよび／または他の適切なデバイス）がインタフェース８と通信する。直径が１．８"より大きい一以上のプラッタを有するハードディスクドライブのような高電力ディスクドライブ（ＨＰＤＤ）１５が不揮発性メモリを提供しており、データを記憶し、インタフェース８と通信する。ＨＰＤＤ１５は動作中、典型的に比較的高い電力量を消費する。バッテリで動作しているとき、ＨＰＤＤ１５を頻繁に利用すると、バッテリ寿命は大幅に縮まる。コンピュータアーキテクチャ４はさらに、ディスプレイ１６、音声スピーカなどの音声出力デバイス１７、および／または１８で概して識別される他の入力／出力デバイスを含む。
図１Ｂを参照すると、例示的なコンピュータアーキテクチャ２０は、処理チップセット２２とＩ／Ｏチップセット２４とを含む。例えば、コンピュータアーキテクチャは、ノースブリッジ／サウスブリッジアーキテクチャ（ノースブリッジチップセットに対応する処理チップセットとサウスブリッジチップセットに対応するＩ／Ｏチップセットとを有する）あるいは他の類似したアーキテクチャであってよい。処理チップセット２２は、システムバス２７を介してプロセッサ２５とグラフィックプロセッサ２６と通信する。処理チップセット２２は、外部ＤＲＡＭあるいは他のメモリのような揮発性メモリ２８、周辺部材相互接続（ＰＣＩ）バス３０、および／またはレベル２キャッシュ３２の相互作用を制御する。レベル１キャッシュ３３および３４は、各々プロセッサ２５および／またはグラフィックプロセッサ２６と関連付けられてよい。代替的実施形態においては、アクセラレイティッド・グラフィックス・ポート（ＡＧＰ）は、グラフィックプロセッサ２６の代わりに、および／またはそれに加えて、処理チップセット２２と通信する。処理チップセット２２は典型的に、しかしいつもではないが、多数のチップを利用して実装される。ＰＣＩスロット３６は、ＰＣＩバス３０とインタフェースする。
Ｉ／Ｏチップセット２４は、入力／出力（Ｉ／Ｏ）の基本形態を管理する。Ｉ／Ｏチップセット２４は、ユニバーサルシリアルバス（ＵＳＢ）４０、音声デバイス４１、キーボード（ＫＢＤ）、および／またはポインティングデバイス４２、および基本入力／出力システム（ＢＩＯＳ）４３と、業界標準アーキテクチャ（ＩＳＡ）バス４４を介して通信する。処理チップセット２２と違って、Ｉ／Ｏチップセット２４は典型的に、（しかしいつもではないが）、単一のチップを利用して実装されるが、それは、ＰＣＩバス３０に接続される。ハードディスクドライブのようなＨＰＤＤ５０もまた、Ｉ／Ｏチップセット２４と通信する。ＨＰＤＤ５０は、プロセッサ２５が実行するＷｉｎｄｏｗｓＸＰ(登録商標)Ｗｉｎｄｏｗｓ２０００（登録商標）、ＬｉｎｕｘおよびＭＡＣ（登録商標）に基づくＯＳなどの、フルフィーチャのオペレーティングシステム（ＯＳ）を記憶する。
高電力／低電力モードを備えるデバイス用のディスクドライブシステムは、低電力ディスクドライブ（ＬＰＤＤ）を有する。高電力のディスクドライブ（ＨＰＤＤ）である。ＬＰＤＤおよびＨＰＤＤのうち少なくともいずれかは、不揮発性半導体メモリインタフェースを介してデバイスと通信する。
他の特徴として、制御モジュールは、ＬＰＤＤ内の最稀使用ブロック（ＬＵＢ）を識別し、データ記憶要求およびデータ取得要求のうち少なくともいずれかが受信された場合、低電力モード中にＬＵＢをＨＰＤＤに選択的に転送するＬＵＢモジュールを含む。書き込みデータの記憶要求中に、ＬＰＤＤ上に書き込みデータ用に十分な容量が利用可能である場合制御モジュールが書き込みデータをＬＰＤＤに転送する。ＬＰＤＤ上に書き込みデータ用に十分な容量が利用可能でない場合、制御モジュールは、ＨＰＤＤに電力供給して、ＬＵＢをＬＰＤＤからＨＰＤＤへ転送し、書き込みデータをＬＰＤＤに転送する。ＬＰＤＤ上に書き込みデータ用に十分な容量が利用可能でない場合、制御モジュールは、書き込みデータがＬＵＢの前に利用される可能性があるか否かを判定する適応記憶モジュールを含む。書き込みデータがＬＵＢの後に利用される可能性が高い場合、制御モジュールは書き込みデータをＨＰＤＤ上に記憶する。書き込みデータがＬＵＢの前に利用される可能性が高い場合、制御モジュールはＨＰＤＤに電力供給して、ＬＵＢをＬＰＤＤからＨＰＤＤに転送して、その後、書き込みデータをＬＰＤＤに転送する。
他の特徴としては、読み出しデータの取得要求中に、読み出しデータがＬＰＤＤに記憶されている場合制御モジュールは、読み出しデータをＬＰＤＤから取得する。制御モジュールは、読み出しデータがＬＰＤＤに配置されない場合読み出しデータが一度利用される可能性が高いかどうかを判定する適応記憶モジュールを含み、読み出しデータが一度利用される可能性が高い場合、制御モジュールは読み出しデータをＨＰＤＤから取得する。適応記憶モジュールにより、読み出しデータが一度を超える回数利用される可能性が高いと判定された場合、ＬＰＤＤ上に読み出しデータ用に十分な容量が利用可能である場合、制御モジュールは読み出しデータをＨＰＤＤからＬＰＤＤへ転送する。適応記憶モジュールが、読み出しデータが一度を超える回数利用される可能性が高いと判定した場合、ＬＰＤＤ上に読み出しデータ用に十分な容量が利用可能でない場合、制御モジュールはＬＵＢをＬＰＤＤからＨＰＤＤへ転送し、読み出しデータをＨＰＤＤからＬＰＤＤへ転送する。ＬＰＤＤ上に読み出しデータ用に十分な容量が利用可能である場合、制御モジュールは、読み出しデータをＨＰＤＤからＬＰＤＤへ転送する。ＬＰＤＤ上に読み出しデータ用に十分な容量が利用可能でない場合、制御モジュールは、ＬＵＢをＬＰＤＤからＨＰＤＤへ転送し、読み出しデータをＨＰＤＤからＬＰＤＤへ転送する。読み出しデータがＬＰＤＤに配置されない場合、制御モジュールは読み出しデータをＨＰＤＤから取得する。
他の特徴としては、ＨＰＤＤは１．８"より大きい直径を有する一以上のプラッタを含み、ＬＰＤＤは１．８"以下の直径を有する一以上のプラッタを含む。ＨＰＤＤおよびＬＰＤＤは不揮発性半導体メモリインタフェースを介してデバイスと通信する。ＬＰＤＤおよびＨＰＤＤと通信する制御モジュールをさらに備え、低電力モードでの書き込みデータの記憶要求中に、制御モジュールは、ＬＰＤＤ上に書き込みデータ用に十分な容量が利用可能であるか否かを判定し、十分な容量が利用可能である場合、書き込みデータをＬＰＤＤへ転送する。ＨＰＤＤおよびＬＰＤＤは不揮発性半導体メモリインタフェースを介してデバイスと通信する。十分な容量が利用可能でない場合、制御モジュールは、書き込みデータをＨＰＤＤに記憶する。制御モジュールは、高電力モード中にＬＰＤＤからＨＰＤＤへデータファイルを転送してＬＰＤＤ上で利用可能なディスク容量を増加するＬＰＤＤ維持モジュールをさらに含む。ＬＰＤＤ維持モジュールは、古さ、サイズ、および低電力モードで将来利用される可能性のうち少なくとも一つに基づいて、データファイルを転送する。
他の特徴としては、ＨＰＤＤは１．８"より大きい直径を有する一以上のプラッタを含み、ＬＰＤＤは１．８"以下の直径を有する一以上のプラッタを含む。
高電力モードおよび低電力モードを有するデバイス用のディスクドライブシステムを操作する方法であって、低電力ディスクドライブ（ＬＰＤＤ）と、高電力ディスクドライブ（ＨＰＤＤ）とを提供することと、ＬＰＤＤとＨＰＤＤとデバイスとを、不揮発性半導体メモリインタフェースを介して通信させることと、を含む、方法が提供される。
他の特徴としては、方法は、ＬＰＤＤ内のＬＵＢを識別することと、データ記憶要求およびデータ取得要求のうち少なくともいずれかが受信された場合、低電力モード中にＬＵＢをＨＰＤＤに選択的に転送することとをさらに含む。方法は、書き込みデータの記憶要求中に、ＬＰＤＤ上に書き込みデータ用に十分な容量が利用可能である場合書き込みデータをＬＰＤＤに転送することをさらに含む。方法は、ＬＰＤＤ上に書き込みデータ用に十分な容量が利用可能でない場合、ＨＰＤＤに電力供給して、ＬＵＢをＬＰＤＤからＨＰＤＤへ転送し、書き込みデータをＬＰＤＤに転送することをさらに含む。方法は、ＬＰＤＤ上に書き込みデータ用に十分な容量が利用可能でない場合、書き込みデータがＬＵＢの前に利用される可能性があるか否かを判定することをさらに含む。方法は、書き込みデータがＬＵＢの後に利用される可能性が高い場合、書き込みデータをＨＰＤＤ上に記憶することをさらに含む。方法は、書き込みデータがＬＵＢの前に利用される可能性が高い場合、ＨＰＤＤに電力供給して、ＬＵＢをＬＰＤＤからＨＰＤＤに転送して、その後、書き込みデータをＬＰＤＤに転送することをさらに含む。方法は、読み出しデータの取得要求中に、読み出しデータがＬＰＤＤに記憶されている場合、読み出しデータをＬＰＤＤから取得することをさらに含む。方法は、読み出しデータがＬＰＤＤに配置されない場合読み出しデータが一度利用される可能性が高いかどうかを判定することと、読み出しデータが一度利用される可能性が高い場合、読み出しデータをＨＰＤＤから取得することと、をさらに含む。
他の特徴としては、方法は、読み出しデータが一度を超える回数利用される可能性が高い場合、ＬＰＤＤ上に読み出しデータ用に十分な容量が利用可能である場合、読み出しデータをＨＰＤＤからＬＰＤＤへ転送することをさらに含む。方法は、読み出しデータが一度を超える回数利用される可能性が高いと判定した場合、ＬＰＤＤ上に読み出しデータ用に十分な容量が利用可能でない場合、ＬＵＢをＬＰＤＤからＨＰＤＤへ転送し、読み出しデータをＨＰＤＤからＬＰＤＤへ転送することをさらに含む。方法は、ＬＰＤＤ上に読み出しデータ用に十分な容量が利用可能である場合、読み出しデータをＨＰＤＤからＬＰＤＤへ転送することをさらに含む。方法は、ＬＰＤＤ上に読み出しデータ用に十分な容量が利用可能でない場合、ＬＵＢをＬＰＤＤからＨＰＤＤへ転送し、読み出しデータをＨＰＤＤからＬＰＤＤへ転送することをさらに含む。方法は、読み出しデータがＬＰＤＤに配置されない場合、読み出しデータをＨＰＤＤから取得することをさらに含む。ＨＰＤＤおよびＬＰＤＤは不揮発性半導体メモリインタフェースを介してデバイスと通信する。方法は、ＬＰＤＤ上に書き込みデータ用に十分な容量が利用可能であるか否かを判定し、低電力モードでの書き込みデータの記憶要求中に十分な容量が利用可能である場合、書き込みデータをＬＰＤＤへ転送することをさらに含む。
他の特徴としては、ＨＰＤＤおよびＬＰＤＤは不揮発性半導体メモリインタフェースを介してデバイスと通信する。方法は、十分な容量が利用可能でない場合、書き込みデータをＨＰＤＤに記憶することをさらに含む。方法は、高電力モード中にＬＰＤＤからＨＰＤＤへデータファイルを転送してＬＰＤＤ上で利用可能なディスク容量を増加することをさらに含む。方法は、古さ、サイズ、および低電力モードで将来利用される可能性のうち少なくとも一つに基づいて、データファイルを転送することをさらに含む。
高電力／低電力モードを備えるデバイス用のディスクドライブシステムは、メモリインタフェース用に不揮発性半導体メモリインタフェース手段、低電力ディスクドライブ（ＬＰＤＤ）、および高電力のディスクドライブ（ＨＰＤＤ）を備え、ＬＰＤＤおよびＨＰＤＤのうち少なくともいずれかは、不揮発性半導体メモリインタフェース手段を介してデバイスと通信する。
他の特徴としては、制御手段は、ＬＰＤＤ内の最稀使用ブロック（ＬＵＢ）を識別する手段を含む。制御手段は、データ記憶要求およびデータ取得要求のうち少なくともいずれかが受信された場合、低電力モード中にＬＵＢをＨＰＤＤに選択的に転送する。書き込みデータの記憶要求中に、ＬＰＤＤ上に書き込みデータ用に十分な容量が利用可能である場合制御手段は書き込みデータをＬＰＤＤに転送する。ＬＰＤＤ上に書き込みデータ用に十分な容量が利用可能でない場合、制御手段は、ＨＰＤＤに電力供給して、ＬＵＢをＬＰＤＤからＨＰＤＤへ転送し、書き込みデータをＬＰＤＤに転送する。ＬＰＤＤ上に書き込みデータ用に十分な容量が利用可能でない場合、制御手段は、書き込みデータがＬＵＢの前に利用される可能性があるか否かを決定する適応記憶手段を含む。書き込みデータがＬＵＢの後に利用される可能性が高い場合、制御手段は書き込みデータをＨＰＤＤ上に記憶する。書き込みデータがＬＵＢの前に利用される可能性が高い場合、制御手段はＨＰＤＤに電力供給して、ＬＵＢをＬＰＤＤからＨＰＤＤに転送して、その後、書き込みデータをＬＰＤＤに転送する。読み出しデータの取得要求中に、読み出しデータがＬＰＤＤに記憶されている場合制御手段は、読み出しデータをＬＰＤＤから取得する。制御手段は、読み出しデータがＬＰＤＤに配置されない場合読み出しデータが一度利用される可能性が高いかどうかを判定する適応記憶手段を含み、読み出しデータが一度利用される可能性が高い場合、制御手段は読み出しデータをＨＰＤＤから取得する。
他の特徴としては、適応記憶手段により、読み出しデータが一度を超える回数利用される可能性が高いと判定された場合、ＬＰＤＤ上に読み出しデータ用に十分な容量が利用可能である場合、制御手段は読み出しデータをＨＰＤＤからＬＰＤＤへ転送する。適応記憶手段が、読み出しデータが一度を超える回数利用される可能性が高いと判定した場合、ＬＰＤＤ上に読み出しデータ用に十分な容量が利用可能でない場合、制御手段はＬＵＢをＬＰＤＤからＨＰＤＤへ転送し、読み出しデータをＨＰＤＤからＬＰＤＤへ転送する。ＬＰＤＤ上に読み出しデータ用に十分な容量が利用可能である場合、制御手段は、読み出しデータをＨＰＤＤからＬＰＤＤへ転送する。ＬＰＤＤ上に読み出しデータ用に十分な容量が利用可能でない場合、制御手段は、ＬＵＢをＬＰＤＤからＨＰＤＤへ転送し、読み出しデータをＨＰＤＤからＬＰＤＤへ転送する。読み出しデータがＬＰＤＤに配置されない場合、制御手段は読み出しデータをＨＰＤＤから取得する。ＨＰＤＤは１．８"より大きい直径を有する一以上のプラッタを含み、ＬＰＤＤは１．８"以下の直径を有する一以上のプラッタを含む。
ＨＰＤＤおよびＬＰＤＤは不揮発性半導体メモリインタフェース手段を介してデバイスと通信する。ＬＰＤＤおよびＨＰＤＤと通信する制御手段をさらに備え、低電力モードの書き込みデータの記憶要求中に、制御手段は、ＬＰＤＤ上に書き込みデータ用に十分な容量が利用可能であるか否かを判定し、十分な容量が利用可能である場合、書き込みデータをＬＰＤＤへ転送する。ＨＰＤＤおよびＬＰＤＤは不揮発性半導体メモリインタフェース手段を介してデバイスと通信する。十分な容量が利用可能でない場合、制御手段は、書き込みデータをＨＰＤＤに記憶する。制御手段は、高電力モード中にＬＰＤＤからＨＰＤＤへデータファイルを転送してＬＰＤＤ上で利用可能なディスク容量を増加するＬＰＤＤ維持手段をさらに含む。
他の特徴としては、ＬＰＤＤ維持手段は、古さ、サイズ、および低電力モードで将来利用される可能性のうち少なくとも一つに基づいて、データファイルを転送する。ＨＰＤＤは１．８"より大きい直径を有する一以上のプラッタを含み、ＬＰＤＤは１．８"以下の直径を有する一以上のプラッタを含む。
低電力モードおよび高電力モードを有するデバイス用のデータ記憶システムは、不揮発性半導体メモリインタフェースを有するＬＰハードディスクドライブ（ＨＤＤ）を含む低電力（ＬＰ）不揮発性メモリを含む。ＬＰ ＨＤＤは、不揮発性半導体メモリインタフェースを介してデバイスと通信する。高電力（ＨＰ）不揮発性メモリはデバイスと通信する。
他の特徴として、キャッシュ制御モジュールは、ＬＰおよびＨＰ不揮発性メモリと通信し、適応記憶モジュールを含む。書き込みデータがＬＰおよびＨＰ不揮発性メモリのいずれかに書き込まれる場合、適応記憶モジュールは、ＬＰおよびＨＰ不揮発性メモリのいずれかを選択する適応記憶決定を生成する。ＨＰ不揮発性メモリは、不揮発性半導体メモリインタフェースを介してデバイスと通信するＨＰ ＨＤＤを含む。適応決定は、書き込みデータの前の利用、書き込みデータのサイズ、書き込みデータの最終利用日、および書き込みデータの手動上書きステータスに関連付けられた電力モードのうち少なくともいずれかに基づく。ＬＰ ＨＤＤは、１．８"以下の直径を有する一以上のプラッタを含む。ＨＰ不揮発性メモリは、１．８"より大きい直径を有する一以上のプラッタを含むハードディスクドライブを含む。
他の特徴として、キャッシュ制御モジュールは、ＬＰおよびＨＰ不揮発性メモリと通信し、駆動電力低減モジュールを含む。低電力モード中に読み出しデータがＨＰ不揮発性メモリから読み出される場合、および読み出しデータが連続アクセスデータファイルを含む場合、駆動電力低減モジュールは、ＨＰ不揮発性メモリからＬＰ不揮発性メモリへ読み出しデータのセグメントの転送のバースト期間を計算する。ＨＰ不揮発性メモリは、不揮発性半導体メモリインタフェースを介して、デバイスと通信するＨＰ ＨＤＤを含む。駆動電力低減モジュールは、低電力モード中に読み出しデータの再生中の消費電力を低減するバースト期間を選択する。ＨＰ不揮発性メモリは、高電力ディスクドライブ（ＨＰＤＤ）を含む。バースト期間は、ＬＰ ＨＤＤのスピンアップ時間、ＨＰＤＤのスピンアップ時間、ＬＰ ＨＤＤの消費電力、ＨＰＤＤの消費電力、読み出しデータの再生長、およびＬＰ ＨＤＤの容量のうち少なくとも一つに基づく。
他の特徴としては、オペレーティングシステムは、ＬＰおよびＨＰ不揮発性メモリと通信し、駆動電力低減モジュールを含む。読み出しデータが低電力モード中にＨＰ不揮発性メモリから読み出され、読み出しデータが連続アクセスデータファイルを含む場合、駆動電力低減モジュールは、ＨＰ不揮発性メモリからＬＰ不揮発性メモリへ読み出しデータのセグメントを転送するバースト期間を計算する。ＨＰ不揮発性メモリは、不揮発性半導体メモリインタフェースと通信するＨＰ ＨＤＤを含む。駆動電力低減モジュールは、低電力モード中に、読み出しデータの再生中の消費電力を低減するバースト期間を選択する。ＨＰ不揮発性メモリは、高電力ディスクドライブ（ＨＰＤＤ）を含む。バースト期間は、ＬＰ ＨＤＤのスピンアップ時間、ＨＰＤＤのスピンアップ時間、ＬＰ ＨＤＤの消費電力、ＨＰＤＤの消費電力、読み出しデータの再生長、およびＬＰ ＨＤＤの容量のうち少なくとも一つに基づく。
他の特徴としては、ホスト制御モジュールは、ＬＰおよびＨＰ不揮発性メモリと通信し、適応記憶モジュールを含む。書き込みデータがＬＰおよびＨＰ不揮発性メモリのいずれかに書き込まれる場合、適応記憶モジュールは、ＬＰおよびＨＰ不揮発性メモリのいずれかを選択する適応記憶決定を生成する。ＨＰ不揮発性メモリは、不揮発性半導体メモリインタフェースと通信するＨＰ ＨＤＤを含む。適応決定は、書き込みデータの前の利用、書き込みデータのサイズ、書き込みデータの最終利用日、および書き込みデータの手動上書きステータスに関連付けられた電力モードのうち少なくともいずれかに基づく。
他の特徴としては、ホスト制御モジュールは、ＬＰおよびＨＰ不揮発性メモリと通信し、駆動電力低減モジュールを含む。読み出しデータが低電力モード中にＨＰ不揮発性メモリから読み出され、読み出しデータが連続アクセスデータファイルを含む場合、駆動電力低減モジュールは、ＨＰ不揮発性メモリからＬＰ不揮発性メモリへ読み出しデータのセグメントを転送するバースト期間を計算する。ＨＰ不揮発性メモリは、不揮発性半導体メモリインタフェースと通信するＨＰ ＨＤＤを含む。駆動電力低減は、低電力モード中に、読み出しデータの再生中の消費電力を低減するバースト期間を選択する。ＨＰ不揮発性メモリは高電力ディスクドライブ（ＨＰＤＤ）を有する。バースト期間は、ＬＰ ＨＤＤのスピンアップ時間、ＨＰＤＤのスピンアップ時間、ＬＰ ＨＤＤのスピンアップ時間、ＨＰＤＤの消費電力、読み出しデータの再生長、およびＬＰ ＨＤＤの容量のうち少なくとも一つに基づく。
他の特徴においては、オペレーティングシステムは、ＬＰおよびＨＰ不揮発性メモリと通信し、適応記憶モジュールを含む。書き込みデータがＬＰおよびＨＰ不揮発性メモリのいずれかに書き込まれる場合、適応記憶モジュールは、ＬＰおよびＨＰ不揮発性メモリのいずれかを選択する適応記憶決定を生成する。ＨＰ不揮発性メモリは、不揮発性半導体メモリインタフェースと通信するＨＰ ＨＤＤを含む。適応決定は、書き込みデータの前の利用、書き込みデータのサイズ、書き込みデータの最終利用日、および書き込みデータの手動上書きステータスに関連付けられた電力モードのうち少なくともいずれかに基づく。
低電力モードおよび高電力モードを有するデバイス用のデータ記憶システムを操作する方法は、不揮発性半導体メモリインタフェースを有し該不揮発性半導体メモリインタフェースを介してデバイスと通信するＬＰハードディスクドライブ（ＨＤＤ）を含む低電力（ＬＰ）不揮発性メモリを提供することと、高電力（ＨＰ）不揮発性メモリを提供することと、ＬＰ不揮発性メモリおよびＨＰ不揮発性メモリの少なくともいずれかを、デバイスの選択された電力モードに基づいて選択することとを含む。
他の特徴としては、方法は、書き込みデータがＬＰおよびＨＰ不揮発性メモリのいずれかに書き込まれる場合に、ＬＰおよびＨＰ不揮発性メモリのいずれかを選択する適応記憶決定を生成する。ＨＰ不揮発性メモリは、不揮発性半導体メモリインタフェースを介してデバイスと通信するＨＰ ＨＤＤを含む。適応決定は、書き込みデータの前の利用、書き込みデータのサイズ、書き込みデータの最終利用日、および書き込みデータの手動上書きステータスに関連付けられた電力モードのうち少なくともいずれかに基づく。方法は、低電力モード中に、読み出しデータがＨＰ不揮発性メモリから読み出され、読み出しデータが連続アクセスデータファイルを含む場合に、ＨＰ不揮発性メモリからＬＰ不揮発性メモリへ読み出しデータのセグメントを転送するバースト期間を計算することを含む。ＨＰ不揮発性メモリは、不揮発性半導体メモリインタフェースを介してデバイスと通信するＨＰ ＨＤＤを含む。方法は、低電力モード中に、読み出しデータの再生中に消費電力を低減するバースト期間を選択することを含む。ＨＰ不揮発性メモリは、高電力ディスクドライブ（ＨＰＤＤ）を含む。
他の特徴としては、バースト期間は、ＬＰ ＨＤＤのスピンアップ時間、ＨＰＤＤのスピンアップ時間、ＬＰ ＨＤＤの消費電力、ＨＰＤＤの消費電力、読み出しデータの再生長、およびＬＰ ＨＤＤの容量に基づく。方法は、読み出しデータが低電力モード中にＨＰ不揮発性メモリから読み出され、読み出しデータが連続アクセスデータファイルを含む場合、ＨＰ不揮発性メモリからＬＰ不揮発性メモリへ読み出しデータのセグメントを転送するバースト期間を計算することを含む。ＨＰ不揮発性メモリは、不揮発性半導体メモリインタフェースと通信するＨＰ ＨＤＤを含む。方法は、低電力モード中に読み出しデータの再生中の消費電力を低減するバースト期間を選択することを含む。ＨＰ不揮発性メモリは、高電力ディスクドライブ（ＨＰＤＤ）を含む。バースト期間は、ＬＰ ＨＤＤのスピンアップ時間、ＨＰＤＤのスピンアップ時間、ＬＰ ＨＤＤの消費電力、ＨＰＤＤの消費電力、読み出しデータの再生長、ＬＰ ＨＤＤの容量のうち少なくとも一つに基づく。
低電力および高電力モードを有するデバイス用のデータ記憶システムは、インタフェース用の不揮発性半導体メモリインタフェース手段を有するＬＰハードディスクドライブ（ＨＤＤ）を含むデータを記憶する低電力（ＬＰ）不揮発性記憶手段と、デバイスと通信するデータを記憶する高電力（ＨＰ）不揮発性記憶手段と、を含み、ＬＰ ＨＤＤは不揮発性半導体メモリインタフェース手段を介してデバイスと通信する。
他の特徴としては、キャッシュ制御用のキャッシュ制御手段は、ＬＰおよびＨＰ不揮発性記憶手段と通信し、書き込みデータがＬＰおよびＨＰ不揮発性手段のいずれかに書き込まれる場合にＬＰおよびＨＰ不揮発性手段のいずれかを選択する適応記憶決定を生成する適応記憶手段を含む。ＨＰ不揮発性記憶手段は、不揮発性半導体メモリインタフェース手段を介してデバイスと通信するＨＰ ＨＤＤを含む。適応決定は、書き込みデータの前の利用、書き込みデータのサイズ、書き込みデータの最終利用日、および書き込みデータの手動上書きステータスに関連付けられた電力モードのうち少なくともいずれかに基づく。ＬＰ ＨＤＤは、１．８"以下の直径を有する一以上のプラッタを含み、ＨＰ不揮発性記憶手段は、１．８"より大きい直径を有する一以上のプラッタを含むハードディスクドライブを含む。
他の特徴としては、キャッシュ制御手段は、ＬＰおよびＨＰ不揮発性記憶手段と通信し、低電力モード中にＨＰ不揮発性記憶手段から読み出しデータを読み出し、読み出しデータが連続アクセスデータファイルを含む場合に、ＨＰ不揮発性記憶手段からＬＰ不揮発性記憶手段へ読み出しデータのセグメントを転送するバースト期間を計算する駆動電力低減手段を含む。ＨＰ不揮発性記憶手段は、不揮発性半導体メモリインタフェース手段を介してデバイスと通信するＨＰ ＨＤＤを含む。駆動電力低減手段は、低電力モード中に読み出しデータを再生中に消費電力を低減するバースト期間を選択する。ＨＰ不揮発性記憶手段は高電力ディスクドライブ（ＨＰＤＤ）を含む。バースト期間は、ＬＰ ＨＤＤのスピンアップ時間、ＨＰＤＤのスピンアップ時間、ＬＰ ＨＤＤの消費電力、ＨＰＤＤの消費電力、読み出しデータの再生長、およびＬＰ ＨＤＤの容量のいずれかに基づく。
他の特徴としては、オペレーティングシステムは、読み出しデータが低電力モード中にＨＰ不揮発性記憶手段から読み出され、読み出しデータが連続アクセスデータファイルを含む場合、ＬＰおよびＨＰ不揮発性記憶手段と通信し、読み出しデータのセグメントをＨＰ不揮発性記憶手段からＬＰ不揮発性記憶手段へ転送するバースト期間を計算する駆動電力低減手段と通信する。ＨＰ不揮発性記憶手段は、不揮発性半導体メモリインタフェース手段と通信するＨＰ ＨＤＤを含む。駆動電力低減手段は、低電力モード中に読み出しデータを再生中の消費電力を低減するバースト期間を選択する。ＨＰ不揮発性記憶手段は高電力ディスクドライブ（ＨＰＤＤ）を含む。バースト期間は、ＬＰ ＨＤＤのスピンアップ時間、ＨＰＤＤのスピンアップ時間、ＬＰ ＨＤＤの消費電力、ＨＰＤＤの消費電力、読み出しデータの再生長、およびＬＰ ＨＤＤの容量の少なくともいずれかに基づく。
他の特徴としては、制御用のホスト制御手段は、ＬＰおよびＨＰ不揮発性記憶手段と通信し、書き込みデータがＬＰおよびＨＰ不揮発性記憶手段のいずれかに書き込まれる場合にＬＰおよびＨＰ不揮発性記憶手段のいずれかを選択する適応記憶決定を生成する適応記憶手段を含む。ＨＰ不揮発性記憶手段は、不揮発性半導体メモリインタフェース手段と通信するＨＰ ＨＤＤを含む。適応決定は、書き込みデータの前の利用、書き込みデータのサイズ、書き込みデータの最終利用日、および書き込みデータの手動上書きステータスに関連付けられた電力モードのうち少なくともいずれかに基づく。
他の特徴としては、制御用ホスト制御手段は、ＬＰおよびＨＰ不揮発性記憶手段と通信し、低電力モード中にＨＰ不揮発性既往手段から読み出しデータを読み出し、読み出しデータが連続アクセスデータファイルを含む場合に、ＨＰ不揮発性記憶手段からＬＰ不揮発性記憶手段へ読み出しデータのセグメントを転送するバースト期間を計算する駆動電力低減手段を含む。ＨＰ不揮発性記憶手段は、不揮発性半導体メモリインタフェース手段と通信するＨＰ ＨＤＤを含む。駆動電力低減手段は、低電力モード中に読み出しデータの再生中の消費電力を低減するバースト期間を選択する。ＨＰ不揮発性記憶手段は高電力ディスクドライブ（ＨＰＤＤ）を含む。バースト期間は、ＬＰ ＨＤＤのスピンアップ時間、ＨＰＤＤのスピンアップ時間、ＬＰ ＨＤＤの消費電力、ＨＰＤＤの消費電力、読み出しデータの再生長、およびＬＰ ＨＤＤの容量のうち少なくとも一つに基づく。
他の特徴としては、オペレーティングシステムは、ＬＰおよびＨＰ不揮発性記憶手段と通信し、書き込みデータがＬＰおよびＨＰ不揮発性記憶手段に書き込まれる場合、ＬＰおよびＨＰ不揮発性記憶手段のいずれかを選択する適応記憶決定を生成する適応記憶決定を含む。ＨＰ不揮発性記憶手段は、不揮発性半導体メモリインタフェース手段と通信するＨＰ ＨＤＤを含む。適応決定は、書き込みデータの前の利用、書き込みデータのサイズ、書き込みデータの最終利用日、および書き込みデータの手動上書きステータスに関連付けられた電力モードのうち少なくともいずれかに基づく。
低電力および高電力モードで動作するデバイスは、揮発性メモリ、不揮発性半導体メモリインタフェースを有する低電力（ＬＰ）ハードディスクドライブ（ＨＤＤ）、および不揮発性半導体メモリインタフェースを有する高電力ＨＤＤのうち少なくともいずれかを含む不揮発性メモリ、およびデバイスシステムの仮想メモリを増やすべくファイルをページングする不揮発性メモリの少なくとも一部を指定することのできる仮想メモリ調節モジュールを含むオペレーティングシステムを含む。
処理デバイスは、高電力および低電力モードを有し、処理デバイスと通信し、高電力モード中に処理デバイスが実行する第１のオペレーティングシステムを記憶する第１の不揮発性メモリと、低電力モード中に処理デバイスが実行する第２のオペレーティングシステムを記憶する処理デバイスと通信する第２の不揮発性メモリと、を含み、第２の不揮発性メモリは、不揮発性半導体メモリインタフェースを有する低電力（ＬＰ）ハードディスクドライブ（ＨＤＤ）を含む。
他の特徴としては、第１の不揮発性メモリは、不揮発性半導体メモリインタフェースと通信し、第１のオペレーティングシステムを記憶する高電力ＨＤＤを含む。一次処理デバイスは、第１の不揮発性メモリと通信し、高電力モード中に第１のオペレーティングシステムを実行する。二次処理デバイスは、第２の不揮発性メモリと通信し、低電力モードで第２のオペレーティングシステムを実行する。第１のオペレーティングシステムはフルフィーチャのオペレーティングシステムであり、第２のオペレーティングシステムは制限的なフィーチャのオペレーティングシステムである。一次グラフィック処理デバイスは、高電力モード中に第１の不揮発性メモリと通信しフルフィーチャのグラフィック処理をサポートし、二次グラフィック処理デバイスは第２の不揮発性メモリと通信し、低電力モード中に制限的なフィーチャのグラフィック処理をサポートする。フルフィーチャのオペレーティングシステムおよび制限的なフィーチャのオペレーティングシステムは共通のデータフォーマットを共有する。
低電力および高電力モードで動作するデバイスは、データを記憶する揮発性データ記憶手段、インタフェース用の不揮発性半導体メモリインタフェース手段を有する低電力（ＬＰ）ハードディスクドライブ（ＨＤＤ）およびインタフェース用の不揮発性半導体メモリインタフェース手段を有する高電力（ＨＤＤ）、およびデバイスシステムの仮想記憶装置を増やすべくファイルをページングする不揮発記憶手段の少なくとも一部を指定することのできる仮想記憶調節手段を含むオペレーティングシステムを含む。
高電力および低電力モードを有する処理デバイスは、処理デバイスと通信するデータを記憶し、高電力モード中に処理デバイスが実行する第１のオペレーティングシステムを記憶する第１の不揮発性記憶手段と、低電力モード中に処理デバイスと通信し、処理デバイスが実行する第２のオペレーティングシステムを記憶するデータを記憶する第２の不揮発性記憶手段と、を含み、第２の不揮発性記憶手段は、インタフェース用に不揮発性半導体メモリインタフェースを有する低電力（ＬＰ）ハードディスクドライブ（ＨＤＤ）を含む。
他の特徴としては、第１の不揮発性記憶手段は、不揮発性半導体メモリインタフェース手段と通信し、第１のオペレーティングシステムを記憶する高電力（ＨＰ）ＨＤＤを含む。一次処理手段は、高電力モード中に第１のオペレーティングシステムを実行する第１の不揮発性記憶手段と通信する。二次処理手段は、低電力モード中に第２のオペレーティングシステムを実行する第２の不揮発性記憶手段と通信する。第１のオペレーティングシステムはフルフィーチャのオペレーティングシステムであり、第２のオペレーティングシステムは制限的なフィーチャのオペレーティングシステムである。
他の特徴としては、一次グラフィック処理手段は、高電力モード中にフルフィーチャのグラフィック処理をサポートする第１の不揮発性記憶手段と通信する。二次グラフィック処理手段は、低電力モード中に制限的なフィーチャのグラフィック処理をサポートする第２の不揮発性記憶手段と通信する。フルフィーチャのオペレーティングシステムおよび制限的なフィーチャのオペレーティングシステムは、共通のデータフォーマットを共有する。
低電力および高電力モードを有するデバイスの操作方法は、不揮発性半導体メモリインタフェースを有する低電力（ＬＰ）ハードディスクドライブ（ＨＤＤ）および不揮発性半導体メモリインタフェースを有する高電力ＨＤＤの少なくともいずれかを含む揮発性メモリおよび不揮発性メモリを提供することと、デバイスの仮想メモリを増やすべくオペレーティングシステムを利用してファイルをページングする不揮発性メモリの少なくとも一部を指定することと、を含む。
高電力および低電力モードを有する処理デバイスの操作方法は、処理デバイスと通信する第１の不揮発性メモリを提供することと、第１の不揮発性メモリに第１のオペレーティングシステムを記憶することと、高電力モード中に処理デバイスを利用して第１のオペレーティングシステムを実行することと、処理デバイスと通信する第２の不揮発性メモリを提供することと、第２の不揮発性メモリに第２のオペレーティングシステムを記憶することと、低電力モード中に処理デバイスを利用して第２のオペレーティングを実行することと、を含む。第２の不揮発性メモリは、不揮発性半導体メモリインタフェースを有する低電力（ＬＰ）ハードディスクドライブ（ＨＤＤ）を含む。
他の特徴としては、第１の不揮発性メモリは、不揮発性半導体メモリインタフェースと通信し、第１のオペレーティングシステムを記憶する高電力（ＨＰ）ＨＤＤを含む。方法は、高電力モード中に第１の不揮発性メモリと通信し、第１のオペレーティングシステムを実行する一次処理デバイスを提供することと、低電力モード中に第２の不揮発性メモリと通信し、第２のオペレーティングシステムを実行する二次処理デバイスを提供することと、を含む。第１のオペレーティングシステムはフルフィーチャのオペレーティングシステムであり、第２のオペレーティングシステムは制限的なオペレーティングシステムである。方法は、高電力モード中に、第１の不揮発性メモリと通信し、フルフィーチャのグラフィック処理をサポートする一次グラフィック処理デバイスを提供することと、低電力モード中に、第２の不揮発性メモリと通信し、制限的なフィーチャのグラフィック処理をサポートする二次グラフィック処理デバイスを提供することと、を含む。方法は、フルフィーチャのオペレーティングシステムと制限的なフィーチャのオペレーティングシステムの間で共通のデータフォーマットを共有することを含む。
前述の実装例のいずれにおいても、不揮発性半導体メモリインタフェースを有するＨＤＤは、不揮発性半導体メモリインタフェースを含み、不揮発性半導体メモリインタフェースは、制御モジュールと通信するインタフェース信号線を含む。バッファメモリは、制御モジュールから、およびＬＰＤＤから受信するデータを記憶する。フラッシュ制御機は、不揮発性半導体メモリインタフェースを介してインタフェース信号線を利用してＬＰＤＤのデータ転送プロトコルをエミュレートする。メモリラッパは、インタフェース制御機およびバッファマネージャと通信する。メモリラッパは、制御モジュールおよびＨＤＤのデータ転送レートによりバッファメモリを制御する。
他の特徴としては、フラッシュ制御機は、ＨＤＤのランダム読み出しを実装すべくインタフェース信号線を制御し、ＨＤＤのランダム書き込みを実装すべくインタフェース信号線を制御する。フラッシュ制御機は、ＨＤＤの連続読み出しを実装すべくインタフェース信号線を制御し、ＨＤＤの連続書き込みを実装すべくインタフェース信号線を制御する。フラッシュ制御機は、制御モジュールおよびＨＤＤ間のコマンド転送を実装すべくインタフェース信号線を制御する。
他の特徴としては、フラッシュ制御機は、ＨＤＤコマンド一式を、対応するフラッシュメモリコマンド一式にマッピングする。レジスタメモリは、処理バスを介してインタフェース制御機およびＨＤＤプロセッサと通信する。レジスタメモリは、ＨＤＤプロセッサと制御モジュールとがプログラムするコマンドを記憶する。フラッシュ制御機は、バッファメモリにＨＤＤからの読み出しデータを記憶して、制御モジュールおよびＨＤＤ間のデータ転送レートの差異を補償して、制御モジュールにデータ準備信号を送り、メモリバッファにデータがあることを示す。フラッシュ制御機は、バッファメモリに制御モジュールからの書き込みデータを記憶して、制御モジュールおよびＨＤＤ間のデータ転送レートの差異を補償して、制御モジュールにデータ準備信号を送り、メモリバッファにデータがあることを示す。不揮発性半導体メモリインタフェースは、ＮＡＮＤ型の不揮発性半導体メモリインタフェースである。
他の特徴としては、不揮発性半導体メモリインタフェースは、フラッシュメモリインタフェースを含む。不揮発性半導体メモリインタフェース手段は、フラッシュメモリインタフェースを含む。
本発明の利用可能なさらなる領域は、以後の詳細な記載から明らかになるだろう。詳細な記載および特定の例示は、本発明の好適な実施形態を示してはいるが、例示目的のみであり、本発明の範囲を制限する意図はない。
本発明は、詳細な記載および添付図面から完全に理解される。
先行技術によるコンピュータアーキテクチャの一例を示す。
高電力モードで動作する一次プロセッサ、一次グラフィックプロセッサ、および一次揮発性メモリを有し、且つ一次プロセッサと通信し、低電力モードで動作し、低電力モードで主要揮発性メモリを利用する二次プロセッサおよび二次グラフィックプロセッサを有する、本発明による第一の例示的コンピュータアーキテクチャを示す。
図２Ａと類似した本発明による、二次プロセッサおよび／または二次グラフィックプロセッサに接続された二次揮発性メモリを含む第二の例示的コンピュータアーキテクチャを示す。
図２Ａと類似した本発明による、二次プロセッサおよび／または二次グラフィックプロセッサに関連付けられた埋め込み揮発性メモリを含む第三の例示的コンピュータアーキテクチャを示す。
高電力モードで動作する一次プロセッサ、一次グラフィックプロセッサ、および一次揮発性メモリを有し、且つ、処理チップセットと通信し、低電力モードで動作し、低電力モードで一次揮発性メモリを利用する、二次プロセッサおよび二次グラフィックプロセッサを有する、本発明による第四の例示的アーキテクチャを示す。
図３Ａに類似した本発明による、二次プロセッサおよび／または二次グラフィックプロセッサに接続された二次揮発性メモリを含む第五の例示的コンピュータアーキテクチャを示す。
図３Ａに類似した本発明による、二次プロセッサおよび／または二次グラフィックプロセッサに関連付けられた埋め込み揮発性メモリを含む第六の例示的コンピュータアーキテクチャを示す。
Ｉ／Ｏチップセットと通信し、低電力モードで動作し、低電力モードで一次揮発性メモリを利用する、二次プロセッサおよび二次グラフィックプロセッサを有する本発明による第七の例示的アーキテクチャを示す。
図４Ａに類似した本発明による、二次プロセッサおよび／または二次グラフィックプロセッサに接続された二次不揮発性メモリを含む第八の例示的コンピュータアーキテクチャを示す。
図４Ａに類似した本発明による、二次プロセッサおよび／または二次グラフィックプロセッサに関連付けられた埋め込み揮発性メモリを含む第九の例示的コンピュータアーキテクチャを示す。
図２Ａ−４Ｃのコンピュータアーキテクチャの、本発明によるキャッシング階層を示す。
最稀使用ブロック（ＬＵＢ）モジュールを含み、低電力ディスクドライブ（ＬＰＤＤ）および高電力ディスクドライブ（ＨＰＤＤ）間でデータ記憶および転送を管理する、駆動制御モジュールの機能ブロック図である。
図６の駆動制御モジュールが行うステップを示すフローチャートである。
図６の駆動制御モジュールが行う代替的ステップを示すフローチャートである。
図６の駆動制御モジュールが行う代替的ステップを示すフローチャートである。
適応記憶制御モジュールを含み、ＬＰＤＤおよびＨＰＤＤ間でデータ記憶および転送を制御するキャッシュ制御モジュールを示す。
適応記憶制御モジュールを含み、ＬＰＤＤおよびＨＰＤＤ間でデータ記憶および転送を制御するオペレーティングシステムを示す。
適応記憶制御モジュールを含み、ＬＰＤＤおよびＨＰＤＤ間でデータ記憶および転送を制御するホスト制御モジュールを示す。
図８Ａ−８Ｃの適応記憶制御モジュールが行うステップを示す。
低電力モードでプログラムあるいはファイルが利用される可能性を決定する一方法を示す例示的表である。
ディスクドライブ電力低減モジュールを含むキャッシュ制御モジュールを示す。
ディスクドライブ電力低減モジュールを含むオペレーティングシステムを示す。
ディスクドライブ電力低減モジュールを含むホスト制御モジュールを示す。
図１１Ａ−１１Ｃのディスクドライブ電力低減モジュールが行うステップを示す。
低電力ディスクドライブ（ＬＰＤＤ）および高電力ディスクドライブ（ＨＰＤＤ）を含むマルチディスクドライブシステムを示す。
図１３のマルチディスクシステムの他の例示的実装を示す。
コンピュータの仮想メモリを増やすフラッシュメモリあるいは低電力ディスクドライブ（ＬＰＤＤ）などの低電力不揮発性メモリの利用を示す。
オペレーティングシステムによる、図１８の仮想メモリの割当・利用ステップを示す。
先行技術によるＲｅｄｕｎｄａｎｔ Ａｒｒａｙ ｏｆ Ｉｎｄｅｐｅｎｄｅｎｔ Ｄｉｓｋｓ（ＲＡＩＤ）ｓｙｓｔｅｍの機能ブロック図である。
Ｘ個のＨＰＤＤを含むディスクアレイおよびＹ個のＬＰＤＤを含むディスクアレイを有する、本発明による例示的ＲＡＩＤシステムの機能ブロック図である。
ＸおよびＹがＺに等しい、図２２ＡのＲＡＩＤシステムの機能ブロック図である。
Ｘ個のＨＰＤＤを含むディスクアレイと通信するＹ個のＬＰＤＤを含むディスクアレイを有する、本発明による別の例示的ＲＡＩＤシステムの機能ブロック図である。
ＸおよびＹがＺに等しい、図２３ＡのＲＡＩＤシステムの機能ブロック図である。
Ｙ個のＬＰＤＤを含むディスクアレイと通信するＸ個のＨＰＤＤを含むディスクアレイを有する、本発明による別の例示的ＲＡＩＤシステムの機能ブロック図である。
ＸおよびＹがＺに等しい、図２４ＡのＲＡＩＤシステムの機能ブロック図である。
先行技術によるネットワークアタッチャブルストレージ（ＮＡＳ）システムの機能ブロック図である。
図２２Ａ、２２Ｂ、２３Ａ、２３Ｂ、２４Ａ、および／または、２４ＢのＲＡＩＤシステム、および／または図６−１７のマルチドライブシステムを含む、本発明によるネットワークアタッチャブルストレージ（ＮＡＳ）システムの機能ブロック図である。
フラッシュメモリおよびディスクドライブインタフェース制御機を含むディスクドライブ制御機の機能ブロック図である。
図２７のインタフェース制御機の機能ブロック図である。
フラッシュインタフェースを有するマルチディスクドライブシステムの機能ブロック図である。
図３０のマルチディスクドライブが行うステップを示すフローチャートである。
以下の好適な実施形態の記載は、単に性質上例示的であり、本発明、その用途あるいは利用を制限する目的は全くない。明瞭化を目的として、同じ参照番号を図面で利用して類似した部材を識別している。ここで利用されるモジュールおよび／またはデバイスという用語は、一以上のソフトウェアあるいはファームウェアプログラムを実行する特定用途向け集積回路（ＡＳＩＣ）、電子回路、プロセッサ（共有、専用、あるいはグループ）およびメモリ、組み合わせの論理回路、および／または、記載された機能を提供する他の適切な部材のことを言う。
ここで利用される「高電力モード」という用語は、ホストプロセッサおよび／またはホストプロセッサの一次グラフィックプロセッサのことを言う。「低電力モード」という用語は、二次プロセッサおよび二次グラフィックプロセッサが動作可能な場合の一次プロセッサおよび／または一次グラフィックプロセッサの低電力ハイバーネートモード、オフモード、および／または非応答モードのことを言う。「オフモード」とは、一次および二次プロセッサ両方がオフの場合の状況を言う。
「低電力ディスクドライブ」あるいはＬＰＤＤという用語は、直径が１．８"以下である一以上のプラッタを有するディスクドライブおよび／またはマイクロドライブのことを言う。「高電力ディスクドライブ」あるいはＨＰＤＤという用語は、直径が１．８"より大きい一以上のプラッタを有するハードディスクドライブのことを言う。ＬＰＤＤは典型的にＨＰＤＤよりも低い記憶容量を有し、電力損失量が少ない。さらにＬＰＤＤはＨＰＤＤより高い速度で回転する。例えば、ＬＰＤＤは１０，０００〜２０，０００ＲＰＭ以上の回転速度を達成できる。
不揮発性メモリインタフェース（ＩＦ）を有するＨＤＤという用語は、ホストの標準半導体インタフェースを介したホストデバイスに接続可能なハードディスクドライブのことを言う。たとえば、半導体メモリインタフェースは、フラッシュインタフェースであってよい。
不揮発性メモリＩＦを有するＨＤＤは、不揮発性メモリインタフェースプロトコルを利用して不揮発性メモリインタフェースを介してホストと通信する。ホストおよび不揮発性メモリインタフェースを有するＨＤＤが利用する不揮発性メモリインタフェースは、フラッシュインタフェースを有するフラッシュメモリ、ＮＡＮＤフラッシュインタフェースを有するＮＡＮＤフラッシュあるいは他の種類の半導体メモリインタフェースを含みうる。不揮発性メモリＩＦを有するＨＤＤは、ＬＰＤＤおよび／またはＨＰＤＤでありうる。不揮発性メモリＩＦを有するＨＤＤは図２７および図２８を参照しながら以下で詳述する。フラッシュＩＦを有するＨＤＤの動作に関するさらなる詳細は、２００５年１２月２９日出願の米国特許出願番号第１１／３２２，４４７に記載されているので、その全体をここに参照として組み込む。以下に述べる実装それぞれにおいて、ＬＰＤＤは、不揮発性メモリＩＦを有するＨＤＤ（ＨＰＤＤおよび／またはＬＰＤＤとして実装される）を利用して実装されうる。その代わり、不揮発性メモリＩＦを有するＨＤＤが、開示されているＬＰＤＤおよび／またはＨＰＤＤに加えて利用されるＬＰＤＤおよび／またはＨＰＤＤであってよい。
本発明によるコンピュータアーキテクチャは、一次プロセッサ、一次グラフィックプロセッサ、および一次メモリ（図１Ａおよび１Ｂとの関連で記載された）を含むが、これらは高電力モードで動作する。二次プロセッサおよび二次グラフィックプロセッサは、低電力モードで動作する。二次プロセッサおよび二次グラフィックプロセッサは、コンピュータの多種の部材に接続されてよいが、それは以下で説明する。一次不揮発性メモリは、低電力モードで二次プロセッサおよび二次グラフィックプロセッサにより利用されてよい。また、ＤＲＡＭなどの二次揮発性メモリ、および／または、埋め込みＤＲＡＭなどの埋め込み二次揮発性メモリが利用されてよいし、これも以下で説明する。
一次プロセッサおよび一次グラフィックプロセッサは、高電力モードで動作する際に、比較的高電力を損失する。一次プロセッサおよび一次グラフィックプロセッサは、外部メモリを比較的大量に要するフルフィーチャのオペレーティングシステム（ＯＳ）を実行する。一次プロセッサおよび一次グラフィックプロセッサは、複雑な計算および高度なグラフィックを含む高性能動作をサポートする。フルフィーチャのオペレーティングシステム（ＯＳ）は、ＷｉｎｄｏｗｓＸＰ（登録商標）などのＷｉｎｄｏｗｓ（登録商標）に基づくＯＳ、Ｌｉｎｕｘに基づくＯＳ、ＭＡＣ（登録商標）に基づくＯＳなどであってよい。フルフィーチャのＯＳはＨＰＤＤ１５および／または５０に記憶される。
二次プロセッサおよび二次グラフィックプロセッサは、低電力モードで損失電力量が少ない(一次プロセッサおよび一次グラフィックプロセッサより少ない)。二次プロセッサおよび二次グラフィックプロセッサは、外部揮発性メモリを比較的少量要する制限的なフィーチャのオペレーティングシステム（ＯＳ）を操作する。二次プロセッサおよび二次グラフィックプロセッサも、一次プロセッサと同じＯＳを利用してよい。例えば、フルフィーチャのＯＳの規模縮小版を利用してよい。二次プロセッサおよび二次グラフィックプロセッサは、より低い性能動作、より低い計算レート、およびあまり高度ではないグラフィックをサポートしてよい。例えば、制限的なフィーチャのＯＳはＷｉｎｄｏｗｓＣＥ（登録商標）あるいは任意の他の適切な制限的なフィーチャのＯＳであってよい。制限的なフィーチャのＯＳは、フラッシュメモリなどの不揮発性メモリ、不揮発性メモリＩＦを有するＨＤＤ、ＨＰＤＤ、および／またはＬＰＤＤに記憶されるのが望ましい。好適な実施形態においては、フルフィーチャおよび制限的なフィーチャのＯＳが共通のデータフォーマットを利用して複雑性を低減する。
一次プロセッサおよび／または一次グラフィックプロセッサは、比較的小さいフィーチャサイズの製造プロセスを利用して実装されるトランジスタを含む。一実装例においては、これらトランジスタは高度なＣＭＯＳ製造プロセスを利用して実装される。一次プロセッサおよび／または一次グラフィックプロセッサに実装されるトランジスタは、比較的高い待機時リーク、比較的短いチャネル、および高速への適応性を有する。一次プロセッサおよび一次グラフィックプロセッサは、主として動的論理を利用することが望ましい。つまり、それらはシャットダウンできないことが望ましい。トランジスタは約２０％未満、好適には約１０％未満のデューティサイクルで切り替えられるが、他のデューテイサイクルを利用してもよい。
比較すると、二次プロセッサおよび二次グラフィックプロセッサは、好適には、一次プロセッサおよび／または一次グラフィックプロセッサに利用されるプロセスより大きいフィーチャサイズを有する製造プロセスで実装されるトランジスタを含む。一実装例においては、これらトランジスタは、標準的なＣＭＯＳ製造プロセスを利用して実装される。二次プロセッサおよび二次グラフィックプロセッサに実装されるトランジスタは、比較的低い待機時リーク、比較的長いチャネル、および低速への適応性を有する。二次プロセッサおよび二次グラフィックプロセッサは、主として動的論理ではなくて静的論理を利用することが望ましい。トランジスタは約８０％を超える、好適には約９０％を超えるデューティサイクルで切り替えられるが、他のデューテイサイクルを利用してもよい。
一次プロセッサおよび一次グラフィックプロセッサは、高電力モードで動作する際に比較的高電力を損失する。二次プロセッサおよび二次グラフィックプロセッサは、低電力モードで動作する際に、これより低い電力を損失する。しかし低電力モードでは、コンピュータアーキテクチャは、高電力モードよりも、より少ないフィーチャおよび計算、およびより複雑性の少ないグラフィックをサポートすることができる。当業者であれば理解するように、本発明によればコンピュータアーキテクチャを実装するのには多くの方法がある。故に当業者であれば、図２Ａ−４Ｃを参照しながら以下で説明するアーキテクチャが本質的に例示的にすぎず、制限的ではないことを理解する。
図２Ａを参照すると、第１の例示的コンピュータアーキテクチャ６０が示されている。一次プロセッサ６、揮発性メモリ９、および一次グラフィックプロセッサ１１は、高電力モードでインタフェース８と通信し複雑なデータおよびグラフィック処理をサポートする。二次プロセッサ６２および二次グラフィックプロセッサ６４は、低電力モードでインタフェース８と通信し複雑性の少ないデータおよびグラフィック処理をサポートする。ＬＰＤＤ６６および／またはフラッシュメモリおよび／または不揮発性メモリＩＦ６９を有するＨＤＤなどのオプションとしての不揮発性メモリ６５は、低電力および／または高電力モードでインタフェース８と通信し低電力不揮発性データ記憶を提供する。不揮発性メモリＩＦを有するＨＤＤは、ＬＰＤＤおよび／またはＨＰＤＤであってよい。ＨＰＤＤ１５は、高電力・高容量の不揮発性メモリを提供する。低電力モードで不揮発性メモリ６５および／またはＨＰＤＤ１５を利用して、制限的なフィーチャのＯＳおよび／または他のデータおよびファイルを記憶する。
本実施形態においては、二次プロセッサ６２および二次グラフィックプロセッサ６４は、低電力モードで動作中に、揮発性メモリ９（あるいは一次メモリ）を利用する。その目的のために、インタフェース８の少なくとも一部に低電力モードで電力を供給して、一次メモリとの通信をサポートする、および／または低電力モードで電力供給される部材間の通信をサポートする。例えば、キーボード１３、ポインティングデバイス１４、および一次ディスプレイ１６は低電力モード中に電力供給され利用されうる。図２Ａ−４Ｃとの関連で説明する実施形態全てにおいては、低電力モードで、機能の限られた二次ディスプレイ（モノクロのディスプレイ）および／または、二次入力／出力デバイスを提供および利用してよい。
図２Ｂを参照すると、図２Ａのアーキテクチャに類似した第二の例示的コンピュータアーキテクチャ７０が示されている。本実施形態においては、二次プロセッサ６２および二次グラフィックプロセッサ６４は、二次揮発性メモリ７４および／または７６と通信する。二次揮発性メモリ７４および７６は、ＤＲＡＭあるいは他の適切なメモリであってよい。低電力モードで、二次プロセッサ６２および二次グラフィックプロセッサ６４は、図２Ａに示され説明された一次揮発性メモリ９に加えて、および／またはそれに代えて、二次揮発性メモリ７４および／または７６をそれぞれ利用する。
図２Ｃを参照すると、図２Ａに類似した第三の例示的コンピュータアーキテクチャ８０が示されている。二次プロセッサ６２および／または二次グラフィックプロセッサ６４は、埋め込み不揮発性メモリ８４および８６をそれぞれ含む。低電力モードで、二次プロセッサ６２および二次グラフィックプロセッサ６４は、一次揮発性メモリに加えて、および／またはそれに代えて、それぞれ、埋め込み揮発性メモリ８４および／または８６を利用する。一実施形態においては、埋め込み揮発性メモリ８４および８６が埋め込みＤＲＡＭ（ｅＤＲＡＭ）であるが、他の種類の埋め込み揮発性メモリを利用することもできる。
図３Ａを参照すると、本発明の第四の例示的コンピュータアーキテクチャ１００が示されている。一次プロセッサ２５、一次グラフィックプロセッサ２６、および一次揮発性メモリ２８は、高電力モードで処理チップセット２２と通信し複雑なデータおよびグラフィック処理をサポートする。二次プロセッサ１０４および二次グラフィックプロセッサ１０８は、コンピュータが低電力モードの場合に、複雑性の少ないデータおよびグラフィック処理をサポートする。本実施形態においては、二次プロセッサ１０４および二次グラフィックプロセッサ１０８は、低電力モードで動作中に一次揮発性メモリ２８を利用する。その目的のために、処理チップセット２２は全体的に、および／または部分的に、低電力モードで電力供給されてそれらの間の通信を促進する。ＨＰＤＤ５０は、低電力モードで電力供給されて高電力揮発性メモリを提供してもよい。低電力不揮発性メモリ１０９（ＬＰＤＤ１１０および／またはフラッシュメモリおよび／または不揮発性メモリＩＦ１１３を含むＨＤＤ）は、処理チップセット２２、Ｉ／Ｏチップセット２４あるいは他の位置に接続され、制限的なフィーチャのオペレーティングシステムを低電力モード用に記憶してよい。不揮発性メモリＩＦを有するＨＤＤはＬＰＤＤおよび／またはＨＰＤＤでありうる。
処理チップセット２２は全体的に、および／または部分的に電力供給されて、ＨＰＤＤ５０、ＬＰＤＤ１１０、および／または低電力モードで利用される他の部材の動作をサポートしてよい。例えば、低電力モードでキーボードおよび／またはポインティングデバイス４２および一次ディスプレイを利用してよい。
図３Ｂを参照すると、図３Ａに類似した第五の例示的コンピュータアーキテクチャ１５０が示されている。二次揮発性メモリ１５４および１５８が二次プロセッサ１０４および／または二次グラフィックプロセッサ１０８にそれぞれ接続されている。低電力モードで、二次プロセッサ１０４および二次グラフィックプロセッサ１０８は、一次揮発性メモリ２８の代わりに、および／またはそれに加えて、二次揮発性メモリ１５４および１５８をそれぞれ利用する。処理チップセット２２および一次揮発性メモリ２８は、所望であれば低電力モードでシャットダウンできる。二次揮発性メモリ１５４および１５８は、ＤＲＡＭあるいは他の適切なメモリでありうる。
図３Ｃを参照すると、図３Ａに類似した第六の例示的コンピュータアーキテクチャ１７０が示されている。二次プロセッサ１０４および／または二次グラフィックプロセッサ１０８は、それぞれ、埋め込みメモリ１７４および１７６を含む。低電力モードで、二次プロセッサ１０４および二次グラフィックプロセッサ１０８は、一次揮発性メモリ２８の代わりに、および／またはそれに加えて、埋め込みメモリ１７４および１７６を利用する。一実施形態においては、埋め込み揮発性メモリ１７４および１７６は埋め込みＤＲＡＭ（ｅＤＲＡＭ）であるが、他の種類の埋め込みメモリを利用することもできる。
図４Ａを参照すると、本発明による第七の例示的コンピュータアーキテクチャ１９０が示されている。二次プロセッサ１０４および二次グラフィックスプロセッサ１０８は、低電力モードで、Ｉ／Ｏチップセット２４と通信し一次揮発性メモリ２８を揮発性メモリとして利用する。処理チップセット２２は、低電力モードにおいて、一次揮発性メモリ２８へのアクセスを許可すべく、全体的におよび／または部分的に電力供給され続ける。
図４Ｂを参照すると、図４Ａに類似した第八の例示的コンピュータアーキテクチャ２００が示されている。二次揮発性メモリ１５４および１５８は、それぞれ二次プロセッサ１０４および二次グラフィックプロセッサ１０８に接続され、低電力モードで、一次揮発性メモリ２８の代わりに、および／またはそれに加えて利用される。処理チップセット２２および一次揮発性メモリ２８は低電力モードでシャットダウンされることができる。
図４Ｃを参照すると、図４Ａに類似した第九の例示的コンピュータアーキテクチャ２１０が示されている。埋め込み揮発性メモリ１７４および１７６が、それぞれ、二次揮発性メモリ２８に加えて、および／またはそれの代わりに、二次プロセッサ１０４および／または二次グラフィックプロセッサ１０８に提供される。本実施形態において、処理チップセット２２および一次揮発性メモリ２８は低電力モードでシャットダウンされることができる。
図５を参照すると、図２Ａ−４Ｃに示したコンピュータアーキテクチャのキャッシング階層２５０が示されている。ＨＰ不揮発性メモリＨＰＤＤ５０は、キャッシング階層２５０の最低レベル２５４に配置される。ＨＰＤＤ５０がディセーブルの場合レベル２５４は利用されてもされなくてもよく、低電力モードでＨＰＤＤ５０がイネーブルの場合には利用される。ＬＰＤＤ１１０、フラッシュメモリ、および／または不揮発性メモリＩＦ１１３を有するＨＤＤのようなＬＰ不揮発性メモリは、キャッシング階層２５０の次のレベル２５８に配置される。構成に応じて、一次揮発性メモリ、二次揮発性メモリ、および／または二次埋め込みメモリのような外部揮発性メモリは、キャッシング階層２５０の次のレベル２６２である。レベル２あるいは二次キャッシュは、キャッシング階層２５０の次のレベル２６６を有する。レベル１キャッシュは、キャッシング階層２５０の次のレベル２６８である。ＣＰＵ（一次および／または二次）は、キャッシング階層の最終レベル２７０である。一次および二次グラフィックプロセッサも同様の階層を利用する。
本発明によるコンピュータアーキテクチャは、複雑性の少ない処理およびグラフィックをサポートする低電力モードを提供する。その結果、コンピュータの電力損失が大幅に低減される。ラップトップアプリケーションにおいてはバッテリ寿命が延長される。
図６を参照すると、マルチディスクドライブシステムの駆動制御モジュール３００あるいはホスト制御モジュールは、最稀使用ブロック（ＬＵＢ）モジュール３０４、適応記憶モジュール３０６、および／または、ＬＰＤＤ維持モジュール３０８を含む。駆動制御モジュール３００は、ハードディスクドライブのような高電力ディスクドライブ（ＨＰＤＤ）３１０と、一部にはＬＵＢ情報に基づくマイクロドライブのような低電力ディスクドライブ（ＬＰＤＤ）３１２との間の記憶およびデータ転送を制御する。駆動制御モジュール３００は、高電力および低電力モードにおいて、ＨＰＤＤとＬＰＤＤとの間のデータ記憶および転送を管理することで、消費電力を低減する。図６から分かるように、不揮発性メモリＩＦ３１７を有するＨＤＤをＬＰＤＤとして利用して、および／またはＬＰＤＤに加えて利用してよい。駆動制御モジュール３００は、ホスト不揮発性メモリＩＦ３１５およびホスト３１３を介して、不揮発性メモリＩＦ３１７を有するＨＤＤと通信する。駆動制御モジュール３００は、ホスト３１３と、および／またはホスト不揮発性メモリＩＦ３１５と統合されてよい。
最稀使用ブロックモジュール３０４は、ＬＰＤＤ３１２内の最稀使用データブロックの経過を追う。低電力モードでは、最稀使用ブロックモジュール３０４は、必要なときに置き換えることができるよう、ＬＰＤＤ３１２内の最稀使用データブロックを識別する（ファイルおよび／またはプログラムなどの）。制限的フィーチャのオペレーティングシステムのみに関するファイル、ＬＰＤＤ３１２に記憶されることが手動で設定されるブロック、および／または、低電力モードのみで動作するその他のファイルおよびプログラムなどの、ある種のデータブロックあるいはファイルを最稀使用ブロック監視から免除してもよい。以下に説明するように、また別の基準を利用して上書きするデータブロックを選択してもよい。
データ記憶要求中の低電力モードにおいて、適応記憶モジュール３０６は、書き込みデータが、最稀使用ブロックの前に利用される可能性が高いか否かを判定する。適応記憶モジュール３０６は、読み出しデータが、データ取得要求中の低電力モードで一度利用される可能性があるか否かも判定する。ＬＰＤＤ維持モジュール３０８は、高電力モードにおいておよび／または以下で説明する他の状況において、ＬＰＤＤから古いデータ（aged data）をＨＰＤＤへ転送する。
図７Ａを参照すると、駆動制御モジュール３００が行うステップが示されている。制御はステップ３２０から始まる。ステップ３２４で、駆動制御モジュール３００は、データ記憶要求があるか否か判定する。ステップ３２４の判定が肯定的な場合、駆動制御モジュール３００は、ステップ３２８で、ＬＰＤＤ３１２で十分な容量があるかどうかを判定する。ないということであれば、駆動制御モジュール３００は、ステップ３３０でＨＰＤＤ３１０に電力供給する。ステップ３３４で、駆動制御モジュール３００は、最稀使用データブロックをＨＰＤＤ３１０に転送する。ステップ３３６では、駆動制御モジュール３００は、ＬＰＤＤ３１２上に十分な容量があるかどうかを判定する。ないということであれば、制御はステップ３３４にループする。さもなければ、駆動制御モジュール３００は、ステップ３４０を継続し、ＨＰＤＤ３１０をオフにする。ステップ３４４において、記憶されるデータ（例えば、ホストから）がＬＰＤＤ３１２に転送される。
ステップ３２４の判定が否定的である場合、駆動制御モジュール３００はステップ３５０を継続し、データ取得要求があるか否かを判断する。ないということであれば、制御はステップ３２４へ戻る。さもなければ、制御はステップ３５４を継続し、データがＬＰＤＤ３１２に配置されているか否かを判断する。ステップ３５４の判定が肯定的だった場合、駆動制御モジュール３００は、ステップ３５６でＬＰＤＤ３１２からデータを取得し、ステップ３２４を継続する。さもなければ、駆動制御モジュール３００は、ステップ３６０でＨＰＤＤ３１０に電力供給する。ステップ３６４で、駆動制御モジュール３００は、ＬＰＤＤ３１２上に十分な容量が、要求したデータ用にあるか否かを判断する。ないということであれば、駆動制御モジュール３００は、ステップ３６６で最稀使用データブロックをＨＰＤＤ３１０に転送し、ステップ３６４を継続する。ステップ３６４の判定が肯定的だった場合、ステップ３６８で、駆動制御モジュール３００は、ＬＰＤＤ３１２にデータを転送し、ＬＰＤＤ３１２からデータを取得する。ステップ３７０で、ＬＰＤＤ３１２へのデータ転送が完了している場合、制御はＨＰＤＤ３１０をオフにする。
図７Ｂを参照すると、図７Ａに示すものに類似した変形例であるアプローチを利用しており、適応記憶モジュール３０６が行う一以上の適応ステップを含む。ステップ３２８でＬＰＤＤ上に十分な容量がある場合、制御は、ステップ３７２で、最稀使用ブロックあるいは最稀使用ブロックモジュールが識別したブロックの前に、記憶すべきデータが利用される可能性があるか否かを判定する。ステップ３７２の判定が否定的だった場合、駆動制御モジュール３００は、ステップ３７４でＨＰＤＤにデータを記憶して、制御はステップ３２４を継続する。こうすることで、ＬＰＤＤに最稀使用ブロック（一または複数）を転送するために消費される電力が節約される。ステップ３７２の判定が肯定的だった場合、図７Ａに関して説明したように、制御はステップ３３０を継続する。
データ取得要求中、ステップ３５４の判定が否定的だった場合、制御はステップ３７６を継続し、データが一度利用される可能性があるか否かを判定する。ステップ３７６の判定が肯定的だった場合、駆動制御モジュール３００は、ステップ３７８でＨＰＤＤからデータを取得して、ステップ３２４を継続する。こうすることで、データをＬＰＤＤに転送するために消費される電力が節約される。ステップ３７６の判定が否定的だった場合、制御はステップ３６０を継続する。理解されうるように、データが一度利用される可能性がある場合、ＬＰＤＤにデータを移す必要はない。しかしＨＰＤＤの電力損失は避けられない。
図７Ｃを参照すると、より簡単な形式の制御をも、低電力動作中に行うことができる。さらに、高電力および／または低電力モードにおいて維持ステップを行うこともできる（ＬＰＤＤ維持モジュール３０８を利用して）。ステップ３２８において、ＬＰＤＤ上に十分な容量がある場合、ステップ３４４でデータがＬＰＤＤに転送され、制御はステップ３２４に戻る。さもなければ、ステップ３２８の判定が否定的である場合、ステップ３８０でデータはＨＰＤＤに記憶され、制御はステップ３２４に戻る。理解されうるように、図７Ｃに示すアプローチは、容量が十分ある場合に、ＬＰＤＤを利用して、ＬＰＤＤの容量が足りない場合に、ＨＰＤＤを利用する。当業者であれば、図７Ａ−７Ｄのステップを様々に組み合わせてハイブリッドな方法を利用することもできることが理解しよう。
図７Ｄにおいて、高電力モードに戻ると、および／または、ＬＰＤＤに記憶されている未利用あるいは低利用ファイルを削除するその他のときに、駆動制御モジュール３００により、維持ステップが行われる。この維持ステップは、低電力モードで、利用中に定期的に、ディスクがフルであるイベントなどのイベントの発生時に、および／または他の機会にも、行うこともできる。制御はステップ３９０から始まる。ステップ３９２において、制御は、高電力モードの利用中か否かを判定する。そうでないということであれば、制御はステップ７Ｄへループバックする。ステップ３９２の判定が肯定的な場合、制御は、ステップ３９４で最終モードが低電力モードであるか否かを判定する。そうでないということであれば、制御はステップ３９２へ戻る。ステップ３９４の判定が否定的である場合、制御は、ステップ３９６で、古いあるいは低利用ファイルをＬＰＤＤからＨＰＤＤに移すなどの維持を行う。どのファイルを将来利用する可能性があるか、などの適応的な決定を、例えば上述の、あるいは図８Ａ−１０との関連で以下に記す基準を利用して、さらに行ってもよい。
図８Ａおよび８Ｂを参照すると、記憶制御システム４００‐１、４００‐２、および４００‐３が示されている。図８Ａで、記憶制御システム４００‐１は、適応記憶制御モジュール４１４を有するキャッシュ制御モジュール４１０を含む。適応記憶制御モジュール４１４は、ファイルおよび／またはプログラムの利用を監視して、それらが低電力モードあるいは高電力モードで利用される可能性が高いかを判定する。キャッシュ制御モジュール４１０は、一以上のデータバス４１６と通信し、これらが今度はＬ１キャッシュ、Ｌ２キャッシュ、ＤＲＡＭなどの揮発性ＲＡＭ、および／または他の揮発性電子データ記憶装置などの揮発性メモリ４２２と通信する。バス４１６は、さらに、低電力不揮発性メモリ４２４（フラッシュメモリ、不揮発性メモリＩＦを有するＨＤＤ、および／またはＬＰＤＤ）および／またはＨＰＤＤ４２６などの高電力不揮発性メモリ４２６とも通信しうる。図８Ｂにおいて、フルフィーチャの、および／または制限的なフィーチャのオペレーティングシステム４３０が、適応記憶制御モジュール４１４を含むとして示されている。適切なインタフェースおよび／または制御機（不図示）が、データバスとＨＰＤＤおよび／またはＬＰＤＤとの間に配置される。
図８Ｃで、ホスト制御モジュール４４０は、適応記憶制御モジュール４１４を含む。ホスト制御モジュール４４０は、ＬＰＤＤ４２６'およびハードディスクドライブ４２６'と通信する。ホスト制御モジュール４４０は、駆動制御モジュール、集積デバイス電子（ＩＤＥ）、ＡＴＡ、シリアルＡＴＡ（ＳＡＴＡ）、あるいは他の制御機であってよい。図８Ｃから分かるように、不揮発性メモリＩＦ４３１を有するＨＤＤを、ＬＰＤＤとして利用することができうる、および／またはＬＰＤＤに加えて利用することができうる。ホスト制御モジュール４４０は、不揮発性メモリＩＦ４３１を有するＨＤＤと、ホスト不揮発性メモリＩＦ４２９を介して通信する。ホスト制御モジュール４４０は、ホスト不揮発性メモリＩＦ４２９と統合してよい。
図９を参照すると、図８Ａ‐８Ｃの記憶制御システムが行うステップが示されている。図９において、制御はステップ４６０から始まる。ステップ４６２では、制御は、不揮発性メモリへのデータ記憶要求があるか否かを判定する。ないということであれば、制御はステップ４６２へループバックする。さもなければ、適応記憶制御モジュール４１４は、ステップ４６４で、データが低電力モードで利用される可能性があるか否かを判定する。ステップ４６４の判定が否定的である場合、ステップ４６８でデータがＨＰＤＤに記憶される。ステップ４６４の判定が肯定的である場合、ステップ４７４でデータが不揮発性メモリ４４４に記憶される。
図１０を参照すると、低電力モードでデータブロックが利用される可能性があるか否かを判定する方法の一例が示されている。表４９０は、データブロック記述子フィールド４９２、低電力カウンタフィールド４９３、高電力カウンタフィールド４９４、サイズフィールド４９５、最終利用フィールド４９６、および／または手動上書きフィールド４９７を含む。特定のプログラムあるいはファイルが低電力あるいは高電力モードで利用される場合、カウンタフィールド４９３および／または４９４が増加される。プログラムあるいはファイルのデータ記憶が不揮発性メモリに必要な場合、表４９２にアクセスされる。閾値である百分率および／または値を評価に利用することができる。例えば、ファイルあるいはプログラムが８０パーセントを越える確率で低電力モードにおいて利用される場合、該ファイルは、フラッシュメモリなどの低電力不揮発性メモリ、不揮発性メモリＩＦを有するＨＤＤ、および／またはマイクロドライブに記憶してよい。閾値に見合わない場合、ファイルあるいはプログラムが高電力不揮発性メモリに記憶される。
これで分かるように、所定のサンプル数の後、および／または任意の他の基準により、カウンタは定期的にリセットされてよい（つまり、ローリングウィンドウを提示する）。さらに、可能性は、重み付けされてもよく、さもなければ修正されてもよく、および／またはサイズフィールド４９５により置き換えられてもよい。つまりファイルサイズが大きくなると、ＬＰＤＤで制限された容量のせいで、要求される閾値が増加させられる。
利用の可能性の判定のさらなる修正は、最終利用フィールド４９６が記録しているファイルが最後に利用されてからの時間を基にして行われてよい。最後に利用された日付および／または時間を閾値として、可能性判定の際の一要因として利用してよい。図１０には表を示したが、利用される一以上のフィールドを、他の位置および／または他のデータ構造に記憶してもよい。アルゴリズムおよび／または重み付けされた二以上のフィールドのサンプリングを利用してもよい。
手動上書きフィールド４９７を利用することで、ユーザおよび／またはオペレーティングシステムは、利用判定の可能性を上書きすることができる。例えば、手動上書きフィールドは、ＬステータスをＬＰＤＤのデフォルト記憶に利用することができ、ＨステータスをＨＰＤＤのデフォルト記憶に利用することができ、および／またはＡステータスを自動記憶判定（上述の通り）に利用することができる。他の手動上書き分類を定義してもよい。上述の基準に加えて、ＬＰＤＤで動作しているコンピュータの現在の電力レベルを利用して判定を調節してもよい。当業者であれば、ファイルあるいはプログラムが高電力あるいは低電力モードで利用される可能性を判定する方法には、本発明の教示の範囲内で他の方法もあることを理解しよう。
図１１Ａおよび１１Ｂを参照すると、駆動電力低減システム５００‐１、５００‐２、および５００‐３（総称して５００）が示されている。駆動電力低減システム５００は、音声および／またはビデオファイルなどであるが、それらに限定されないより大きな連続アクセスファイルのセグメントを低電力不揮発性メモリに、定期的にあるいは他の基準に基づいてバーストする。図１１Ａにおいては、駆動電力低減システム５００‐１は、駆動電力低減制御モジュール５２２を有するキャッシュ制御モジュール５２０を含む。キャッシュ制御モジュール５２０は、Ｌ１キャッシュ、Ｌ２キャッシュなどの揮発性メモリ５３０、ＤＲＡＭなどの揮発性ＲＡＭ、および／または他の揮発性電子データ記憶装置、フラッシュメモリなどの不揮発性メモリ５３４、不揮発性メモリＩＦを有するＨＤＤ、および／またはＬＰＤＤ、およびＨＰＤＤ５３８と通信する一以上のデータバス５２６と通信する。図１１Ｂにおいては、駆動電力低減システム５００‐２は、駆動電力低減制御モジュール５２２を有する、フルフィーチャの、および／または制限的フィーチャの、オペレーティングシステム５４２を含む。適切なインタフェースおよび／または制御機（不図示）がデータバスおよびＨＰＤＤおよび／またはＬＰＤＤ間に配置される。
図１１Ｃにおいては、駆動電力低減システム５００‐３は、適応記憶制御モジュール５２２を有するホスト制御モジュール５６０を含む。ホスト制御モジュール５６０は一以上のデータバス５６４と通信し、これらデータバス５６４は、ＬＰＤＤ５３４'とハードディスクドライブ５３８'と通信する。ホスト制御モジュール５６０は、駆動制御モジュール、集積デバイス電子（Integrated Device Electronics）（ＩＤＥ）、ＡＴＡ、シリアルＡＴＡ（ＳＡＴＡ）および／または他の制御機あるいはインタフェースであってよい。図１１Ｃから分かるように、不揮発性メモリＩＦ５３１を有するＨＤＤを、ＬＰＤＤとして、および／またはＬＰＤＤに加えて、利用することができる。ホスト制御モジュール５６０は、ホスト不揮発性メモリＩＦ５２９を介して、不揮発性メモリＩＦ５３１を有するＨＤＤと通信する。ホスト制御モジュール５６０は、ホスト不揮発性メモリＩＦ５２９と統合されてよい。
図１２を参照すると、図１１Ａ−１１Ｃの駆動電力低減システム５００が行うステップが示されている。制御はステップ５８２から始まる。ステップ５８４において、制御は、システムが低電力モードにあるか否かを判定する。そうでないということであれば、制御はステップ５８４にループバックする。ステップ５８６の判定が肯定的であれば、制御は、大きなデータブロックアクセスが典型的にＨＰＤＤから要求されているか否かを判定するステップ５８６を継続する。ないということであれば、制御はステップ５８４にループバックする。ステップ５８６の判定が肯定的である場合、制御は、データブロックアクセスが連続しているか否かを判定するステップ５９０を継続する。ないということであれば、制御は５８４にループバックする。ステップ５９０の判定が肯定的である場合、制御はステップ５９４を継続し、再生長を判定する。ステップ５９８において、制御は、高電力不揮発性メモリから低電力不揮発性メモリへのデータ転送の頻度およびバースト期間を判定する。
一実施形態においては、バースト期間および頻度は消費電力を低減するよう最適化される。バースト期間および頻度は、ＨＰＤＤおよび／またはＬＰＤＤのスピンアップ時間に基づいているのが望ましく、不揮発性メモリの容量、再生レート、ＨＰＤＤおよび／またはＬＰＤＤのスピンアップおよび安定状態消費電力、および／または連続データブロックの再生長に基づいているのが望ましい。
例えば、高電力不揮発性メモリは、動作中に１‐２Ｗを消費するＨＰＤＤであり、４‐１０秒のスピンアップ時間を有し、容量は典型的に２０Ｇｂより大きい。低電力不揮発性メモリは動作中に０．３‐０．５Ｗを消費するマイクロドライブであり、１‐３秒のスピンアップ時間を有し、容量は１‐６Ｇｂである。これで分かるように、上述の性能値および／または容量は、他の実装例においては異なってくる。ＨＰＤＤはマイクロドライブへのデータ転送レートが１Ｇｂ／ｓであってよい。再生レートは１０Ｍｂ／ｓであってよい（例えばビデオファイル用に）。これで分かるように、バースト期間にＨＰＤＤの転送レートを掛け合わせた値は、マイクロドライブの容量を超えてはならない。バースト間の期間は、スピンアップ時間にバースト期間を足し合わせた値より大きくなくてはならない。これらパラメタにおいては、システムの消費電力を最適化できる。低電力モードにおいては、ＨＰＤＤが映画などのビデオ全体を再生するべく動作する場合、かなりの量の電力が消費される。上述の方法を利用すると、ＨＰＤＤからＬＰＤＤへデータ転送を、固定間隔に並んだ多数のバーストセグメント間で非常に早いレートで（例えば１００×再生レート）選択的に行いＨＰＤＤをシャットダウンすることで、電力損失を大幅に低減することができる。５０％を超える電力節約が容易に達成されうる。
図１３を参照すると、駆動制御モジュール６５０および一以上のＨＰＤＤ６４４および一以上のＬＰＤＤ６４８を含む本発明によるマルチディスクドライブシステム６４０が示されている。駆動制御モジュール６５０は、ホスト制御モジュール６５１を介してホストデバイスと通信する。ホストへは、マルチディスクドライブシステム６４０が効果的にＨＰＤＤ６４４およびＬＰＤＤ６４８を単一のディスクドライブとして操作して、複雑性を低減し、性能を向上させ、消費電力を低減するが、これを以下で詳述する。ホスト制御モジュール６５１はＩＤＥ、ＡＴＡ、ＳＡＴＡ、および／または他の制御モジュールあるいはインタフェースでありうる。
図１４を参照すると、一実装例においては、ドライブ駆動モジュール６５０は、ＬＰＤＤおよび／またはＨＰＤＤの一方あるいは両方を制御するのに利用されるハードディスク制御機（ＨＤＣ）６５３を含む。バッファ６５６は、ＨＰＤＤおよび／またはＬＰＤＤの制御に関するデータを記憶し、および／またはデータをＨＰＤＤおよび／またはＬＰＤＤへ積極的にバッファ、あるいはそれらから積極的にバッファして、データブロックサイズを最適化することでデータ転送レートを増加する。プロセッサ６５７は、ＨＰＤＤおよび／またはＬＰＤＤの動作に関する処理を行う。
ＨＰＤＤ６４８は、磁界を記憶する磁気コーティングを有する一以上のプラッタ６５２を含む。プラッタ６５２は、概略が６５４として示されているスピンドルモータにより回転する。一般的に、スピンドルモータ６５４は、読み出し／書き込み動作中に固定スピードでプラッタ６５２を回転させる。一以上の読み出し／書き込みアーム６５８は、プラッタ６５２に対して動き、プラッタ６５２へデータ書き込み、および／またはプラッタ６５２からデータ読み出しを行う。ＨＰＤＤ６４８はＬＰＤＤより大きなプラッタを有するので、ＨＰＤＤをスピンアップしてＨＰＤＤを一定の速度に維持するのに、スピンドル６５４はより大きな電力を必要とする。通常、スピンアップ時間はＨＰＤＤについても、より高くなる。
読み出し／書き込みデバイス６５９は、読み出し／書き込みアーム６５８の遠隔端付近に配置される。読み出し／書き込みアーム６５９は、磁界を発生するインダクタなどの書き込み部材を含む。読み出し／書き込みデバイス６５９は、さらに、プラッタ６５２上の磁界を感知する読み出し部材（磁気抵抗（ＭＲ）部材などの）を含む。プリアンプ回路６６０はアナログの読み出し／書き込み信号を増幅する。
データを読み出す場合、プリアンプ回路６６０は、読み出し部材からの低レベル信号を増幅し、増幅された信号を読み出し／書き込みチャネルデバイスへ出力する。データ書き込み中、書き込み電流が発生し、読み出し／書き込みデバイス６５９の書き込み部材から流れ、切り替えられて正極あるいは負極の磁界を発生する。正極あるいは負極は、プラッタ６５２に記憶され、データを表すのに利用される。ＬＰＤＤ６４４はさらに、一以上のプラッタ６６２、スピンドルモータ６６４、一以上の読み出し／書き込みアーム６６８、読み出し／書き込みデバイス６６９、およびプリアンプ回路６７０を含む。
ＨＤＣ６５３は、ホスト制御モジュール６５１と通信し、第一のスピンドル／ボイスコイルモータ（ＶＣＭ）ドライバ６７２、第一の読み出し／書き込みチャネル回路６７４、第二のスピンドル／ＶＣＭドライバ６７６、第二の読み出し／書き込みチャネル回路６７８と通信する。ホスト制御モジュール６５１および駆動制御モジュール６５０は、システムオンチップ（ＳＯＣ）６８４により実装できる。理解されうるように、スピンドルＶＣＭドライバ６７２および６７６および／または読み出し／書き込みチャネル回路６７４および６７８を組み合わせてもよい。スピンドル／ＶＣＭドライバ６７２および６７６は、それぞれプラッタ６５２および６６２を回転するスピンドルモータ６５４および６６４を制御する。スピンドル／ＶＣＭドライバ６７２および６７６は、さらに、例えばボイスコイルアクチュエータ、ステッパモータあるいは任意の他の適切なアクチュエータを利用して、読み出し／書き込みアーム６５８および６６８を配置する制御信号をそれぞれ生成する。
図１５−１７を参照すると、マルチディスクドライブシステムの他の変形例が示されている。図１５では、駆動制御モジュール６５０は、一以上のＬＰＤＤ６８２への外部接続を提供する直接インタフェース６８０を含みうる。一実装例においては、直接インタフェースは周辺部材相互接続（ＰＣＩ）バス、ＰＣＩエクスプレス（ＰＣＩＸ）バス、および／または任意の他の適切なバスあるいはインタフェースである。
図１６においては、ホスト制御モジュール６５１は、ＬＰＤＤ６４４およびＨＰＤＤ６４８の両方と通信する。低電力駆動制御モジュール６５０ＬＰおよび高電力ディスクドライブ制御モジュール６５０ＨＰは、直接ホスト制御モジュールと通信する。ＬＰおよび／またはＨＰドライブ制御モジュールのうちゼロ、１、あるいは両方がＳＯＣとして実装されてもよい。図１６から分かるように、不揮発性メモリＩＦ６９５を有するＨＤＤをＬＰＤＤとして、および／またはＬＰＤＤに加えて利用することができる。ホスト制御モジュール６５１は、ホスト不揮発性メモリＩＦ６９３を介して、不揮発性メモリＩＦ６９５を有するＨＤＤと通信する。ホスト制御モジュール６５１は、ホスト不揮発性メモリＩＦ６９３と統合されてよい。
図１７においては、直接インタフェース６８０との通信をサポートするインタフェース６９０を含む例示的ＬＰＤＤ６８２が示されている。上述の通り、インタフェース６８０および６９０は、周辺部材相互接続（ＰＣＩ）バス、ＰＣＩエクスプレス（ＰＣＩＸ）バス、および／または任意の他の適切なバスあるいはインタフェースであってよい。ＬＰＤＤ６８２は、ＨＤＣ６９２、バッファ６９４、および／またはプロセッサ６９６を含む。ＬＰＤＤ６８２はさらに上述のように、スピンドル／ＶＣＭドライバ６７６、読み出し／書き込みチャネル回路６７８、プラッタ６６２、スピンドルモータ６６５、読み出し／書き込みアーム６６８、読み出し部材６６９、およびプリアンプ６７０を含む。また、ＨＤＣ６５３、バッファ６５６およびプロセッサ６５８は組み合わせられて両方のドライブに利用することができる。同様にスピンドル／ＶＣＭドライバと読み出しチャネル回路もオプションとして組み合わせられてよい。図１３−１７の実施形態では、ＬＰＤＤを積極的にバッファリングするで性能が向上されている。例えば、バッファを利用して、ホストデータバス上の最適速度用にデータブロックサイズが最適化される。
従来のコンピュータシステムでは、ページングファイルは、オペレーティングシステムが、コンピュータの揮発性メモリに収まらないプログラムおよび／またはデータファイルの部分を保持するのに利用するＨＰＤＤあるいはＨＰ不揮発性メモリ上の隠しファイルである。ページングファイルおよび物理メモリ、あるいはＲＡＭは、コンピュータの仮想メモリを定義する。オペレーティングシステムは、必要に応じてデータをページングファイルからメモリへ転送し、揮発性メモリからページングファイルへデータを戻して、新たなデータ用のスペースを設ける。ページにグファイルはスワップファイルとも称される。
図１８−２０においては、本発明は、ＬＰＤＤなどのＬＰ不揮発性メモリ、不揮発性メモリＩＦを有するＨＤＤ、および／またはフラッシュメモリを利用して、コンピュータシステムの仮想メモリを増やす。図１８においては、オペレーティングシステム７００は、ユーザに仮想メモリ７０２を定義させる。動作中、オペレーティングシステム７００は、一以上のバス７０４を介して仮想メモリ７０２をアドレスする。仮想メモリ７０２は、揮発性メモリ７０８および、フラッシュメモリのようなＬＰ不揮発性メモリ７１０、不揮発性メモリＩＦを有するＨＤＤ、および／またはＬＰＤＤを含む。
図１９を参照すると、オペレーティングシステムは、ユーザに、幾らかのあるいは全てのＬＰ不揮発性メモリ７１０をページングメモリとして割り当てさせ、仮想メモリを増やす。ステップ７２０から制御が始まる。ステップ７２４では、オペレーティングシステムは、さらなるページングメモリが要求されているか否かを判定する。そうでないということであれば、制御はステップ７２４へループバックする。さもなければ、オペレーティングシステムは、ステップ７２８でファイル利用をページングするＬＰ不揮発性メモリの一部を割り当て、仮想メモリを増やす。
図２０で、オペレーティングシステムは、さらにあるＬＰ不揮発性メモリをページングメモリとして利用する。制御はステップ７４０から始まる。ステップ７４４で、制御は、オペレーティングシステムがデータ書き込み動作を要求しているか否かを判定する。判定が肯定的であれば、制御はステップ７４８を継続し、揮発性メモリの容量が超えているか否かを判定する。超えていないということであれば、揮発性メモリがステップ７５０で書き込み動作用に利用される。ステップ７４８の判定が肯定的である場合、ステップ７５４でＬＰ不揮発性メモリのページングファイルにデータが記憶される。ステップ７４４の判定が否定的である場合、制御はステップ７６０を継続し、データ読み出しが要求されているか否かを判定する。判定が否定的であった場合、制御はステップ７４４にループバックする。さもなければ、制御は、アドレスがＲＡＭアドレスに対応しているかをステップ７６４で判定する。ステップ７６４の判定が肯定的だった場合、制御は、ステップ７６４で揮発性メモリからデータを読み出して、ステップ７４４を継続する。ステップ７６４の判定が否定的だった場合、制御は、ステップ７７０でＬＰ不揮発性メモリのページングファイルからデータを読み出し、ステップ７４４を継続する。
理解されるように、仮想メモリのサイズを増やすのにフラッシュメモリのようなＬＰ不揮発性メモリ、不揮発性メモリＩＦを有するＨＤＤ、および／またはＬＰＤＤを利用することで、ＨＰＤＤを利用するシステムに比較してコンピュータ性能が上がる。さらに、消費電力は、ページングファイルにＨＰＤＤを利用するシステムより低い。ＨＰＤＤは、増加したサイズによりさらなるスピンアップ時間を要するが、これにより、フラッシュメモリと比較してデータアクセス時間が増え、スピンアップレイテンシ、および／または不揮発性メモリＩＦを有するＬＰＤＤあるいはＬＰＤＤ ＨＤＤがなく、サインアップタイムが短く電力損失量が少ない。
図２１を参照すると、ディスクアレイ８０８と通信する一以上のサーバおよび／またはクライアント８０４を含むＲｅｄｕｎｄａｎｔ Ａｒｒａｙ ｏｆ Ｉｎｄｅｐｅｎｄｅｎｔ Ｄｉｓｋｓ（ＲＡＩＤ）システム８００が示されている。一以上のサーバおよび／またはクライアント８０４が、ディスクアレイ制御機８１２および／またはアレイ管理モジュール８１４を含む。ディスクアレイ制御機８１２および／アレイ管理モジュール８１４は、データを受信して、該データに論理→物理へのアドレスマッピングを行い、ディスクアレイ８０８へ送る。ディスクアレイは典型的に複数のＨＰＤＤ８１６を含む。
多数のＨＰＤＤ８１６は、耐故障性（リダンダンシ）および／または向上したデータアクセスレートを提供する。ＲＡＩＤシステム８００は、ディスクアレイ８０８が一つの大きなハードディスクのように多数のＨＰＤＤ個々にアクセスする方法を提供する。集合的に、ディスクアレイ８０８は、数百のＧｂから数１０〜数１００のＴｂのデータ記憶を提供しうる。データはさまざまな方法で多数のＨＰＤＤ８１６に記憶され、一つのドライブが故障した場合に全てのデータを失う危険性を低減し、データアクセス時間を向上させる。
データをＨＰＤＤ８１６に記憶する方法は、典型的にＲＡＩＤレベルと称されている。ＲＡＩＤレベル０あるいはディスクストリップを含む様々なＲＡＩＤレベルがある。ＲＡＩＤレベル０のシステムにおいては、データは多数のドライブにわたるブロックに書き込まれ、一つのドライブにデータブロックを書き込みあるいは読み出しを行わせ、同時に次のものが次のブロックを検索する。ディスクストライピングの利点には、より高いアクセスレートおよびアレイ容量の完全利用が含まれる。その不利点は、耐故障性がないことである。あるドライブが故障すると、アレイの全コンテンツがアクセス不能となる。
ＲＡＩＤレベル１あるいはディスクミラーリングによって、ひとたびに二回各ドライブに書き込むことでリダンダンシが提供される。あるドライブが故障すると、他のドライブが正確なデータの複製を有し、ＲＡＩＤシステムが、ユーザアクセスに関してラプスのないミラードライブを利用するよう切り替える。不利点には、データアクセス速度が向上しないこと、および要求されるドライブ数（２Ｎ）の増加によりコストが高くなること、が挙げられる。しかし、ＲＡＩＤレベル１によれば、ＨＰＤＤのいずれかが故障した場合、アレイ管理ソフトウェアが単に全てのアプリケーション要求を生存ＨＰＤＤに方向付けるので、データは最善に保護されるようになる。
ＲＡＩＤレベル３は、誤り補正／回復用に、パリティ専用のさらなるドライブを有する多数のドライブにわたりデータをストライプする。ＲＡＩＤレベル５は、ストライピングおよび誤り回復用のパリティを提供する。ＲＡＩＤレベル５においては、パリティブロックがアレイドライブ間で分配され、これは、より均衡のとれたアクセスロードをドライブにわたり提供する。パリティ情報は、あるドライブが故障した場合にデータを回復するのに利用される。不利点は、比較的遅い書き込みサイクル（２読み出しおよび２書き込みが、各書き込みブロックについて必要となる）である。アレイ容量はＮ−１であり、最小でも３つのドライブが必要となる。
ＲＡＩＤレベル０＋１は、パリティを伴わないストリッピングおよびミラーリングに関する。利点は、速いデータアクセス（ＲＡＩＤレベル０のように）、および単一のドライブ耐故障性（ＲＡＩＤレベル１のように）である。ＲＡＩＤレベル０＋１は、依然として、二倍のディスク数を要する（ＲＡＩＤレベル１のように）。理解されるように、他のＲＡＩＤレベルがあってよく、および／または、アレイ８０８にデータを記憶する方法があってよい。
図２２Ａおよび２２Ｂを参照すると、本発明によるＲＡＩＤシステム８３４‐１は、Ｘ個のＨＰＤＤを含む一つのディスクアレイ８３６、およびＹ個のＬＰＤＤを含む一つのディスクアレイ８３８を含む。一以上のクライアントおよび／またはサーバ８４０が、ディスクアレイ制御機８４２および／またはアレイ管理モジュール８４４を含む。別個のデバイス８４２および８４４が示されているが、これらデバイスは所望であれば統合されてもよい。理解されるように、Ｘは２以上であり、Ｙは１以上である。ＸはＹより大きくても小さくてもよく、および／または、Ｙと等しくてもよい。例えば、図２２ＢではＸ＝Ｙ＝ＺであるＲＡＩＤシステム８３４‐１'が示されている。
図２３Ａ、２３Ｂ、２４Ａ、および２４Ｂを参照すると、ＲＡＩＤシステム８３４‐２および８３４‐３が示されている。図２３Ａでは、ＬＰＤＤディスクアレイ８３８は、サーバ／クライアント８４０と通信し、ＨＰＤＤディスクアレイ８３６はＬＰＤＤディスクアレイ８３８と通信する。ＲＡＩＤシステム８３４‐２は、ＬＰＤＤディスクアレイ８３８を選択的に囲む（circumvent）管理バイパス経路を含みうる。理解されるように、Ｘは２以上であり、Ｙは１以上である。ＸはＹより大きくても小さくてもよく、および／または、Ｙと等しくてもよい。例えば、図２３ＢではＸ＝Ｙ＝ＺであるＲＡＩＤシステム８３４‐２'が示されている。図２４Ａでは、ＨＰＤＤディスクアレイ８３６は、サーバ／クライアント８４０と通信し、ＬＰＤＤディスクアレイ８３８は、ＨＰＤＤディスクアレイ８３６と通信する。ＲＡＩＤシステム８３４‐２は、ＬＰＤＤディスクアレイ８３８を選択的に囲む点線８４６が示す管理バイパス経路を含みうる。理解されるように、Ｘは２以上であり、Ｙは１以上である。ＸはＹより大きくても小さくてもよく、および／または、Ｙと等しくてもよい。例えば、図２４ＢではＸ＝Ｙ＝ＺであるＲＡＩＤシステム８３４‐３'が示されている。利用されるストラテジには、図２３Ａ−２４Ｂのライトスルー（write through）および／またはライトバック（write back）が含まれうる。
アレイ管理モジュール８４４および／またはディスク制御機８４２は、ＬＰＤＤディスクアレイ８３８を利用して、ＨＰＤＤディスクアレイ８３６の消費電力を減らす。典型的に、図２１に示す従来のＲＡＩＤシステムのＨＰＤＤディスクアレイ８０８は、動作中に常時維持されて、要求されたデータアクセス時間をサポートする。理解されるように、ＨＰＤＤディスクアレイ８０８は比較的大量の電力を損失する。さらに、大量のデータがＨＰＤＤディスクアレイ８０８に記憶されるので、ＨＰＤＤのプラッタは、典型的に可能な限り大きく、これにより、読み出し／書き込みアームが平均的により遠くに動くので、より高い容量のスピンドルモータが必要となり、データアクセス時間が増える。
本発明によると、図６−１７との関連で記載された技術は、図２２Ｂに示されるＲＡＩＤシステム８３４に選択的に利用されることで、消費電力およびデータアクセス時間を低減する。図２２Ａおよび図２３Ａ−２４Ｂには示していないが、本発明による他のＲＡＩＤシステムでもこれら技術を利用してよい。つまり、消費電力およびデータアクセス時間を減らすべくＬＰＤＤディスクアレイ８３８上に選択的にデータを記憶することで、ディスクアレイ制御機８４２および／またはアレイ管理制御機８４４により、図６および７Ａ−７Ｄに記載されたＬＵＢモジュール３０４、適応記憶モジュール３０６および／またはＬＰＤＤ維持モジュールが選択的に実装される。図８Ａ−８Ｃ、９、１０に記載されている適応的記憶制御モジュール４１４は、さらに、ディスクアレイ制御機８４２および／またはアレイ管理制御機８４４に選択的に実装され、消費電力および／またはアクセス時間を低減する。図１１Ａ−１１Ｃ、および１２に記載した駆動電力低減モジュール５２２も、さらに、ディスクアレイ制御機８４２および／またはアレイ管理制御機８４４に実装されえ、消費電力およびデータアクセス時間を減少しうる。さらに、図１３−１７のマルチドライブシステムおよび／または直接インタフェースを、ＨＰＤＤディスクアレイ８３６の一以上のＨＰＤＤとともに実装して、機能性を上げ、消費電力およびアクセス時間を低減してよい。
図２５を参照すると、記憶デバイス８５４、記憶リクエスタ８５８、ファイルサーバ８６２、および通信システム８６６を含む先行技術によるネットワークアタッチドストレージ（ＮＡＳ）システム８５０が示されている。記憶デバイス８５４は、典型的に、ディスクドライブ、ＲＡＩＤシステム、テープ駆動機構、テープライブラリ、光ドライブ、ジュークボックス、および任意の他の共有用記憶デバイスを含む。記憶デバイス８５４は、好ましくはオブジェクト指向デバイスであるが、それに限られない。記憶デバイス８５４は、リクエスタ８５８がデータ記憶および取得するＩ／Ｏインタフェースを含みうる。リクエスタ８５８は、典型的に、記憶デバイス８５４を共有する、および／またはそれに直接アクセスするサーバおよび／またはクライアントを含む。
ファイルサーバ８６２は、要求認証および資源配置などの管理およびセキュリティ機能を行う。記憶デバイス８５４は、管理方向付けにファイルサーバ８６２を頼っており、一方でリクエスタ８５８は、ファイルサーバ８６２が責任を負う範囲において、記憶管理を免除される。より小さなシステムにおいては、専用ファイルサーバは望ましくない場合もある。このような場合、リクエスタがＮＡＳシステム８５０の動作を監督する責任を負ってもよい。このような次第で、管理モジュール８７０および８７２を含むファイルサーバ８６２およびリクエスタ８５８が示されており、一、あるいはその他の、および／または両方が提供されてよい。通信システム８６６は、ＮＡＳシステム８５０の部材が通信する物理インフラストラクチャである。ネットワークおよびチャンネル両方の特性を有し、ネットワーク全ての部材を接続し典型的にチャネルでみられる低レイテンシを有することが望ましい。
ＮＡＳシステム８５０に電源供給されると、記憶デバイス８５４は、互いに識別しあうか、あるいはファイルサーバ８６２などの共通の参照点、一以上のリクエスタ８５８、および／または通信システム８６６に識別する。通信システム８６６は典型的にこれに利用されるべきネットワーク管理技術を提供するが、これら技術は通信システムに関連する媒体に接続することでアクセス可能である。記憶デバイス８５４およびリクエスタ８５８は媒体にログする。オペレーティング構成の決定が望まれる部材はいずれも全ての他の部材を識別するのに媒体サービスを利用してよい。ファイルサーバ８６２からは、リクエスタ８５８はアクセスできる記憶デバイス８５４の存在を知り、記憶デバイス８５４は別のデバイスの位置を知る必要がある場合あるいはバックアップのような管理サービスを呼び出す必要がある場合、どこにいけばよいか知る。同様にファイルサーバ８６２は、媒体サービスから記憶デバイス８５４の存在を知ることができる。特定のインストレーションのセキュリティによって、リクエスタは幾らかの機器へのアクセスを否定されてよい。アクセス可能な記憶デバイス一式から、その後ファイル、データベース、および利用可能な空き容量を識別することができる。
同時に、各ＮＡＳ部材は、知りたい特別な考慮点を何でもファイルサーバ８６２に識別してもよい。任意のデバイスレベルサービス属性を、他の全ての部材がその存在を知ることができるよう、ファイルサーバ８６２にひとたび通信しておくことができる。例えばリクエスタは、スタートアップの後、さらなる記憶容量の導入を知らされたいであろうし、これはリクエスタがファイルサーバ８６２へログするときに、属性によりトリガされる。ファイルサーバ８６２はこの処理を、新たな記憶デバイスが構成に追加されればいつでも自動的にすることができ、さらに、重要な特徴を知らせることを含んでもよい（例えば、ＲＡＩＤ５であり、ミラーされている、などの特徴）。
リクエスタがファイルを開かねばならない場合、記憶デバイス８５４へ直接行くことができる場合があり、許可および配置情報を知るべくファイルサーバに行かねばならない場合もある。ファイルサーバ８５４が記憶装置へのアクセスを制御する範囲は、インストレーションのセキュリティ要件の関数である。
図２６を参照すると、記憶デバイス９０４、リクエスタ９０８、ファイルサーバ９１２、および通信システム９１６を含む本発明によるネットワークアタッチドストレージ（ＮＡＳ）システム９００が示されている。記憶デバイス９０４は、図６−１９に関して上述したＲＡＩＤシステム８３４、および／またはマルチディスクドライブシステム９３０を含む。記憶デバイス９０４は、典型的に、ディスクドライブ、ＲＡＩＤシステム、テープ駆動機構、テープライブラリ、光ドライブ、ジュークボックス、および任意の他の共有用記憶デバイスを含みうる。理解されうるように、向上したＲＡＩＤシステムおよび／またはマルチディスクドライブシステム９３０を利用すると、ＮＡＳシステム９００の消費電力およびデータアクセス時間が低減される。
図２７を参照すると、不揮発性メモリおよびディスクドライブインタフェース制御機を含むディスクドライブ制御機が示されている。つまり、図２７のＨＤＤは、不揮発性メモリインタフェース（以下、不揮発性メモリインタフェース（ＩＦ）を有するＨＤＤと称する）を有する。図２７のデバイスは、ＨＤＤが、ホストデバイスの既存の不揮発性メモリインタフェース（ＩＦ）に接続され、さらなる不揮発性記憶装置を提供することを可能とする。
ディスクドライブ制御機１１００は、ホスト１１０２とディスクドライブ１１０４と通信する。不揮発性メモリＩＦを有するＨＤＤは、ディスクドライブ制御機１１００およびディスクドライブ１１０４を含む。ディスクドライブ１１０４は典型的にＡＴＡ、ＡＴＡ−ＣＥ、あるいはＩＤＥといった種類のインタフェースを有する。さらにディスクドライブ制御機１１００に連結されるのが、補助不揮発性メモリ１１０６であり、ここにはディスクドライブ制御機用のファームウェアコードが記憶される。この場合、ホスト１１０２は、単一のブロックとして示されているが典型的に、関連部材として、市販の不揮発性メモリデバイスに接続する種類の、工業規格の不揮発性メモリスロット（コネクタ）を含み、これがホストの標準の不揮発性メモリ制御機に接続される。このスロットは典型的にＭＭＣ（Ｍｕｌｔｉ Ｍｅｄｉａ Ｃａｒｄ）、ＳＤ（Ｓｅｃｕｒｅ Ｄａｔａ）、ＳＤとＭＭＣとの組み合わせであるＳＤ／ＭＭＣ、ＨＳ−ＭＭＣ（Ｈｉｇｈ Ｓｐｅｅｄ−ＭＭＣ）、ＳＤとＨＳ−ＭＭＣとの組み合わせであるＳＤ／ＨＳ−ＭＭＣ、およびＭｅｍｏｒｙ Ｓｔｉｃｋなどの、標準的な種類であってよい。このリストは限定的ではない。
典型的なアプリケーションは、不揮発性メモリインタフェースを介して埋め込み不揮発性メモリと通信するＭＰ３音楽プレーヤあるいは携帯電話ハンドセットなどの携帯コンピュータあるいは家庭用電子機器である。不揮発性メモリインタフェースは、フラッシュインタフェース、ＮＡＮＤフラッシュインタフェースおよび／または他の適切な不揮発性半導体メモリインタフェースを含んでよい。本開示では、不揮発性半導体メモリ、ハードディスクドライブあるいは他の種類のディスクドライブが、不揮発性半導体メモリを置き換え、インタフェース信号を利用するものとして提供される。開示される方法は、ディスクドライブ用の不揮発性メモリのようなインタフェースを提供し、これにより、通常であればフラッシュメモリしか受け付けないようなホストシステムにディスクドライブを組み込むことを容易にする。ディスクドライブが記憶デバイスとしてフラッシュメモリにより勝る利点は、特定のコストにおける大幅に大きな記憶容量である。
ホスト不揮発性メモリ制御機ファームウェアおよびソフトウェアに、ほんの最小限の変更を行うことで、開示されたインタフェース制御機を利用してディスクドライブを組み込むことができる。さらに、最小限の追加コマンドは必要である。利点であるのは、ホストおよびディスクドライブ間で転送される論理ブロック数という意味で、特定の読み出しあるいは書き込み動作用にオープンエンドのデータ転送があることである。さらに、ディスクドライブのセクタカウント数をホストが提供する必要がないことである。
ある実施形態においては、ディスクドライブ１１０４は小さいフォームファクタ（ＳＦＦ）ハードディスクドライブを有し、これは典型的には６５０×１５×７０ｍｍの物理サイズを有する。このようなＳＳＦハードディスクドライブの典型的なデータ転送レートは、１秒あたり２５メガバイトである。
図２７のディスクドライブ制御機１１００の機能を以下に詳述する。ディスクドライブ制御機１１００はインタフェース制御機１１１０を有し、これはホストシステム１１０２に、１４ラインのバスを有するフラッシュメモリ制御機として提示する。インタフェース制御機１１１０はさらに、ホスト１１０２とバッファマネージャ１１１２との間で、ホストコマンド解釈およびデータフロー制御という機能を行う。バッファマネージャ回路１１１２は、インタフェース制御機１１００と同じチップの一部として、あるいは別個のチップ上に含まれうるＳＲＡＭあるいはＤＲＡＭバッファ１１１８であってよい実際のバッファ（メモリ）を、メモリ制御機１１１６を介して制御する。バッファマネージャは、以下に詳述するバッファフィーチャを提供する。
バッファマネージャ１１１２はさらに、トラックフォーマット生成および欠陥管理という機能を行うｐｒｏｃｅｓｓｏｒ Ｉｎｔｅｒｆａｃｅ／Ｓｅｒｖｏ ａｎｄ ＩＤ−Ｌｅｓｓ／Ｄｅｆｅｃｔ Ｍａｎａｇｅｒ（ＭＰＩＦ／ＳＡＩＬ／ＤＭ）回路１１２２に接続される。ＭＰＩＦ／ＳＡＩＬ／ＤＭ回路１１２２は、Ａｄｖａｎｃｅｄ Ｈｉｇｈ Ｐｅｒｆｏｒｍａｎｃｅ Ｂｕｓ（ＡＨＢ）１１２６に接続される。ＡＨＢバス１１２６に接続されるのは、ラインキャッシュ１１２８、およびプロセッサ１１３０であり、Ｔｉｇｈｔｌｙ Ｃｏｕｐｌｅｄ Ｍｅｍｏｒｙ（ＴＣＭ）１１３４がプロセッサ１１３０に関連付けられる。プロセッサ１１３０は、埋め込みプロセッサあるいはマイクロプロセッサにより実装されうる。ラインキャッシュ１１２８の目的は、コード実行レイテンシを低減することである。外部フラッシュメモリ１１０６に連結されてもよい。
ディスクドライブ制御機１１００の残りのブロックは、ディスクドライブをサポートする機能を行い、サーボ制御機１１４０、ディスクフォーマッタおよび誤り訂正回路１１４２、および、ディスクドライブ１１０４のプレアンプリフィケーション回路に接続する読み出しチャネル回路１１４４を含む。８ライン（０‐７）を有する１４ラインの並列バスは、双方向入力／出力（Ｉ／Ｏ）データを搬送しうる。残りのラインは、コマンドＣＬＥ、ＡＬＥ、／ＣＥ、／ＲＥ、／ＷＥ、およびＲ／Ｂをそれぞれ搬送しうる。
図２８を参照すると、図２７のインタフェース制御機がより詳細に示されている。インタフェース制御機１１１０は、フラッシュ制御機（ｆｌａｓｈ＿ｃｔｌ）ブロック１１５０、フラッシュレジスタ（ｆｌａｓｈ＿ｒｅｇ）ブロック１１５２、フラッシュＦＩＦＯラッパ（ｆｌａｓｈ＿ｆｉｆｏ＿ｗｒａｐｐｅｒ）ブロック１１５４、およびフラッシュシステム同期（ｆｌａｓｈ＿ｓｙｓ＿ｓｙｎ）ブロック１１５６を含む。
フラッシュレジスタブロック１１５２はレジスタアクセスに利用される。それは、プロセッサ１１３０およびホスト１１０２がプログラムしたコマンドを記憶する。フラッシュ制御機１１５０のフラッシュステートマシン（不図示）は、ホスト１１０２から入力コマンドをデコードし、ディスクドライブ制御機１１００に制御を提供する。フラッシュＦＩＦＯラッパ１１５４は、３２×３２の双方向非同期ＦＩＦＯが実装しうるＦＩＦＯを含む。バッファマネージャインタフェース（ＢＭ ＩＦ）を介してバッファマネージャ１１１２からデータを転送・受信するためにデータを生成し信号を制御する。ＦＩＦＯの転送方向は、フラッシュレジスタ１１５２に記憶されるコマンドにより制御されてよい。フラッシュシステム同期ブロック１１５６は、インタフェース制御機とバッファマネージャインタフェースとの間の制御信号を同期させる。フラッシュＦＩＦＯラッパ１１５４に対してカウンタクリアパルス（ｃｌｋ２＿ｃｌｒ）も生成する。
フラッシュ制御機１１５０は、ＬＰＤＤのランダムな読み出しを実装するインタフェース信号ラインを制御してもよい。フラッシュ制御機１１５０は、ＬＰＤＤのランダムな書き込みを実装するインタフェース信号ラインを制御してもよい。フラッシュ制御機１１５０は、ＬＰＤＤの連続読み取りを実装するインタフェース信号ラインを制御し、ＬＰＤＤの連続書き込みを実装するインタフェース信号ラインを制御してもよい。フラッシュ制御機１１５０は、制御モジュールとＬＰＤＤとの間のコマンド転送を実装するインタフェース信号ラインを制御してよい。フラッシュ制御機１１５０は、対応するフラッシュメモリコマンド一式にＬＰＤＤコマンド一式をマップしてよい。
レジスタメモリ１１５２は、プロセッサバスを介してインタフェース制御機およびＬＰＤＤプロセッサと通信する。レジスタメモリ１１５２は、ＬＰＤＤプロセッサおよび制御モジュールがプログラムしたコマンドを記憶する。フラッシュ制御機１１５０は、バッファメモリのＬＰＤＤからの読み取りデータを記憶して制御モジュールおよびＬＰＤＤ間のデータ転送レートの差異を補償し、メモリバッファにデータがあることを示唆するために制御モジュールにデータ準備信号を送信してよい。
フラッシュ制御機１１５０は、制御モジュールおよびＬＰＤＤ間のデータ転送レートの差異を補償するべくバッファメモリの制御モジュールからの書き込みデータを記憶してよい。フラッシュ制御機１１５０は、メモリバッファにデータがあることを示唆するために制御モジュールにデータ準備信号を送信してよい。
図２９を参照すると、フラッシュインタフェースを有するマルチディスクドライブシステムの機能ブロック図が大体１２００として示されている。前述の説明は、フラッシュインタフェースをともなう一つのディスクドライブの利用に関していたが（低電力あるいは高電力ディスクドライブ）、フラッシュインタフェースを介して多数のディスクドライブを接続することができる。より具体的には、フラッシュインタフェース１２００を有するマルチディスクドライブシステムは、ホスト１２０２のフラッシュインタフェースと通信するホストフラッシュインタフェース１２０６を含む。ホストフラッシュインタフェース１２０２は上述の通り動作する。駆動制御モジュール１２０８は、ＨＰＤＤ１２２０およびＬＰＤＤ１２２２のうちのゼロ、１、あるいは両方を選択的に操作する。低電力および高電力モードの動作に関する上述の制御技術は、駆動制御モジュール１２０８が行うことができる。幾らかの実装例においては、ホストフラッシュインタフェース１２０６は、ホストの電力モードを感知する、および／またはホスト１２０２の電力モードを識別する情報を受信する。
図３０を参照すると、図３０のマルチディスクドライブが行うステップのフローチャートが示されている。ステップ１２３０から制御が始まる。ステップ１２３２において、制御は、ホストがＯＮであるか否かを決定する。ステップ１２３２の判定が肯定的である場合、制御は、ステップ１２３４でホストが高電力モードにあるか否かを判定する。ステップ１２３４の判定が肯定的である場合、制御は、必要に応じてステップ１２３６でＬＰＤＤ１２２２および／またはＨＰＤＤ１２２０に電力供給する。ステップ１２３４の判定が否定的である場合、制御は、ステップ１２３８でホストが低電力モードにあるか否かを判定する。ステップ１２３８の判定が肯定的である場合、制御はステップ１２４０でＨＰＤＤの電力供給を止め、ＬＰＤＤを必要に応じて操作して電力維持する。制御はステップ１２３８から（もし判定が否定的である場合）、ステップ１２４０そしてステップ１２３２と継続する。
理解されうるように、上述のフラッシュインタフェースを有するＨＤＤは、上述のフラッシュインタフェースを有するマルチディスクドライブを利用することができる。さらに、ＬＰＤＤおよびＨＰＤＤを有するシステムについて上述した制御技術の任意のものを、図２９に示したフラッシュインタフェースを有するマルチディスクドライブで利用することができる。ＬＰＤＤあるいはＨＰＤＤは、上述の実施形態の任意のものにおいて、任意の種類の低電力不揮発性メモリで置き換えられてよい。例えば、ＬＰＤＤあるいはＨＰＤＤは、フラッシュメモリに例示されるがそれに限定されない任意の適切な不揮発性固体メモリに置き換えられてよい。同様に、上述の実施形態の任意のものにおいて、低電力不揮発性メモリは、低電力ディスクドライブに置き換えられてよい。フラッシュメモリは幾らかの実施形態で上述されたが、任意の種類の不揮発性半導体メモリを利用することができる。
当業者であれば、上述の記載から、本発明の広い教示が多種の形式で実装できることを理解しよう。従って、本発明は特定の例示により記載されたが、本発明の真の範囲はそのように限定されるべきではない、というのは、当業者には図面、明細書、および以下の請求項から他の変形例が明らかだからである。

Claims (44)

  1. 高電力モードおよび低電力モードを有するデバイス用のディスクドライブシステムであって、
    低電力ディスクドライブ（ＬＰＤＤ）と、
    高電力ディスクドライブ（ＨＰＤＤ）と、を備え、
    前記ＬＰＤＤおよび前記ＨＰＤＤのうち少なくとも一つは、不揮発性半導体メモリインタフェースを介して前記デバイスと通信する、ディスクドライブシステム。
  2. 前記ＬＰＤＤ内の最稀使用ブロック（ＬＵＢ）を識別し、データ記憶要求およびデータ取得要求のうち少なくともいずれかが受信された場合、前記低電力モード中に前記ＬＵＢを前記ＨＰＤＤに選択的に転送するＬＵＢモジュールを含む制御モジュールをさらに備える、請求項１に記載のディスクドライブシステム。
  3. 書き込みデータの前記記憶要求中に、前記ＬＰＤＤ上に前記書き込みデータ用に十分な容量が利用可能である場合、前記制御モジュールは前記書き込みデータを前記ＬＰＤＤに転送する、請求項２に記載のディスクドライブシステム。
  4. 前記ＬＰＤＤ上に前記書き込みデータ用に十分な容量が利用可能でない場合、前記制御モジュールは、前記ＨＰＤＤに電力供給して、前記ＬＵＢを前記ＬＰＤＤから前記ＨＰＤＤへ転送し、前記書き込みデータを前記ＬＰＤＤに転送する、請求項２に記載のディスクドライブシステム。
  5. 前記ＬＰＤＤ上に前記書き込みデータ用に十分な容量が利用可能でない場合、前記制御モジュールは、前記書き込みデータが前記ＬＵＢの前に利用される可能性があるか否かを判定する適応記憶モジュールを含む、請求項２に記載のディスクドライブシステム。
  6. 前記書き込みデータが前記ＬＵＢの後に利用される可能性がある場合、前記制御モジュールは前記書き込みデータを前記ＨＰＤＤ上に記憶する、請求項５に記載のディスクドライブシステム。
  7. 前記書き込みデータが前記ＬＵＢの前に利用される可能性がある場合、前記制御モジュールは前記ＨＰＤＤに電力供給して、前記ＬＵＢを前記ＬＰＤＤから前記ＨＰＤＤに転送して、その後、前記書き込みデータを前記ＬＰＤＤに転送する、請求項５に記載のディスクドライブシステム。
  8. 読み出しデータの前記取得要求中に、前記読み出しデータが前記ＬＰＤＤに記憶されている場合、前記制御モジュールは、前記読み出しデータを前記ＬＰＤＤから取得する、請求項２に記載のディスクドライブシステム。
  9. 前記制御モジュールは、前記読み出しデータが前記ＬＰＤＤに配置されない場合、前記読み出しデータが一度利用される可能性があるかどうかを判定する適応記憶モジュールを含み、前記読み出しデータが一度利用される可能性がある場合、前記制御モジュールは前記読み出しデータを前記ＨＰＤＤから取得する、請求項８に記載のディスクドライブシステム。
  10. 前記適応記憶モジュールが、前記読み出しデータが一度を超える回数利用される可能性があると判定した場合で、前記ＬＰＤＤ上に前記読み出しデータ用に十分な容量が利用可能である場合、前記制御モジュールは前記読み出しデータを前記ＨＰＤＤから前記ＬＰＤＤへ転送する、請求項９に記載のディスクドライブシステム。
  11. 前記適応記憶モジュールが、前記読み出しデータが一度を超える回数利用される可能性があると判定した場合で、前記ＬＰＤＤ上に前記読み出しデータ用に十分な容量が利用可能でない場合、前記制御モジュールは前記ＬＵＢを前記ＬＰＤＤから前記ＨＰＤＤへ転送し、前記読み出しデータを前記ＨＰＤＤから前記ＬＰＤＤへ転送する、請求項９に記載のディスクドライブシステム。
  12. 前記ＬＰＤＤ上に前記読み出しデータ用に十分な容量が利用可能である場合、前記制御モジュールは、前記読み出しデータを前記ＨＰＤＤから前記ＬＰＤＤへ転送する、請求項８に記載のディスクドライブシステム。
  13. 前記ＬＰＤＤ上に前記読み出しデータ用に十分な容量が利用可能でない場合、前記制御モジュールは、前記ＬＵＢを前記ＬＰＤＤから前記ＨＰＤＤへ転送し、前記読み出しデータを前記ＨＰＤＤから前記ＬＰＤＤへ転送する、請求項８に記載のディスクドライブシステム。
  14. 前記読み出しデータが前記ＬＰＤＤに配置されない場合、前記制御モジュールは前記読み出しデータを前記ＨＰＤＤから取得する、請求項８に記載のディスクドライブシステム。
  15. 前記ＨＰＤＤは１．８"より大きい直径を有する一以上のプラッタを含み、前記ＬＰＤＤは１．８"以下の直径を有する一以上のプラッタを含む、請求項１に記載のディスクドライブシステム。
  16. 前記ＨＰＤＤおよび前記ＬＰＤＤは前記不揮発性半導体メモリインタフェースを介して前記デバイスと通信する、請求項１に記載のディスクドライブシステム。
  17. 前記ＬＰＤＤおよび前記ＨＰＤＤと通信する制御モジュールをさらに備え、前記低電力モードでの書き込みデータの記憶要求中に、前記制御モジュールは、前記ＬＰＤＤ上に前記書き込みデータ用に十分な容量が利用可能であるか否かを判定し、十分な容量が利用可能である場合、前記書き込みデータを前記ＬＰＤＤへ転送する、請求項１に記載のディスクドライブシステム。
  18. 前記ＨＰＤＤおよび前記ＬＰＤＤは前記不揮発性半導体メモリインタフェースを介して前記デバイスと通信する、請求項１７に記載のディスクドライブシステム。
  19. 十分な容量が利用可能でない場合、前記制御モジュールは、前記書き込みデータを前記ＨＰＤＤに記憶する、請求項１７に記載のディスクドライブシステム。
  20. 前記制御モジュールは、前記高電力モード中に前記ＬＰＤＤから前記ＨＰＤＤへデータファイルを転送して前記ＬＰＤＤ上で利用可能なディスク容量を増加するＬＰＤＤ維持モジュールをさらに含む、請求項１７に記載のディスクドライブシステム。
  21. 前記ＬＰＤＤ維持モジュールは、古さ、サイズ、および前記低電力モードで将来利用される可能性のうち少なくとも一つに基づいて、前記データファイルを転送する、請求項２０に記載のディスクドライブシステム。
  22. 前記ＨＰＤＤは１．８"より大きい直径を有する一以上のプラッタを含み、前記ＬＰＤＤは１．８"以下の直径を有する一以上のプラッタを含む、請求項１７に記載のディスクドライブシステム。
  23. 高電力モードおよび低電力モードを有するデバイス用のディスクドライブシステムを操作する方法であって、
    低電力ディスクドライブ（ＬＰＤＤ）と、高電力ディスクドライブ（ＨＰＤＤ）とを提供することと、
    前記ＬＰＤＤおよび前記ＨＰＤＤのうち少なくとも一つと前記デバイスとを、不揮発性半導体メモリインタフェースを介して通信させることと、を含む、方法。
  24. 前記ＬＰＤＤ内のＬＵＢを識別することと、
    データ記憶要求およびデータ取得要求のうち少なくともいずれかが受信された場合、前記低電力モード中に前記ＬＵＢを前記ＨＰＤＤに選択的に転送することと、をさらに含む、請求項２３に記載の方法。
  25. 書き込みデータの前記記憶要求中に、前記ＬＰＤＤ上に前記書き込みデータ用に十分な容量が利用可能である場合、前記書き込みデータを前記ＬＰＤＤに転送することをさらに含む、請求項２４に記載の方法。
  26. 前記ＬＰＤＤ上に前記書き込みデータ用に十分な容量が利用可能でない場合、前記ＨＰＤＤに電力供給して、前記ＬＵＢを前記ＬＰＤＤから前記ＨＰＤＤへ転送し、前記書き込みデータを前記ＬＰＤＤに転送することをさらに含む、請求項２４に記載の方法。
  27. 前記ＬＰＤＤ上に前記書き込みデータ用に十分な容量が利用可能でない場合、前記書き込みデータが前記ＬＵＢの前に利用される可能性があるか否かを判定することをさらに含む、請求項２４に記載の方法。
  28. 前記書き込みデータが前記ＬＵＢの後に利用される可能性がある場合、前記書き込みデータを前記ＨＰＤＤ上に記憶することをさらに含む、請求項２７に記載の方法。
  29. 前記書き込みデータが前記ＬＵＢの前に利用される可能性がある場合、前記ＨＰＤＤに電力供給して、前記ＬＵＢを前記ＬＰＤＤから前記ＨＰＤＤに転送して、その後、前記書き込みデータを前記ＬＰＤＤに転送することをさらに含む、請求項２７に記載の方法。
  30. 読み出しデータの前記取得要求中に、前記読み出しデータが前記ＬＰＤＤに記憶されている場合、前記読み出しデータを前記ＬＰＤＤから取得することをさらに含む、請求項２４に記載の方法。
  31. 前記読み出しデータが前記ＬＰＤＤに配置されない場合、前記読み出しデータが一度利用される可能性があるかどうかを判定することと、
    前記読み出しデータが一度利用される可能性がある場合、前記読み出しデータを前記ＨＰＤＤから取得することと、をさらに含む、請求項３０に記載の方法。
  32. 前記読み出しデータが一度を超える回数利用される可能性がある場合で、前記ＬＰＤＤ上に前記読み出しデータ用に十分な容量が利用可能である場合、前記読み出しデータを前記ＨＰＤＤから前記ＬＰＤＤへ転送することをさらに含む、請求項３１に記載の方法。
  33. 前記読み出しデータが一度を超える回数利用される可能性があると判定した場合で、前記ＬＰＤＤ上に前記読み出しデータ用に十分な容量が利用可能でない場合、前記ＬＵＢを前記ＬＰＤＤから前記ＨＰＤＤへ転送し、前記読み出しデータを前記ＨＰＤＤから前記ＬＰＤＤへ転送することをさらに含む、請求項３１に記載の方法。
  34. 前記ＬＰＤＤ上に前記読み出しデータ用に十分な容量が利用可能である場合、前記読み出しデータを前記ＨＰＤＤから前記ＬＰＤＤへ転送することをさらに含む、請求項３１に記載の方法。
  35. 前記ＬＰＤＤ上に前記読み出しデータ用に十分な容量が利用可能でない場合、前記ＬＵＢを前記ＬＰＤＤから前記ＨＰＤＤへ転送し、前記読み出しデータを前記ＨＰＤＤから前記ＬＰＤＤへ転送することをさらに含む、請求項３１に記載の方法。
  36. 前記読み出しデータが前記ＬＰＤＤに配置されない場合、前記読み出しデータを前記ＨＰＤＤから取得することをさらに含む、請求項３１に記載の方法。
  37. 前記ＨＰＤＤおよび前記ＬＰＤＤは前記不揮発性半導体メモリインタフェースを介して前記デバイスと通信する、請求項２３に記載の方法。
  38. 前記ＬＰＤＤ上に前記書き込みデータ用に十分な容量が利用可能であるか否かを判定し、前記低電力モードでの書き込みデータの記憶要求中に十分な容量が利用可能である場合、前記書き込みデータを前記ＬＰＤＤへ転送することをさらに含む、請求項２３に記載の方法。
  39. 前記ＨＰＤＤおよび前記ＬＰＤＤは前記不揮発性半導体メモリインタフェースを介して前記デバイスと通信する、請求項３８に記載の方法。
  40. 十分な容量が利用可能でない場合、前記書き込みデータを前記ＨＰＤＤに記憶することをさらに含む、請求項３８に記載の方法。
  41. 前記高電力モード中に前記ＬＰＤＤから前記ＨＰＤＤへデータファイルを転送して前記ＬＰＤＤ上で利用可能なディスク容量を増加することをさらに含む、請求項３８に記載の方法。
  42. 古さ、サイズ、および前記低電力モードで将来利用される可能性のうち少なくとも一つに基づいて、前記データファイルを転送することをさらに含む、請求項４１に記載の方法。
  43. 前記不揮発性半導体メモリインタフェースはフラッシュメモリインタフェースを含む、請求項１に記載のディスクドライブシステム。
  44. 前記不揮発性半導体メモリインタフェースはフラッシュメモリインタフェースを含む、請求項２３に記載の方法。
JP2009509862A 2006-05-10 2007-05-10 フラッシュインタフェースを有するハードディスクドライブを含む適応記憶システム Pending JP2009536767A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US79915106P 2006-05-10 2006-05-10
US82086706P 2006-07-31 2006-07-31
US11/503,016 US7702848B2 (en) 2004-06-10 2006-08-11 Adaptive storage system including hard disk drive with flash interface
PCT/US2007/011326 WO2007133646A2 (en) 2006-05-10 2007-05-10 Adaptive storage system including hard disk drive with flash interface

Publications (2)

Publication Number Publication Date
JP2009536767A true JP2009536767A (ja) 2009-10-15
JP2009536767A5 JP2009536767A5 (ja) 2010-06-03

Family

ID=38694479

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009509862A Pending JP2009536767A (ja) 2006-05-10 2007-05-10 フラッシュインタフェースを有するハードディスクドライブを含む適応記憶システム

Country Status (6)

Country Link
US (2) US7702848B2 (ja)
EP (1) EP2016476B1 (ja)
JP (1) JP2009536767A (ja)
KR (1) KR101379940B1 (ja)
TW (1) TWI426444B (ja)
WO (1) WO2007133646A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012063280A1 (en) 2010-11-09 2012-05-18 Hitachi, Ltd. Structual fabric of a storage apparatus for mounting storage devices

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070083785A1 (en) * 2004-06-10 2007-04-12 Sehat Sutardja System with high power and low power processors and thread transfer
US7788427B1 (en) 2005-05-05 2010-08-31 Marvell International Ltd. Flash memory interface for disk drive
US20080140921A1 (en) * 2004-06-10 2008-06-12 Sehat Sutardja Externally removable non-volatile semiconductor memory module for hard disk drives
US7617359B2 (en) * 2004-06-10 2009-11-10 Marvell World Trade Ltd. Adaptive storage system including hard disk drive with flash interface
US7730335B2 (en) 2004-06-10 2010-06-01 Marvell World Trade Ltd. Low power computer with main and auxiliary processors
US20070094444A1 (en) * 2004-06-10 2007-04-26 Sehat Sutardja System with high power and low power processors and thread transfer
US7702848B2 (en) * 2004-06-10 2010-04-20 Marvell World Trade Ltd. Adaptive storage system including hard disk drive with flash interface
US7634615B2 (en) * 2004-06-10 2009-12-15 Marvell World Trade Ltd. Adaptive storage system
US7401238B2 (en) * 2005-07-28 2008-07-15 Cassatt Corporation System and method for causing an idle image to execute on an application node of a distributed computing system when instructed to power down
US20080263324A1 (en) 2006-08-10 2008-10-23 Sehat Sutardja Dynamic core switching
US8560760B2 (en) * 2007-01-31 2013-10-15 Microsoft Corporation Extending flash drive lifespan
US7657572B2 (en) 2007-03-06 2010-02-02 Microsoft Corporation Selectively utilizing a plurality of disparate solid state storage locations
EP2229100A4 (en) * 2007-12-07 2013-05-15 Allen Vanguard Corp DEVICE AND METHOD FOR MEASURING DATA FOR ANALYSIS OF INJURIES
US8375190B2 (en) * 2007-12-11 2013-02-12 Microsoft Corporation Dynamtic storage hierarachy management
JP5207792B2 (ja) * 2008-02-19 2013-06-12 キヤノン株式会社 情報処理装置及び情報処理方法
US8407697B2 (en) * 2008-06-09 2013-03-26 International Business Machines Corporation Application mobility using virtual real memory services
US20100325352A1 (en) * 2009-06-19 2010-12-23 Ocz Technology Group, Inc. Hierarchically structured mass storage device and method
EP2273365A1 (en) * 2009-06-26 2011-01-12 Thomson Licensing Combined memory and storage device in an apparatus for data processing
US8245060B2 (en) * 2009-10-15 2012-08-14 Microsoft Corporation Memory object relocation for power savings
KR101090407B1 (ko) * 2009-12-24 2011-12-06 주식회사 팍스디스크 듀얼 메모리 영역을 관리하는 반도체 스토리지 시스템의 제어 방법
WO2011128867A1 (en) 2010-04-15 2011-10-20 Ramot At Tel Aviv University Ltd. Multiple programming of flash memory without erase
US8447925B2 (en) 2010-11-01 2013-05-21 Taejin Info Tech Co., Ltd. Home storage device and software including management and monitoring modules
US8990494B2 (en) 2010-11-01 2015-03-24 Taejin Info Tech Co., Ltd. Home storage system and method with various controllers
US9235500B2 (en) * 2010-12-07 2016-01-12 Microsoft Technology Licensing, Llc Dynamic memory allocation and relocation to create low power regions
US9977732B1 (en) * 2011-01-04 2018-05-22 Seagate Technology Llc Selective nonvolatile data caching based on estimated resource usage
US9183135B2 (en) * 2011-01-21 2015-11-10 Micron Technology, Inc. Preparation of memory device for access using memory access type indicator signal
US9477597B2 (en) 2011-03-25 2016-10-25 Nvidia Corporation Techniques for different memory depths on different partitions
US8701057B2 (en) 2011-04-11 2014-04-15 Nvidia Corporation Design, layout, and manufacturing techniques for multivariant integrated circuits
US9529712B2 (en) * 2011-07-26 2016-12-27 Nvidia Corporation Techniques for balancing accesses to memory having different memory types
WO2013108132A2 (en) 2012-01-20 2013-07-25 Marvell World Trade Ltd. Cache system using solid state drive
CN103246559B (zh) * 2012-02-10 2016-12-14 联想(北京)有限公司 应用处理方法和电子设备
EP2859456A4 (en) * 2012-06-08 2016-06-15 Hewlett Packard Development Co INCREASING MEMORY CAPACITY FOR A KEY VALUE CACHE
US10528116B2 (en) 2013-03-14 2020-01-07 Seagate Technology Llc Fast resume from hibernate
US9600413B2 (en) * 2013-12-24 2017-03-21 Intel Corporation Common platform for one-level memory architecture and two-level memory architecture
US10474569B2 (en) 2014-12-29 2019-11-12 Toshiba Memory Corporation Information processing device including nonvolatile cache memory and processor
CN105824570B (zh) * 2015-01-04 2018-11-23 致伸科技股份有限公司 可降低耗电的硬盘装置以及降低硬盘装置耗电的方法
US10055144B1 (en) * 2016-03-30 2018-08-21 Amazon Technologies, Inc. Configurable storage drive
CN107861891A (zh) * 2017-11-14 2018-03-30 郑州天迈科技股份有限公司 用于公交车载硬盘的音视频数据存取方法
US11573737B2 (en) * 2020-03-02 2023-02-07 Silicon Motion, Inc. Method and apparatus for performing disk management of all flash array server
US11790947B1 (en) 2022-05-03 2023-10-17 Seagate Technology Llc Idle power saving for actuator device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05134820A (ja) * 1991-11-14 1993-06-01 Seiko Epson Corp 情報処理装置
JPH06266511A (ja) * 1993-03-15 1994-09-22 Canon Electron Inc Ｉｃカードインターフェイス付きディスク装置
JP2005353080A (ja) * 2004-06-10 2005-12-22 Marvell World Trade Ltd 適応記憶システム

Family Cites Families (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4425615A (en) 1980-11-14 1984-01-10 Sperry Corporation Hierarchical memory system having cache/disk subsystem with command queues for plural disks
US5150465A (en) 1988-11-30 1992-09-22 Compaq Computer Corporation Mode-selectable integrated disk drive for computer
US5293500A (en) 1989-02-10 1994-03-08 Mitsubishi Denki K.K. Parallel processing method and apparatus
DE69033438T2 (de) 1989-04-13 2000-07-06 Sandisk Corp Austausch von fehlerhaften Speicherzellen einer EEprommatritze
US5440749A (en) 1989-08-03 1995-08-08 Nanotronics Corporation High performance, low cost microprocessor architecture
US5455913A (en) 1990-05-14 1995-10-03 At&T Global Information Solutions Company System and method for transferring data between independent busses
US5485595A (en) * 1993-03-26 1996-01-16 Cirrus Logic, Inc. Flash memory mass storage architecture incorporating wear leveling technique without using cam cells
GB2286267A (en) 1994-02-03 1995-08-09 Ibm Energy-saving cache control system
US5596708A (en) * 1994-04-04 1997-01-21 At&T Global Information Solutions Company Method and apparatus for the protection of write data in a disk array
US5659718A (en) * 1994-08-19 1997-08-19 Xlnt Designs, Inc. Synchronous bus and bus interface device
JPH0883148A (ja) 1994-09-13 1996-03-26 Nec Corp 磁気ディスク装置
GB9419246D0 (en) 1994-09-23 1994-11-09 Cambridge Consultants Data processing circuits and interfaces
US5815726A (en) * 1994-11-04 1998-09-29 Altera Corporation Coarse-grained look-up table architecture
US5768164A (en) 1996-04-15 1998-06-16 Hewlett-Packard Company Spontaneous use display for a computing system
US6006320A (en) 1996-07-01 1999-12-21 Sun Microsystems, Inc. Processor architecture with independent OS resources
US5937423A (en) 1996-12-26 1999-08-10 Intel Corporation Register interface for flash EEPROM memory arrays
US6035408A (en) 1998-01-06 2000-03-07 Magnex Corp. Portable computer with dual switchable processors for selectable power consumption
EP0974908A2 (en) * 1998-07-24 2000-01-26 Interuniversitair Microelektronica Centrum Vzw Optimized virtual memory management for dynamic data types
US6282614B1 (en) 1999-04-15 2001-08-28 National Semiconductor Corporation Apparatus and method for reducing the power consumption of a microprocessor with multiple levels of caches
US6457135B1 (en) 1999-08-10 2002-09-24 Intel Corporation System and method for managing a plurality of processor performance states
KR100490934B1 (ko) 1999-08-25 2005-05-27 시게이트 테크놀로지 엘엘씨 디스크 드라이브의 지능형 파워 관리
US6501999B1 (en) 1999-12-22 2002-12-31 Intel Corporation Multi-processor mobile computer system having one processor integrated with a chipset
US6631474B1 (en) 1999-12-31 2003-10-07 Intel Corporation System to coordinate switching between first and second processors and to coordinate cache coherency between first and second processors during switching
US6496915B1 (en) 1999-12-31 2002-12-17 Ilife Solutions, Inc. Apparatus and method for reducing power consumption in an electronic data storage system
US6594724B1 (en) * 2000-03-30 2003-07-15 Hitachi Global Storage Technologies Netherlands B.V. Enhanced DASD with smaller supplementary DASD
US6628469B1 (en) * 2000-07-11 2003-09-30 International Business Machines Corporation Apparatus and method for low power HDD storage architecture
US6631469B1 (en) 2000-07-17 2003-10-07 Intel Corporation Method and apparatus for periodic low power data exchange
KR100353731B1 (ko) 2000-11-01 2002-09-28 (주)니트 젠 일회성 지문템플릿을 이용한 사용자 인증시스템 및 방법
US6785767B2 (en) 2000-12-26 2004-08-31 Intel Corporation Hybrid mass storage system and method with two different types of storage medium
US6986066B2 (en) 2001-01-05 2006-01-10 International Business Machines Corporation Computer system having low energy consumption
US20020129288A1 (en) 2001-03-08 2002-09-12 Loh Weng Wah Computing device having a low power secondary processor coupled to a keyboard controller
US7231531B2 (en) 2001-03-16 2007-06-12 Dualcor Technologies, Inc. Personal electronics device with a dual core processor
US20030153354A1 (en) 2001-03-16 2003-08-14 Cupps Bryan T. Novel personal electronics device with keypad application
US7184003B2 (en) 2001-03-16 2007-02-27 Dualcor Technologies, Inc. Personal electronics device with display switching
US6976180B2 (en) 2001-03-16 2005-12-13 Dualcor Technologies, Inc. Personal electronics device
US6725336B2 (en) 2001-04-20 2004-04-20 Sun Microsystems, Inc. Dynamically allocated cache memory for a multi-processor unit
TWI234074B (en) * 2001-05-03 2005-06-11 Kwok-Yan Leung Device and method for protecting data records in recording media
US6925529B2 (en) 2001-07-12 2005-08-02 International Business Machines Corporation Data storage on a multi-tiered disk system
US6859856B2 (en) 2001-10-23 2005-02-22 Flex P Industries Sdn. Bhd Method and system for a compact flash memory controller
US8181118B2 (en) 2001-11-28 2012-05-15 Intel Corporation Personal information device on a mobile computing platform
US6804632B2 (en) 2001-12-06 2004-10-12 Intel Corporation Distribution of processing activity across processing hardware based on power consumption considerations
US6639827B2 (en) 2002-03-12 2003-10-28 Intel Corporation Low standby power using shadow storage
KR100441608B1 (ko) 2002-05-31 2004-07-23 삼성전자주식회사 낸드 플래시 메모리 인터페이스 장치
US7269752B2 (en) 2002-06-04 2007-09-11 Lucent Technologies Inc. Dynamically controlling power consumption within a network node
US7082495B2 (en) * 2002-06-27 2006-07-25 Microsoft Corporation Method and apparatus to reduce power consumption and improve read/write performance of hard disk drives using non-volatile memory
US6775180B2 (en) 2002-12-23 2004-08-10 Intel Corporation Low power state retention
US7254730B2 (en) 2003-02-14 2007-08-07 Intel Corporation Method and apparatus for a user to interface with a mobile computing device
AU2003900764A0 (en) 2003-02-20 2003-03-06 Secure Systems Limited Bus bridge security system and method for computers
JP2006523882A (ja) 2003-04-14 2006-10-19 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ ユニバーサルなドライブ装置のためのフォーマットマッピング方式
US7221331B2 (en) 2003-05-05 2007-05-22 Microsoft Corporation Method and system for auxiliary display of information for a computing device
US7240228B2 (en) 2003-05-05 2007-07-03 Microsoft Corporation Method and system for standby auxiliary processing of information for a computing device
US7069388B1 (en) 2003-07-10 2006-06-27 Analog Devices, Inc. Cache memory data replacement strategy
US7925298B2 (en) 2003-09-18 2011-04-12 Vulcan Portals Inc. User interface for a secondary display module of a mobile electronic device
US20050066209A1 (en) 2003-09-18 2005-03-24 Kee Martin J. Portable electronic device having high and low power processors operable in a low power mode
US7500127B2 (en) 2003-09-18 2009-03-03 Vulcan Portals Inc. Method and apparatus for operating an electronic device in a low power mode
US7017059B2 (en) 2003-12-12 2006-03-21 Cray Canada Inc. Methods and apparatus for replacing cooling systems in operating computers
US20070055841A1 (en) 2003-12-16 2007-03-08 Real Enterprise Solutions Development B.V. Memory allocation in a computer system
US20060031510A1 (en) * 2004-01-26 2006-02-09 Forte Internet Software, Inc. Methods and apparatus for enabling a dynamic network of interactors according to personal trust levels between interactors
US7136973B2 (en) 2004-02-04 2006-11-14 Sandisk Corporation Dual media storage device
US7421602B2 (en) 2004-02-13 2008-09-02 Marvell World Trade Ltd. Computer with low-power secondary processor and secondary display
US7702848B2 (en) 2004-06-10 2010-04-20 Marvell World Trade Ltd. Adaptive storage system including hard disk drive with flash interface
US7730335B2 (en) 2004-06-10 2010-06-01 Marvell World Trade Ltd. Low power computer with main and auxiliary processors
US7574541B2 (en) 2004-08-03 2009-08-11 Lsi Logic Corporation FIFO sub-system with in-line correction
US7437581B2 (en) 2004-09-28 2008-10-14 Intel Corporation Method and apparatus for varying energy per instruction according to the amount of available parallelism
US20060069848A1 (en) 2004-09-30 2006-03-30 Nalawadi Rajeev K Flash emulation using hard disk
US20060075185A1 (en) 2004-10-06 2006-04-06 Dell Products L.P. Method for caching data and power conservation in an information handling system
US7882299B2 (en) 2004-12-21 2011-02-01 Sandisk Corporation System and method for use of on-chip non-volatile memory write cache
TWI252983B (en) * 2004-12-29 2006-04-11 Inventec Corp Multi-channel serial ATA control system and control card thereof
US20060218324A1 (en) 2005-03-25 2006-09-28 Matsushita Electrical Industrial Co., Ltd Systems and methods for flexible data transfers in SDIO and/or MMC
US7492368B1 (en) 2006-01-24 2009-02-17 Nvidia Corporation Apparatus, system, and method for coalescing parallel memory requests

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05134820A (ja) * 1991-11-14 1993-06-01 Seiko Epson Corp 情報処理装置
JPH06266511A (ja) * 1993-03-15 1994-09-22 Canon Electron Inc Ｉｃカードインターフェイス付きディスク装置
JP2005353080A (ja) * 2004-06-10 2005-12-22 Marvell World Trade Ltd 適応記憶システム
JP2006012126A (ja) * 2004-06-10 2006-01-12 Marvell World Trade Ltd 適応記憶システム
JP2006059323A (ja) * 2004-06-10 2006-03-02 Marvell World Trade Ltd 適応記憶システム

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
CSNC200750988005; 清水 隆雄: '電子立国：電子秘術' エレクトロニクスライフ 第１２月号, 19941201, 第２０-２１頁, 日本放送出版協会 *
CSND200000132011; '５００円玉大のハードディスク誕生' ｍｏｂｉｌｅ ｍｅｄｉａ ｍａｇａｚｉｎｅ 第６巻，第１１号, 19981013, 第６０-６１頁, 株式会社シーメディア *
CSND200001358014; 江戸川: 'ノートファクトリー' 日経Ｗｉｎ ＰＣ 第５巻，第９号, 19990901, 第２１０-２１３頁, 日経ＢＰ社 *
JPN6012015432; '５００円玉大のハードディスク誕生' ｍｏｂｉｌｅ ｍｅｄｉａ ｍａｇａｚｉｎｅ 第６巻，第１１号, 19981013, 第６０-６１頁, 株式会社シーメディア *
JPN6012015433; 清水 隆雄: '電子立国：電子秘術' エレクトロニクスライフ 第１２月号, 19941201, 第２０-２１頁, 日本放送出版協会 *
JPN6012015434; 江戸川: 'ノートファクトリー' 日経Ｗｉｎ ＰＣ 第５巻，第９号, 19990901, 第２１０-２１３頁, 日経ＢＰ社 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012063280A1 (en) 2010-11-09 2012-05-18 Hitachi, Ltd. Structual fabric of a storage apparatus for mounting storage devices
US8462502B2 (en) 2010-11-09 2013-06-11 Hitachi, Ltd. Structural fabric of a storage apparatus for mounting storage devices

Also Published As

Publication number Publication date
WO2007133646A2 (en) 2007-11-22
US7702848B2 (en) 2010-04-20
US7636809B2 (en) 2009-12-22
WO2007133646A3 (en) 2008-02-14
US20070226409A1 (en) 2007-09-27
KR20090018079A (ko) 2009-02-19
US20060277360A1 (en) 2006-12-07
KR101379940B1 (ko) 2014-04-01
TWI426444B (zh) 2014-02-11
TW200821908A (en) 2008-05-16
WO2007133646B1 (en) 2008-04-17
EP2016476A2 (en) 2009-01-21
EP2016476B1 (en) 2019-07-10

Similar Documents

Publication Publication Date Title
KR101379940B1 (ko) 플래시 인터페이스를 갖는 하드 디스크 드라이브를 포함한 적응 저장 시스템
US7617359B2 (en) Adaptive storage system including hard disk drive with flash interface
US8874948B2 (en) Apparatuses for operating, during respective power modes, transistors of multiple processors at corresponding duty cycles
US7634615B2 (en) Adaptive storage system
US20070094444A1 (en) System with high power and low power processors and thread transfer
US20070083785A1 (en) System with high power and low power processors and thread transfer
EP1855181A2 (en) System with high power and low power processors and thread transfer

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100416

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100416

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120327

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120625

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121009

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200407