TWI379235B - Cache hierarchy - Google Patents

Cache hierarchy Download PDF

Info

Publication number
TWI379235B
TWI379235B TW094133391A TW94133391A TWI379235B TW I379235 B TWI379235 B TW I379235B TW 094133391 A TW094133391 A TW 094133391A TW 94133391 A TW94133391 A TW 94133391A TW I379235 B TWI379235 B TW I379235B
Authority
TW
Taiwan
Prior art keywords
memory
processor
page
power
auxiliary
Prior art date
Application number
TW094133391A
Other languages
English (en)
Other versions
TW200614076A (en
Inventor
Sehat Sutardja
hong yi Chen
Original Assignee
Marvell World Trade Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Marvell World Trade Ltd filed Critical Marvell World Trade Ltd
Publication of TW200614076A publication Critical patent/TW200614076A/zh
Application granted granted Critical
Publication of TWI379235B publication Critical patent/TWI379235B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3293—Power saving characterised by the action undertaken by switching to a less power-consuming processor, e.g. sub-CPU
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0893—Caches characterised by their organisation or structure
    • G06F12/0897—Caches characterised by their organisation or structure with two or more cache hierarchy levels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/22—Employing cache memory using specific memory technology
    • G06F2212/222—Non-volatile memory
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Transceivers (AREA)

Description

1379235 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種電腦體系結構，特別係關於一種雙電源模 式的電腦體系結構中的電腦系統及低功率處理裝置。 【先前技術】
膝上型電腦可使用線路電源也可使用電池電源來供電。膝上 型電腦的處理器、圖形處理II、記憶體和顯示S在運行時要清耗 相當大的功率。膝上型電腦的__侧顯限制就是膝上型電腦在不 進行重新充電的情況下利用I池所能運行的時間長短。膝上型電 腦較高的功耗通常導致較短的電池壽命。 現參考第1A圖’所示的示例性電腦體系結構4包括一具有記 憶體7(例如錄記鐘或高速緩衝記紐（eaehe))的處理器6。 處理器6與輸〜輸出介面⑽）8通信。諸如隨機存取記憶體 (趣）1〇之類的揮發性記憶體9及/或其他合適的電子資料記憶 -丨面8通彳。。圖形處理器u和諸如快取記憶體之類的記憶 體12提高了 _處理速度，並改進了性能。 固或夕個I/O裝置例如鍵盤13和指標裝置㈣她 deVlce)l4 (例如滑氣及/或其他合適的裝置）與介面8通信。具; 或夕個直彳：大於18英啊片的高功率磁碟機（肌μ ^如硬碟_ ’提供了雜發性_，_料並與介面 :HPDD 15细㈣蝴顧浦。峨電池來運行 '。使用咖〇 15會㈣降低電池壽命。電腦齡結構4也㈤
094TW5999-3F
現參考筮lt> 組22和一
。例如，該電腦體系結構可以是北橋/南 對應北橋晶片組，而I/O晶片組對應南橋晶片 橋結構（處理w 盘）或其他類似的體系結構。處理晶片組22經由祕匯流排27 :、—25和圖形處理器26通信。處理晶片組22控制與揮發性 己隐體28 (例如外部dram (動態隨機存取記憶體）或其他記憶 六）週邊元件互連（ρα)匯流排Μ及/或二級快取記憶體Μ的 及决取5己憶體33和34可以分別與處理器 25及/或圖形處 益26相連。在一替換實施例中，圖形加速槔（AGP)(未示出） 取代及/或除了圖形處理器26之外與處理晶片組U通信。處理晶 2通吊使用多個晶片來實現’但這並不是必需的。PCI插槽 36與PCI匯流排30相連。 1/0曰曰片組24管理輸入/輪出0/0)的基本形式。I/O晶片組 由工業“準體系結構⑽A)匯流排Μ與通用串列匯流排 (USB) 40、音頻裝置41、鍵盤（kbd)及/或指標裝置π以及 f本輸入/輸出系統（BI〇s)43通信。與處理晶片組Μ不同，⑽ 7 ’且24通常（但並不是必需的）是使用與匯流排犯相連 的單個阳片來：T現。HPDD 50 ’例如硬碟驅動n也與！/〇晶片組 24通“。HPDD 5〇可以儲存一全特徵⑽l f論[⑷作業系統 )例如 Windows Xp®、Wind〇ws 2_®、[丨職和基於嫩[@
094TW5999-3F 1379235 的作業系統，其由處理器25執行。 【發明内容】 本發明提供了一種處理裝置，其包括一個處理器；與所述處 器通4的低功率非揮發性記憶體；和與所述處理器通信的高功 率非揮發性記憶體，其中所述處理裝置利用一種快取記憶體階層 :· 結構來管理資料，該快取記憶體階層結構包括一個用於所述高功 „ 率非揮發性記憶體内資料的高功率（HP)非揮發性記憶體層和一 •個用於所述低功率非揮發性記憶體内資料的低功率（LP)非揮發 性記憶體層，其中所述LP非揮發性記憶體層在所述快取記憶體階 層結構中的層次比所述HP非揮發性記憶體層的高。 在其他特徵中，所述處理裝置進一步包括與所述處理器相聯 的一級快取記憶體、與所述處理器通信的揮發性記憶體、以及與 所述處理器通信的二級快取記憶體。所述快取記憶體階層結構進 一步包括一個揮發性記憶體層、一個用於所述二級快取記憶體内 .資料的第二層、一個用於所述一級快取記憶體内資料的第一層、 以及一個用於所述處理器内資料的CPU層。 在其他特徵中，所述HP非揮發性記憶體包括一個具有直徑大於 1·8英吋碟片的高功率磁碟機。所述LP非揮發性記憶體包括快閃 記憶體及/或低功率磁碟機中的至少一個，其中該低功率磁碟機具 有一個直徑小於或等於1,8英吋的碟片。 從下文的詳細描述中可以看到本發明其他的應用領域。應該 理解的是，本發明中用於闡述較佳實施例的詳細描述和特定實例 094TW5999-3F 7 僅用於闡釋的目的，而非限制本發明的範圍。 —，下在實;^方式情細敘述本發明之詳細特徵以及優點，其 :合足以餘何抑細技藝者瞭解本㈣之技躺容並據以實 施，且根據錢明書所揭露之内容、申請專利麵及圖式，任何 熟習相關技藝者可輕易地理解本發明相關之目的及優點。 【實施方式】 為使對本發明的目的、構造、特徵、及其功能有進一步的瞭 '’聽针施例詳細朗如下^上之關於本發容之說明 '下之實施方式之說鶴肋示範與轉本發明之原理，並且 提供本發明之專利申請麵更進—步之解釋。 下边對較佳實施例的描述僅僅是示例性的，並無意限制本發 明及其應用如途。為清晰起見，關㈣相_賴標號表示 類㈣精。本文所㈣術語“模組”指的是專用積體電路 ASIC)、電子電路、執行—個❹個軟體或固件程式的處理器（共 用的:專用的、或組群的）和記憶體、組合邏輯電路'及/或其他 可以提供上述功能的合適部件。 本文所用的“資料處理裝置”指岐包括處理器、記憶體、 和輸入/輪出介面的任何系統。示雕的處理裝置包括但並不限於 桌面電腦、膝上型電腦、個人媒體播放器、個人數位助理和筆記 =電細’除了⑨些還涉及其他_的處理裝置。本文所使用的術 語“高_模式”·是處理裝置的主處理器及/或主圖形處理器 的活動知作。術語“低功率模式，，指的是，在輔助處理器和輔助
094TW5999-3F 1379235 -圖形處理器可運行時，域理器及/或主圖形處理器的低功率睡眠 •拉式、關閉桓式及/或非回應模式。“闕閉模式，，指的是主處理器 和輔助處理器都關閉時的情形。 °° 術語“低功率磁碟機，，或LPDD指的是具有一個或多個直徑 J於或等於1.8英吁碟片的磁碟機及/或微驅動器。術語“高功率 .磁碟機或朋^指的是具有-個或多個直徑大於18英吁碟片 ,的硬碟驅動益LPDD的儲存能力和功耗通常都低於HPDD的错 #存能力和功耗。LPDD的轉逮也高於的轉速。例如， 可以獲取10,000-20,〇〇〇rpM (轉/分）的轉速。 根據本發明的電％體系結構包括在高神模式綱運行的主 處理器、主圖形處理器和主記憶體（如結合第u圖和第m圖所 述的那樣）。輔助處理器和辅助圖形處理器在低功率模式期間運 行。輔助處理器和辅助圖形處理器可以連接到電腦的各種部件， 將如以下所述。在低功率模式期間主揮發性記憶體可以被辅助處 #理器和輔助圖形處理器所用。或者，可以利用例如dram之類的 輔助揮發性記憶體及/或諸如喪入式DRAM之類的嵌入式辅助揮 發性記憶體，將如以下所述。 ’主處理器和主圖形處理器在高功率模式下運行時的功耗較 •高。主處㈣和主_處理賴行要雜大外部記倾的全特徵 作業系統（〇S)。主處理器和主圖形處理器支援包括複雜計算和高 級圖形的高性能運行。全特徵作麵統可以是例如斯以簡; 之類的基於wlnd<的作業系.統、基於Linux的作業系統以及基 094TW5999-3F 9 L:,作㈣統料。全細働統儲存在卿° 15及/ 在低辨獅處理綠獅_處㈣的功耗較低 理器和主圖形處理器的功耗低）。辅助處理器和輔助圖形 处减仃-個要求較小外部揮發性記憶體的限制特徵作業系统 (⑹，助處則和辅助_處理器也可使用與主處理器相同的 作業系，.先。例如，可以使用全特徵〇s的縮減版本。辅助處理器和 輔助圖械理H域較低雜能運行、較低的計算速度和較不高 級的圖形。例如，限制特徵0S可以是Windows CE⑧或任何盆他 合適的限制特徵〇S。限制特徵〇S較佳地儲存在非揮發性記憶體 内，例如快閃記憶體及域LPDD。在一個較佳的實施例中，全特 徵作業系統和限制特徵作業系統共用—個共同資料格式，以 複雜度。 _ 主處理H及/或相形處理雜佳包括彻較小特徵尺寸的製 k衣程來貝現的電晶體。在—種實施方式中，這些電晶體用先進 CMOS製造製程來實現。在主處理狀/或錢形處理器内實現的 電曰曰體具有的制脑（standby leakage)、較短的溝道，而 且其尺寸被設計為用於高速情形。主處理器和主圖形處理器較佳 地主要採用動態邏輯。換言之，它們不能義。這些電晶體轉換 的責任週期(duty cycle)低於約20%，而且其較佳者小於約1〇%， 雖然可以使用其他的責任週期(duty cycle)。 相反，輔助處理器及/或輔助圖形處理器較佳地包括電晶體，
094TW5999-3F 10 1379235 實施這些“體顧的製造製程嚼徵尺核於驗主處理器及/ 或主圖形處理器的製程的特徵尺寸。在—個實施方案中，這些電 晶體用普通CMOS製造製程來實施。在辅助處理器及/或輔助圖开= 處理器内實施的電晶體具有較低的備㈣漏、較長㈣道，而且 其尺寸適於低轉耗散。胸處理奸編_處理器較佳地主 要採用靜態賴科___。這些電晶體狀於啊的責 任週期(_ _)轉換，而蝴规大於9()%，雖射以使用其 他的責任週期(duty cycle) 〇
一當以高功率模式運行時，主處理器和主圖形處理器的功耗較 而。當以低功率模式運行時，輔助處理器和辅助圖形處理器的功 耗較低。然而，與高功率模式相比，電腦體系結構在低功率模式 下只能支援較少的特徵和運算以及較不複雜的圖形。在本領域呈 有通常知識者可以理解的是，可以有很多方法來實縣發明的電 腦體糸結構。因此，具有縣蝴者關鱗下聽合第Μ圖至 第4C圖的體系結構僅是示例性的，而不是限制性的。 現在參考第2A圖，顯示第一示例性的電腦體系結構6〇。主 處理器6、揮發性記憶體9和主圖形處理器n與介面8通信，並 在焉功率模式期間支援複雜的資料和圖形處理。輔助處理器以和 輔賴形處_ 64與編通信，並在低轉模咖支援較不 複雜的資料和圖形處理。可選的非揮發性記憶體&，例如低功率 、碟機(jPDD) 66及/或快閃記憶體68與介面8通信，並在低功 率及/或同功顿式細提供低功率神揮發時料贿。卿〇
094TW5999-3F 11 i^/9235 15提供高功率/大容量_揮發性記憶體儲存。非揮發性記憶㈣ 及/或HPDD U 在低神模式娜她制特徵咖 貧料與檔案。 這固實％例中，在運行於低功率模式時，輔助處理器62和 助圖形處理器64採用了揮發性記憶體9 (或主記憶體）。因此，
^低功顿式_應崎至少部分介面8爾，以支援與主記憶 及/或在低功率模式期間被供電的元件間進行通信。例如，鍵盤 13从裝置14和主顯示器16可以在低功率模式期間被供電和 使用。在結合第2A圖至第扣圖插述的所有實施例中，也可以在 低=率模式期間提供和使用功率較小的辅助顯示器（例如單色顯 示益）及/或輔助輸入/輪出裝置。 現參考第2B圖，顯示的第二示讎電腦體系結構％類似於 第2A圖所示的體系結構。在這個實施例中，輔助處理器泣和輔 助圖形處理e 64 _助揮發性記髓74及域76聽。辅助揮發 。己隐體74和76可以是DRAM或其他合適的塊體。在低功率 权式期間，伽處翻62和獅卿處理ϋ 64分概用輔助揮 發性記憶體74及/或76,而不使用第2Α圖所示的主揮發性記憶體 9及/或與第2Α圖所示的主揮發性記憶體9 一起使用。 現在參考第2C圖，第三示例性電腦體系結構8〇類似於第2Α 圖所不的體系結構。獅處理n 6:2 或獅卿處理器64分別 包括嵌入式揮發性記憶體84和86。在低功率模式期間，辅助處理 器62和辅助圖形處理器糾分別使用嵌入式揮發性記憶體似及/
094TW5999-3F 12 1379235 用主揮發性記憶體及/或與主揮發性記憶 用。在-個實施例L式揮發性記憶體Μ * 8 吏 （eDRAM) ’ _树帛編貞細入鱗發性記憶
現參考第3A圖，顯示根據本發明的第四示例性電腦體系 ⑽。在高功賴式_，主處即25、域像處㈣％和主揮 發性記憶體28魏理；組a驗，並支援娜㈣料和圖形 處=。當電腦處於低功率模式時，辅助處理器1〇4和輔助圖形處 理器湖支援較不複雜的資料和圖形處理。在這個實施例中，辅 助處理器谢和輔助圖形處理器則以低功率模式運行時利用主 揮發性記憶體28。因此，在低功率模式綱可以對處理晶片❹ 進行全部及/或部分供t，以利於其間的通信。可以在低功率模式 期間對HPDD 50供電’以提供高功率揮發性記憶體。低功率非揮 發性记憶體1〇9 (LPDD 11G及/或快閃記憶體112)連接到處理晶 片組22、I/O晶片組24或另-位置’並儲翻於低功率模式的限 制特徵作業系統。 可以對處理晶片組22進行全部及/或部分供電，以支援在低功 率模式期間使用的HPDD 50、LPDD 110及/或其他部件的運行。 例如’可以在低功率模式期間使用鍵盤及/或指標裝置42以及主顯 示器。 現參考第3B圖，顯示類似於第3A圖所示體系結構的第五示 例性電腦體系结構150。輔助揮發性記憶體154和158分別連接到 094TW5999-3F 13 1379235 輔助處理器km及/或輔助圖形處理器1〇8。在低功率模式期間， 輔助處理器104和輔助圖形處理器1〇8分別使用辅助揮發性記憶 體154和158 ’而不使用主揮發性記憶體28及/或與主揮發性記憶 體28 -起使用。如果需要，可以在低神模式躺咖處理晶片 組22和主揮發性記憶體28。輔助揮發性記憶體154和⑸可以是 DRAM或其他合適的記憶體。 現參考第3C圖，顯示類似於第3A _示體系機構的第六示 例性電腦體系結構17〇。輔助處理器收及，或輔助圖形處理器⑽ 分別包括嵌人式記憶體m和m。在低辨模式_，輔助處理 器104和辅助Μ處理器108分別使用礙入式記憶體174和μ， 而不使用主性記龍28及㈣轉紐_體Μ 一起使 用。在-個實施例中，嵌入式揮發性記憶體m和Μ是嵌入式 DRAM (eDRAM) ’職可贿用其他翻的欽式記憶體。 現參考第4A圖’顯示根據本發明的第七示例性電腦體系結構 。在低功率模式期間，辅助處理器谢和辅助圖形處理器⑽ 與I/O晶片組24通信，並使用主揮發性記憶體Μ作為揮發性記憶 體。在低功率_糊繼伽晶版η進行全物或部分供 電’從而允許使用主揮發性記憶體28。 現參考第4B圖，顯示類似於第仏圖所示體系結構的第八示 例性電腦體系結構2〇〇。在低功率模式期間，辅助揮發性記憶體 1M和1S8分別連接到輔助處理器1〇4和辅助圖形處理器⑽，並 被用來替餘輸峨體Μ機與铸_咖Μ 一起使
094TW5999-3F 14 1379235 用在低功率模式期間，可以關閉處理晶片組22和主揮發性記憶 體28 。 。心 現參考第4C ®，第九示例性電腦體系結構21〇類似於第4α 圖所不的體系結構。鼓入式揮發性記憶體174和176分別用於輔 助處理H 1〇4及/或輔助圖形處理器1〇8，並可以聯合及/或替代主 揮發性記憶體28使用。在這個實施例中，在低功率模式期間可以 關閉處理晶片紕22和主揮發性記憶體28。 現參考第5圖，係為-用於如第2Α圖至第4C圖所示電腦體 系結構的快取記憶體階層結構25〇。HP非揮發性記憶體^DD % 處於快取記憶體階層結構250的最低層，為高功率非揮發性記憶 體254。如果HPDD 50在低功率模式期間被禁能（此祕），可以 使用或不使用高功率非揮發性記憶體254，如果HPDD 5〇在低功 率模式期間被致能（enable)，那麼高功率非揮發性記憶體2Μ將 會被使用。LP非揮發性記憶體，例如LPDD 11〇及/或快閃記憶體 112處於快取圮憶體階層結構250的下一層，意即低功率非揮發性 記憶體258。外部揮發性記憶體，例如主揮發性記憶體、輔助揮發 性記憶體及/或辅助嵌入式記憶體處於快取記憶體階層結構25〇的 下一層，意即揮發性記憶體262 ’這取決於組態。二級（Levd2) 或辅助快取記憶體包括快取記憶體階層結構25〇的下一層，意即 一級（Level 2 ’ L2)快取記憶體266。一級快取記憶體是快取記 憶體階層結構250的下一層，意即一級（Level丨，u)快取記憶 體268。CPU (主CPU及/或輔助〇>!；)是快取記憶體階層結構的 094TW5999-3F 15 最後一層270。主圖 構。 形處理器和1_咖處理11使__層次結 圖形 2本發_電賴緒構提供域較不複闕處理和啤^ =!式。因此’電腦的功耗將會顯著降低。對於膝上型的 毛域用而電池的壽命就會延長。 ®用於夕磁片驅動系統的驅動控制模組獅或 主機控制模喻—αυΒ)触.細存模組 一或LPDD，维翻组3〇8。驅動控制模組綱部分地根據^仰 的資訊來控制諸如硬碟驅動器之類的高功率磁碟機（㈣⑴则， 和諸如微磁碟機之類的低功率磁碟機（lpdd) 312之間的資料儲 存和傳輸。_控顧組透_高功賴式和低功率期間管 HPDD LPDD間的資料儲存和傳輸，來減小功耗。 取少使用塊模組3Q4 一直跟著LpDD 312内資料的最少使用 塊。在低功率模式期間，最少使用塊模，组3〇4識別 LPDD 312 内 負料（例如槽及/或程式）的最少使用塊，以便在需要時可以將其 替換。某些資料塊錢可以免受最少使用塊監控，例如只與限制 特徵作業系統相關的樓案、人工設置儲存在LpDD 312内的資料 塊、及/或其他只在低功率模式期間運行的檔案和程式。還可用其 他的標準來選擇將被改寫的資料塊，這將在之後描述。
在低功率模式期間，適應儲存模組306在一資料儲存請求期 間會確定，在最少使用塊之前寫資料是否更可能被使用。在一資 料檢索請求期間’適應儲存模組3〇6也會確定讀數據是否在低功 094TW5999-3F 16 1379235 率模式期間可能只被使用一次。在高功率模式期間及/或在下文將 要描述的其他情況下，LPDD維護模組308將老化資料（ageddat〇 從LPDD傳送到HPDD 〇 現參考第7A圖，係為由驅動控制模組3〇〇執行的步驟。控制 過程開始於步驟320。在步驟324，驅動控制模組3〇〇確定是否有 ΐ料儲存明求。如果步驟324為真，驅動控制模組3⑻會在步驟 328確^ LPDD 312上是否有足夠的可用空間。如果沒有足夠的可 用空間，驅動控制模組300會在步驟33〇對HPDD 供電。在 乂驟334 ’驅動控制模組勤將最少使用資料塊傳送到 31〇。在步驟336 ’驅動控制模組300確定LpDD 312上是否有足 夠的可用空間。如果沒有足夠的可用空間，控制過程回到步驟 334。否則，驅動控制模組紙繼續進行步驟，並關閉卿d 31〇。在步驟344，待儲存的資料（例如來自主機的·)被傳送 到 LPDD 312。 如果步驟324為假，驅動控制模組3〇〇繼續進行步驟35〇，並 確定是否有龍檢索·，果沒有資料檢索請求，控制過程返 回到步驟324。否則’控制過程繼續進行步驟3M，並確定該資料 是否位於圓）312内。如果步驟354為真，驅動控制模組· 在步驟356從LPDD 312中檢索出該資料，並繼續進行步驟似。 否則’驅動控讎組·在步驟36〇對咖〇 31〇供電。在步驟 364 ’驅動控制模組300確定〔咖祀上對於所請求的資献否 有足夠的可社間。如果沒有柳㈣空間，驅動㈣模組·
094TW5999-3F 17 1379235 在步驟366將最少使用資料塊傳送到HpDD 31〇，並繼續進行步驟 364。如果步驟364為真，驅動控制模組3〇〇在步驟368將資料傳 送到LPDD 312 ’並從LPDD 312檢索出資料。在步驟37〇，當完 成資料傳送到LPDD312時，控制過程就關閉hpdd^o。 現參考第7B冑，使用了類似於第7A圖所示的改進方法，該 方法包括由適紐械組3G6執行的—個或知適應步驟。如果 在步驟328中判斷LPDD上有足夠的可用空間，控制顧在步驟 奶確定是否待儲存資料可能在最少使用塊（一個或多個）中的資 料之前被制，其巾最少制塊是由最少使用频_別出的。 如杲步驟372為假，驅動控制模，组3〇〇在步驟別將資料儲存到 HPDD上’而且控制過程繼續進行步驟324。透過這種方式，節省 了將取少使用塊（❹個雜塊）傳送到LpDD所雜的功率。 如果步驟372為真，控制過程繼續進行步驟33Q，如上面參辟第 7A圖所述。 > … ，在一資料檢索請求期間，如果步驟354為假，控制過程就 續進行步驟376並確定資料是否可能僅使用一次。如果步驟3 為真’驅動控制模組300在步驟378從腦〇檢索出該 繼續進行步驟324。透過這種方式，節省了將資料傳送到聊 所消耗的功率。如果步驟376為假，控制過程繼續 可以理解的是，如果該謝就不需要將^ 和到LPDD n HpDD的魏料可魏的。 、 現參考第7C圖，在低功率運行躺也可以執行1更簡化ό
094TW5999-3F 1379235 * 控制過程。（使用LPDD維護模組挪）也可以在高功率及/或低功 • 率拉式期間執行維護步驟。在步驟328，如果LPDD上有足夠的 可用空間，在步驟344將資料傳送到LpDD，而且控制過程返回 到步驟324。否則，如果步驟划為假，在步驟38〇將資料儲存到 HPDD ’而且控制過程返回到步驟似。可以理解的是，第冗圖 •所不的方法在LPDD的容量夠用時用LPDD，在LPDD的容量不 ‘夠用時用册00。本領域具有通常知識者應該理解的是，可以利 ‘用第7A圖至第7D圖中步驟的組合從而採用混合方法。 在第7D圖中，當返回到高功率模式時及/或在其他時候，由 驅動控制模組細執行維護步驟，以刪除LpDD上儲存而未使用 或很少使用的樓案。這種維護步驟也可以在低功率模式下執行、 在使用期間週期性地執行、在某個事件（例如磁片占滿事件）出 現時執订及/或在其他情形下執行。㈣·從步驟開始。在 步驟392 ’控制過私確定是否在使用高功率模式。如果沒有使用高 •功率模式，控制過程返回到步驟？D。如果步驟Μ2為真，控制模 •組^步驟394確定最後的模式是否是低功率模式。如果不是低功 •率模式，控制模組返回到步驟败。如果步驟394為真卞制過程
.在步驟观執行維護工作，例如將老化或很少使用的檔案從LpDD 轉移到HPDD。對於哪些檔將來可能會使用，也可以作出適應決 判，例如使用上面所述的標準或下面結合第8A圖至第10 _述 的標準。 現參考第8A圖和第8B圖，係為儲存控制系統4〇(M、400_2、
094TW5999-3F 19 1379235 400-3。在第8A圖中，儲存控制系統4〇(M包括一具有適應儲存 控制模組414的快取記憶體控制模組410。適應儲存控制模組414 監控檔及/絲式的使用’以確定它們是何能在低功率模式或高 功率模式下使用。快取記憶體控制模組仙與一個或多個資料匯 流排416通信’資料匯流排416又與揮發性記憶體似通信，例 如-級快取記麵、二級快取記憶體、揮發性證例如dram 及/或其他揮發性電子資_存器。匯流排4丨6也與低功率非揮發 性記憶體424 (例如快閃記憶體及/或LpDD)及/或高功率非揮發 性記憶體426例如HPDD 426通信。在第8B圖中，所示的全舰 及/或限制特徵作業系統包括適應儲存控制模組41心合適的 介面及/或控彻（絲幻位於資籠簡與醜^及域[咖 之間。 在第8C K巾，主機控麵組44G包域應儲存控飾且414。 主機控制敝440與LPDD ，和高功_碟機&晴。主機 控制权組44〇可以疋驅動控麵組、積體電路㈣（咖）、概、 串列ΑΤΑ ( SATA)或其他控制器。 現參考第9圖’係為第8A圖至第8c圖中儲存 的步驟。在第9圖中，护制過 :糸、洗執仃 控制過転開始於步驟460。在步驟462，控 制過程確㈣爾输咖 有，控制過程返回到步驟467 $日,a f如禾，又 驟464確定斯：! 適應儲存控制模組414在步 驟464確疋貝科疋否可能在低功率模式下使用。如果步驟 假在步驟偏將身料儲存到咖中。如果步驟辦為真，在
094TW5999-3F 20 235 步驟474將資料儲存到非揮發性記憶體。 現參考第10圖’係為-種確定資料塊是否可能在低功率模式 下使用的方法。表490包括資料塊描述域攔位（脇）492、低 功率計數域（LP—Ctr) 493、高功率計數域（Hp⑻494、尺寸 域(slze)495、最後使用域(LastUse)496及域人工超控域(M_ai) W。當-個特定的程式或檔在低功率或高功率模式下·時計 數域493及/或49〇尤遞增。當要求將該程式或檔的資料儲存到非 揮發性記憶體時’就存取表492。閥值百分比及/或計數值可以用 於評價。例如’如果在低功率模式下—個檔或程式的使用大於8〇 %的時間，該檔就可以齡在低功率雜發性記鐘（例如，快 閃記憶體及/或微驅觸卜如果沒_細，雜式和槽就 健存在高功率非揮發性記憶體中。 可以理解的S ’這些計數器可以週期性地重置、在預定次數 的採樣後重置（換言之提供滾動視窗）及/或細壬何其他的標準 來重置。另外，可以根據尺寸域495對可能性進行加權或修正及/ 或替換。換言之，隨著檔尺寸的增加，因為LpDD容量有限 要求的閥值可以增大。 還可以根據由最後使用域傷記錄的自樓最後使用後财 的時間’來散關決的可祕進行進—步紅。可以使用招 曰期及/或可請用自最後·後距現在的時間來料可能^ 的一個因數。雖然第K)圖係為—個表格，但其中所用的—細 個域可以儲存在其他位置及/或其他师料結射。可以對兩拖
094TW5999-3F 21 ^/9235 更夕個域使用一種演算法及/或加權採樣。 使用人工超控域497允許使用者及/或作業系統能夠人工超越 使用可能性確定。例如’人工超控域可贿得l狀制於在匕咖 中的缺省错存、H狀態用於在HPDD中的缺省儲存及/或A狀態用 動儲存判决（如上述）。可以定義其他的人工超控分類。除了 j述的標準，可以使用在LpDD中運行的電腦當前功率電平來調 ^ "、有通㊉知識者可以理解的是，其他用於確定槽或程式 在间功率或低X力率模式下使料祕的方法也落人本發明的原理 内。 ’、 現參考第11A圖和第11B圖，係為驅動器功率減小系統 5〇(M、500-2和500_3 (總稱5〇〇 )。驅動器功率減小系統週期 f生地或以其他根據向低功轉揮發性記憶體紐—她大的順序 存取槽（例如但不限於音頻及/或視頻樓）的區段。在第i 1Α圖中， 驅動益功率減小系統·_丨包括—個具有驅動器功率減小控制模 組522的快取記憶體控制模組52〇。快取記憶體控制模组汹與一 個或多個資料匯流排526通信，資料匯流排级又與揮發㈣己憶 體530通信，例如一級快取記憶體、二級快取記憶體、揮發性讀 例如DRAM、及/或其他揮發性電子資料儲存器、Lp非揮發性記 憶體534(例如快閃記憶體及域LPDD)以及HP非揮發性記憶體 538。在第UB圖中’驅動器功率減小系統5〇〇_2包括一個具有驅 動器功率減小控制模組522的全特徵及/或限制特徵作業系統 542。合適的介面及/或控制器（未示出）位於資料匯流排與证〇〇
094TW5999-3F 22 1379235 及/或LPDD之間。 在第lie @中’驅動器功率減小系統5〇〇_3包括一個具有驅 動器功率減小控制模組儲存522的主機控制模組56〇。主機控制模 組560與-個或多個資料匯流排564通信，資料匯流排你與 LPDD 534,和高功率磁碟機538，通信。主機控制模組56〇可以是驅 動控制模組、積體電路裝置（IDE)、ATA、串列篇（SATA)及 /或其他控制器或介面。 現參考第12圖’係為第11A圖至第uc財驅動器功率減小 系統500執行的步驟。控制過程從步驟582開始。在步驟5科，控 制過程確定是否系統處於低功率模式。如果不是，控制過程返回 步驟584。如杲步驟584為真，控制過程繼續進行步驟586，在步 驟586控制過程確定是否存在來自hpdd的大資料塊的存取請 求。如果不是’控制過程返回到步驟584^如果步驟586為真，控 制過程繼續進行步驟59〇並確定是否該資料塊是順序存取的。如 果不是’控制過程返回584。如果步驟59〇為真，控制過程繼續進 行步驟594並峰定重放（playback)長度。在步驟598，對於從高 功率非揮發性e憶體到低功率非揮發性記憶體的資料傳送，控制 過程確定突發週期和頻率。
在一個實施方案中，對突發週期和頻率進行優化以降低功率 消耗。較佳地，突發週期和頻率基於HPDD及/或LPDD的轉讀時 間（spm-uptime)、非揮發性記憶體的容量、重放速度、及 /或LPDD的轉讀和穩態功耗及/或順序資料塊的重放長度。 094TW5999-3F 23 1379235 例如，高功率非揮發性記憶體是hpdd，1運行時功 H，轉讀時間為4-10秒，容量通常大於20 Gb。低功率非揮發 性記憶體是微购器，其運行時功耗為Q3_G.5 w，轉讀時間為U 秒，容量為1-6 Gb。可以理解的是，對於其他的實施方案，上述 的性能值及/或容量會有賴化。HPDD向微蝴祕送f料的速 、度可為1 Gb/S。重放速度可以是10 Mb/s (例如對於視麟）。可 :以鱗的是’卿0的突發職和傳送速度崎積不應該超過微 ‘ 驅動器的容量。兩次突發的時間間隔應該大於轉讀時間與突發週 期的和。在14些參數的範圍内，系統的功耗可以被優化。在低功 率模式時，如果運行HPDD來播放一個整部視頻例如一部電影， 將會消耗相當大的功率。利用上述的方法，有選擇地將資料以多 個按固定間隔分開的突發區段從HpDD以非常高的速度（例如重 放速度的100倍）傳送到LPDD ’功耗就會顯著降低，然後可以 關閉HPDD。可以輕易地節省超過5〇%的功率。 _ 現參考第13圖，顯示根據本發明的多磁片驅動系統64〇包括
. 驅動控制模組65〇和一個或多個HPDD 644和一個或多個LPDD 648。驅動控制模組650透過主機控制模組651與處理裝置通信。 •對於主機而言’多磁片驅動系統640就像運行-個整體式磁碟機 那樣高效地運行HPDD 644和LPDD 648，從而降低複雜度、改進 性能、並減小功率消耗，這將在後文詳述。主機控制模組651可 以是IDE、ΑΤΑ、SATA及/或其他的控制模組或介面。 現參考第14圖，在一個實施方案中，驅動控制模組65〇包括
094TW5999-3F 24 硬磁片控㈣⑽C)的，用來㈣LPDDw或HPDD中的一 個或兩個。緩衝$ 656儲存與控制证加及/或[ρ⑽相關的資 料及/或透過優化資料塊長度積極地緩衝傳向/來自亚加及/或 LPDD的貝料’以提局資料傳送速度。處理器⑹執行與证dD 及/或LPDD相關的處理。 HPDD644包括-個或多個碟片652，該碟片具有儲存磁場的 磁層碟片652由主軸電機（spindIem〇t〇r)轉動，在附圖標記654 處不意性地表示了主#電機。在讀/寫操作觸，主軸電機的4通 常以固定的速率轉動碟片652。—個或多個猶f(read/writeam〇 658相對於碟片652移動，以讀及/或寫傳向/來自碟片⑹的資料。 口為HPDD 644的碟片比LPDD的碟片大，因此主轴電機654需 要更大的功率來使HPDD轉讀，並使HpDD保持一定的速率。通 常’ HPDD的轉讀時間也較長。 項/寫裝置659鄰近讀/寫臂658的遠端設置。讀/寫裝置659 包括寫元件，例如產生磁場的電感器。讀/寫裝置659也包括對碟 片652上的磁場進行感應的讀元件（例如磁阻（MR)元件）。前 置放大器（preamp)電路660放大類比讀/寫信號。 讀數據時，前置放大器電路660將來自讀元件的低電平〇〇w level；Mg號進行放大’並將放大信號輸出到讀/寫通道裝置。寫資 料時，所產生的寫電流流經讀/寫裝置659的寫元件’並且被切換 或轉換以產生具有正極性或負極性的磁場。正極性或負極性是由 碟片652儲存，從而可以用來表示資料。LpDD648也包括一個或
094TW5999^3F 25 1379235 多個碟片662、主軸電機664、一個或多個讀/寫臂_、讀/寫裝置 669以及前置放大器電路67〇。 ‘、 HDC 653與主機控繼組⑹通信，並與第一主轴/音圈電機 (V〇1CeC〇ilm〇t〇r(VCM))驅動器奶、第一讀/寫通道電路^、 第二主輪/VCM驅動器676和第二讀/寫通道電路678通信。主機 .控制模組651和驅動控麵組⑽可域過單；^統（挪咖⑽ : 响’ S〇C) 684來實施。可以理解的是’主轴VCM驅動器672 • 和676及/或讀/寫通道電路674和678可以組合起來。主軸 驅動器672和676控制主轴電機654和664，主轴電機654和⑹ 分別使碟片652和662轉動。主軸/yCM驅動器672和676也產生 控制信號’以分別對讀/寫臂658和668進行定位，例如用音圈致 動器、步進電機或任何其他合適的致動器進行定位。 現參考第15 ®至第π圖，係為多磁片驅動系統的其他變型。 在第15圖中，驅動控制模組65〇可以包括直接介面68〇，以提供 _ 到-個或多個]JPDD 682的外部連接。在一種實施方案中，直接 . 介面是週邊元件互連（PCI)匯流排、PCI特快（PCI Express，PCDC ) 匯流排及/或任何其他合適的匯流排或介面。 • 在第16圖中，主機控制模組651與LPDD 648和HPDD 644 通化。低功率驅動控制模組650LP和高功率磁片驅動控制模組 650HP與主機控制模組直接通信。Lp及/或Hp驅動控制模組中的 零個、^個或兩個都可以實施成s〇c。 在第17圖中’所示的示例性LPDD 682包括介面690，該介
094TW5999-3F 26 1379235 面支援與直接介面680的通信。如上所述，介面娜和69〇 $以 . 是週邊树互連（pci)顏排、PCI触（Ραχ)麟排及/或 任何其他合適的匯流排或介面。LPDD 682包括臆692、緩衝器 柳及/或處理盜696。如上所述，LPDD 682也包括主軸/VCM驅 動~ 676、碩/寫通道電路678、碟片662、主軸電機6沾、讀/寫臂 • 668、碩兀件669和前置放大器670。或者，HDC 653、緩衝器656 . 处理°°沾7可以紐合起來並為兩個驅動器所用。同樣，主軸wcm φ驅動器和項通道電路可隨意地組合。在第U圖至第Η圖的實施 例中’對LPDD的積極緩衝可以用來改進性能。例如，緩衝器可 以用來優化熟塊長度以獲得域資龍流排上的最佳速率。 在常規的電腦系統中，頁面檔是HPDD或HP非揮發性記憶 體上的隱藏檔’其被作業系統用於保存未裳入電腦揮發性記憶體 的部分程式及/或檔。頁面檔和物理記憶體或者論^定義了電腦 的虛擬記憶體。作業系統將資料從頁面檔傳送到所需的記憶體， 修並從揮發性記憶體返回資料到頁面檔，從而為新資料騰出空間。 .頁面槽也稱為交換樓。 ， 現參考第18圖至第2〇圖，本發明利用Lp非揮發性記， ，例如L咖及/或快閃記憶體，以增大電腦系統的虛擬記憶體。在 第8圖中作業系統700允許用戶定義虛擬記憶體7〇2。在運行 期間，作業系統700透過一個或多個匯流排704來定址虛擬記憶
體7〇2虛擬s己憶體7〇2包括揮發性記憶體矛吐p非揮發性記 憶體710 ’例如快閃記憶體及/或LpDD。 094TW5999-3F 27 雜^考第19圖’ 分配部分_的LP非 :_10作為分頁記憶體，以增大虛擬記憶體。在步驟 她=雞。在步驟724，物統確編要求額外的 、〜-如果α有要求’控制過程返回到步驟724。否則，作 業系統在步驟瓜分轉分LP轉％記,_㈣使用，從 而增大虛擬記憶體。 八在第20圖中’作業系統利用額外的Lp非揮發性記憶體作為 2頁記憶體。控制過程從步驟74〇開始。在步驟％，控制過程確 定作業系統衫要求資料寫人操作。如果步驟744為真，控制過 魏續進行步驟748並確定是否超過揮發性記憶體的容量。如果 :又有超過’在步驟75G揮發性記憶_於寫操作。如果步驟· 為真’資料在步驟754被儲存在Lp非揮發性記憶體内的頁面禮 中如果步轉744為假，控制過程繼續進行步驟760並確定是否 要求資料凟出。如果步驟為假，控制過程返回步驟Μ#。否則， 控制過程在步驟764確定該位址是否對應RAM位址。如果步驟 764為真’控制過程在步驟766讀出從揮發性記憶體讀出資料並繼
、貝進行步驟744。如果步驟764為假，控制過程在步驟770從LP 非揮發性5&憶||_頁面射讀&資料’然後控制過程繼續進行 步驟744。 可以理解的是’與採用HPDD的系統相比，採用LP非揮發 性"己憶體’例如快閃記憶體及/或LPDD，增加虛擬記憶體的容量 可以改進電腦的性能。另外，與將HPDD用於頁面檔的系統相比，
094TW5999-3F 28 1379235 功耗較低。HPDD因為其增大的尺寸需要額外的轉讀時間，這與 . ㈣德體（鱗料待時間）及/或LPDD (轉讀咖較短且功 耗較低）相比增加了資料存取時間。 現參考第2ι圖，所示的獨立磁片冗餘陣列（raid；)系統_ 包括與磁碟陣列_通信的_個或多_服㈣或客戶機綱。 ;所述一個或多侧服器及/或客戶機_包括磁碟陣列控制器812 .及/鱗列管理模組814。磁碟陣列控制n 812及/鱗列管理模组 • 814接收資料，並對傳向磁碟陣列_的資料進行位址邏輯到物理 位址的映射。磁碟陣列通常包括多個HPDD8M。 多個HPDD 816提供故障容差（冗餘度）及/或提高的資料存 取速度。RAID系統8〇〇提供了 一種存取多個獨立迎如的方法， 如同磁碟陣列8G8是-個大的硬碟驅魅。磁_列_可以共 同地提供數百Gb到數十甚至數百α的資料儲存。以多種方式將 貝料儲存在多個HPDD 816上可以降低一伽動器失效時丢失所 隹有資料的風險並改善了資料存取時間。 • 在111™ 816上錯存資料的方法通常稱為RAID級。有多種 • RAID級’包括RAID級0或者磁片條帶化。在RAID級〇系統中， •跨越多個驅動器將資料以資料塊的形式寫入，使得一個驅動器寫 入或讀出貧料塊同時下—個驅動H查找下一個資料塊。磁片條帶 化的優.點包括較高的存度和鱗列容量的充分利用。缺點就 是沒有故P早谷差。如果一個驅動器失效，陣列的全部内容都不可 存取。 094TW5999-3F 29 • 級1或磁片鏡像透過對每個驅動器二次讀寫來提供冗 ..餘。如果-個鶴器失效，但另—個驅動器包含有資料的精確複 製，且RAID系统切換從而使用在用戶可存取性方面未失效的鏡 像驅動器。缺點包括在資料存取速度方面沒有改進，並且由於所 需驅動器數目的增加⑽使費用較高。然而，廳級工對資 •料提供了最好的保護，因為當卿D中的一個失效時，陣列管理 .軟射以簡單輕财_崎轉向麵的励1 鲁 RAID級3跨够她動器使雜條帶化，並具有額外的專用 於奇偶校驗的驅動器，從而能夠進行錯誤校正/恢復。RAID級5 提供了料化和相聽⑽行麟校正/贿。在議級5中， 奇偶校驗塊分佈树列的各個磁片中，從而在鶴關提供了更 =平衡的存取負載。如果一個驅動器失效，奇偶校驗資訊用於恢 復資料。缺點是較慢的寫週期（對於每個寫入的塊需要2次讀出 矛2人寫入）。陣列谷量為則，要求最少3個驅動器。 籲欠RAID級0+1包括條帶化和鏡像但沒有奇偶校驗。優點是快速 .貝料存取⑺RAID級G)和單驅動ϋ故障容差（同謹⑻）。 • 議級㈣仍需要兩倍的磁片數（同RAID、級i )。可以理解的 ，是可以有其他的1^10級及/或方法來儲存陣列_上的資料。 現參考第22A圖和第22B圖，根據本發明的从仍系統 包括具有X個HPDD的磁碟陣列836和具有γ個lpdd的磁碟陣 列838。-個或多個客戶機及/或伺服器_包㈣碟陣列控制器 842及/或陣列管理模組844。雖然係為分離的裝置如和844，但
094TW5999-3F 1379235 如果需要的話這些裝置可以集成起來。可以理解的是，χ大於或 等於2,而γ大於或等於1°χ可以大於Υ、小於γ及/或等於γ。 例如’在第22B圖所示的RAID系統834-1，中Χ=γ=ζ。
現參考弟23Α圖、第23Β圖、第24Α圖和第24Β圖，係為 RAID系統834_2和834_3。在第23八圖中，；〇>]〇1)磁碟陣列838 與伺服器/客戶機840通信，HPDD磁碟陣列836與LPDD磁碟陣 列838通信。獅系、統834_2可以包括管理旁通路徑從而可以選 擇性地繞開LPDD磁碟陣列838。可以理解的是，χ大於或等於2， 小於Υ及/或等於γ。例如， 而Υ大於或等於1。χ可以大於Υ、 在第23Β圖所示的_系統834_2，中χ=γ=ζ。在第24α圖中， HPDD磁碟陣列836與飼服器/客戶機_通信，l觸磁碟陣列 請與HPDD磁碟陣列836通信。趣系統834_2可以包括由虛 線所示的管財通路徑846從而可以·性地私$ 列838。可以理解的是，X大於或等於2，而Y大於或等於！。χ 可以大於Υ、小於Υ及/或等於γ。例如，在第24β圖所示的咖 系、充834 3中Χ-Υ—ζ。第23Α圖至第24Β圖所採㈣策略可以包 括直寫及/或回寫。 陣列管理模組844及/或磁片控制_ _ LpDD磁碟陣 咖來降低猶⑽碟陣列娜的功率消耗。通常，第圖令 2 RAID系統的HPDD磁碟陣魏在運行期間一直保持開通 支极所_料魏_。可以轉狀，咖d _陣列 的雜較大。而且，因為大量的資料儲存在_磁
094TW5999-3F 31 1379235 中，所以通常HPDD的碟片盡可能地大，從而需要負載量更高的 主軸電機’並且由於讀/寫臂平均移動得更遠就增加了資料存取時 間。 根據本發明，上述結合第6圖至第17圖所述的技術可以選擇 性地實施在第22B圖所示的RAID系統834中，以降低功耗和資 料存取時間。雜在第22A圖和第23A圖至第24B ®巾沒有示 出，根據本發明的其他RAH)系統也可以使用這些技術。換言之， 第6圖和第7A圖至第7D圖所述的LUB模組304、適應儲存模組 306及/或LPDD、維護模組可以選擇性地實施在磁碟陣列控制器 842及/或陣列管理控制器844中，以選擇性地在LpDD磁碟陣列 838上儲存資料，從而降低功耗和資料存取時間。帛8A圖至第8C 圖、第9圖和第10圖所述的適應儲存控制模組4i4也可以選擇性 地實施在磁碟毕列控制器842及/或陣列管理控制器_中，以降 低功耗和資料絲時間。第11A圖至第nc圖和第12圖所述的驅 動器功率減小模组522也可以實施在磁碟陣列控制器嫩及/或陣 列管理控彻844中，崎低雜和轉存取關。糾，第13 圖至第17圖所示的多磁片驅動器系統及/或直接介面可以斑一個 起實施在_磁碟陣列叫以增加功能性 並降低功耗和存取時間。 現參考第25目’顯祕縣紐術的—種鱗附加儲存 (NAS)錢85〇包括儲存裝置85心 器和通信系細。儲存裝置854通：』8、檀案舰 子褒置854通常包括磁碟機、RAID系
094TW5999-3F 32 1379235 統磁π驅動斋、磁帶庫、光驅動$、自動電唱機和任何其他被 '、用的鱗裝1。齡裝置854，較佳地但不是必需地，為面向物 的裝置儲存裝置854可以包括I/O介面以便透過請求器858 進行貝料儲存和檢索。請求器858通常包括舰器及/或客戶機， 該饲服器及/或客戶機共用及/或直接存取儲存裝置854。 播案飼服器862執行管理和安全功能，例如請求驗證和資源 疋位。儲存裝置854根據槽案舰器862來指導管理，而請求器 858就被免除了儲存管理功能從而由槽案伺服器船來執行該項 職責。在較小的系統中，可以不需要專用的檔案舰卜在這種 情況下，請求器可以擔當起監視NAS系统㈣運行的職責。這樣， 所不的檔案飼服器862和請求器858分別包括管理模組㈣和 872雖然可以疋兩者中的一個或另一個及/或兩個都配有管理模 組。通信系統866是物理結構，透過NAS系統850的部件可以通 信。其較佳地具有網路和通道的特性，即，能把網路内的所有部 件連接起來’又具有通道中通常具有的短等待時間。 如果NAS系統850被供電啟始，儲存裝置854要向彼此或向 個a /、參考點標識自己，其中公共參考點例如槽案伺服器862、 -個或多個請求器858及/或通信系統866。通信系統咖通常提 供在此使用的網路管理技術，透過連上與通信系統相連的媒體就 可以使用這些技術。儲存裝置854和請求器858登錄到該媒體上。 想確定運行配置的任何部件可以使用媒體服務來識別所有其他的 部件。透過檔案伺服器862，請求器858可以得知它們可以使用的
094TW5999-3F 33 1379235 儲存裝置854的存在’而儲存裝置854在需要粒另—個裝置或 姻類似管觀務備料可以知制什麼财錢。囉地，棺 案飼服器862可以從媒體服務中得知儲存裝置854的存在。根據 某個特定安㈣安全度，請求器可以被拒絕使料些裝置。透過 可存取_存裝置纟且，它就可以識職案、龍庫和可用的剩餘 空間。 同時，每個NAS部件可以向檔案飼服器船識別任何它想要 得知的具體細節。任何農置層服務屬性都可以一次傳遞到樓案飼 服益脱，所有其他部件都可以從檔案飼服器獲知這些屬性。例 如，請求器可財望被通知啟動後另外的記紐的加人，告靖求 器登錄到槽案飼服器862上時就可以透過屬性組觸發這個i件。 不管什麼時候向該配置加入新的儲存裝置，槽義服器啦可以 自動地這樣做，包括傳遞重要的特徵資訊，例如其為咖 像等等。 如果睛求器必須打開一個槽案，它可以能直接到儲存裝置辦 或它可以必須到播案飼服器獲得許可和位置資訊。槽案祠服謂 對儲存裝㈣使__何餘度是錢料全縣的功能。 現參考第2(5 ® ’根縣發日㈣—翻軸加齡（祕）系 統900包括儲存裝置9〇4、請求器駕、檔案飼服器阳和通信系 ^求益908包括有管理模組922，檔案伺服器912包括有 官理模組920。儲存裝置9〇4包括以上第6圖至第19圖所述的 RAID糸統834及/或多磁片鶴系統。儲存裝置_也可以包
094TW5999-3F 34 1379235 括磁碟機' RAID系、統、磁帶驅動器、磁帶庫、光驅動器、自動電 唱機及/或上面所述的被共用的任何其他儲存裝置。可以理解的 疋’利用改進的RAJD系統及/或多磁片驅動系統咖可以降低 NAS系統900的功耗和資料存取時間。 _ 雖然本發Μ前述之實施_露如上，然其並非用以限定本 .發明。在不脫離本發明之精神和範圍内，所為之更動細飾，均 屬本發明之專利保護範圍。關於本發明所界定之保護範圍請參考 • 所附之申請專利範圍。 【圖式簡單說明】 構； 第1Α圖和第1B 係為根據先前技術的示例性電腦體系結 第2A圖係為根據本發明的第一示例性電觸體系結構，盆且肩 在高功率模咖運行社處㈣、主晴娜轉綱 隱體，以及與主處理器通信的輔助處理器和辅助圖形處理哭，輔 =處理器和細物__編 率模式期間利用主揮發性記憶體； 在低力 ㈣m咖縣發爾：_電觸結構，其類似 於第2A圖的體系結構，並包括 、 器相連的輔助㈣性記憶體、輔助處理器及/或伽圖形處理 於第本㈣的第三示例性電腦體系結構，其類似 器相連的嵌人式揮發性記憶體；
094TW5999-3F 35 ^235 ^圖係為根據本發明的第四示例性電腦體系結構，且且有 =功率運行社處㈣、主_處理器 ^虛以及錢理“賴信賴鱗㈣蝴 理:己 輔助處理奸__處理器在低功率模式期間=拽 率模式期間利用主揮發性記憶體； 並在低力 於第結構，其類似 器相細處理 器相連的叙式揮發性記賴；’、触處心及/續助_處理 *二=根據本發明的第七示舰電腦體系結構，其具有 輔助圖形處理器在低功率模式期間 ;^助處理緣 用主揮發性記億體； 並在低功率模式期間利 於第4A HI圖简根據本發明的第人示例性電腦體系結構，i類似 =A _體系結構’並包括與輔助處 = 奇相連的輔助揮發性記憶體； 飞輔助圖騎理 第4C輯根據本㈣嫩娜 盗相連的嵌入式揮發性記憶體； 飞補助圖形處理 第5圖係為根據本發明用於楚h ^
094TW5999-3F ' 圖至第4C圖的電腦體系結 ；ΩΠΠ -»τ^ 36 1379235 構的快取記憶體的層次結構； 第6圖係為驅動控制模組的功能框圖，該驅動控制模組包括 一最少使用塊（leastusedblock，LUB)模組，並管理在低功率磁 碟機（LPDD)和南功率磁碟機（HPDD)之間的資料儲存和傳輸； 第7A圖的流程圖係為由第6圖的驅動控制模組執行的步驟； 第7B圖的流程圖係為由第6圖的驅動控制模組執行的替換步 驟， • 帛7C圖和® 7D _流程圖係為由第6圖的驅動控制模級執 行的替換步驟； 第8A圖所示的快取記憶體控繼组包括一適應儲存控制模 組，並控制在LPDD和HPDD之間的資料儲存和傳輸·； 第犯圖所示的作業系統包括一適應儲存控麵組，並控制在 LPDD和HPDD之間的資料儲存和傳輸； 第8C圖所示的主機控制模組包括一適應儲存控制模組，並控 鲁制在LPDD和HPDD之間的資料儲存和傳輸； • 帛9圖係為由第8A圖至第8C圖的適應儲存控制模組執行的 步驟； • 帛_的示例性表格係為-觀於確定在低功率模式期問一
個程式或檔案被使用概率的方法； S 第11A圖係為-快取記憶體控繼組，其包括一磁碟機功率 減小模組； 第11B圖係為一作業系統，其包括一磁碟機功率減小模組；
094TW5999-3F 37 1379235 苐uc圖係為—主機控制模組，其包括—磁碟機功率減小模 第12圖係為由第11A圖至第 行的步驟； 11C圖的磁碟機功率減小模組執 13 _為-多則驅㈣統，其包括―高功率磁碟機 D)和一低功率磁碟機（LPDD);
性實17 _第13 _姻其他示例 低球^ 18圖麵_低功率轉發性記髓，例如快閃記憶體或 -磁碟機（LPDD) ’來增加電腦的虛擬記憶體，· 第19圖和第2〇圖係為由作業系統執行的步驟以分配和使用 弟18圖的虛擬記憶體； /第21圖係為根據先前技術的一獨立磁片冗餘陣列 系統的功能框圖；
第22Α圖係為根據本發明的一種示例性_系統的功能框 圖“系、D包括X個证⑻的磁碟陣列和包括γ個lpdD的 磁碟陣列； 第22Β圖係為第22Α圖的系統的功能框圖，其中X和 Y都等於Z; 第23A圖係為根據本發明的另一種示例,j±raid，系統的功能 框圖’該系統具有包括γ個LPDD的磁碟陣列，該磁碟陣列與包 括X個HPDD的磁碟陣列通信； 094TW5999-3F 38 1379235 第23B圖係為第23A圖的RAH)系統的功能框圖，其中χ和 Y都等於Z; 第24A圖係為根據本發明的又一種示例性系統的功能 框圖，該系統包括X個HPDD的磁碟陣列，該磁碟陣列與包括γ 個LPDD的磁碟陣列通信； 第24B圖係為第24A圖的RAID系統的功能框圖，其中X和 Y都等於Z; 第25圖係為根據先前技術的一種網路附加儲存（ΝΑ§)系統 的功能框圖；及 第26圖係為根據本發明的一種網路附加儲存（NAS)系統的 功月b框圖，該系統包括第22A圖、第22B圖、第23A圖、第23B 圖、第24A圖及/或第24B圖的RAID系統及/或根據第6圖至第 17圖的多磁片系統。 【主要元件符號說明】 4 電腦體系結構 6 (主)處理器 7 記憶體 8 輸入/輸出' (I/O)介面 9 (主)揮發性記憶體 10 隨機存取記憶體（RAM) 11 (主)圖形處理器 12 記憶體
094TW5999-3F 39 1379235 13 鍵盤 14 指標裝置 15 高功率磁碟機（HPDD) 16 (主)顯示器 17 音頻輸出裝置 18 其他輸入/輸出裝置 * 20 電腦體系結構 • 22 處理晶片組 24 I/O晶片組 25 (主)處理器 26 (主)圖形處理器 27 糸統匯流排 28 (主)揮發性記憶體 30 週邊元件互連（PCI)匯流排 • 32 二級快取記憶體 • 33 一級快取記憶體 34 一級快取記憶體 36 PCI插槽 40 通用串列匯流排（USB) 41 音頻裝置 42 指標裝置 43 基本輸入/輸出系統（BIOS) 094TW5999-3F 40 1379235 44 工業標準體系結構（ISA) 50 高功率磁碟機（HPDD) 60 電腦體系結構 62 輔助處理器 64 輔助圖形處理器 65 非揮發性記憶體 66 低功率磁碟機（LPDD) 68 快閃記憶體 70 電腦體系結構 74 輔助揮發性記憶體 76 輔助揮發性記憶體 80 電腦體系結構 84 嵌入式揮發性記憶體 86 嵌入式揮發性記憶體 100 電腦體系結構 104 輔助處理器 108 輔助圖形處理器 109 低功率非揮發性記憶體 110 低功率磁碟機（LPDD) 112 快閃記憶體 150 電腦體系結構 154 輔助揮發性記憶體 094TW5999-3F 41 1379235 158 170 174 176 190 200 210 φ 250 254 258 262 266 268 270 • 300 輔助揮發性記憶體 電腦體系結構 嵌入式(揮發性)記憶體 嵌入式(揮發性)記憶體 電腦體系結構 電腦體系結構 電腦體系結構 快取記憶體階層結構 高功率非揮發性記憶體 低功率非揮發性記憶體 揮發性記憶體 二級快取記憶體 一級快取記憶體 處理器 驅動控制模組 304 最少使用塊（LUB)模組 306 適應儲存模組 308 LPDD維護模組 310 高功率磁碟機（HPDD) 312 低功率磁碟機（LPDD) 400-1、400-2、400-3 儲存控制系統 410 快取記憶體控制模組 094TW5999-3F 42 1379235 414 適應儲存控制模組 416 資料匯流排 422 揮發性記憶體 424 低功率非揮發性記憶體 424, 426 426,
430 440 LPDD 高功率非揮發性記憶體 高功率磁碟機 限制特徵作業系統 主機控制模組 490 表 492 資料瑰描述格/攔位 493 低功率計數域（LP_Ctr) 494 高功率計數域（HP_Ctr) 495 尺寸域（Size) 496 最後使用域（LastUse) 497 人工超控域（Manual) 500-卜500-2、500-3 (總稱500) 驅動器功率減小系統 520 快取記憶體控制模組 522 驅動器功率減小控制模組 526 資料匯流排 530 揮發性記憶體 534 低功率非揮發性記憶體 094TW5999-3F 43 1379235
534， LPDD 538 高功率非揮發性記憶體 538’ 高功率磁碟機 542 限制特徵作業系統 560 主機控制模組 564 資料匯流排 640 多磁片驅動系統 644 HPDD 648 LPDD 650 驅動控制模組 651 主機控制模組 652 碟片 653 硬磁片控制器（HDC) · 654 主軸電機 656 緩衝器 657 處理器 658 讀/寫臂 659 讀/寫裝置 660 前置放大器（preamp)電路 662 碟片 664 主軸電機 665 主軸電機 094TW5999-3F 44 6681379235 669 670 672
674 .676 678 680 682
讀/寫臂 讀/寫裝置 前置放大器電路 第一主轴/音圈電機（voicecoilmoto(VCM)) 驅動器 第一讀/寫通道電路 第二主軸/VCM驅動器 第二讀/寫通道電路 直接介面 LPDD
684 單片系統(SOC) 690 介面 692 HDC 694 • 696 700 702 m 704 708 710 800 緩衝器 處理器 作業系統 虛擬記憶體 匯流排 揮發性記憶體 LP非揮發性記憶體 獨立磁片冗餘陣列（RAID)系統 804 伺服器及/或客戶機 094TW5999-3F 45 1379235 808 _磁碟陣列 812 磁碟陣列控制器 814 陣列管理模組 816 HPDD 834 > 834-1 、834-1’、834-2’、834-3’ RAID 836 HPDD磁碟陣列 838 LPDD磁碟陣列 840 客戶機及/或伺服器 842 磁碟陣列控制器 844 陣列管理模組 846 +管理旁通路徑 850 網路附加儲存（NAS)系統 854 儲存裝置 858 (儲存)請求器 862 檔案伺服器 866 通信系統 870 管理模組 872 管理模組 900 網路附加儲存（NAS)系統 904 儲存裝置 908 請求器 912 檔案伺服器 系統 094TW5999-3F 46 1379235 916 通信系統 920 管理模組 922 管理模組 930 多磁片驅動系統
★
094TW5999-3F

Claims (1)

  1. h. 、申請專利範圍： • Λ —jj * -i 一種處理裝置，其包括： —處理器； 與該處理裔通信的低功率非揮發性記憶體；以及 , 與該處理盗通信的高功率非揮發性記憶體； 4 、'，其中該處理震置利用一快取記憶體階層結構來管理資 籲 2 =峰孤體階層結構包括—胁該高裤轉發性記憶 體内資料的高功率非揮發性十 心 2軸讀的低功率非揮發性記，其找低功率 高於體層在該快取記憶體階層結構中的優先權階層 。同功率非揮發性記憶體層。 2.如申請專利範圍第！項所述的處 相連的—級快罝更包括-與該處理器 以及一盘處理哭處理器通信的料性記憶體； /、沒理裔通k的二、級快取記憶體。 3‘如申請專利範圍第2項所述的處理裝置， 層結構更包括-揮發性記憶靜，韻取記‘_皆 資料的第二層，一用於心、 於該二錄取記憶體内 «田 該一級快取記憶體内資料的第爲 及一用於該處理器内資料的中央處理器弟—層，以 4.如申請專利翻们項所述的處理裝置， 性記憶體包括-具有直裡大於以片、㈣功率非揮發 如申請專利顏第的處理裝置、=㈣率磁碟機。 性記憶體包括至少—快 、、中遠低功率非揮發 094TW5999-3F 。^體和/杨力麵频 V5999-3F /、T 必低 48 1379235 功率磁碟機具有—直徑小 性記憶體包括-第_硬式磁碟機，該解==率非揮發 括-第二硬式磁確機。 力卞非揮發性讀體包 7.如申μ專利乾圍第2項所述的處理裝置，更包括： 域理H，其係於該處顆 以第一速度消耗功率；以及 羊核式下細作，並 ㈣，其絲該處理裝置在低功率 並以小於該弟—速度之—第二速度消耗功率。 作 8.如申請專利範圍第7項所述的處理裝置，更包括—座 為通㈣主揮發性記憶體，其中在 Z ^理 性記憶體之階層係相應於該主揮發性記憶體之2間’該揮發 9·如申睛專利範圍第8項所述的處理裝置’更包括—料 :==!^體，其中在該低功率模式期間^ 4體认層係相應於該輔助揮發記憶體之 】〇.如=請專利範圍第8項所述的處理裝置，更包 助處理^的嵌人式輔助揮發性記《，其中觀功 ^揮發性動 η.如申請專利制第7項所述的處縣置，射魅處理 ，會在第一責任週期時運作，該辅助處理器的電晶體 二貝任週麟運作，其中該第二責任週其係大於該第 094TW5999-3F 49 期。 12·=申概圍第7酬義處魏置，其巾駐纽器包括 圖里處理該辅助處理器包括—輔助圖型處理器。 3·如申請專利範圍第7項所述的處理妓，更包括： —主圖形4理11 ’其係_域理ϋ分離，並於該處理裝 置在一高功率模式下操作；以及 輔賴形處理盗，其係與該輔助處理器分離，並於該處 理裝置在一低功率模式下操作。 14=申晴專概圍第13項所述的處理裝置，其中該主圖型處理 =係以-第三速度消耗功率’_助_處理⑽以一第四速 W耗功率’提供該第四速度小於該第三速度。 15. ^申睛專利範圍第13項所述的處理妓，更包括—處理晶片 ^係在鶴功軸式__域理如及該錢形處理 =並在該低功畅式綱與該獅處理器以及該輔助 形處理器通信。 16’如申請專利範圍第15項所述的輕裝置，其中該主處理器透 過一系統匯流排與該處理晶片組通信，該輔助處理器直接耗接 至該處理晶片組。 17·如申__第15項所述的處理裝置，財社圖形處理 祕過-系統匯流排與該處理晶片組通信，該輔助圖形處理器 直接耦接至該處理晶月組。 18.如申請專利範圍第13項所述的處理裝置n輸入/輸出 094TW5999-3F 50 1379235 晶片組，其係在該低功率期間，透過—週邊元件互連(ρα)匯流 排與該辅助處理器及辅助圖形處理器通作。 仪如申_細第18項魏_縣置，射触處理器透 過該處理W組和該週邊元件互連匯流排而無輸人/輪出晶 片組通。 m如申請專利範圍第18項所述的處理裝置，其中該輸入/輸出晶 片組透過-卫業鮮架構匯流排與—輸人/輪 21. 如申請專利範圍第13項所述的處理裝置，更包括：° ° > m组，其係在該高功物式_與魅處理器通 仏，在該低功率期間與該輔助處理器通信；以及 一輪入/輸出晶片組，其麵該低功率模式期間透過該處理 晶片組與糊助處翻及_助_處器通信。 22. 如申tf專利範圍第〗項所述的處理裝置，射該—級快取記憶 體和該二級快取記憶體的優先權階層高於該揮發性記憶體，該 揮發性記·_優先權階層高於該低功率非揮發性記憶體。/ 094TW5999-3F 1379235 修縣 圖式 厂
    第1A圖 (先前技術) 1379235 # _ 圖式
    44 20 i, ί it IS 基本 輸出/輸入 糸統 l43 第1B圖(先前技術) 1379235 圖式 活動令
    60
    65 第2A圖 第科頁 1379235 圖式 mm 活動中 「70
    第<頁 1379235 圖式
    65 第2C圖 第％頁 1379235
    圖式
    104 108 A- yr A 1 ▼ m _ 、41 、42 ^-43 44
    第3A圖 第η頁 1379235 圖式 活動中
    33
    26 系統匯流排 109 44 150 104 輔助處理器 記憶體 ，W 輔助圖形 處理器 記憶體 154 158 108 I I Γ\ϋ r 42 43 第3B圖 第这頁 1379235 _ 圖式 活動中
    33
    第3C圖 第约頁 104 輔助處理器 嵌入式 記憶體 輔助圖形處理器 广 嵌入式 記憶體 108 1379235 圖式 V/////////人 27
    190 活動中
    糸統匯流排 厂28 36
    >： 記憶體 PCI匯流排
    *32 i片組 Ai _jr 30 •50 系統管理匯流排 <-► 4-
    丨/〇晶片組 低功毕磁磲機 110 輔助處理器 104 冬 八 〔24 40 ISA匯流排 I 」 π r _ _ •44 •42 第4A圖 快閃記憶體 輔助圖形 處理器 112 1379235 圖式 33—V: 27
    25 34-
    200 ▼ 26 系統匯流排 活動中
    36
    八 ▼
    八 22 28
    PCI匯流排32 30 50 系統管理匯流排 I/O晶片組 低功率磁碟機
    八 匕24 104 110 輔助處理器 記億體 輔助圖形 處理器 記憶體 噘 W 112 ^ 108 154158 快閃記憶體 ISA匯流排 • ί : i y _ _ m 44 42 43 第4B圖 第頁 1379235 圖式 活動中
    糸統匯流排 系統管理匯流排 I/O晶片組 <--到低功率磁碟機I 1----J--------1 110-► 210 104
    ‘ I ^ -24 ISA匯流排 快閃記憶體 -> 輔助處理器 嵌入式 記憶體 / 輔助圖形處理器 嵌入式 記憶體 174 176
    ^ 112 、一44 108 41 ^-42 43 第4C圖 第&頁 1379235 圖式 250 處理器 一級快取記憶體 270 268 二級快取記憶體 266 揮發性記憶體 262 低功率非撣發性記憶體 258 高功率非撣發性記憶體 254 快取記憶體階層結構 第5圖
    第6圖 第頁 1379235 圖式
    第7A圖 第斜頁 1379235 圖式 Υ Ν
    將資料儲存 於 HPDD 334 336 - 374. Y 對HPDD供電、 一330 > * 將LUB傳到HPDD 足夠的 Ν Y 將HPDD關掉 將f料傳到LPDD 啟始 340
    320 從 LPDD 取得資料 從 HPDD 取得資料 360 將LUB傳 至 iJHPDD 356 378 366 368 將資料傳到LPDD並 從LPDD取得資料 370 傳送完成後將 HPDD關掉 —」 第7B圖 1379235 圖式
    第7C圖
    第7D圖 第弘頁 1379235
    圖式
    414 第8A圖
    第8B圖 第”頁 1379235 圖式
    424* 第8C圖
    第9圖 第现頁 1379235
    圖式 494
    497 492 495 496 資料塊描述格 低功$ 計數ά 計數咸 尺寸域 最棱便 用域 人工超 控域 程式A 10 1 10Μ D1 L 程式B 0 67 2G D2 A 擋案A 0 45 80Μ D3 Η 檔案B 48 45 5G D4 A 第10圖 500-1 揮發性 記憶體 534 LP非揮發 性記憶體 丨低功率磁碟機_ 快閃記憶體
    資料 區流排 538 526 520
    驅動器功 率咸小控 制模組 522 記控組 取體模 決li.制 第11A圖 第的頁 1379235 圖式 500-2 530 揮發性 記憶體 542 534 作業系統 低功率非揮 發性記憶體 資料 匯流排 低功率磁碟機 驅動器功 率減小控 剎模組 快閃記憶體 /—538 高功率非揮 發性記憶體 高功率磁碟機 第11B圖
    522 第11C圖 1379235 圖式
    第12圖
    第13圖 第頁 1379235
    第14圖
    第15圖 1379235 圖式
    第16圖 第竹頁 1379235 式 圖 铖17S
    62 δο 6603 頁 第 1379235 圖式
    第18圖
    第19圖 第，（頁 1379235 圖式
    第20圖
    第21圖 第^頁 Γ379235 圖式 834-1
    第22 A圖 840 <- 834-11 高功率磁碟機 836-1 伺服器/客戶機 磁碟陣列控制器 / > ^ υ— 842 陣列管理模組 304· Λ LUB模組 306 - Λ 適應儲存模組 308 - Λ LPDD維護模組 厂414 適應儲存控制模组 厂522 驅動器功率減小控制模組 <r 844 第22B圖 低功率磁碟機 高功率磁碟機 低功率磁碟機 高功率磁碟機 低功率磁碟機 -.838-1 83B-2 838-2 '836-Z B38-2 1379235 圖式
    第23A圖 834-2*
    第23B圖 1379235
    圖式
    第24 A圖
    第24B圖 頁 1379235 圖式
    850
    第25圖 (先前技術)
    第26圖
TW094133391A 2004-06-10 2005-05-17 Cache hierarchy TWI379235B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/865,732 US7730335B2 (en) 2004-06-10 2004-06-10 Low power computer with main and auxiliary processors

Publications (2)

Publication Number Publication Date
TW200614076A TW200614076A (en) 2006-05-01
TWI379235B true TWI379235B (en) 2012-12-11

Family

ID=34936771

Family Applications (3)

Application Number Title Priority Date Filing Date
TW094115895A TWI390444B (zh) 2004-06-10 2005-05-17 具有主處理器與輔助處理器之處理裝置
TW094133391A TWI379235B (en) 2004-06-10 2005-05-17 Cache hierarchy
TW094133390A TWI390411B (zh) 2004-06-10 2005-05-17 具有高功率模式和低功率模式的處理裝置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW094115895A TWI390444B (zh) 2004-06-10 2005-05-17 具有主處理器與輔助處理器之處理裝置

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW094133390A TWI390411B (zh) 2004-06-10 2005-05-17 具有高功率模式和低功率模式的處理裝置

Country Status (5)

Country Link
US (5) US7730335B2 (zh)
EP (3) EP1605361B1 (zh)
JP (3) JP4621540B2 (zh)
CN (3) CN1707400B (zh)
TW (3) TWI390444B (zh)

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003901454A0 (en) * 2003-03-28 2003-04-10 Secure Systems Limited Security system and method for computer operating systems
US7730335B2 (en) 2004-06-10 2010-06-01 Marvell World Trade Ltd. Low power computer with main and auxiliary processors
US7702848B2 (en) * 2004-06-10 2010-04-20 Marvell World Trade Ltd. Adaptive storage system including hard disk drive with flash interface
US7788427B1 (en) 2005-05-05 2010-08-31 Marvell International Ltd. Flash memory interface for disk drive
US20070083785A1 (en) * 2004-06-10 2007-04-12 Sehat Sutardja System with high power and low power processors and thread transfer
US7634615B2 (en) * 2004-06-10 2009-12-15 Marvell World Trade Ltd. Adaptive storage system
US20070094444A1 (en) * 2004-06-10 2007-04-26 Sehat Sutardja System with high power and low power processors and thread transfer
US7617359B2 (en) * 2004-06-10 2009-11-10 Marvell World Trade Ltd. Adaptive storage system including hard disk drive with flash interface
US7721118B1 (en) * 2004-09-27 2010-05-18 Nvidia Corporation Optimizing power and performance for multi-processor graphics processing
US7477256B1 (en) 2004-11-17 2009-01-13 Nvidia Corporation Connecting graphics adapters for scalable performance
US7576745B1 (en) 2004-11-17 2009-08-18 Nvidia Corporation Connecting graphics adapters
US8066515B2 (en) * 2004-11-17 2011-11-29 Nvidia Corporation Multiple graphics adapter connection systems
US8212831B1 (en) 2004-12-15 2012-07-03 Nvidia Corporation Broadcast aperture remapping for multiple graphics adapters
US8134568B1 (en) 2004-12-15 2012-03-13 Nvidia Corporation Frame buffer region redirection for multiple graphics adapters
US7372465B1 (en) 2004-12-17 2008-05-13 Nvidia Corporation Scalable graphics processing for remote display
US7730336B2 (en) * 2006-05-30 2010-06-01 Ati Technologies Ulc Device having multiple graphics subsystems and reduced power consumption mode, software and methods
US10026140B2 (en) 2005-06-10 2018-07-17 Nvidia Corporation Using a scalable graphics system to enable a general-purpose multi-user computer system
WO2007035611A2 (en) * 2005-09-16 2007-03-29 Hoshiko, Llc Low power mode for portable computer system
JP5076317B2 (ja) * 2005-12-27 2012-11-21 ソニー株式会社 情報処理装置、情報処理方法及びそのプログラム
WO2007103358A2 (en) * 2006-03-07 2007-09-13 Marvell World Trade Ltd. Lowest power mode for a mobile drive in usb application
US20080263324A1 (en) 2006-08-10 2008-10-23 Sehat Sutardja Dynamic core switching
AU2007216911B2 (en) * 2006-09-22 2010-10-21 Harris Global Communications, Inc. Adaptive peak power management of load devices sharing a power source
US7422486B2 (en) * 2006-09-22 2008-09-09 Itt Manufacturing Enterprises, Inc. Connectors to connect modules to electronic devices
CN100474271C (zh) * 2006-12-15 2009-04-01 华为技术有限公司 一种多级缓冲的存储系统和方法
US7779243B2 (en) * 2006-12-29 2010-08-17 Intel Corporation Dual operating system computing system
US8284205B2 (en) 2007-10-24 2012-10-09 Apple Inc. Methods and apparatuses for load balancing between multiple processing units
US8259119B1 (en) 2007-11-08 2012-09-04 Nvidia Corporation System and method for switching between graphical processing units
US8233000B1 (en) * 2007-11-08 2012-07-31 Nvidia Corporation System and method for switching between graphical processing units
CN101281639B (zh) * 2008-05-30 2010-06-09 华硕电脑股份有限公司 控制图形处理器操作模式的方法及图形处理器
US20110213950A1 (en) * 2008-06-11 2011-09-01 John George Mathieson System and Method for Power Optimization
US20090309243A1 (en) * 2008-06-11 2009-12-17 Nvidia Corporation Multi-core integrated circuits having asymmetric performance between cores
US20110213947A1 (en) * 2008-06-11 2011-09-01 John George Mathieson System and Method for Power Optimization
US20110213998A1 (en) * 2008-06-11 2011-09-01 John George Mathieson System and Method for Power Optimization
US8510577B2 (en) * 2008-07-28 2013-08-13 Microsoft Corporation Reducing power consumption by offloading applications
US7779191B2 (en) * 2008-07-29 2010-08-17 Nvidia Corporation Platform-based idle-time processing
CN102257451B (zh) * 2008-12-16 2014-07-09 意法爱立信有限公司 电路系统和控制电源管理的方法
US8161251B2 (en) * 2009-05-27 2012-04-17 Microsoft Corporation Heterogeneous storage array optimization through eviction
US20100313044A1 (en) * 2009-06-03 2010-12-09 Microsoft Corporation Storage array power management through i/o redirection
US20100321395A1 (en) * 2009-06-18 2010-12-23 Apple Inc. Display simulation system and method
US9336028B2 (en) * 2009-06-25 2016-05-10 Apple Inc. Virtual graphics device driver
US8417974B2 (en) * 2009-11-16 2013-04-09 International Business Machines Corporation Power efficient stack of multicore microprocessors
KR101438072B1 (ko) 2010-04-15 2014-09-03 라모트 앳 텔-아비브 유니버시티 리미티드 소거 없는 플래시 메모리의 다중 프로그래밍
US8452997B2 (en) * 2010-04-22 2013-05-28 Broadcom Corporation Method and system for suspending video processor and saving processor state in SDRAM utilizing a core processor
US20120016641A1 (en) * 2010-07-13 2012-01-19 Giuseppe Raffa Efficient gesture processing
US8788777B2 (en) * 2011-05-06 2014-07-22 Marvell World Trade Ltd. Memory on-demand, managing power in memory
RU2014106859A (ru) 2011-07-25 2015-08-27 Серверджи, Инк. Способ и система для построения маломощной компьютерной системы
US8863022B2 (en) 2011-09-07 2014-10-14 Microsoft Corporation Process management views
US20130067378A1 (en) * 2011-09-09 2013-03-14 Microsoft Corporation Resource Usage History User Interface
WO2013048469A1 (en) 2011-09-30 2013-04-04 Intel Corporation Detection of gesture data segmentation in mobile devices
US10114679B2 (en) 2011-10-26 2018-10-30 Microsoft Technology Licensing, Llc Logical CPU division usage heat map representation
WO2013062162A1 (ko) * 2011-10-28 2013-05-02 엘지전자 주식회사 네트워크 저장장치 및 그 제어방법
CN103988190A (zh) * 2011-12-16 2014-08-13 英特尔公司 用于通过外部显示-数据i/o端口来扩展图形处理的方法、设备及系统
US20130346672A1 (en) * 2012-06-22 2013-12-26 Microsoft Corporation Multi-Tiered Cache with Storage Medium Awareness
DE102012105986B3 (de) * 2012-07-04 2013-03-14 Fujitsu Technology Solutions Intellectual Property Gmbh Computersystem und Verfahren zum Betrieb eines Computersystems
US9569279B2 (en) 2012-07-31 2017-02-14 Nvidia Corporation Heterogeneous multiprocessor design for power-efficient and area-efficient computing
JP5705185B2 (ja) * 2012-09-14 2015-04-22 キヤノン株式会社 通信装置及びその制御方法、並びに、コンピュータプログラム
KR102071352B1 (ko) * 2012-11-28 2020-01-31 삼성전자 주식회사 휴대 단말기의 센서 정보 관리 방법 및 시스템
KR101785301B1 (ko) 2013-09-27 2017-11-15 인텔 코포레이션 디바이스들 간의 메모리 리소스를 구성하기 위한 장치, 방법 및 저장 매체
US9311484B2 (en) 2014-01-09 2016-04-12 International Business Machines Corporation Enhanced security and resource utilization in a multi-operating system environment
WO2015116100A1 (en) * 2014-01-30 2015-08-06 Hewlett-Packard Development Company, L.P. Managing data using a number of non-volatile memory arrays
CN104142729B (zh) * 2014-08-11 2019-04-23 联想(北京)有限公司 一种处理器的控制方法、装置和电子设备
KR102347657B1 (ko) * 2014-12-02 2022-01-06 삼성전자 주식회사 전자 장치 및 이의 공유 캐시 메모리 제어 방법
TWI653527B (zh) * 2014-12-27 2019-03-11 美商英特爾公司 當計算元件運作時致能系統低電力狀態之技術
CN104571464A (zh) * 2015-01-19 2015-04-29 宇龙计算机通信科技(深圳)有限公司 一种多操作系统的省电模式控制方法、装置和终端
CN106406493B (zh) * 2015-07-30 2020-04-28 华为技术有限公司 能降低功耗的电子装置及降低电子装置功耗的方法
CN106774800A (zh) * 2016-12-09 2017-05-31 北京小米移动软件有限公司 低电量提示方法和终端
US20190237003A1 (en) * 2018-01-26 2019-08-01 Mobvoi Information Technology Co., Ltd. Display device, electronic device and method of controlling screen display
US20190237007A1 (en) * 2018-01-26 2019-08-01 Mobvoi Information Technology Co., Ltd. Display device, electronic device and method of controlling screen display
US10921872B2 (en) 2019-03-29 2021-02-16 Intel Corporation Performing soft throttling and hard throttling in a processor
CN110968271B (zh) * 2019-11-25 2024-02-20 北京劲群科技有限公司 一种高性能数据存储方法、系统与装置
CN111586653B (zh) * 2020-04-09 2023-04-28 出门问问信息科技有限公司 一种数据读取和存储方法、装置以及计算机可读存储介质

Family Cites Families (103)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4425615A (en) * 1980-11-14 1984-01-10 Sperry Corporation Hierarchical memory system having cache/disk subsystem with command queues for plural disks
US5150465A (en) 1988-11-30 1992-09-22 Compaq Computer Corporation Mode-selectable integrated disk drive for computer
US5293500A (en) 1989-02-10 1994-03-08 Mitsubishi Denki K.K. Parallel processing method and apparatus
DE69033438T2 (de) * 1989-04-13 2000-07-06 Sandisk Corp., Santa Clara Austausch von fehlerhaften Speicherzellen einer EEprommatritze
US5440749A (en) * 1989-08-03 1995-08-08 Nanotronics Corporation High performance, low cost microprocessor architecture
US5455913A (en) 1990-05-14 1995-10-03 At&T Global Information Solutions Company System and method for transferring data between independent busses
US5390350A (en) * 1991-04-22 1995-02-14 Western Digital Corporation Integrated circuit chip core logic system controller with power saving features for a microcomputer system
JPH06179270A (ja) * 1992-12-15 1994-06-28 Nec Niigata Ltd プリンタ
US5485595A (en) * 1993-03-26 1996-01-16 Cirrus Logic, Inc. Flash memory mass storage architecture incorporating wear leveling technique without using cam cells
US5502838A (en) * 1994-04-28 1996-03-26 Consilium Overseas Limited Temperature management for integrated circuits
JPH07160574A (ja) * 1993-12-13 1995-06-23 Matsushita Electric Ind Co Ltd 情報処理装置
GB2286267A (en) 1994-02-03 1995-08-09 Ibm Energy-saving cache control system
EP0667579A1 (en) * 1994-02-09 1995-08-16 Ballard Synergy Corporation Cache for optical storage device
US5596708A (en) * 1994-04-04 1997-01-21 At&T Global Information Solutions Company Method and apparatus for the protection of write data in a disk array
US5581736A (en) * 1994-07-18 1996-12-03 Microsoft Corporation Method and system for dynamically sharing RAM between virtual memory and disk cache
US5659718A (en) * 1994-08-19 1997-08-19 Xlnt Designs, Inc. Synchronous bus and bus interface device
JPH0883148A (ja) 1994-09-13 1996-03-26 Nec Corp 磁気ディスク装置
GB9419246D0 (en) * 1994-09-23 1994-11-09 Cambridge Consultants Data processing circuits and interfaces
US5815726A (en) * 1994-11-04 1998-09-29 Altera Corporation Coarse-grained look-up table architecture
US5768164A (en) * 1996-04-15 1998-06-16 Hewlett-Packard Company Spontaneous use display for a computing system
US6006320A (en) 1996-07-01 1999-12-21 Sun Microsystems, Inc. Processor architecture with independent OS resources
US5937423A (en) * 1996-12-26 1999-08-10 Intel Corporation Register interface for flash EEPROM memory arrays
JPH10312690A (ja) * 1997-05-13 1998-11-24 Seiko Epson Corp 読み書き可能不揮発性メモリ回路
US6035408A (en) * 1998-01-06 2000-03-07 Magnex Corp. Portable computer with dual switchable processors for selectable power consumption
US6289464B1 (en) * 1998-01-07 2001-09-11 Microsoft Corporation Receiving wireless information on a mobile device with reduced power consumption
US6578129B1 (en) * 1998-07-24 2003-06-10 Imec Vzw Optimized virtual memory management for dynamic data types
JP3471244B2 (ja) * 1999-03-15 2003-12-02 株式会社東芝 非水電解液二次電池の製造方法
JP4159699B2 (ja) * 1999-04-13 2008-10-01 大正製薬株式会社 並列処理方法および並列処理装置
US6282614B1 (en) * 1999-04-15 2001-08-28 National Semiconductor Corporation Apparatus and method for reducing the power consumption of a microprocessor with multiple levels of caches
US6457135B1 (en) * 1999-08-10 2002-09-24 Intel Corporation System and method for managing a plurality of processor performance states
US6608729B1 (en) 1999-08-25 2003-08-19 Seagate Technology Llc Intelligent power management of disc drives
US6624816B1 (en) * 1999-09-10 2003-09-23 Intel Corporation Method and apparatus for scalable image processing
US6501999B1 (en) * 1999-12-22 2002-12-31 Intel Corporation Multi-processor mobile computer system having one processor integrated with a chipset
US6631474B1 (en) * 1999-12-31 2003-10-07 Intel Corporation System to coordinate switching between first and second processors and to coordinate cache coherency between first and second processors during switching
US6496915B1 (en) * 1999-12-31 2002-12-17 Ilife Solutions, Inc. Apparatus and method for reducing power consumption in an electronic data storage system
US6594724B1 (en) * 2000-03-30 2003-07-15 Hitachi Global Storage Technologies Netherlands B.V. Enhanced DASD with smaller supplementary DASD
JP2002007373A (ja) * 2000-06-20 2002-01-11 Fujitsu Ltd 半導体装置
US6785829B1 (en) * 2000-06-30 2004-08-31 Intel Corporation Multiple operating frequencies in a processor
US6628469B1 (en) * 2000-07-11 2003-09-30 International Business Machines Corporation Apparatus and method for low power HDD storage architecture
US6631469B1 (en) * 2000-07-17 2003-10-07 Intel Corporation Method and apparatus for periodic low power data exchange
JP2002073497A (ja) * 2000-09-04 2002-03-12 Sharp Corp 情報処理装置及び情報処理方法
US6823453B1 (en) * 2000-10-06 2004-11-23 Hewlett-Packard Development Company, L.P. Apparatus and method for implementing spoofing-and replay-attack-resistant virtual zones on storage area networks
KR100353731B1 (ko) * 2000-11-01 2002-09-28 (주)니트 젠 일회성 지문템플릿을 이용한 사용자 인증시스템 및 방법
US7069368B2 (en) * 2000-12-01 2006-06-27 Clearcube Technology, Inc. System of co-located computers in a framework including removable function modules for adding modular functionality
US6785767B2 (en) 2000-12-26 2004-08-31 Intel Corporation Hybrid mass storage system and method with two different types of storage medium
US6986066B2 (en) * 2001-01-05 2006-01-10 International Business Machines Corporation Computer system having low energy consumption
ATE333491T1 (de) * 2001-01-30 2006-08-15 Daikyo Seiko Ltd Kautschukzusammensetzung oder das vernetzte produkt zur herstellung von gummipfropfen für medikamente oder medizinische behandlung
US20020129288A1 (en) * 2001-03-08 2002-09-12 Loh Weng Wah Computing device having a low power secondary processor coupled to a keyboard controller
US20030153354A1 (en) 2001-03-16 2003-08-14 Cupps Bryan T. Novel personal electronics device with keypad application
US20020173344A1 (en) * 2001-03-16 2002-11-21 Cupps Bryan T. Novel personal electronics device
US6976180B2 (en) * 2001-03-16 2005-12-13 Dualcor Technologies, Inc. Personal electronics device
US7184003B2 (en) * 2001-03-16 2007-02-27 Dualcor Technologies, Inc. Personal electronics device with display switching
US7231531B2 (en) * 2001-03-16 2007-06-12 Dualcor Technologies, Inc. Personal electronics device with a dual core processor
EP1249634B1 (en) * 2001-04-10 2008-01-02 Yamashita Rubber Kabushiki Kaisha Fluid-sealed anti-vibration device
US6725336B2 (en) 2001-04-20 2004-04-20 Sun Microsystems, Inc. Dynamically allocated cache memory for a multi-processor unit
JP2002342156A (ja) * 2001-05-22 2002-11-29 Victor Co Of Japan Ltd メモリコントローラ
WO2002099591A2 (en) * 2001-06-04 2002-12-12 Nct Group, Inc. System and method for increasing the effective bandwidth of a communications network
US6925529B2 (en) * 2001-07-12 2005-08-02 International Business Machines Corporation Data storage on a multi-tiered disk system
JP3584920B2 (ja) * 2001-10-04 2004-11-04 株式会社ノーリツ 電源制御装置
US6859856B2 (en) * 2001-10-23 2005-02-22 Flex P Industries Sdn. Bhd Method and system for a compact flash memory controller
US8181118B2 (en) * 2001-11-28 2012-05-15 Intel Corporation Personal information device on a mobile computing platform
JP2003167656A (ja) * 2001-11-29 2003-06-13 Sony Corp 携帯型情報機器
JP2003167781A (ja) * 2001-11-30 2003-06-13 Matsushita Electric Ind Co Ltd 磁気ディスク装置およびデータ読み出し制御方法
US6804632B2 (en) 2001-12-06 2004-10-12 Intel Corporation Distribution of processing activity across processing hardware based on power consumption considerations
US6678249B2 (en) * 2002-02-14 2004-01-13 Nokia Corporation Physical layer packet retransmission handling WCDMA in soft handover
US6639827B2 (en) * 2002-03-12 2003-10-28 Intel Corporation Low standby power using shadow storage
US7424623B2 (en) * 2002-03-28 2008-09-09 O2 Micro International Limited Personal computer integrated with personal digital assistant
JP2003317250A (ja) * 2002-04-26 2003-11-07 Funai Electric Co Ltd 光ディスク装置
JP2003323417A (ja) * 2002-04-30 2003-11-14 Matsushita Electric Ind Co Ltd 半導体集積回路装置
KR100441608B1 (ko) * 2002-05-31 2004-07-23 삼성전자주식회사 낸드 플래시 메모리 인터페이스 장치
US7269752B2 (en) 2002-06-04 2007-09-11 Lucent Technologies Inc. Dynamically controlling power consumption within a network node
JP2004013607A (ja) * 2002-06-07 2004-01-15 Hitachi Ltd ファイル監視装置
US7082495B2 (en) * 2002-06-27 2006-07-25 Microsoft Corporation Method and apparatus to reduce power consumption and improve read/write performance of hard disk drives using non-volatile memory
JP4157734B2 (ja) * 2002-07-15 2008-10-01 花王株式会社 脂肪酸類の製造法
JP2004127040A (ja) * 2002-10-03 2004-04-22 Internatl Business Mach Corp <Ibm> 情報処理装置、制御方法、プログラム、及び記録媒体
US6775180B2 (en) * 2002-12-23 2004-08-10 Intel Corporation Low power state retention
US7254730B2 (en) * 2003-02-14 2007-08-07 Intel Corporation Method and apparatus for a user to interface with a mobile computing device
US7080271B2 (en) * 2003-02-14 2006-07-18 Intel Corporation Non main CPU/OS based operational environment
AU2003900764A0 (en) * 2003-02-20 2003-03-06 Secure Systems Limited Bus bridge security system and method for computers
JP2006523882A (ja) 2003-04-14 2006-10-19 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ ユニバーサルなドライブ装置のためのフォーマットマッピング方式
US7093147B2 (en) * 2003-04-25 2006-08-15 Hewlett-Packard Development Company, L.P. Dynamically selecting processor cores for overall power efficiency
US7240228B2 (en) * 2003-05-05 2007-07-03 Microsoft Corporation Method and system for standby auxiliary processing of information for a computing device
US7221331B2 (en) * 2003-05-05 2007-05-22 Microsoft Corporation Method and system for auxiliary display of information for a computing device
US7069388B1 (en) * 2003-07-10 2006-06-27 Analog Devices, Inc. Cache memory data replacement strategy
US7047387B2 (en) * 2003-07-16 2006-05-16 Microsoft Corporation Block cache size management via virtual memory manager feedback
US7500127B2 (en) 2003-09-18 2009-03-03 Vulcan Portals Inc. Method and apparatus for operating an electronic device in a low power mode
US20050066209A1 (en) * 2003-09-18 2005-03-24 Kee Martin J. Portable electronic device having high and low power processors operable in a low power mode
US7925298B2 (en) 2003-09-18 2011-04-12 Vulcan Portals Inc. User interface for a secondary display module of a mobile electronic device
US7017059B2 (en) * 2003-12-12 2006-03-21 Cray Canada Inc. Methods and apparatus for replacing cooling systems in operating computers
CA2547078A1 (en) * 2003-12-16 2005-06-30 Real Enterprise Solutions Development B.V. Memory management in a computer system using different swapping criteria
US7136973B2 (en) 2004-02-04 2006-11-14 Sandisk Corporation Dual media storage device
US7421602B2 (en) 2004-02-13 2008-09-02 Marvell World Trade Ltd. Computer with low-power secondary processor and secondary display
US7730335B2 (en) 2004-06-10 2010-06-01 Marvell World Trade Ltd. Low power computer with main and auxiliary processors
US7634615B2 (en) 2004-06-10 2009-12-15 Marvell World Trade Ltd. Adaptive storage system
US7617359B2 (en) 2004-06-10 2009-11-10 Marvell World Trade Ltd. Adaptive storage system including hard disk drive with flash interface
US7702848B2 (en) 2004-06-10 2010-04-20 Marvell World Trade Ltd. Adaptive storage system including hard disk drive with flash interface
US7574541B2 (en) 2004-08-03 2009-08-11 Lsi Logic Corporation FIFO sub-system with in-line correction
US7437581B2 (en) 2004-09-28 2008-10-14 Intel Corporation Method and apparatus for varying energy per instruction according to the amount of available parallelism
US20060069848A1 (en) * 2004-09-30 2006-03-30 Nalawadi Rajeev K Flash emulation using hard disk
US20060075185A1 (en) * 2004-10-06 2006-04-06 Dell Products L.P. Method for caching data and power conservation in an information handling system
US7882299B2 (en) 2004-12-21 2011-02-01 Sandisk Corporation System and method for use of on-chip non-volatile memory write cache
US20060218324A1 (en) 2005-03-25 2006-09-28 Matsushita Electrical Industrial Co., Ltd Systems and methods for flexible data transfers in SDIO and/or MMC
US7492368B1 (en) 2006-01-24 2009-02-17 Nvidia Corporation Apparatus, system, and method for coalescing parallel memory requests

Also Published As

Publication number Publication date
CN1866162A (zh) 2006-11-22
CN1866162B (zh) 2010-05-05
US20100235660A1 (en) 2010-09-16
EP1605361A3 (en) 2006-11-08
US7827423B2 (en) 2010-11-02
JP4740673B2 (ja) 2011-08-03
EP1607836A2 (en) 2005-12-21
EP1621972A3 (en) 2007-02-28
US20080222437A1 (en) 2008-09-11
TWI390444B (zh) 2013-03-21
CN1707400B (zh) 2010-05-05
TW200614076A (en) 2006-05-01
CN1866161B (zh) 2010-05-05
JP2005353090A (ja) 2005-12-22
US7788514B2 (en) 2010-08-31
US7730335B2 (en) 2010-06-01
JP4749786B2 (ja) 2011-08-17
TWI390411B (zh) 2013-03-21
JP2006012180A (ja) 2006-01-12
US8874948B2 (en) 2014-10-28
CN1707400A (zh) 2005-12-14
EP1607836A3 (en) 2006-11-08
TW200617783A (en) 2006-06-01
EP1621972A2 (en) 2006-02-01
CN1866161A (zh) 2006-11-22
TW200604842A (en) 2006-02-01
US20080222357A1 (en) 2008-09-11
JP4621540B2 (ja) 2011-01-26
JP2006040255A (ja) 2006-02-09
US20140052887A1 (en) 2014-02-20
EP1605361B1 (en) 2018-04-18
EP1605361A2 (en) 2005-12-14
US8572416B2 (en) 2013-10-29
US20050278559A1 (en) 2005-12-15

Similar Documents

Publication Publication Date Title
TWI379235B (en) Cache hierarchy
JP4969803B2 (ja) 適応記憶システム
TWI426444B (zh) 包含快閃式介面的硬碟驅動器之可調整儲存系統
TWI390520B (zh) 包含快閃式介面的硬碟驅動器之可調整儲存系統
TW200809532A (en) System with high power and low power processors and thread transfer
TWI497487B (zh) 儲存裝置及其節能方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees