TWI387095B - 積體電路之輸出驅動器的共享靜電放電保護 - Google Patents

積體電路之輸出驅動器的共享靜電放電保護 Download PDF

Info

Publication number
TWI387095B
TWI387095B TW099114768A TW99114768A TWI387095B TW I387095 B TWI387095 B TW I387095B TW 099114768 A TW099114768 A TW 099114768A TW 99114768 A TW99114768 A TW 99114768A TW I387095 B TWI387095 B TW I387095B
Authority
TW
Taiwan
Prior art keywords
mosfet
output driver
mosfet output
contact ring
diffusion material
Prior art date
Application number
TW099114768A
Other languages
English (en)
Other versions
TW201110316A (en
Inventor
Richard C Li
James Karp
Original Assignee
Xilinx Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xilinx Inc filed Critical Xilinx Inc
Publication of TW201110316A publication Critical patent/TW201110316A/zh
Application granted granted Critical
Publication of TWI387095B publication Critical patent/TWI387095B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/027—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path
    • H01L27/0277—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path involving a parasitic bipolar transistor triggered by the local electrical biasing of the layer acting as base of said parasitic bipolar transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

積體電路之輸出驅動器的共享靜電放電保護
揭示於本說明書內之實施例係有關於積體電路元件(IC)。更具體言之，該等實施例係有關於IC內之輸出驅動器的靜電放電(electrostatic discharge)保護。
靜電放電(ESD)事件係指介於二個不同電位之物體間電流的暫時性陡峭流動。對於積體電路元件(IC)而言，ESD有時會是一個嚴重的問題，因為在ESD事件中產生的大規模電位變化和電流流動可能損傷矽接面以及氧化物絕緣體。ESD事件對IC的損傷即使不打壞IC使其無法運作亦可能降低矽基式IC之效能。
積體電路之電荷增長可能肇始於各種不同原因，其中許多情形係產生於IC的產製、組配、測試或使用期間。因此，IC在組配和銷售之前和之後均可能意外遭受ESD事件。實施ESD保護機制的目的在於保護IC內部易於受到ESD事件損壞的元件。此等易受損元件基本上係輸出至IC外部節點或與該等節點有接觸之元件。當ESD保護機制在ESD事件期間被致能時，其對ESD事件期間產生的大量電流提供替代性的電流通道。該等替代性通道試圖控制電流繞過易受損元件，而有效跳過IC中對ESD敏感的部分。
當使用金屬氧化物半導體場效電晶體(MOSFET)元件做為輸出驅動器時，該MOSFET元件中一汲極(drain)端耦接至一輸出接墊。在此組態中，MOSFET元件透過輸出接墊與外部環境接觸。此種接觸使得MOSFET元件易於ESD事件中受損。保護MOSFET元件免於ESD事件傷害的方式之一係利用MOSFET元件結構中固有的寄生雙載子接面電晶體。例如，在N型MOSFET(NFET)結構中存在一寄生N-P-N雙載子接面電晶體(寄生BJT)。一般而言，上述寄生BJT並非一高效用元件，故在NFET元件的正常運作中並無作用。然而，ESD事件期間產生的高電壓位準可以在NFET元件中起始一驟返(snapback)模式，從而致能該寄生BJT。當NFET運作於驟返模式時，該寄生BJT具有一高電流承載容量而可以使ESD事件產生的電流安全地通過NFET元件結構。當製成適當尺寸時，寄生BJT可以對NFET元件提供ESD保護，使其不致降低NFET元件的預定功能。
揭示於本說明書內之實施例係有關於積體電路元件(IC)，特別是關於IC內的電路對於靜電放電(ESD)事件之保護。本發明一實施例可包含一種用以保護IC內金屬氧化物半導體場效電晶體(MOSFET)輸出驅動器使其免於ESD事件傷害的系統。此系統可以包含位於一共用IC擴散材料內之一第一MOSFET輸出驅動器和一第二MOSFET輸出驅動器。此系統可以包含一接觸環配置於該共用IC擴散材料內並沿著環繞該第一MOSFET輸出驅動器和該第二MOSFET輸出驅動器之一周圍之一外側邊緣安置。每一MOSFET輸出驅動器之一形心位置相同於環繞該第一MOSFET輸出驅動器和該第二MOSFET輸出驅動器之該周圍之一形心。每一MOSFET輸出驅動器具有一基板電阻(Rsub )值，其在ESD事件發生的MOSFET輸出驅動器中起始雙載子驟返動作，且該Rsub 之數值取決於自每一MOSFET輸出驅動器的形心至上述接觸環之一複合距離(composite distance)。
在另一特色之中，該第一MOSFET輸出驅動器及該第二MOSFET輸出驅動器各自均可以由一相同數目之汲極端所構成，其中該汲極端之數目大於一。該第一MOSFET輸出驅動器及該第二MOSFET輸出驅動器之汲極端可以是呈叉合形式的(interdigitated)。
此外，每一MOSFET輸出驅動器之複數汲極端各自均可以被加入鎮流機制(ballasted)。
在另一特色之中，該第一MOSFET輸出驅動器及該第二MOSFET輸出驅動器各自均可以由一相同數目之源極(source)端所構成，其中該源極端之數目大於一。上述之接觸環以及每一MOSFET輸出驅動器之每一源極端可以耦接至一連接特定擴散型態共用IC擴散材料之電壓。
該共用IC擴散材料可以是一P型材料，而該MOSFET輸出驅動器可以是一NFET元件。因此，上述之接觸環以及每一MOSFET輸出驅動器之每一源極端可以耦接至一供應該IC之最低電壓位準。或者，該共用IC擴散材料可以是一N型材料，而該MOSFET輸出驅動器可以是一PFET元件。此種情況下，上述之接觸環及每一MOSFET輸出驅動器之每一源極端可耦接至一供應該IC之最高電壓位準。
此系統可以進一步包含一第一輸出接墊，耦接至該第一MOSFET輸出驅動器之至少一汲極端，以及一第二輸出接墊，耦接至該第二MOSFET輸出驅動器之至少一汲極端。
本發明之另一實施例可以包含一種用以保護IC內MOSFET輸出驅動器免於ESD事件傷害的系統。此系統可以包含位於一共用IC擴散材料內之一第一MOSFET輸出驅動器和一第二MOSFET輸出驅動器。每一MOSFET輸出驅動器包含一MOSFET元件之陣列，其中該等MOSFET元件之位置彼此相鄰，且其中相鄰之MOSFET元件之形式在該第一MOSFET輸出驅動器之MOSFET元件和該第二MOSFET輸出驅動器之MOSFET元件間交替。此系統可以包含一接觸環配置於該共用IC擴散材料內並沿著環繞該第一和第二MOSFET輸出驅動器之一周圍之一外側邊緣安置。每一MOSFET元件陣列之一形心位置均相同於環繞該第一MOSFET輸出驅動器和該第二MOSFET輸出驅動器之該周圍之一形心。每一MOSFET輸出驅動器可以具有一Rsub 值，其在ESD事件發生的MOSFET輸出驅動器中起始雙載子驟返動作。此Rsub 之數值取決於自每一MOSFET輸出驅動器的形心至上述接觸環之一複合距離。
在一特色之中，每一MOSFET輸出驅動器之每一汲極端各自均可以被加入鎮流機制。上述之接觸環以及每一MOSFET元件之每一源極端可以耦接至一連接特定擴散型態共用IC擴散材料之電壓。
在另一特色中，該共用IC擴散材料可以是一P型材料，而該MOSFET輸出驅動器可以是一NFET元件。因此，上述之接觸環及每一MOSFET元件之每一源極端可以耦接至一供應該IC之最低電壓位準。另或者，該共用IC擴散材料可以是一N型材料，而該MOSFET輸出驅動器可以是一PFET元件。此種情況下，上述之接觸環及每一MOSFET元件之每一源極端可耦接至一供應該IC之最高電壓位準。
本發明之另一實施例可以包含一種用於IC內之MOSFET輸出驅動器的ESD防護方法。此方法可以包含配置一第一MOSFET輸出驅動器和一第二MOSFET輸出驅動器於一共用IC擴散材料內、決定一環繞該第一MOSFET輸出驅動器和該第二MOSFET輸出驅動器之周圍、以及沿著該周圍之一外側邊緣配置一接觸環於該共用IC擴散材料之內。此方法可以進一步包含安置每一MOSFET輸出驅動器使得具有一位置相同於該周圍之一形心的形心且具有一在一ESD事件發生之MOSFET輸出驅動器中起始雙載子驟返動作之Rsub 數值。上述Rsub之數值取決於自每一MOSFET輸出驅動器的形心至上述接觸環之一複合距離。
每一MOSFET輸出驅動器可由相同數目之汲極端實施而成，其中該汲極端之數目大於1，該MOSFET輸出驅動器之汲極端可以是呈叉合形式的。此外，每一該MOSFET輸出驅動器之每一汲極端均可以被加入鎮流機制。上述之接觸環以及每一MOSFET輸出驅動器之每一源極端均可以耦接至一連接特定擴散型態共用IC擴散材料之電壓。
在一特色之中，該共用IC擴散材料可以是一P型材料，而該MOSFET輸出驅動器可以是一NFET元件。因此，耦接該接觸環及每一MOSFET輸出驅動器之每一源極端可以包含將該接觸環及每一MOSFET輸出驅動器之每一源極端耦接至一供應該IC之最低電壓位準。另或者，該共用IC擴散材料可以是一N型材料，而該MOSFET輸出驅動器可以是一PFET元件。此種情形下，耦接該接觸環及每一MOSFET輸出驅動器之每一源極端可以包含將該接觸環及每一MOSFET輸出驅動器之每一源極端耦接至一供應該IC之最高電壓位準。
此方法可以進一步包含將一第一輸出接墊耦接至該第一MOSFET輸出驅動器之至少一汲極端以及將一第二輸出接墊耦接至該第二MOSFET輸出驅動器之至少一汲極端。
本說明書後附界定本新穎發明特徵之申請專利範圍，咸信經由配合圖式之說明將對本發明有更佳之理解。本發明之詳細實施例依據規定揭示於此，然其應了解此等揭示之實施例對本發明僅係示範性質，其可實施為不同形式。因此，本說明書揭示之結構和功能細節不應被解釋為限制性，而應僅視為申請專利範圍之基礎及做為教示習於斯藝之人士以任何實際之適當詳細結構在各方面運用本發明配置之一代表性基礎。此外，說明書所用的術語和用詞並非意欲設限，而是在於提供對本發明實施例的可理解闡釋。
揭示於本說明書內實施例係有關積體電路元件(IC)之靜電放電(ESD)防護。更具體言之，該等實施例提出一種用於包含金屬氧化物半導體場效電晶體(MOSFET)之IC內的輸出驅動器之ESD防護系統及方法。依據本說明書揭示發明性配置係可在共用IC材料內配置二或多個MOSFET輸出驅動器。該等MOSFET輸出驅動器可被配置成使得每一MOSFET輸出驅動器之端點彼此交替。在共用IC材料內對稱配置二或多個MOSFET輸出驅動器可增加每一MOSFET輸出驅動器之基板電阻值，表示為Rsub 。由於MOSFET輸出驅動器對稱共享共用IC材料，故每一MOSFET輸出驅動器之Rsub 值均大約相等。增加每一MOSFET輸出驅動器之Rsub 值可增加該驅動器對雙載子驟返現象的敏感性。此MOSFET輸出驅動器對雙載子驟返現象增加的敏感性可被用來做為該MOSFET輸出驅動器的ESD防護機制。
圖1係一第一示意圖，其例示依據本發明一實施例之一ESD防護系統100。更具體言之，ESD防護系統100對實施於一IC內的MOSFET輸出驅動器提供ESD防護。ESD防護系統100包含一MOSFET輸出驅動器(以下或簡稱MOSFET)105、一MOSFET 110、一基板電阻值，表示為Rsub 115、以及鎮流(ballast)電阻器120及125。
每一MOSFET 105及110均實施為一N型MOSFET(NFET)元件。MOSFET 105及110各自均可以做為其內實施MOSFET 105及110的IC外部之一節點的獨立輸出驅動器。MOSFET 105經由鎮流電阻器120耦接至接墊135。MOSFET 110經由鎮流電阻器125耦接至接墊140。接墊135及140可以將MOSFET 105及110耦接至IC外部的節點。鎮流電阻器120和125分別對MOSFET 105及110提供ESD防護。
雖然MOSFET 105及110係獨立的輸出驅動器，但二者均可以被安置於一共用IC擴散材料之內(未顯示於圖1)。一耦接至該共用IC擴散材料之接觸環(未顯示於圖1)被沿著環繞MOSFET 105及110之一周圍之一外側邊緣配置。Rsub 115相當於從每一MOSFET 105及110的每一汲極端經由其內安置MOSFET 105及110的共用IC擴散材料而到該接觸環之路徑之並聯電阻值。由於MOSFET 105及110對稱共享共用IC材料，故每一MOSFET輸出驅動器之Rsub數值大約相等，且Rsub 115相當於每一MOSFET 105及110之Rsub 並聯之數值。該接觸環耦接至接墊130，其又耦接至接地端。MOSFET 105之一閘極端被輸入驅動器145驅動。同樣，MOSFET 110之一閘極端被輸入驅動器150驅動。輸入驅動器145及150各自代表其內實施MOSFET 105及110中之IC內部的電路。
在一傳統之MOSFET輸出驅動器電路之中，一MOSFET輸出驅動器係配置於一IC擴散材料之區域之內。此外，每一MOSFET輸出驅動器在該IC擴散材料區域內基本上是以單一MOSFET元件之形式存在。每一MOSFET輸出驅動器可以被一接觸環所包圍，該接觸環耦接至該MOSFET輸出驅動器配置於其內之IC擴散材料。依此方式配置，每一MOSFET輸出驅動器之Rsub 均係獨一無二、且取決於其內配置MOSFET輸出驅動器之IC擴散材料區域之尺寸和材料種類。環繞MOSFET輸出驅動器之IC擴散材料之尺寸愈小，則該MOSFET輸出驅動器之Rsub 值愈小。
由於僅單一MOSFET元件被安置於一傳統MOSFET輸出驅動器之IC擴散材料區域內，故傳統輸出驅動器之Rsub 值小於ESD防護系統100之Rsub 115之值，ESD防護系統100將二MOSFET輸出驅動器安置於IC擴散材料之一共用區域內。因此，當用於實施一傳統MOSFET輸出驅動器和ESD防護機制100之MOSFET元件係同一尺寸時，ESD防護機制100配置於其內之IC擴散材料之區域面積將大於其內配置傳統MOSFET輸出驅動器之IC擴散材料之區域。故假定同一尺寸之MOSFET元件，ESD防護機制100所得到的Rsub 115值將大於傳統MOSFET輸出驅動器的Rsub 值。
如本說明書以下將描述者，Rsub 係關聯於MOSFET元件進入驟返運作模式(驟返模式)之機率。在一ESD事件期間，當一MOSFET輸出驅動器進入驟返模式之時，該MOSFET元件內之一寄生雙載子接面電晶體(寄生BJT)被致能。此寄生BJT將ESD事件產生的電流引導離開該MOSFET輸出驅動器。在ESD事件期間，一MOSFET輸出驅動器中驟返模式之誘發保護該MOSFET輸出驅動器使其免於該ESD事件產生之電流和電壓位準之傷害。對IC擴散材料之共用區域內的每一MOSFET輸出驅動器具有一Rsub 值(大於傳統MOSFET輸出驅動器)之ESD防護系統100係可以提供較傳統MOSFET輸出驅動器更佳之ESD防護。
圖2係一第二示意圖，其例示包含依據本發明一實施例之ESD防護系統200之一IC之一部分的剖面側視圖。ESD防護系統200，如圖2所例示，包含實施為NFET元件之二MOSFET輸出驅動器，被安置於一共用IC擴散材料205之內，且對稱地共享共用IC擴散材料205。在圖2描繪的實例之中，IC擴散材料205係一P型材料。
如圖2所描繪，二MOSFET輸出驅動器實施成單一NFET元件結構，其中一連串汲極端與一連串共用源極端交替佈放於IC擴散材料205之一共用部分或區域內(以下稱"共用IC擴散材料")。其應注意，將二MOSFET元件安置於一對稱性共享式共用IC擴散材料之內不同於傳統之MOSFET輸出驅動器，其在IC擴散材料內僅包含單一MOSFET元件。一般而言，NFET元件結構中間隔出現的汲極端彼此並聯以形成二個分離之汲極端。該二分離之汲極端各自均可以做為二MOSFET輸出驅動器之一的汲極端。每一汲極端可以耦接至一輸出接墊。由於此NFET結構之源極端在二MOSFET輸出驅動器間共用，故所有的源極端均可以耦接至供予該IC之一最低電壓位準。
參見圖2，汲極210a及210b並聯耦接至輸出接墊240以實施一第一MOSFET輸出驅動器。輸出接墊240及245各自可以是IC經由其耦接至外部環境之輸出接墊，可能使MOSFET輸出驅動器遭受一ESD事件。閘極250a、250b、250c及250d並聯耦接至輸入端230並做為單一閘極輸入。當一適當電壓經由輸入端230施加至閘極250a-250d時，電流可開始從汲極210a流到源極220c和220d，並從汲極210b流到源極220a和220b。依此方式運作，汲極210a和210b、閘極250a-250d及源極220a-220d可做為實施ESD防護系統200中第一MOSFET輸出驅動器之單一NFET元件。
同樣，汲極215a及215b並聯耦接至輸出接墊245。閘極255a、255b、255c、及255d並聯耦接至輸入端235並做為單一閘極輸入。當一適當之電壓經由輸入端235施加至閘極255a-255d時，電流可以開始從汲極215a流到源極220b和220c，並從汲極215b流到源極220d和220e。因此，汲極215a和215b、閘極255a-255d、以及源極220b-220e可以做為實施ESD防護系統200中第二MOSFET輸出驅動器之單一NFET元件。
應注意，每一源極220b-220d各自做為第一及第二MOSFET輸出驅動器二者之共用源極端。例如，源極220b可接收來自汲極210b和215a二者之電流。二MOSFET輸出驅動器間的源極端共享可減少實施ESD防護系統200所必需之區域，因為實施二MOSFET輸出驅動器所需的源極端數目降低了。減小ESD防護系統200佔據的區域可以減小一IC併入ESD防護系統200所需要的總晶粒區域。
接觸環225可被實施成配置於共用IC擴散材料205內且與之耦接的一或多個接點。如圖2所描繪，接觸環225係實施成單一連續環形接點，圖中顯示其剖面。另或者，接觸環225可以由配置於一環形中的複數個別接點所構成。在該情形下，接觸環225之接點可以沿著環繞二MOSFET輸出驅動器之周圍均勻散佈，以提供一條從共用IC擴散材料205內的所有點到電壓源VSS 260的幾近相等之低阻抗路徑。
無論由單一接點或複數接點構成，接觸環225均可沿環繞圖2中第一及第二MOSFET輸出驅動器一周圍之一外側邊緣形成。當ESD防護系統200係實施於共用IC擴散材料205之井區內時，接觸環225可沿環繞二MOSFET輸出驅動器之周圍之外側邊緣並在該井區之內側周圍內配置。
在本說明書中所用"接點"係指電性耦接一IC疊層或元件至一金屬疊層之一實體IC結構，該IC疊層或元件可經由所耦接至該IC內的其他結構。接點可包含一或多個IC疊層。例如：通往一擴散層之接點可包含擴散材料和金屬材料以在IC的擴散層和金屬連接層之間建立一電性耦接。
因此，接觸環225可以經由一耦接至接觸環225之金屬連接線(未顯示於圖中)將共用IC擴散材料205耦接至一預定電壓位準，例如VSS 260。基本上，N型材料係耦接至供應一IC的最高電壓位準，而P型材料則通常耦接至供應至該IC的最低電壓位準。VSS 260可以被設定成共用IC擴散材料205運作時之一較佳或特定電壓位準。
每一MOSFET元件之結構內均存在一寄生BJT。寄生BJT 265代表第一MOSFET輸出驅動器結構中固有的一寄生BJT。寄生BJT 270代表第二MOSFET輸出驅動器結構中固有的一寄生BJT。應注意，一NFET元件內之任何N-P-N結構均可能形成一寄生BJT。因此，取決於MOSFET輸出驅動器之結構，單一MOSFET輸出驅動器內可以存在多個寄生BJT。基於此觀點，為了例示目的，寄生BJT 265及270各自均可以代表可能存在每一MOSFET輸出驅動器內的一或多個潛在的寄生BJT。
在一IC之內，每一MOSFET元件基本上係設計以將寄生BJT在MOSFET元件正常運作期間導引電流之能力最小化。最新之CMOS(互補式金氧半導體)製程致力於降低MOSFET元件之基板電阻值，表示為Rsub 。降低每一MOSFET元件之Rsub 值可以降低該MOSFET元件在正常運作期間寄生BJT進入驟返模式和導引電流之機率。
本說明書中所用的"驟返"或"驟返模式"表示一高電流運作模式，其中一MOSFET元件內之一寄生BJT變成可運作狀態。將一寄生BJT誘發至驟返模式需要一些連續事件之發生。首先，例如一ESD事件之一巨大電壓位準必須被施加於一MOSFET元件之一汲極端。當所施加電壓夠大時，累增崩潰(avalanche breakdown)可能發生於與該汲極端相連的任何逆向偏壓P-N接面。例如，就圖2而言，當一高電壓位準施加於汲極210a時，累增崩潰可能發生於汲極210a和共用IC擴散材料205之間的P-N接面。累增崩潰可能發生在跨於逆向偏壓P-N接面之電場大到足以加速跨越該P-N接面之電子時。當高能量電子移動穿越該P-N接面時，該等電子衝撞其他電子。該等電子的高能量狀態可以將被衝撞的電子逐出其鍵結。被驅離的電子接著又驅離其他電子而產生一雪崩式的累增效應。
一般而言，累增崩潰可產生從汲極端經由一IC擴散材料到一環形接點的電流，表示為Isub 。當Isub 流經IC擴散材料之電阻時，Isub 可產生一跨越IC擴散材料之電位差。當由Isub *Rsub 產生的電位差夠大時，該電位差可以施加順向偏壓於MOSFET元件內的寄生BJT之基極-射極接面(base-emitter junction)。一旦該基極-射極接面被施加順向偏壓，寄生BJT變成可運作狀態而電流可流入寄生BJT之基極端。基極電流以Isub 之形式流入IC擴散材料，其相當於寄生BJT之基極端。Isub 之基極電流成分增加Isub 的整體位準。Isub 的增加使得跨IC擴散材料之電位差擴大，進一步增大該寄生BJT之基極-射極接面的順向偏壓。正回授由於導致寄生BJT基極-射極接面順向偏壓加大之Isub 的增加而產生，從而使得Isub 進一步變大。此正回授可使得驟返模式一旦被起始將變成寄生BJT運作時之一自我維持狀態。
再次參見圖2，汲極210a之N型材質、共用IC擴散材料205之P型材質、及源極220d之N型材質共同構成一N-P-N結構。此N-P-N結構被表示為寄生BJT 265。寄生BJT 265代表ESD防護系統200之第一MOSFET驅動器中的固有寄生BJT。依據上述觀點，汲極210a係做為一集極端，共用IC擴散材料205係做為一基極端，而源極220d則做為寄生BJT 265之射極端。
一ESD事件可發生於汲極210a而予以施加一大電壓位準。此大電壓位準可在汲極210a和共用IC擴散材料205間的交界處產生的P-N接面起始累增崩潰。累增崩潰之起始可產生從汲極210a經過共用IC擴散材料205而進入環形接點225之電流，表示為Isub 285。Rsub 275和Rsub 280各自表示ESD防護系統200中每一MOSFET輸出驅動器對稱共享之共用IC擴散材料205之一電阻值。流過Rsub 275和Rsub 280的電流Isub 285在P型基板205中任一點和接觸環225間產生一電位差，其隨量測之點遠離接觸環225而增加。
在圖2中，接觸環225和源極220d各自均耦接至同一電壓位準VSS 260。當Isub 285流過共用IC擴散材料205，共用IC擴散材料205內直接位於源極220d下方處之電壓位準大約等於VSS 260+(Isub 285*Rsub 275)。由於源極220d耦接至VSS 260，故源極220d和共用IC擴散材料205間之交界處形成的P-N接面承受一電壓位準大約等於Isub 285*Rsub 275的順向偏壓。此外，共用IC擴散材料205和源極220d間的交界處形成一寄生BJT 265之基極-射極接面。因此，當Isub 285*Rsub 275增加，寄生BJT 265之基極-射極接面變成順向偏壓，從而致能寄生BJT 265。
致能寄生BJT 265起始第一MOSFET輸出驅動器中的驟返模式。當致能之寄生BJT 265開始獲得使Isub 285增加之基極電流時，一正向回授迴路從而建立。增加之Isub 285進一步擴大寄生BJT 265基極-射極接面之順向偏壓。基極-射極接面之順向偏壓擴大又進一步致能寄生BJT 265。驟返模式期間產生之正回授可以減少在汲極210a之ESD事件期間致能寄生BJT 265所需要的反應時間。此外，回授迴路增加了將ESD事件期間產生之大電流導經寄生BJT 265之速率，從而繞過其他元件。
此寄生BJT之大電流承載能力使其可以使用較小尺寸的MOSFET元件做為ESD防護元件。較小之MOSFET元件需要較小之IC區域，從而允許其利用IC之較小區域實施ESD防護電路200。
為誘發一MOSFET元件之驟返模式，該MOSFET元件之Rsub 值必須大到足以在寄生BJT之基極-射極接面產生一使得該基極-射極接面呈順向偏壓之電位差。基極-射極接面的順向偏壓必須在小量的Isub 流過Rsub 時即出現。在共用IC擴散材料205之內，Rsub 值隨著一特定汲極端或直接位於該汲極端下方的特定區域遠離接觸環225而增加。例如，接觸環225將共用IC擴散材料205耦接至VSS 260。當任一汲極210a、210b、215a及215b更遠離接觸環225時，Rsub 值增加，因為從接觸環225上的一點到一特定汲極端的電流路徑變長了。
進一步例示，當Rsub 被分解成二個維度且相對於鄰接源極220a之接觸環接點225之左側部分計算Rsub 值時，汲極215a相較於汲極210b具有較大之Rsub 值。汲極215a具有較大之Rsub 值係因為從環形接點225左側部分到汲極215a的電流路徑比從接觸環225左側部分到汲極210b的電流路徑長。實際上，Rsub 之估算值係從一MOSFET輸出驅動器一汲極端上之一特定點到環繞該MOSFET輸出驅動器之接觸環225上的所有點(或接點)的電流路徑電阻值之三維分析函數。由於接點可沿著環繞MOSFET輸出驅動器的周圍散佈，故一特定點處的Rsub 值係取決於從該點到接觸環225上所有位置之一複合距離。因此，共用IC擴散材料205中一特定點處的Rsub 值隨著該特定點移近環繞MOSFET輸出驅動器之周圍之形心(意即遠離接觸環225)而增加。
本說明書所用"形心"一詞係指該環繞二MOSFET輸出驅動器之周圍之一X對稱軸和一Y對稱軸之交點，其中該X軸垂直於該Y軸。本說明書所用一特定周圍內的一區域之一"對稱軸"係指一將該區域分為二個相等有效部分之軸線。更具體言之，該區域有效部分的一半位於該軸線之一側而該區域有效部分的另一半位於該軸線之另一側。
共用IC擴散材料205內一特定位置處的Rsub值隨著該位置移近該周圍之形心而增加。因此，最接近該周圍之形心的汲極端其寄生BJT在ESD事件發生時進入驟返模式的機率最高。當一MOSFET輸出驅動器變小，該MOSFET輸出驅動器之形心移近該周圍而該MOSFET輸出驅動器之Rsub 值減少。由於Rsub 值減少，故該MOSFET輸出驅動器在ESD事件期間運作於驟返模式之機率基本上變小。
傳統上，在一較小的MOSFET輸出驅動器內，其將虛擬元件(dummy device)置放於共用IC擴散材料內以增加從該周圍之形心處一汲極端上之一特定位置到該接觸環之距離。虛擬元件之使用可以增加該位置之Rsub 值並增加該位置處之寄生BJT在一ESD事件期間達到驟返模式之機率。
本說明書所用的"虛擬元件"一詞係指安置於一IC擴散材料內之一MOSFET輸出驅動器鄰近處之額外MOSFET元件、或元件指叉結構(finger)。虛擬元件不須要滿足MOSFET輸出驅動器之驅動需求。基本上，虛擬元件的每一汲極端均係耦接至MOSFET輸出驅動器之汲極端。虛擬元件的每一源極端係耦接至MOSFET輸出驅動器之源極端。然而，虛擬元件的每一閘極端並不耦接至驅動MOSFET輸出驅動器閘極端之信號。
例如，一傳統MOSFET輸出驅動器可能需要50μ的通道寬度以驅動一10pF的負載。為確保MOSFET輸出驅動器之Rsub 值大到足以在該MOSFET輸出驅動器中起始驟返模式，而加入一額外50μ通道寬度做為一"虛擬元件"。此額外的50μ通常實施為額外之元件指叉結構或MOSFET元件，其位置儘可能靠近接觸環之形心。在該情況下，該MOSFET輸出驅動器之額外50μ通道寬度對於驅動負載是必要。該額外50μ通道寬度係僅用以增加Rsub 而加入的虛擬元件。增加的Rsub 值確保一ESD事件期間該MOSFET輸出驅動器中可以起始驟返模式。在傳統實施方式中，虛擬元件可能耗用IC區域但並未對IC貢獻出任何功能上的價值。
藉由將二或多個MOSFET輸出驅動器配置為對稱共享共用IC擴散材料205且被接觸環225環繞，ESD防護系統200可對每一MOSFET輸出驅動器產生足以在ESD事件期間起始驟返模式之共用Rsub 值。ESD防護系統200未使用虛擬元件而提供驟返模式ESD防護予每一MOSFET輸出驅動器。ESD防護系統200內未使用虛擬元件可使得對MOSFET輸出驅動器提供ESD防護所需的晶粒區域降低達50%。縮減之晶粒區域進一步降低實施ESD防護系統200之IC的製造成本。
在另一實施例中，其可以對每一汲極端施加鎮流電阻器，例如汲極210a、210b、215a、和215b。在ESD事件期間當MOSFET輸出驅動器內諸如寄生BJT 265和270之寄生BJT被驅動進入驟返模式時，鎮流電阻器可以降低損傷MOSFET輸出驅動器的可能性。本說明書所用"鎮流"係指增加汲極連接和MOSFET元件閘極邊緣之間的距離。亦從MOSFET元件內汲極邊緣和閘極邊緣間增加的間隔中阻絕或移除矽化物金屬層。在汲極和閘極邊緣間的額外間隔中不包含金屬矽化物增加了每一鎮流式MOSFET元件或元件指叉結構相連的汲極電阻。
源自鎮流機制的額外汲極電阻在每一MOSFET輸出驅動器的汲極端產生一電壓降，其在驟返模式運作期間隨著ESD電流之增加而增加。該電壓降迫使每一MOSFET輸出驅動器之相連寄生BJT之汲極端電壓更低，從而使得驟返模式更難以維持。汲極電阻防止ESD電流湧入MOSFET輸出驅動器之任一特定汲極端而排除或僅極少量的電流流入，該MOSFET輸出驅動器之其他汲極端，因為在個別寄生BJT中的電流愈多迫使跨越該個別寄生BJT的電壓愈低。因此，對每一汲極端施加鎮流機制保護MOSFET輸出驅動器使其免於過度ESD電流之傷害。
鎮流機制亦保護MOSFET輸出驅動器免於一偶發ESD事件雙載子驟返之電流湧入所造成故障。鎮流增加MOSFET輸出驅動器可承受多次ESD事件而仍維持功能的機率。
圖3係一第三示意圖，其例示依據本發明另一實施例ESD防護系統300之一對MOSFET輸出驅動器之表面形勢視圖。圖3例示實施為二列元件終端之ESD防護系統300視圖。每一列元件終端實施方式大致與參照圖2所述類似。
觀其形勢結構可知，ESD防護系統300包含分屬二MOSFET輸出驅動器之二列汲極和源極端，在接觸環325內呈叉合形式以對稱共享IC擴散材料305。如同相關領域所習知，MOSFET元件傳統上係實施成具有單一汲極、單一源極、以及單一閘極之元件。單一閘極MOSFET元件僅能藉由增加元件的寬度在一個維度上擴大。增加MOSFET元件之寬度可能產生過寬之MOSFET元件，其通常無法被安置於IC的佈局之內而不實用。為了避免過大佈局，MOSFET元件可以實施為多個並聯閘極以及交替出現的汲極和源極端。相較於單一閘極MOSFET元件，多閘極MOSFET元件就長度和寬度而言通常較為對稱。
傳統上，"指叉結構"一詞係表示數個閘極包含於一特定MOSFET元件內。本說明書中使用"呈叉合形式之MOSFET元件"係表示多重指叉MOSFET元件，其具有交替之指叉結構耦接在一起以在單一MOSFET佈局結構內充當二個獨立的MOSFET元件。二輸入端耦接至叉合形式MOSFET元件之交替閘極端配對以形成二個不同輸入節點。叉合形式MOSFET元件之源極端由MOSFET元件對所共享。叉合形式MOSFET元件之交替汲極端彼此耦接以形成IC的二個不同節點。因此，一單一MOSFET結構可充當二個獨立的MOSFET元件。利用叉合形式可實施共用一共同形心之MOSFET元件對。
如圖3所繪，ESD防護系統300之第一MOSFET輸出驅動器包含汲極310a、310b、310c、和310d並聯耦接至輸出接墊340。雖然為求簡潔未顯示於圖3，閘極350a-350h係並聯式地耦接至一第一輸入端。當一適當之電壓施加至第一輸入端(意即施加至閘極350a-350h)時，電流從汲極310a流到源極320c和320d，從汲極310b流到源極320a和320b，從汲極310c流到源極320g和320h，並從汲極310d流到源極320i和320j。依此觀點，汲極310a-310d、閘極350a-350h及源極320a-320d和320g-320j共同以單一NFET元件形式運作，以實施耦接至輸出接墊340之第一MOSFET輸出驅動器。同樣，汲極315a-315d、耦接至一第二輸入端的閘極355a-355h及源極320b-320i可充當單一NFET元件以實施第二MOSFET輸出驅動器。此處亦因簡潔而未將並聯之閘極355a-355h至第二輸入端之耦接顯示於圖3。
雖然圖3中以二列元件終端實施，但其可以將每一MOSFET輸出驅動器實施成包含一或多列元件終端。依此觀點而言，揭示於本說明書內的實施例並不受限於特定數目之元件終端列數。決定在ESD防護系統300中使用多少列的MOSFET元件終端以及每列中包含多少MOSFET元件終端可能受一些因素影響。此等因素可以包含例如IC佈局內可用於ESD防護系統300之區域、用以製做IC之製程特性、對每一MOSFET輸出驅動器獲得一足夠Rsub 值以確保雙載子驟返可以在ESD事件期間起始於MOSFET輸出驅動器之需要，以及其他類似之因素。
當個別分析時，每一MOSFET輸出驅動器在形心385處具有一形心。形心385代表由環繞二MOSFET輸出驅動器之周圍所界定之一區域之形心。接觸環325可沿著環繞二MOSFET輸出驅動器之周圍的外側邊緣配置。接觸環325和每一源極320a-320j均耦接至VSS 360，意即供應IC的最低電壓位準。一相當於製程空間390之距離可隔開每列MOSFET元件終端。一相當於製程空間395之距離可將每列MOSFET元件終端與接觸環325隔開。如該領域所習知，製程空間390和395代表典型近代IC製程所要求的元件間最小設計規則間隔。依此觀點而言，製程空間390和395可以依據用以實施ESD防護系統300之IC製程而改變。
將每一MOSFET輸出驅動器的MOSFET元件終端安排成叉合形式並將每一MOSFET輸出驅動器之形心配置成與形心385在同一位置，此有助確保對稱共享IC擴散材料305內每一MOSFET輸出驅動器之Rsub 值大約相等。因此，每一MOSFET輸出驅動器在ESD事件期間起始驟返模式之機率及每一MOSFET輸出驅動器之ESD防護能力大約相等。
圖4係一第四示意圖，其例示包含依據本發明另一實施例之包含ESD防護系統400之一IC之表面形勢視圖。ESD防護系統400以P型材料實施共用IC擴散材料405，其由二MOSFET輸出驅動器對稱共用。此外，ESD防護系統400之MOSFET輸出驅動器係以NFET元件陣列實施。ESD防護系統400可包含NFET 410a、410b、410c、410d、415a、415b、415c和415d、及接觸環420。
ESD防護系統400之二MOSFET輸出驅動器各自可實施成一NFET元件陣列。本說明書所用"元件陣列"表示無論是PFET或是NFET之二或多個MOSFET元件，其相同端點彼此並聯耦接以充當單一MOSFET元件。例如NFET410a-410d形成NFET元件之陣列，其共同實施第一MOSFET輸出驅動器。NFET 415a-415d形成NFET元件之陣列，其共同實施第二MOSFET輸出驅動器。在ESD防護系統400中第一和第二列NFET各個元件內，NFET元件在形成每一MOSFET輸出驅動器之每一NFET陣列間彼此交替。
分別形成每一MOSFET輸出驅動器的每一NFET元件陣列被配置成共用一位於形心460處之共用形心。形心460代表由環繞二MOSFET輸出驅動器之周圍所界定之一區域之形心。每一NFET 410a-410d之汲極端均耦接至輸出接墊440。每一NFET 415a-415d之汲極端均耦接至輸出接墊435。閘極425a、425b、425c和425d可彼此耦接並充當對於第一MOSFET輸出驅動器之一輸入節點。閘極430a、430b、430c和430d可彼此耦接並充當對於第二MOSFET輸出驅動器之一輸入節點。NFET 410a-410d和415a-415d之源極端均耦接至VSS 465，意即供應IC的最低電壓位準。
在另一實施例中，每一MOSFET輸出驅動器的每一NFET元件陣列內的每一NFET元件的每一汲極端均可以被加入鎮流機制。對每一NFET元件之汲極端施加鎮流機制可以防止ESD事件期間電流擁入發生於MOSFET輸出驅動器的NFET元件陣列的任一特定NFET元件之中。
接觸環420可實施成沿著環繞二MOSFET輸出驅動器之周圍的外側邊緣的一個連續的接觸環。在另一實施例中，複數n型井區接點可沿著該周圍的外側邊緣均勻散佈。製程空間445表示可隔開每一列MOSFET元件的一距離。製程空間450表示可將每一列MOSFET元件終端與接觸環420隔開的一距離。如本說明書前述，諸如製程空間445-450的製程空間代表典型近代IC製程中所要求的元件間之最小設計規則間隔。依據此觀點，製程空間445-450可依據用以實施ESD防護系統400之IC製程而改變。接觸環420耦接至VSS 465。如該領域所習知，ESD防護系統中的節點應耦接堅固的金屬連接線以確保可靠的ESD效能。
圖5係一流程圖，其例示依據本發明另一實施例提供ESD防護予IC之方法500。更具體言之，方法500描述一種用以保護MOSFET輸出驅動器免於ESD事件之技術。
據此，於步驟505中，其可以配置一第一MOSFET輸出驅動器和一第二MOSFET輸出驅動器以共享一共用IC擴散材料。在一實施例中，該共用IC擴散材料可以是一P型材料。在另一實施例中，該共用IC擴散材料可以是一N型材料，更具體而言，係一N型井區。MOSFET輸出驅動器，或者MOSFET輸出驅動器之端點，可以彼此相鄰且交替置放，使得每一MOSFET輸出驅動器共享一共同形心。藉由對稱性地共享該共用IC材料，每一MOSFET輸出驅動器之Rsub 值增加且大約相等。
在步驟510中，可以決定環繞二MOSFET輸出驅動器之區域之一周圍。在步驟515中，一接觸環可以沿著環繞二MOSFET輸出驅動器之區域之該周圍的外側邊緣配置於該共用IC擴散材料之內。在一實施例中，可以使用包圍環繞二MOSFET輸出驅動器之區域之該周圍的外側邊緣的單一接點。在另一實施例中，複數接點可以沿著該周圍的外側邊緣均勻散佈。
在步驟520中，每一MOSFET輸出驅動器之形心可以配置成其位置相同於環繞二MOSFET輸出驅動器之周圍的形心。由此從接觸環到每一MOSFET輸出驅動器內一汲極端所造成的複合距離必須在每一MOSFET輸出驅動器中產生一Rsub 值，其足以在一ESD事件施加至耦接至該MOSFET輸出驅動器之一輸出接墊期間，在該MOSFET輸出驅動器中起始雙載子驟返模式。
在步驟525中，每一MOSFET輸出驅動器之每一汲極端可以耦接至連接該MOSFET輸出驅動器之一輸出接墊。在步驟530中，每一MOSFET輸出驅動器之每一源極端以及該接觸環均可以耦接至連接該共用IC擴散材料之一供應電壓。舉例而言，N型材料通常係耦接至供予IC的最高電壓位準，而P型材料則通常耦接至供予IC的最低電壓位準。在步驟535中，每一MOSFET輸出驅動器之每一汲極端均可以被加入鎮流機制。
圖式中的流程圖例示依據本發明各種實施例之系統及/或方法之可能實施方式的架構、功能、以及運作。在一些替代性實施方式中，區塊中標示的功能可能以不同於圖中所示之順序執行。例如，顯示為連續的二個區塊實際上可能以大致並行的方式執行，或者該等區塊有時可能以相反的順序執行，取決於相關的功能性。其亦應注意，流程圖例示的每一區塊，以及流程圖例示的區塊組合，均可以由執行特定功能或動作的特定用途硬體式系統或者特定用途硬體及電腦指令實施而成。
用以實施本說明書內所揭示的示範性電路的不同元件均僅係用為說明之用途而非意欲加諸限制。其應理解，以一配置於一特定半導體材料內之特定元件型態實施之電路通常可以一互補式架構實施。例如，以一配置於一P型基板內之NFET元件實施之電路可以以一配置於一N型井區內之PFET元件實施。此外，元件可以配置於多重井區之內，例如，一配置於一N型井區內之P型井區，該N型井區又配置於一P型基板之內，每一井區包含之半導體材料內含不同濃度之掺雜物質。
本文中使用的"一"之意義係包含一個或超過一個。本文中使用的"複數"一詞之意義係包含二個或超過二個。本文中使用的"另一"一詞的意義係表示一第二個或更多。本文中使用的"包含"及/或"具有"其意義係開放式語言的包含之意。本文中使用的"耦接"一詞其意義係表示連接，除非另外指明，否則其意義涵蓋無任何居間構件的直接連接以及具有一或多個居間構件的間接連接。二構件之耦接亦可以是機械式的連接、電性連接、或是透過一通信頻道、路線、網路、或系統的收送連結。
揭示於本文的實施例均可以在未脫離本發明之精神或基本特性下以其他形式實施。因此，本發明之範疇應由後附之申請專利範圍界定之，而非受限於前述之實施例說明。
100．．．ESD(靜電放電)防護系統
105/110．．．MOSFET輸出驅動器(MOSFET)
115．．．基板電阻(Rsub )
120/125．．．鎮流電阻器
130/135/140．．．接墊
145/150．．．輸入驅動器
200．．．ESD防護系統
205．．．IC擴散材料
210a/210b．．．汲極
215a/215b．．．汲極
220a-220e．．．源極
225．．．接觸環
230/235．．．輸入端
240/245．．．輸出接墊
250a-250d．．．閘極
255a-255d．．．閘極
260．．．電壓源(VSS)
265/270．．．寄生雙載子接面電晶體(BJT)
275/280．．．基板電阻(Rsub )
285．．．電流(Isub )
300．．．ESD防護系統
305．．．IC擴散材料
310a-310d．．．汲極
315a-315d．．．汲極
320a-320j．．．源極
325．．．接觸環
340/345．．．輸出接墊
350a-350h．．．閘極
355a-355h．．．閘極
360．．．電壓源(VSS)
385．．．形心
390/395．．．製程空間
400．．．ESD防護系統
405．．．IC擴散材料
410a-410d．．．N-型MOSFET(NFET)
415a-415d．．．N-型MOSFET(NFET)
420．．．接觸環
425a-425d．．．閘極
430a-430d．．．閘極
435/440．．．輸出接墊
445/450．．．製程空間
460．．．形心
465．．．電壓源(VSS)
圖1係一第一示意圖，其例示依據本發明一實施例之一靜電放電(ESD)防護系統。
圖2係一第二示意圖，其例示包含依據本發明另一實施例之ESD防護系統之一積體電路(IC)之剖面側視圖。
圖3係一第三示意圖，其例示包含依據本發明另一實施例之ESD防護系統之一IC之表面形勢視圖。
圖4係一第四示意圖，其例示包含依據本發明另一實施例之ESD防護系統之一IC之表面形勢視圖。
圖5係一流程圖，其例示一依據本發明另一實施例之防護IC免於ESD事件損傷的方法。
300．．．ESD防護系統
305．．．IC擴散材料
310a-310d．．．汲極
315a-315d．．．汲極
320a-320j．．．源極
325．．．接觸環
340/345．．．輸出接墊
350a-350h．．．閘極
355a-355h．．．閘極
360．．．電壓源(VSS)
385．．．形心
390/395．．．製程空間

Claims (20)

  1. 一種用於保護一積體電路(IC)內之金屬氧化物半導體場效電晶體(MOSFET)輸出驅動器免於靜電放電(ESD)事件的系統，該系統包含：一第一MOSFET輸出驅動器和一第二MOSFET輸出驅動器，配置於一共用IC擴散材料內；以及一接觸環，配置於該共用IC擴散材料內並沿著環繞該第一MOSFET輸出驅動器和該第二MOSFET輸出驅動器之一周圍之一外側邊緣安置，其中每一該MOSFET輸出驅動器之一形心位置均相同於環繞該第一MOSFET輸出驅動器和該第二MOSFET輸出驅動器之周圍之一形心，其中每一該MOSFET輸出驅動器均具有一基板電阻值(Rsub )，其在一ESD事件發生的MOSFET輸出驅動器中起始雙載子驟返，且其中該Rsub 值取決於從每一該MOSFET輸出驅動器之形心至該接觸環之一複合距離。
  2. 如申請專利範圍第1項所述之系統，其中：該第一MOSFET輸出驅動器和該第二MOSFET輸出驅動器各自均包含一相同數目之汲極端，該汲極端之數目大於一，且該第一MOSFET輸出驅動器及該第二MOSFET輸出驅動器之汲極端彼此呈叉合形式(interdigitated)。
  3. 如申請專利範圍第2項所述之系統，其中每一該MOSFET輸出驅動器之複數個汲極端各自均被加入鎮流機制(ballasted)。
  4. 如申請專利範圍第1項所述之系統，其中：該第一MOSFET輸出驅動器和該第二MOSFET輸出驅動器各自包含相同數目之源極端，且該源極端之數目大於1。
  5. 如申請專利範圍第1項所述之系統，其中該接觸環及每一MOSFET輸出驅動器之每一源極端均耦接至與一特定擴散型態之共用IC擴散材料相關聯之一電壓。
  6. 如申請專利範圍第5項所述之系統，其中：該共用IC擴散材料係一P型材料，而每一MOSFET輸出驅動器係一NFET元件，且該接觸環及每一MOSFET輸出驅動器的每一源極端均耦接至用以供應該IC之一最低電壓位準。
  7. 如申請專利範圍第5項所述之系統，其中：該共用IC擴散材料係一N型材料，而每一MOSFET輸出驅動器係一PFET元件，且該接觸環以及每一MOSFET輸出驅動器的每一源極端均耦接至供應該IC之一最高電壓位準。
  8. 如申請專利範圍第1項所述之系統，更包含一第一輸出接墊，其耦接至該第一MOSFET輸出驅動器之至少一個汲極端，以及一第二輸出接墊，其耦接至該第二MOSFET輸出驅動器之至少一個汲極端。
  9. 一種用於保護一積體電路(IC)內之金屬氧化物半導體場效電晶體(MOSFET)輸出驅動器免於靜電放電(ESD)事件的系統，該系統包含：一第一MOSFET輸出驅動器和一第二MOSFET輸出驅動器，位於一共用IC擴散材料內，其中每一MOSFET輸出驅動器包含一MOSFET元件之陣列，其中該MOSFET元件之位置彼此相鄰，其中相鄰之MOSFET元件在該第一MOSFET輸出驅動器之MOSFET元件和該第二MOSFET輸出驅動器之MOSFET元件間交替出現；以及一接觸環，配置於該共用IC擴散材料內並沿著環繞該第一和第二MOSFET輸出驅動器之一周圍之一外側邊緣安置，其中每一MOSFET元件之陣列之一形心位置相同於環繞該第一和第二MOSFET輸出驅動器之周圍之一形心，其中每一MOSFET輸出驅動器具有一基板電阻值(Rsub )，其在一ESD事件發生的MOSFET輸出驅動器中起始雙載子驟返，且其中該Rsub 值取決於從每一MOSFET輸出驅動器之形心至該接觸環之一複合距離。
  10. 如申請專利範圍第9項所述之系統，其中每一MOSFET輸出驅動器之每一汲極端均被加入鎮流機制。
  11. 如申請專利範圍第9項所述之系統，其中該接觸環以及每一MOSFET元件之一源極端均耦接至與一特定擴散型態之共用IC擴散材料相關聯之一電壓。
  12. 如申請專利範圍第11項所述之系統，其中：該共用IC擴散材料係一P型材料，而每一MOSFET輸出驅動器係一NFET元件，且該接觸環及每一MOSFET元件之一源極端均耦接至用以供應該IC之一最低電壓位準。
  13. 如申請專利範圍第11項所述之系統，其中：該共用IC擴散材料係一N型材料，該MOSFET輸出驅動器係一PFET元件，且該接觸環及每一MOSFET元件之一源極端均耦接至供應該IC之一最高電壓位準。
  14. 一種在一積體電路(IC)內之金屬氧化物半導體場效電晶體(MOSFET)輸出驅動器中用於靜電放電(ESD)防護方法，該方法包含：配置一第一MOSFET輸出驅動器和一第二MOSFET輸出驅動器於一共用IC擴散材料內；決定環繞該第一MOSFET輸出驅動器和該第二MOSFET輸出驅動器之一周圍；沿著該周圍之一外側邊緣配置一接觸環於該共用IC擴散材料內；以及置放每一MOSFET輸出驅動器使其具有一位置相同於該周圍之一形心的形心、且具有在發生一ESD事件處之MOSFET輸出驅動器中起始雙載子驟返之一基板電阻值(Rsub )，其中每一MOSFET輸出驅動器之Rsub 值取決於從每一MOSFET輸出驅動器之形心至該接觸環之一複合距離。
  15. 如申請專利範圍第14項所述之方法，更包含將每一MOSFET輸出驅動器實施成具有相同數目之汲極端，其中：該汲極端之數目大於1，且該MOSFET輸出驅動器之汲極端係呈叉合形式。
  16. 如申請專利範圍第15項所述之方法，進一步包含對每一MOSFET輸出驅動器之複數個汲極端施加鎮流機制。
  17. 如申請專利範圍第14項所述之方法，進一步包含將該接觸環及每一MOSFET輸出驅動器之每一源極端均耦接至與一特定擴散型態之共用IC擴散材料相關聯之電壓。
  18. 如申請專利範圍第17項所述之方法，其中：該共用IC擴散材料係一P型材料，每一MOSFET輸出驅動器係一NFET元件，且耦接該接觸環及每一MOSFET輸出驅動器之每一源極端進一步包含將該接觸環及每一MOSFET輸出驅動器之每一源極端均耦接至用以供應該IC之最低電壓位準。
  19. 如申請專利範圍第17項所述之方法，其中：該共用IC擴散材料係一N型材料，每一MOSFET輸出驅動器係一PFET元件，且耦接該接觸環及每一MOSFET輸出驅動器之每一源極端進一步包含將該接觸環及每一MOSFET輸出驅動器之每一源極端均耦接至用以供應該IC之最高電壓位準。
  20. 如申請專利範圍第14項所述之方法，更包含：耦接一第一輸出接墊至該第一MOSFET輸出驅動器之至少一個汲極端；以及耦接一第二輸出接墊至該第二MOSFET輸出驅動器之至少一個汲極端。
TW099114768A 2009-09-08 2010-05-10 積體電路之輸出驅動器的共享靜電放電保護 TWI387095B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/555,598 US8218277B2 (en) 2009-09-08 2009-09-08 Shared electrostatic discharge protection for integrated circuit output drivers

Publications (2)

Publication Number Publication Date
TW201110316A TW201110316A (en) 2011-03-16
TWI387095B true TWI387095B (zh) 2013-02-21

Family

ID=42357732

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099114768A TWI387095B (zh) 2009-09-08 2010-05-10 積體電路之輸出驅動器的共享靜電放電保護

Country Status (7)

Country Link
US (1) US8218277B2 (zh)
EP (1) EP2438614B1 (zh)
JP (1) JP5346124B2 (zh)
KR (1) KR101330383B1 (zh)
CN (1) CN102484112B (zh)
TW (1) TWI387095B (zh)
WO (1) WO2011031349A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8116048B1 (en) * 2009-10-12 2012-02-14 Altera Corporation ESD protection for differential output pairs
US9124354B2 (en) * 2011-05-12 2015-09-01 St-Ericsson Sa Isolation and protection circuit for a receiver in a wireless communication device
US8873209B2 (en) * 2011-12-19 2014-10-28 Arm Limited Integrated circuit and method of providing electrostatic discharge protection within such an integrated circuit
US9537308B2 (en) 2013-12-03 2017-01-03 Lattice Semiconductor Corporation ESD protection using shared RC trigger
US9923051B1 (en) * 2016-09-21 2018-03-20 Xilinx, Inc. Substrate noise isolation structures for semiconductor devices
US10325901B1 (en) 2017-01-05 2019-06-18 Xilinx, Inc. Circuit for increasing the impedance of an ESD path in an input/output circuit and method of implementing the same
US10497677B1 (en) 2017-02-09 2019-12-03 Xilinx, Inc. ESD protection in a stacked integrated circuit assembly
US10522531B1 (en) 2018-10-08 2019-12-31 Xilinx, Inc. Integrated circuit device and method of transmitting data in an integrated circuit device
US11114429B2 (en) 2019-04-23 2021-09-07 Xilinx, Inc. Integrated circuit device with electrostatic discharge (ESD) protection
WO2023190001A1 (ja) * 2022-03-31 2023-10-05 ローム株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004061951A1 (ja) * 2003-01-06 2004-07-22 Sanyo Electric Co., Ltd. 回路レイアウト構造
US20050275032A1 (en) * 2004-06-14 2005-12-15 Nec Electronics Corporation MOS type semiconductor device having electrostatic discharge protection arrangement
JP2007019413A (ja) * 2005-07-11 2007-01-25 Toshiba Corp 保護回路用半導体装置
JP2008205772A (ja) * 2007-02-20 2008-09-04 Fujitsu Ltd Ｉ／ｏ回路

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0371663B1 (en) * 1988-11-22 1994-06-15 AT&T Corp. Integrated circuit output buffer having improved ESD protection
KR0145476B1 (ko) * 1995-04-06 1998-08-17 김광호 칩면적을 줄일 수 있는 패드구조를 가지는 반도체 메모리 장치
JPH11177022A (ja) * 1997-12-08 1999-07-02 Mitsubishi Electric Corp 半導体集積回路装置
JP3237110B2 (ja) 1998-03-24 2001-12-10 日本電気株式会社 半導体装置
US6526548B1 (en) 1999-07-23 2003-02-25 International Business Machines Corporation Method for evaluating circuit design for ESD electrostatic discharge robustness
US7005708B2 (en) * 2001-06-14 2006-02-28 Sarnoff Corporation Minimum-dimension, fully-silicided MOS driver and ESD protection design for optimized inter-finger coupling
KR100431066B1 (ko) * 2001-09-27 2004-05-12 삼성전자주식회사 정전 방전 보호 기능을 가진 반도체 장치
TW519748B (en) * 2001-12-26 2003-02-01 Faraday Tech Corp Semiconductor device with substrate-triggered ESD protection
WO2004051741A1 (ja) 2002-12-03 2004-06-17 Sanyo Electric Co., Ltd. 回路レイアウト構造
US7089520B2 (en) * 2003-11-19 2006-08-08 International Business Machines Corporation Methodology for placement based on circuit function and latchup sensitivity
US7176539B2 (en) * 2004-10-29 2007-02-13 United Microelectronics Corp. Layout of semiconductor device with substrate-triggered ESD protection
US20070246737A1 (en) 2006-04-20 2007-10-25 Hung-Yi Chang Electrostatic discharge protection apparatus for integrated circuits
JP5050628B2 (ja) * 2007-04-26 2012-10-17 ミツミ電機株式会社 半導体装置
US7812674B2 (en) * 2008-11-25 2010-10-12 Xilinx, Inc. Common centroid electrostatic discharge protection for integrated circuit devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004061951A1 (ja) * 2003-01-06 2004-07-22 Sanyo Electric Co., Ltd. 回路レイアウト構造
US20050275032A1 (en) * 2004-06-14 2005-12-15 Nec Electronics Corporation MOS type semiconductor device having electrostatic discharge protection arrangement
JP2007019413A (ja) * 2005-07-11 2007-01-25 Toshiba Corp 保護回路用半導体装置
JP2008205772A (ja) * 2007-02-20 2008-09-04 Fujitsu Ltd Ｉ／ｏ回路

Also Published As

Publication number Publication date
CN102484112A (zh) 2012-05-30
CN102484112B (zh) 2014-12-17
JP2013504201A (ja) 2013-02-04
EP2438614A1 (en) 2012-04-11
KR101330383B1 (ko) 2013-11-15
JP5346124B2 (ja) 2013-11-20
US8218277B2 (en) 2012-07-10
WO2011031349A1 (en) 2011-03-17
TW201110316A (en) 2011-03-16
US20110058290A1 (en) 2011-03-10
EP2438614B1 (en) 2014-07-23
KR20120034120A (ko) 2012-04-09

Similar Documents

Publication Publication Date Title
TWI387095B (zh) 積體電路之輸出驅動器的共享靜電放電保護
JP4854934B2 (ja) 静電気放電保護素子
US20200235088A1 (en) Electrostatic discharge protection semiconductor device
JP2005064462A (ja) マルチフィンガー型静電気放電保護素子
JP4290468B2 (ja) 静電気放電保護素子
US7067884B2 (en) Electrostatic discharge device
JPH11274404A (ja) 半導体装置
US7808046B2 (en) Electrostatic protection device for semiconductor circuit
US8305719B2 (en) Electrostatic discharge protection device for high voltage operation
JP4209433B2 (ja) 静電破壊保護装置
JP2006074012A (ja) 双方向型静電気放電保護素子
US5986307A (en) Silicon-controlled rectifier integral with output buffer
EP1396887A1 (en) Arrangement and method for ESD protection
JP2010080622A (ja) 半導体集積回路
US7129546B2 (en) Electrostatic discharge protection device
JP5297495B2 (ja) 静電気放電保護素子
US20090273033A1 (en) Electrostatic discharge protection circuit
US10211290B2 (en) Electrostatic discharge protection
US10181466B2 (en) Electrostatic discharge protection apparatus and applications thereof
JP5085045B2 (ja) 半導体装置
JP2005101485A (ja) 静電気放電保護素子
JP2004006743A (ja) 静電気放電保護素子及び半導体装置
US6818955B1 (en) Electrostatic discharge protection
KR100694394B1 (ko) 정전기 보호회로의 형성방법
JP2004200650A (ja) 静電気放電保護素子