TWI385758B - 具有未著陸引洞之空氣間隙層間電介質（ｉｌｄ） - Google Patents

具有未著陸引洞之空氣間隙層間電介質（ｉｌｄ） Download PDF

Info

Publication number
TWI385758B
TWI385758B TW097147663A TW97147663A TWI385758B TW I385758 B TWI385758 B TW I385758B TW 097147663 A TW097147663 A TW 097147663A TW 97147663 A TW97147663 A TW 97147663A TW I385758 B TWI385758 B TW I385758B
Authority
TW
Taiwan
Prior art keywords
conductive
line
spacer
width
dielectric layer
Prior art date
Application number
TW097147663A
Other languages
English (en)
Other versions
TW200941645A (en
Inventor
Sridhar Balakrishnan
Boyan Boyanov
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW200941645A publication Critical patent/TW200941645A/zh
Application granted granted Critical
Publication of TWI385758B publication Critical patent/TWI385758B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

具有未著陸引洞之空氣間隙層間電介質(ILD)
本發明係有關具有未著陸引洞之空氣間隙層間電介質(ILD)。
低介電常數材料被使用做為微電子結構(諸如，半導體結構)中的層間電介質，以減少RC延遲並改善裝置性能。介電常數的最終極限為k=1，其為用於真空之數值。已經提出結合空隙空間(void space)或“空氣間隙”的方法及結構，以企圖獲得更接近k=1的介電常數。
在下面的敘述中將討論具有空氣間隙層間電介質(ILD)和未著陸引洞之半導體的各種實施例。習於此技藝者將會知道，不需要特定細節的一或多者，或者用其他的取代及/或添加方法、材料或組件，可以實行各種實施例。在其他的例子中，眾所周知的結構、材料或操作並未被顯示或者被詳細地敘述，以避免使本發明之各種實施例的樣態混淆。同樣地，為了解說之目的，特定的數字、材料及組態被提出，以便提供對本發明之徹底了解。儘管如此，可以不需要任何特定的細節而實行本發明。此外，了解到圖形中所示之各種實施例為例舉性實例表示且不需要按照比例繪出。
此說明書中通篇對於“一個實施例”或“一實施例”之參考意指相關於該實施例所敘述之特別的特徵、結構、材料或特性係包含在本發明的至少一個實施例中，但並非表示它們出現在每一個實施例中。因此，在此說明書中通篇的各個地方，片語“一個實施例”或“一實施例”的出現並不需要指的是本發明的同一實施例。此外，特別的特徵、結構、材料或特性在一或多個實施例中可以以任何適當的方式來予以組合。在其他的實施例中，可以包含各種額外的層及/或結構及/或可以省略所述的特徵。
各種操作將以最有助於了解本發明的方式而被依序敘述的多個分開之操作。然而，敘述的順序不應該就隱含這些操作必須有順序依存關係而被建構。特別是，這些操作不需要按照描述的順序來予以實施，所述之操作可以按照和所述之實施例不同的順序來予以實施，串列或是並列。在其他的實施例中，可以實施各種額外的操作，及/或可以省略所述的操作。
圖1為例舉具有空氣間隙ILD 108、116和未著陸引洞120之半導體晶粒100的剖面側視圖。在所例舉的例子中，有基板102，此基板102可以包括可以用做為半導體裝置可以被建構於其上之基礎的任何材料。在一個例子中，基板102為含有矽之基板，雖然在其他的例子中可以使用其他材料。基板102可以為大塊的基板(諸如，單晶矽之晶圓)、絕緣體上矽(SOI)基板(諸如，在另一矽層上之絕緣材料層上的矽層)、或另一類型的基板。在該例 子中，有裝置層104形成於基板102上。在一個例子中，裝置層104含有許多組成微處理器的電晶體。在其他的例子中，裝置層104可包含其他具有不同目的之裝置。在裝置層104中包含電晶體的實施例中，裝置層104可包含平面型電晶體、多閘極電晶體、或者另一類型的電晶體或其他裝置。
在裝置層104上有第一層間電介質(ILD)層106。在一個例子中，電介質層106包括具有介於約2.7與約3.0間之低介電常數(“低k”材料)的摻雜碳氧化物(CDO)材料。可以使用任何其他適合的材料，諸如，有機材料、不同的無機材料、具有不同k值及機械可靠度的材料。
在第一ILD層106和分隔第一及第二ILD層106,114的第一空氣間隙108之上有第二ILD層114。在晶粒100的一個例子中，第一及第二ILD層106,114基本上由相同的材料所組成。在其他的例子中，在第一及第二ILD層106,114中可能使用不同的電介質材料。
分隔第一及第二ILD層106,114的空氣間隙108能夠被認為是另一ILD層，即空氣間隙ILD層108。隨著空氣間隙的k值趨近真空的k值，空氣間隙ILD層108幫助降低電介質堆疊的有效k值。
在所例舉的例子中，有在空氣間隙ILD層108之上從第一ILD層106延伸至第二ILD層114的導電線路110，這些導電線路110可以包括金屬或其他導電材料，以使 電訊號來回導通於裝置層104的裝置。在其他的例子中，代替導電線路110，可以有光波導，而光訊號可以經由光波導而來回行進於裝置層104的裝置。又在其他的例子中，可以僅有並不提供訊號通道的柱狀物(pillars)或其他結構。所例舉的例子晶粒100也包含導電引洞111，這些引洞111從導電線路110延伸出而和裝置層104相接觸。就像線路110一樣，引洞111可以包括金屬或其他導電材料，以使電訊號來回導通於裝置層104的裝置。在其他的例子中，代替導電引洞111，可以有光波導，而光訊號可以經由光波導而來回行進於裝置層104的裝置。
和線路110相鄰者為蝕刻停止間隙壁(etch stop spacer)112，間隙壁112包括在它們的附近以不同於ILD層114之材料的速率蝕刻的材料。任何適合的材質可以被使用於蝕刻停止間隙壁112。在此例中，間隙壁112從導電線路110延伸出去，但是並不覆蓋介於導電線路110之間的整個區域。間隙壁112可以被認為是具有鄰接導電線路110之側壁的內側邊界和離開導電線路110的外側邊界。
在第二ILD層114和分隔第二及第三ILD層114,124的第二空氣間隙116之上有第三ILD層124。在晶粒100的一個例子中，第二及第三ILD層114,124基本上由相同的材料所組成。在其他的例子中，在第二及第三ILD層114,124中可能使用不同的電介質材料。就像第一空氣間隙ILD層108一樣，分隔第二及第三ILD層114, 124的空氣間隙108能夠被認為是另一ILD層，即空氣間隙ILD層116。隨著空氣間隙的k值趨近真空的k值，第二空氣間隙ILD層116幫助降低電介質堆疊的有效k值。
在所例舉的例子中，有在第二空氣間隙ILD層116之上從第二ILD層114延伸至第三ILD層124的導電線路118，這些導電線路118係類似於上面所討論的導電線路110，並且可以包括各種導電材料或者可以包括非導電材料，如同上面針對導電線路110所討論的。在所例舉的實施例中，也有蝕刻停止間隙壁122相鄰於這些導電線路118，這些蝕刻停止間隙壁122係類似於上面所討論的蝕刻停止間隙壁112。
如所例舉者，引洞120可以從導電線路118延伸出以接觸下側導電線路110。在一些情況中，當這些引洞120延伸出超過導電線路110的邊界時，這些引洞120可以是未著陸引洞。當間隙壁112從導電線路110延伸出去，未著陸引洞120可能無法延伸經過間隙壁112的外側邊界。因此，在此例情況中，未著陸引洞120係處於間隙壁112和導電線路110的組合。間隙壁112可以防止未著陸引洞120延伸進入空氣間隙108空間中，因而甚至在它們可能是未著陸引洞120的情形中，仍能夠使用空氣間隙108,116及它們的低k值。
圖2到圖14為例舉在圖1中所例舉之晶粒100怎樣可以依據本發明的一個實施例而被做成之剖面側視圖。
圖2為顯示基板102、裝置層104、第一ILD層106 及第一犧牲層202之剖面側視圖。在上面已經討論過基板102、裝置層104和第一ILD層106，第一犧牲層202包括一能夠至少在稍後被局部去除而留下第一空氣間隙ILD層108的材料。可以被使用於第一犧牲層202的材料為多孔的碳摻雜氧化物、不同的多孔材料。可熱分解的材料，以及可化學分解的材料。可以使用任何可以被局部或全完被選擇性去除的適當材料。
圖3為顯示在它們已經被圖案化後之第一ILD層106及第一犧牲層202的剖面側視圖。圖案化產生線路110和引洞111能夠被沉積於其中之溝槽302及通孔304，可以使用任何適合的方法來圖案化第一ILD層106及第一犧牲層202。
圖4為顯示沉積在溝槽302及通孔304中之線路110及引洞111的剖面側視圖。可以使用任何適合的方法來產生線路110及引洞111。舉例來說，阻障層可以被沉積於溝槽302及通孔304中，然後，種晶層(seed layer)係沉積於阻障層上，接著電鍍諸如銅之金屬或另一導體以做成大部分的線路110及引洞111，而後線路110的頂面可以藉由諸如化學機械研磨法而被平坦化。也可以使用其他的方法和材料。在一些實施例中，線路110的頂部可以具有蓋層(capping layer)402，諸如，在大部分的銅線路110上之鈷蓋層402，如圖4中所例舉之例子的中間線路110所示。其他的實施例可以沒有這樣的蓋部402或者具有除了鈷以外之材料的蓋部402。
圖5為顯示在破壞層已經被形成至犧牲層202中的所選深度後之犧牲層202的剖面側視圖。虛線A-A表示犧牲層202中之破壞層的深度。在一個實施例中，破壞層可以藉由使犧牲層202暴露於電漿而形成，選擇電壓、曝光的時間、電力、壓力及電漿種類而導致所想要之破壞深度。也可以使用其他方法來產生破壞層。
圖6為例舉所去除之破壞層的剖面側視圖。在一些實施例中，對犧牲層202的破壞增加破壞部分之對給定濕式蝕刻溶液的敏感性。在破壞層被產生之後，其被濕式蝕刻以去除破壞層，而沒有去除剩餘之犧牲層202的重要部分。犧牲層202之破壞部分的去除導致破壞之犧牲層202之前存在之處的凹部604。除了產生破壞層和去除該破壞層以外的方法可以被用來產生凹部604。舉例來說，可以使用定時的乾式蝕刻法。
圖7為例舉形成於線路110上及凹部604中之間隙壁層702的剖面側視圖。在所例舉的實施例中，間隙壁層702係保形地(conformally)形成。在線路110包括銅且缺少電遷移(electromigration)阻障或蓋部的實施例中，可以選擇間隙壁層702材料以避免銅氧化。在這種情況中，可以選擇諸如摻碳氮化物之材料。在包含蓋層402的其他實施例中，可以使用會具有比摻碳氮化物更低之k值的其他材料。可以使用以不同於犧牲層202之材料的速率蝕刻之任何適合的材料做為間隙壁層702。在一些實施例中，間隙壁層702可以包括除了僅單一材料的一層以外之多 層的不同材料。
圖8為例舉藉由蝕刻間隙壁層702所產生之間隙壁112的剖面側視圖。相對於犧牲層202材料，對間隙壁層702材料有選擇性的蝕刻劑被使用而自線路110之頂面和犧牲層202之頂面的部分去除間隙壁層702，以形成相鄰於線路110之間隙壁112。間隙壁層702材料之此蝕刻導致暴露出犧牲層202處之間隙802。可以選擇間隙壁層702的厚度和蝕刻條件而導致所想要的間隙802之寬度。
圖9為例舉在犧牲層202已經被去除之後留下空氣間隙108之晶粒100的剖面側視圖。依據犧牲層202的材料，可以藉由任何適當的方法(諸如，熱性或化學性的方法)來去除犧牲層202。犧牲層202之被去除的部分能夠經由間隙802而脫出。雖然圖9顯示犧牲層202實質上被完全去除，且僅犧牲層202的線跡殘留下來，但是這可能不是在所有實施例中的情況。有些實施例可能會留下犧牲層202的部分，舉例來說，如果犧牲層202包括具有成孔劑(porogen)的多孔材料，則成孔劑可以被去除，而留下多孔材料。在其他實施例中，晶粒100可以沒有犧牲層202，且因而不去除緊接著間隙壁112下方的任何材料。在這樣的實施例中，第一ILD層106可以從裝置層104的附近一直延伸到間隙壁112的附近。或者，除了至少被局部去除的犧牲層202之外，可能會有繼續存在於適當的位置之非犧牲材料層。
圖10為例舉沉積在線路110及間隙壁112上之第二 ILD層114的剖面側視圖。雖然第二ILD層114被例舉為向下延伸至間隙壁112的底部，但是，在一些其他實施例中，第二ILD層114可以不是和間隙壁112的底部共平面的。圖10和大部分其他的圖形中之第二ILD層114係以理想化的方式來予以顯示，諸如，具有平面的底部邊界。在實施例中，第二ILD層114和空氣間隙108之上的其他ILD層實際上可以以不同的方式出現，且具有不同的形狀。
圖10a係例舉沉積在線路110及間隙壁112上之第二ILD層114的剖面側視圖，其係以比圖10中較不理想化的方式來予以顯示。如圖10a所示，第二ILD層114在間隙壁112之間的間隙之上具有凹形的底部邊界。這樣的形成可能產生，舉例來說，如果以電漿CVD程序來沉積第二ILD層114(注意，可以使用任何適合的方法來做成第二ILD層114)。第二ILD層114的其他變型可具有ILD材料的部分沉積在導電線路110的側壁上及/或在第一ILD層106的頂部上，在空氣間隙108的底部處。
圖11為例舉沉積在第二ILD層114上之第二犧牲層1102的剖面側視圖。第二犧牲層1102可包括和第一犧牲層202相同的材料，或者可以被局部或全部選擇性地去除之不同的適合材料。
圖12為顯示在它們已經被圖案化後之第二ILD層114及第二犧性層1102的剖面側視圖。圖案化產生能夠沉積線路118及引洞120於其中之溝槽1202和通孔1204 。任何適合的方法可被使用來圖案化第二ILD層114和第二犧牲層1102。如圖12所例舉者，對於溝槽1202和通孔1204的圖案化可能不是完美地和線路110的下層對齊，通孔1204延伸通過線路110的邊界。因此，通孔1204為未著陸通孔。然而，間隙壁1206延伸超過線路110，並且防止通孔1204擊穿至下方的空氣間隙108。間隙壁1206可用做為蝕刻停止間隙壁，並且可藉由用來做成通孔1204的程序，以比第二ILD層114更低的速率而被蝕刻，因而改善通孔1204將不會擊穿至空氣間隙108的機會。
在溝槽1202和通孔1204被形成之後，它們被充填而形成線路118及引洞120，如圖1所例舉者。這可以用如上所述類似於線路110及引洞111的方式來予以完成，當間隙壁1206防止未著陸通孔1204擊穿至空氣間隙108時，可以適當地形成未著陸引洞120。如果通孔1204已經擊穿至空氣間隙108，則引洞120可能已經無法形成，或者可能已經延伸入空氣間隙108中，其將會導致短路、更高的k值或其他的問題。因此，間隙壁112的使用讓具有空氣間隙108之晶粒100中的未著陸引洞120比如果已經省略間隙壁的情況具有更少的問題。
可以用類似於如上所述之層的方式來形成其他的空氣間隙、線路及引洞層。舉例來說，犧牲層1102可以類似於犧牲層202怎樣被去除的方式而被去除，以形成第二空氣間隙ILD 116。
圖13為例舉可以被隨選地使用於晶粒100中之佈局方案的頂視圖。圖13顯示三條線路，110a在中間，110b在左邊，及110c在右邊。中間線路110a將具有從上方另一更高層的線路118及引洞120向下延伸的引洞120a，虛線框B表示引洞120a應該碰撞線路110a之處，虛線框C表示引洞120a真正碰撞線路110a之處。由於對齊不完美，虛線框C表示引洞120a為未著陸引洞，因為它延伸超過線路110a。然而，間隙壁112提供誤差的額外邊限(rnargin)。引洞120a並不會延伸通過間隙壁112的外部邊界，且因而並不會延伸入下方的空氣間隙108中，其可能會產生問題於該處。
圖14為例舉可以被隨選地使用於晶粒100中之另一佈局方案的頂視圖。圖14顯示三條線路，110a在中間，110b在左邊，及110c在右邊。中間線路110a將具有從上方另一更高層的線路118及引洞120向下延伸的引洞120a，靠近引洞120a的線路110a比其他地方更寬。由於此，在線路110a與線路110b或者靠近引洞120a的線路110c之間沒有間隙802。犧牲層202並不暴露於該部分。反而是，間隙壁112從線路110a一直延伸至線路110b。進一步從引洞120a，線路110a更窄，且間隙壁112並不會從線路110a一直延伸至線路110b，而留下犧牲層202暴露於該處之間隙802。
虛線框B表示引洞120a之所計畫的著陸區。然而，由於程序變異，引洞120a可為未著陸引洞120a且延伸超 過線路110a的邊界，如虛線框C所表示者，如此之延伸通過110a的邊界之引洞120a被認為是未著陸引洞。因為引洞120a將仍然終止於間隙壁112上，即使它延伸通過線路110a，所以此佈局幫助防止未著陸引洞120a延伸入下方的空氣間隙108中，其可能會產生問題於該處。因為在線路110a與線路110b之間到所計畫之引洞120a著陸區的左邊及右邊沒有間隙802，所以在此實施例中之誤差的可容許邊限相較於圖13所例舉之實施例係增加的。
已經為了例舉和說明之目的而提出本發明之實施例的前述說明，並非想要毫無遺漏地或者將本發明限制於所揭示的精確形式，此說明和下面的申請專利範圍包含諸如左邊、右邊、頂部、底部、之上、之下、上側、下側、第一、第二等術語，其係僅用於說明性目的，而且並非作為限制。舉例來說，指示相對垂直位置的術語係指其中基板或積體電路的裝置側(或主動表面)為該基板之“頂部”表面的情形；基板可真正在任何定向上，使得基板之“頂部”側可低於標準地球參考框架(terrestrial frame of reference)中的“底部”側，且仍落在術語“頂部”的意義之內。如同在此(包含在申請專利範圍中)所使用之術語“之上”並不表示第二層“上”的第一層係直接在第二層上且立即與第二層相接觸，除非明確陳述這樣；可能有第三層或其他結構在第一層與第一層上的第二層之間。在此所述之裝置或物件的實施例能夠被製造、使用、或裝運於許多位置及方向上。習於此技藝者能夠領會到，鑒於上述的教旨，許多修 正及變型係可能的。習於此技藝者將會知道圖形中所示之各種組件的各種等效組合及取代。因此，意指本發明之範疇並不被此詳細說明所限定，而是被所附加之申請專利範圍所限定。
100‧‧‧半導體晶粒
102‧‧‧基板
104‧‧‧裝置層
106‧‧‧第一層間電介質(ILD)層
108‧‧‧第一空氣間隙
110‧‧‧導電線路
111‧‧‧導電引洞
112‧‧‧蝕刻停止間隙壁
114‧‧‧第二層間電介質(ILD)層
116‧‧‧空氣間隙
118‧‧‧導電線路
120‧‧‧未著陸引洞
124‧‧‧第三層間電介質(ILD)層
122‧‧‧蝕刻停止間隙壁
202‧‧‧第一犧牲層
302‧‧‧溝槽
304‧‧‧通孔
402‧‧‧蓋層
604‧‧‧凹部
702‧‧‧間隙壁層
802‧‧‧間隙
1102‧‧‧第二犧牲層
1202‧‧‧溝槽
1204‧‧‧通孔
1206‧‧‧間隙壁
110a‧‧‧中間線路
110b‧‧‧左邊線路
110c‧‧‧右邊線路
120a‧‧‧引洞
圖1係例舉具有空氣間隙ILD和未著陸引洞之裝置的剖面側視圖。
圖2係顯示基板、裝置層、第一ILD層及第一犧牲層之剖面側視圖。
圖3係顯示在它們已經被圖案化後之第一ILD層及第一犧牲層的剖面側視圖。
圖4係顯示沉積在溝槽及通孔(via hole)中之線路及引洞的剖面側視圖。
圖5係顯示在破壞層已經被形成至犧牲層中的所選深度後之犧牲層的剖面側視圖。
圖6係例舉所去除之破壞層的剖面側視圖。
圖7係例舉形成於線路上及凹部中之間隙壁(spacer)層的剖面側視圖。
圖8係例舉藉由蝕刻間隙壁層所產生之間隙壁的剖面側視圖。
圖9係例舉在犧牲層已經被去除之後留下空氣間隙之晶粒的剖面側視圖。
圖10及10a係例舉沉積在線路及間隙壁上之第二 ILD層的剖面側視圖。
圖11係例舉沉積在第二ILD層上之第二犧牲層的剖面側視圖。
圖12係顯示在它們已經被圖案化後之第二ILD層及第二犧牲層的剖面側視圖。
圖13係例舉可以被隨選地使用於晶粒中之佈局方案的頂視圖。
圖14係例舉可以被隨選地使用於晶粒中之另一佈局方案的頂視圖。
100‧‧‧半導體晶粒
102‧‧‧基板
104‧‧‧裝置層
106‧‧‧第一層間電介質(ILD)層
108‧‧‧第一空氣間隙
110‧‧‧導電線路
111‧‧‧導電引洞
112‧‧‧蝕刻停止間隙壁
114‧‧‧第二層間電介質(ILD)層
116‧‧‧空氣間隙
118‧‧‧導電線路
120‧‧‧未著陸引洞
122‧‧‧蝕刻停止間隙壁
124‧‧‧第三層間電介質(ILD)層

Claims (17)

  1. 一種做成半導體晶粒之互連的方法，包括：形成間隙壁鄰接第一導電線路，該間隙壁從該第一導電線路延伸出一段距離；形成頂部電介質層於該間隙壁和該第一導電線路上；形成未著陸通孔，該未著陸通孔延伸經過該頂部電介質層而到該第一導電線路和該間隙壁，該間隙壁用做為蝕刻停止層，以防止該通孔延伸在該間隙壁之下，以及其中，該第一導電線路在供該通孔著陸之所想要區域的選定距離之內具有第一寬度，且在超過該第一距離之外具有小於該第一寬度的第二寬度，並且其中，第二導電線路係與該第一導電線路間隔開，該間隙壁在該第一導電線路具有該第一寬度的位置處，從該第一導電線路延伸至該第二導電線路，且該間隙壁在該第一導電線路具有該第二寬度的位置處，從該第一導電線路延伸出但並不會一直延伸到該第二導電線路。
  2. 如申請專利範圍第1項之方法，其中，形成該間隙壁包括：形成犧牲層於底部電介質層上；形成該第一導電線路；藉由去除該犧牲層的部分以形成凹部於該犧牲層中鄰接該第一導電線路；形成間隙壁層於該凹陷之犧牲層和該第一導電線路上； 從該第一導電線路的頂部和該凹陷之犧牲層之頂部表面的部分中去除該間隙壁層的部分，導致該間隙壁係在該犧牲層上且鄰接該第一導電線路；以及去除該犧牲層的至少一部分。
  3. 如申請專利範圍第1項之方法，其中，該第一寬度係由第一線路來予以界定，該第一線路從該第一導電線路的第一側橫向延伸至該第一導電線路的第二側並且在該通孔之下，而且該第一導電線路並不沿著用來界定該第一寬度之該第一線路而延伸超過該第一寬度之外；該第二寬度係由第二線路來予以界定，該第二線路從該第一導電線路的該第一側橫向延伸至該第一導電線路的該第二側並且不在該通孔之下，而且該第一導電線路並不沿著用來界定該第二寬度之該第二線路而延伸超過該第二寬度之外；並且，該第一線路離基板實質上和該第二線路離基板有相同的距離。
  4. 如申請專利範圍第3項之方法，其中，該第一線路和該第二線路實質上與其上存在有該第一導電線路的基板平行。
  5. 如申請專利範圍第1項之方法，其中，該第一導電線路具有實質上平行於基板的長軸，該第一導電線路在沿著該長軸之第一位置處具有該第一寬度，且該第一導電線路在沿著該長軸之第二位置處具有該第二寬度，該第二位置係與該第一位置間隔開。
  6. 如申請專利範圍第1項之方法，其中： 該間隙壁係在空氣間隙之上；及形成該空氣間隙包括：形成犧牲層於底部電介質層上；形成該第一導電線路；形成該間隙壁，其中，該間隙壁具有內部邊界鄰接該第一導電線路，及外部邊界離開該第一導電線路，該犧牲層之超過該外部邊界的至少一部分係暴露出；以及去除該犧牲層的至少一部分以留下該空氣間隙。
  7. 一種做成半導體晶粒之互連的方法，包括：形成第一電介質層，其包括犧牲材料；圖案化該第一電介質層以形成溝槽；形成導電線路於該等溝槽中；使該第一電介質層凹陷於該等溝槽之間；形成一層間隙壁材料層於該等溝槽中的該第一電介質層上以及在該等導電線路上；從該等導電線路的頂部和該第一電介質層之頂部的部分中去除該間隙壁層的部分，以使該第一電介質層的該等部分暴露出，導致間隙壁係與該等導電線路相鄰且在該第一電介質層上；去除該第一電介質層的部分而導致先前被該第一電介質層所佔據之體積至少局部包括空氣；其中，該第一電介質層之該等暴露出的部分係暴露出於間隙壁之間的間隙處，該第一電介質層的部分藉由分解而被去除，分解產物經由間隙壁之間的間隙而被去除； 形成第三電介質層於該等導電線路和該等間隙壁上；形成穿過該第三電介質層的引洞，該等引洞的至少其中一引洞局部著陸於該等導電線路的第一個導電線路上且局部著陸於該等間隙壁的第一個間隙壁上；其中，該等導電線路的至少第一導電線路在鄰接該等所形成之引洞的第一引洞處具有第一寬度，且在離開該第一引洞一段距離處具有小於該第一寬度的第二寬度，並且其中，該等導電線路的第二導電線路係與該第一導電線路橫向地間隔開，該等間隙壁的第一間隙壁在該第一引洞與該第二導電線路最接近該第一引洞的部分之間的位置處，從該第一導電線路延伸至該第二導電線路，且其中，有鄰接該第一導電線路具有該第二寬度的其他位置，而在該等位置處，該第一間隙壁從該第一導電線路延伸出但並不會一直延伸到該第二導電線路。
  8. 如申請專利範圍第7項之方法，其中，實質上所有的該第一電介質層皆被去除。
  9. 如申請專利範圍第7項之方法，其中，該第一電介質層包括多孔材料及成孔劑材料，且其中，該成孔劑材料的至少一部分被去除。
  10. 如申請專利範圍第7項之方法，其中，形成穿過該第三電介質層的引洞包括：蝕刻該第三電介質層，以形成穿過該第三電介質層的通孔，其中，被用來形成該通孔的蝕刻劑以比其蝕刻該間隙 壁更快的速率來蝕刻該第三電介質層，而使得該間隙壁用做為蝕刻停止層。
  11. 如申請專利範圍第10項之方法，其中，該第一電介質層包括犧牲材料，另包括去除該第一電介質層的部分，而導致先前被該第一電介質層所佔據的體積至少局部包括空氣，且其中，該間隙壁防止該通孔擊穿至先前被該第一電介質層所佔據的該體積。
  12. 如申請專利範圍第7項之方法，其中，該等在間隙壁之間的間隙係暴露於環境，並且不被另一電介質層所覆蓋而同時該第一電介質層的部分被去除。
  13. 如申請專利範圍第7項之方法，其中，該第一導電線路具有實質上平行於基板的長軸，該第一導電線路在沿著該長軸之第一位置處具有該第一寬度，且該第一導電線路在沿著該長軸之第二位置處具有該第二寬度，該第二位置係與該第一位置間隔開。
  14. 一種具有互連的半導體晶粒，包括：第一導電線路；第一間隙壁，與該第一導電線路相鄰；第一電介質層，在該第一導電線路上；第一引洞，穿過該第一電介質層到該第一導電線路，該第一引洞為延伸超過該第一導電線路之外到該第一間隙壁上的未著陸引洞；其中，該第一導電線路在鄰接該引洞處具有第一寬度，且在離開該引洞一段距離處具有小於該第一寬度的第二 寬度，並且其中，第二導電線路係與該第一導電線路間隔開，該間隙壁在該第一導電線路具有該第一寬度的位置處，從該第一導電線路延伸至該第二導電線路，且該間隙壁在該第一導電線路具有該第二寬度的位置處，從該第一導電線路延伸出但並不會一直延伸到該第二導電線路。
  15. 如申請專利範圍第14項之方法，其中，該第一寬度係由第一線路來予以界定，該第一線路從該第一導電線路的第一側橫向延伸至該第一導電線路的第二側並且在該引洞之下，而且該第一導電線路並不沿著用來界定該第一寬度之該第一線路而延伸超過該第一寬度之外；該第二寬度係由第二線路來予以界定，該第二線路從該第一導電線路的該第一側橫向延伸至該第一導電線路的該第二側並且不在該引洞之下，而且該第一導電線路並不沿著用來界定該第二寬度之該第二線路而延伸超過該第二寬度之外；並且，該第一線路離基板實質上和該第二線路離基板有相同的距離。
  16. 如申請專利範圍第14項之方法，其中，該第一導電線路具有實質上平行於基板的長軸，該第一導電線路在沿著該長軸之第一位置處具有該第一寬度，且該第一導電線路在沿著該長軸之第二位置處具有該第二寬度，該第二位置係與該第一位置間隔開。
  17. 一種做成半導體晶粒之互連的方法，包括：形成鄰接第一導電線路的間隙壁，該間隙壁從該第一 導電線路延伸出一段距離；形成頂部電介質層於該間隙壁和該第一導電線路上；以及形成未著陸通孔，該未著陸通孔延伸經過該頂部電介質層而到該第一導電線路和該間隙壁，該間隙壁用做為蝕刻停止層，以防止該通孔延伸在該間隙壁之下，且其中，該第一導電線路在供該通孔著陸之所想要區域的選定距離之內具有第一寬度，且在超過該第一距離之外具有小於該第一寬度的第二寬度，並且其中，第二導電線路係與該第一導電線路橫向地間隔開，該間隙壁在該未著陸通孔與該第二導電線路之最接近該未著陸通孔的部分之間的位置處，從該第一導電線路延伸至該第二導電線路，且其中，有鄰接該第一導電線路具有該第二寬度的其他位置，而在該等位置處，該間隙壁從該第一導電線路延伸出但並不會一直延伸到該第二導電線路。
TW097147663A 2007-12-27 2008-12-08 具有未著陸引洞之空氣間隙層間電介質（ｉｌｄ） TWI385758B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/965,665 US7772706B2 (en) 2007-12-27 2007-12-27 Air-gap ILD with unlanded vias

Publications (2)

Publication Number Publication Date
TW200941645A TW200941645A (en) 2009-10-01
TWI385758B true TWI385758B (zh) 2013-02-11

Family

ID=40797177

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097147663A TWI385758B (zh) 2007-12-27 2008-12-08 具有未著陸引洞之空氣間隙層間電介質（ｉｌｄ）

Country Status (3)

Country Link
US (1) US7772706B2 (zh)
TW (1) TWI385758B (zh)
WO (1) WO2009085506A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI615065B (zh) * 2015-06-24 2018-02-11 鵬鼎科技股份有限公司 柔性線路板及其製作方法

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008026134A1 (de) * 2008-05-30 2009-12-17 Advanced Micro Devices, Inc., Sunnyvale Mikrostrukturbauelement mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten zwischen dichtliegenden Metallleitungen
KR20130007378A (ko) * 2011-07-01 2013-01-18 삼성전자주식회사 반도체 장치
CN103094136B (zh) * 2011-11-01 2015-04-01 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
US9960110B2 (en) 2011-12-30 2018-05-01 Intel Corporation Self-enclosed asymmetric interconnect structures
CN103367237B (zh) * 2012-04-09 2015-03-11 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN103515300A (zh) * 2012-06-29 2014-01-15 中芯国际集成电路制造(上海)有限公司 金属互连工艺中形成空气间隙的制造方法
US8772938B2 (en) 2012-12-04 2014-07-08 Intel Corporation Semiconductor interconnect structures
KR102003881B1 (ko) * 2013-02-13 2019-10-17 삼성전자주식회사 반도체 소자 및 그 제조 방법
TWI555119B (zh) 2014-03-21 2016-10-21 力晶科技股份有限公司 具有氣隙的結構的形成方法
KR102403741B1 (ko) 2015-06-16 2022-05-30 삼성전자주식회사 반도체 장치
US9607882B2 (en) 2015-08-31 2017-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US9653348B1 (en) 2015-12-30 2017-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US9905456B1 (en) 2016-09-26 2018-02-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
WO2018063336A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Vias and gaps in semiconductor interconnects
WO2018063337A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Vias and gaps in semiconductor interconnects
WO2018231195A1 (en) * 2017-06-13 2018-12-20 Intel Corporation Air gap structures in integrated circuit components
US10714421B2 (en) * 2017-08-29 2020-07-14 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device with self-aligned conductive features
CN108550564B (zh) * 2018-06-12 2024-06-07 长江存储科技有限责任公司 形成导电互连结构的方法、导电互连结构以及三维存储器
US11335598B2 (en) * 2018-06-29 2022-05-17 Intel Corporation Grating replication using helmets and topographically-selective deposition
US11171052B2 (en) * 2019-04-29 2021-11-09 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of forming interconnect structures with selectively deposited pillars and structures formed thereby
US11139242B2 (en) * 2019-04-29 2021-10-05 International Business Machines Corporation Via-to-metal tip connections in multi-layer chips
US11024533B2 (en) 2019-05-16 2021-06-01 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of forming interconnect structures using via holes filled with dielectric film
TWI801614B (zh) * 2019-06-21 2023-05-11 聯華電子股份有限公司 半導體元件及其製作方法
US12100650B2 (en) * 2021-10-01 2024-09-24 Nanya Technology Corporation Semiconductor device having a carbon containing insulation layer formed under the source/drain
US20230326904A1 (en) * 2022-04-07 2023-10-12 Nanya Technology Corporation Method of manufacturing semiconductor device having air cavity
US20240321631A1 (en) * 2023-03-24 2024-09-26 Qualcomm Incorporated Back-end-of-line (beol) interconnects with different airgap heights and metal trace corner protection structures

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6035530A (en) * 1999-03-19 2000-03-14 United Semiconductor Corp. Method of manufacturing interconnect
US20010016412A1 (en) * 1997-07-28 2001-08-23 Ellis Lee Interconnect structure with air gap compatible with unlanded vias
US20040063305A1 (en) * 2002-09-26 2004-04-01 Grant Kloster Creating air gap in multi-level metal interconnects using electron beam to remove sacrificial material

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5214283A (en) * 1991-07-23 1993-05-25 Sgs-Thomson Microelectronics, Inc. Method of determining the cause of open-via failures in an integrated circuit
US5880018A (en) * 1996-10-07 1999-03-09 Motorola Inc. Method for manufacturing a low dielectric constant inter-level integrated circuit structure
US6207556B1 (en) * 1999-07-09 2001-03-27 United Microelectronics Corp. Method of fabricating metal interconnect
KR20030002523A (ko) 2001-06-29 2003-01-09 주식회사 하이닉스반도체 금속 배선 형성 방법
KR20030049563A (ko) 2001-12-15 2003-06-25 주식회사 하이닉스반도체 비아홀 형성방법
US6780753B2 (en) * 2002-05-31 2004-08-24 Applied Materials Inc. Airgap for semiconductor devices
US7238604B2 (en) * 2003-04-24 2007-07-03 Intel Corporation Forming thin hard mask over air gap or porous dielectric
US7605073B2 (en) * 2006-05-19 2009-10-20 Intel Corporation Sealants for metal interconnect protection in microelectronic devices having air gap interconnect structures
US7392746B2 (en) * 2006-06-29 2008-07-01 Hansen Richard D Bullet composition

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010016412A1 (en) * 1997-07-28 2001-08-23 Ellis Lee Interconnect structure with air gap compatible with unlanded vias
US6035530A (en) * 1999-03-19 2000-03-14 United Semiconductor Corp. Method of manufacturing interconnect
US20040063305A1 (en) * 2002-09-26 2004-04-01 Grant Kloster Creating air gap in multi-level metal interconnects using electron beam to remove sacrificial material

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI615065B (zh) * 2015-06-24 2018-02-11 鵬鼎科技股份有限公司 柔性線路板及其製作方法

Also Published As

Publication number Publication date
US20090166881A1 (en) 2009-07-02
WO2009085506A1 (en) 2009-07-09
TW200941645A (en) 2009-10-01
US7772706B2 (en) 2010-08-10

Similar Documents

Publication Publication Date Title
TWI385758B (zh) 具有未著陸引洞之空氣間隙層間電介質（ｉｌｄ）
US10991717B2 (en) Vertical memory devices
KR101204675B1 (ko) 커패시터 및 금속 콘택을 포함하는 반도체 소자 및 형성 방법
KR100640639B1 (ko) 미세콘택을 포함하는 반도체소자 및 그 제조방법
KR20160139190A (ko) 에어갭을 갖는 반도체 장치 및 그 제조 방법
KR20100122701A (ko) 반도체 소자의 제조방법
JP2009123734A (ja) 半導体装置及びその製造方法
US11309241B2 (en) Protection liner on interconnect wire to enlarge processing window for overlying interconnect via
JPWO2018037667A1 (ja) 半導体装置、撮像装置、および半導体装置の製造方法
JP2000040746A (ja) 半導体集積回路のフュ―ズの形成方法および半導体集積回路
JP5230061B2 (ja) 半導体装置及びその製造方法
US6686643B2 (en) Substrate with at least two metal structures deposited thereon, and method for fabricating the same
KR20170126140A (ko) 수직형 반도체 소자 및 이의 제조 방법
CN113013174A (zh) 一种三维存储器及其制备方法
EP2738827B1 (en) MIMCAP structure in a semiconductor device package
US6194318B1 (en) Manufacturing multiple layered structures of large scale integrated semiconductor devices
US11127675B2 (en) Interconnection structure and manufacturing method thereof
CN114944360A (zh) 半导体装置及其制造方法
KR100629269B1 (ko) 라인 패턴의 측부에 트랜치를 갖는 반도체 장치들 및 그형성방법들
CN112349729A (zh) 垂直半导体器件
KR100734251B1 (ko) 반도체 소자의 퓨즈라인 개구부 형성방법
US20230420366A1 (en) Power planes and pass-through vias
TWI851586B (zh) 半導體裝置
KR20090070826A (ko) 퓨즈를 구비한 반도체 소자 및 그 제조 방법
CN115939098A (zh) 包括含碳接触件栅栏的半导体装置