TWI385735B - 於半導體裝置中形成應變通道之方法 - Google Patents

於半導體裝置中形成應變通道之方法 Download PDF

Info

Publication number
TWI385735B
TWI385735B TW096125062A TW96125062A TWI385735B TW I385735 B TWI385735 B TW I385735B TW 096125062 A TW096125062 A TW 096125062A TW 96125062 A TW96125062 A TW 96125062A TW I385735 B TWI385735 B TW I385735B
Authority
TW
Taiwan
Prior art keywords
forming
strain
gate
semiconductor substrate
source
Prior art date
Application number
TW096125062A
Other languages
English (en)
Other versions
TW200822235A (en
Inventor
Liao Ken
Kuo Hua Pan
Yunhsiu Chen
Syun Ming Jang
Lin Yi-Ching
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Publication of TW200822235A publication Critical patent/TW200822235A/zh
Application granted granted Critical
Publication of TWI385735B publication Critical patent/TWI385735B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Description

於半導體裝置中形成應變通道之方法
本發明係關於一種半導體製造技術，且特別是關於一種於半導體裝置中形成應變通道(strained channel)之方法。
於目前半導體裝置中，主要採用塊狀矽(bulk silicon)材料作為基底之用。形成於塊狀矽基底上之半導體裝置可藉由縮減尺寸方式而達到較高操作速度與低能源消耗等目的。然而，半導體裝置尺寸的縮減仍受限於元件物理與製造成本。因此，為了降低實際裝置之尺寸，便需要適用於較高操作速度與較低能源損耗之裝置之製作方法。
基於上述需求，便發展出了一種藉由應力控制電晶體通道區之方法，以克服元件尺寸縮減之限制。上述方法主要採用額外應力以改變矽晶格間距，藉以增加電子與電洞之遷移率。
於習知技術中，可藉由於處於拉伸應變(tensile strain)之一鍺化矽(SiGe)層上設置一拉伸應變矽層以作為一N型金氧半導體(簡稱為NMOS)電晶體之一通道層。另外，亦可採用處於壓縮應變(compressive strain)之一鍺化矽層作為一P型金氧半導體(簡稱PMOS)電晶體之一通道層。藉由處於拉伸應力之矽層與處於壓縮應變之鍺化矽層做為電晶體之一通道層之用，進而改善其內之電子與電洞遷移率，並藉此達到較高操作速度與較低能量消耗之目的。
然而，於上述方法中仍具有某些缺點，舉例來說，同時形成處於拉伸應變(N型通道層)之一矽基底以及處於壓縮應變(P型通道層)之一鍺化矽層之製程極為複雜，而選擇性地形成用於NMOS之應變通道層與用於PMOS之應變通道層之方法亦為困難。此外，當形成一鍺化矽層時之高溫熱處理可能造成鍺之差排與聚集等現象，因而毀損了裝置中之閘極崩潰電壓特性。
有鑑於此，本發明提供了一種於半導體裝置中形成應變通道之方法，其藉由改變應變物之位置與設計而達到改善通道區內應變效果之目的。
依據一實施例，本發明提供了一種於半導體裝置中形成應變通道之方法，包括下列步驟：提供一電晶體，該電晶體包括：一閘極堆疊物，具有設置於一半導體基底上之一閘極；一對源極/汲極區，設置於鄰近該閘極堆疊物之對應側之該半導體基底內；以及一間隔物，對應地設置於該閘極堆疊物之一側壁上。接著形成一保護層，覆蓋該閘極與該間隔物。接著於該些源極/汲極區內分別形成一凹陷區，其中該凹陷區之一邊對準於該間隔物之一外側邊。接著於該些凹陷區內填入一應變誘發材料，以於介於該些源極/汲極區之間之該半導體基底內形成一應變通道區。
依據另一實施例，本發明提供了一種於半導體裝置中形成應變通道之方法，包括下列步驟：提供一電晶體，該電晶體包括：一閘極堆疊物，包括設置於一半導體基底上之一閘極；一對源極/汲極區，設置於鄰近該閘極堆疊物之對應側之該半導體基底內；以及一間隔物，對應地設置於該閘極堆疊物之一側壁上。接著形成一保護層，順應地覆蓋該閘極與該間隔物。接著於部份之該保護層上形成一阻劑圖案，大體覆蓋該閘極堆疊物，其中該阻劑圖案之一邊大體位於該間隔物對應於該閘極之一內側邊與一外側邊之間。接著蝕刻為該阻劑圖案所露出之該保護層與該半導體基底，於該些源極/汲極區內分別形成一凹陷區，其中該凹陷區之一邊對準於該間隔物之一外側邊。接著移除該阻劑圖案，留下一圖案化保護層，覆蓋該閘極與該間隔物。接著於該些凹陷區內填入一應變誘發材料，以於介於該些源極/汲極區間之該半導體基底內形成一應變通道區。
依據又一實施例，本發明提供了一種於半導體裝置中形成應變通道之方法，包括下列步驟；提供一半導體基底，其上設置有一閘極堆疊物，該閘極堆疊物包括依序設置於該半導體基底之一部上之一閘介電層、一閘極與一罩幕層；形成一對淺摻雜源極/汲極區，對應地位於鄰近該閘極堆疊物一側之該半導體基底內；移除該罩幕層，露出該閘極堆疊物之該閘極；形成一間隔物，分別對應地位於該閘極堆疊物之一側壁與該半導體基底上；形成一對深摻雜源極/汲極區，對應地鄰近該閘極堆疊物一側之該半導體基底內；對該些淺摻雜及深摻雜源極/汲極區施行一回火程序，以對應地於該閘極堆疊物之一側之該半導體基底內形成一源極/汲極區；形成一保護層，順應地覆蓋該閘極與該間隔物；於部份之該保護層上形成一阻劑圖案，大體覆蓋該閘極堆疊物，其中該阻劑圖案之一邊係介於該間隔物相對於該閘極之一內側邊與一外側邊之間；蝕刻未該阻劑圖案所露出之該保護層與該半導體基底，分別於該些源極/汲極區內形成一凹陷區，其中該凹陷區之一邊對準於該間隔物之一外側邊；移除該阻劑圖案，留下一圖案化保護層以覆蓋該閘極與該間隔物；以及於該些凹陷區內填入一應變誘發材料，進而於介於該些源極/汲極區間之該半導體基底內形成一應變通道區。
為了讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉一較佳實施例，並配合所附圖示，作詳細說明如下：
請參照第1－4圖，顯示了本案發明人所知悉之一種具有應變通道之電晶體之製造方法之實施例。本實施例係作為比較解說之用而非為一習知技術，其係用以說明本案發明人所發現之問題。
請參照第1圖，首先提供一基底100。於基底100內可包括複數個隔離區102所定義出之複數個主動區A以用於形成元件於其上。然而，在此於第1圖中僅繪示出為兩相鄰之隔離區102所定義出之一主動區A以簡化圖示與相關解說。基底100可包括一第一半導體材料，例如是元素態、合金或化合物半導體材料，且較佳包括一元素態半導體材料，例如為矽。基底100可具有一第一導電特性，例如N型或P型導電特性。隔離區102則例如為如第1圖所示之習知淺溝槽隔離物(STI)。接著，於主動區A內之基底100內之一部上則可形成一閘極堆疊物G，其包括依序堆疊於基底100上之之一閘介電層104、一閘極106與一罩幕層108。
請參照第1圖，閘極堆疊物G製作係首先藉由依序形成一層介電材料(未顯示)、一層導電材料(未顯示)以及一層罩幕材料(未顯示)於基板100上。接著圖案化上述罩幕材料以先形成用於定義出閘極106與閘介電層104之一罩幕層108，接著進行蝕刻程序並採用罩幕層108作為蝕刻罩幕以蝕刻此些導電材料與介電材料之膜層，進而形成具有罩幕層108形成於其上之閘電極106與閘介電層104。因此，閘電極106係藉由閘介電層104之設置而電性隔離於設置於其下方基底100內之一通道區(未圖示)。
請參照第2圖，接著於閘極堆疊物G之各側壁上形成犧牲間隔物114。犧牲間隔物114例如包括一氧化物層與一氮化物層之一複合雙膜層。接著，藉由針對基底100施行一微影與蝕刻程序(未顯示)，進而於閘極堆疊物G之對應側之基底100內分別形成一凹陷區116。接著，於此些凹陷區116內分別填入一第二半導體材料118，其具有不同於基底100內之第一半導體材料晶格常數之一晶格常數，且係由一選擇性沈積程序(未顯示)所形成。上述選擇性沈積程序例如為化學氣相沈積程序、超高真空化學氣相沈積程序或是原子束磊晶程序。第二半導體材料118可為元素態、合金或化合物半導體材料，且較佳地為合金半導體材料，例如為包括矽與鍺、矽與碳或者為矽、鍺與碳之混合物之一材料。形成於凹陷區116內之第二半導體材料係作為應變物(stressor)之用，藉以誘發形成於基底100內之凹陷區116間之一通道區之應變。然而於形成凹陷區116之微影與蝕刻程序中，可能毀損位於一上部邊角區120之部分犧牲間隔物114，進而造成於此上部邊角區120之一部份之閘電極106的露出。一旦露出，閘電極106之露出部分將於選擇性沈積過程中用於填入第二半導體材料118之選擇性沈積程序時產生反應，進而於上部邊角區120處形成一不期望之突出部，此即所謂之”菇化”效應(mushroom issues)。
請參照第3圖，接著移除第2圖所示之犧牲間隔物114與罩幕層108，留下包括閘介電層104與閘電極106之一閘極堆疊物G’。接著，施行一第一離子佈植程序(未顯示)，以於鄰近閘極堆疊物G’之基底100內對稱地形成具有一第二導電特性之源極/汲極延伸區120a。源極/汲極延伸區120a之第二導電特性可為P型或N型導電特性，且與基底100之第一導電特性相反。接著，於閘極堆疊物G’之側壁上形成間隔物122。間隔物122可為包括氮化物層與氧化物層之一複合雙膜層或為僅包括氮化物層之單一膜層。接著施行一第二離子佈植程序124，採用閘極堆疊物G’作為一佈植罩幕，以於鄰近閘極堆疊物G’之基底內100分別形成一重度摻雜源極/汲極區120b，其亦具有一第二導電類型。重度摻雜源極/汲極區120b之第二導電特性與之第一導電特性基底100相反。一般而言，於形成源極/汲極延伸區120a與重度摻雜源極/汲極區120b之後接著需施行一源極/汲極回火程序以形成包括上述位於基底100內之源極汲極相關區域之源極/汲極區120，進而完成了如第3圖所示之具有應變通道之一電晶體。
一般而言，為了降低源極/汲極區120與閘電極106之接觸電阻，可接著施行一金屬矽化製程(未顯示)，以分別於閘極層106以及各源極/汲極區120之表面上形成一金屬矽化層130，如第4圖所示。
然而，如第1－4圖所繪示之實施例具有以下缺點。第一，如前所述，於犧牲間隔物及罩幕層之採用與移除時通常會造成閘極層之變形並產生不期望之”菇化”效應。第二，由於源極/汲極回火程序係於應變物形成後所施行，將無可避免的鬆散化誘發至介於兩應變物間之通道區之一應力，且可能產生如應變物與基底間之差排以及摻質擴散進入閘介電層等其他效應，因而劣化了此電晶體之表現。
為了解決上述問題，本發明提供了一種於半導體裝置中形成應變通道之方法，適用於製造具有應變通道之一金氧半導體電晶體(簡稱MOS電晶體)，第5－10圖則顯示了依據本發明之一實施例。
請參照第5圖，首先提供包括第一半導體材料與具有第一導電特性之一基底200。基底200內可設置有複數個隔離區202以定義出複數個用於形成元件於其上之主動區域A。然而，第5圖中僅繪示出由兩相鄰之隔離區202所定義出之一主動區A以簡化圖式與相關解說。在此基底200之第一半導體材料例如是元素態、合金或化合物之半導體材料，且較佳地為一元素態半導體材料，例如為矽。基底200之第一導電特性例如N型或P型。舉例來說，隔離區202例如為如第5圖所示之習知淺溝槽隔離物。接著，於主動區A內基底200之一部上則形成一閘極堆疊物G，其包括依序堆疊於基底200上之一閘介電層204、一閘極206與一罩幕層208。閘介電層204可藉由熱氧化法、化學氣相沈積、物理氣相沈積或其他已知技術所形成。閘介電層204可包括二氧化矽、氮化矽、氮氧化矽或上述材料之組合，其厚度約為10－60埃。閘介電層204亦可為具有一相對介電常數高於8之一高介電常數材料，其具有介於10－60埃之一等效氧化物厚度。閘極206則可包括多晶矽、多晶矽鍺、如鉬或鎢之耐火金屬、如氮化鈦之導電化合物、上述材料之組合或其他導電材料。罩幕層208可包括氮化矽、氧化矽或氮氧化矽，並可藉由如化學氣相沈積法所形成。
請參照第5圖，閘極堆疊物G之製作係藉由依序形成一層介電材料(未顯示)、一層導電材料(未顯示)以及一層罩幕材料(未顯示)於基板200上，並接著藉由圖案化上述罩幕材料以形成用於定義出閘極206與閘介電層204之一罩幕層208。接著則採用罩幕層208作為蝕刻罩幕，針對上述導電材料與介電材料之膜層進行蝕刻，以形成具有罩幕層208形成於其上之閘極206與閘介電層204。因此，閘極206係藉由閘介電層204之設置而電性隔離於形成於下方基底200內之一通道區(未顯示)。接著施行一第一離子佈植210，採用閘極堆疊物G做為離子佈植罩幕，以於鄰近閘極堆疊物G之對稱側之基底200內形成具有一第二導電特性之一源極/汲極延伸區212a。源極/汲極延伸區212a之第二導電特性可為P型或N型，且相反於基底200之第一導電特性。
請參照第6圖，接著移除罩幕層208，留下一閘極堆疊物G’，其包括依序堆疊於基底200上之閘介電層204與閘極206形成。接著，於閘極堆疊物G’之對稱側之側壁上形成一間隔物214。間隔物214可包括由氮化物層與氧化物層所形成之複合膜層或僅包括由氮化物所形成之單一膜層。接著施行一第二離子佈植程序216，採用閘極堆疊物G’與間隔物214作為一佈植罩幕，以於鄰近於閘極堆疊物G’之基底內200形成一對具有第二導電類型之重度摻雜源極/汲極區212b。上述重度摻雜源極/汲極區212b之第二導電特性亦相反於基底200之第一導電特性。一般而言，於形成源極/汲極延伸區212a以及重度摻雜源極/汲極區212b後，接著需施行一源極/汲極回火程序(未顯示)，以於基底200內形成包括上述之源極/汲極相關區之源極/汲極區212。
請參照第7圖，接著於基底200上形成一保護層218，其順應地覆蓋閘極堆疊物G’、間隔物214與基底200。保護層218具有約介於20－250埃之一厚度，且可藉由如化學氣相沈積之方法所形成。保護層218可包括氧化矽、氮化矽、氮氧化矽或上述材料之組成。接著，坦覆地於保護層218上形成一阻劑層220，並接著圖案化此阻劑層220，以形成複數個開口OP。此些開口OP分別露出位於閘極堆疊物G’對稱側上之部分保護層218。在此，形成於閘極堆疊物G’與間隔物214上之圖案化光阻層220至少覆蓋了位於閘極堆疊物G’之閘極層216上之保護層218部份且具有一邊緣大體形成於間隔物214對應於閘極堆疊物G’之一內側邊與一外側邊之間，其邊緣範圍如第7圖內之區域B所示。此外，形成於隔離區202上之圖案化阻劑層220部份則至少覆蓋形成於隔離區202上之保護層218並具有一邊緣大體對準於隔離區202對應於閘極堆疊物G’之一邊緣，且其可能更朝向閘極堆疊物G’延伸，其邊緣範圍則如第7圖內之區域C所示。如第7圖所示，對應於閘極206之一邊，區域B具有約介於230－600埃之一寬度，而對應於隔離區202之一邊，區域C則具有約介於－900~900埃之一寬度。如此，藉由形成上述圖案化之阻劑層220可使得微影之對準窗口之範圍更為擴大且可更輕易的為習知微影技術所達成。如此有利當閘極堆疊物G’之線寬更縮減時至微米以下尺寸時之製作情形。
請參照第8圖，接著施行一蝕刻程序(未顯示)，以蝕刻為開口OP所露出之保護層218與基底200部份，分別於各源極/汲極區212內形成一凹陷區222。凹陷區222之一邊對準於間隔物202之外部邊緣，而其另外一邊則大體對準於隔離區202之一邊。於上述蝕刻過程中，蝕刻了阻劑層220(未顯示)以及保護層218其下方之部份，並於移除阻劑層220之後，於閘極堆疊物G’、間隔物214以及隔離區202之一部上殘留有剩餘之保護層218。
請參照第9圖，接著於凹陷區222內填入具有不同於基底200內之第一半導體材料之晶格常數之一晶格常數的一第二半導體材料224，其可藉由一選擇性沈積程序(未顯示)所形成。上述選擇性沈積程序例如為化學氣相沈積程序、超高真空化學氣相沈積程序或者是原子束磊晶程序，而上述第二半導體材料224則作為應變物之用，藉以誘發形成於源極/汲極區212間之基底200內之通道區應變。第二半導體材料224可為元素態、合金或化合物之半導體，且較佳地為包括矽與鍺、矽與碳或者為矽、鍺、碳之混合物之合金半導體材料。於前述用於填入凹陷區222沉積程序中，上述剩餘之保護層218可避免於閘極208處發生不期望之選擇性沉積，因此並不會產生具有菇化效應之閘電極。此外，於用於填入第二半導體材料222之選擇性沉積中，亦可臨場地摻雜相同於源極/汲極區212之導電特性與相似於源極/汲極區212之摻雜濃度之摻質於第二半導體材料224中。
接著，移除位於基底200上之剩餘保護層218，並可藉由施行一金屬矽化製程(未顯示)，以分別於閘極206與各源極/汲極區212之表面上形成一金屬矽化層226，藉以以降低源極/汲極區212以及閘極206之接觸電阻，如第10圖所示。
透過第6－10圖等圖式所解說之實施例，本發明可提供一種具有應變通道250但不具習知菇化問題之一MOS電晶體。於如第9圖與第10圖所示之具有應變通道之電晶體中，基底200較佳地包括矽而第二半導體材料224較佳地包括如鍺化矽之半導體材料，其具有大於基底200晶格常數之一晶格常數。在此第二半導體材料224作為一應變物且於一水平源極/汲極方向釋放出一壓縮應力(未圖示)並於基底200內應變通道區內一垂直方向上釋放出一拉伸應力(未圖示)，導致應變通道區250處之源極/汲極方向上處於壓縮應變以及於垂直方向上處於拉伸應變。因而當上述具有應變通道之MOS電晶體作為一P通道MOS電晶體時，可顯著地改善應變通道區250內之電洞遷移率並改善其驅動電流。
此外，基底200可較佳地包括矽，而第二半導體材料224較佳地包括如碳化矽之半導體材料，其具有小於基底200晶格常數之一晶格常數。在此第二半導體材料224作為一應變物，且於一水平源極/汲極方向上釋放出一拉伸應力(未圖示)以及於基底200內之應變通道區205內一垂直方向上釋放出一壓縮應力(未圖示)，進而導致應變通道區250處於於源極汲極方向一拉伸應變以及於垂直方向上處於壓縮應變。因而當此具有應變通道之MOS電晶體作為一N通道MOS電晶體之用時，可顯著地改善應變通道區250內之電子遷移率以及改善其驅動電流。
仍請繼續參照第9－10圖，當上述具有應變通道之MOS電晶體為一P型MOS電晶體時，基底200係為N型摻雜，或者當上述具有應變通道之MOS電晶體為N型MOS電晶體時基底200則為P型摻雜。
此外，上述MOS電晶體之應變物係於源極/汲極區形成後形成，且其可臨場地摻雜了摻質具有相同於源極/汲極區之導電特性與摻質濃度。此外，於形成應變物之後由於並無針對於閘極與源極/汲極區額外施行其他之離子佈植程序，故避免P型摻質擴散至閘介電層之問題，例如是常見之硼擴散問題。如此，MOS電晶體之通道區之應變較佳，且其內之應變物將不至於鬆弛，因而可改善所得到之MOS電晶體之表現。
如第5－10圖所示之具有應變通道之MOS電晶體之實施例在此雖僅用於製造一MOS電晶體之用但並不以其加以限制本發明。前述之製造方法亦適用於形成同時具有NMOS與PMOS電晶體形成於一基底上之一CMOS裝置之一互補型金氧半導體(以下簡稱CMOS)製程。第11－16圖為一系列剖面圖，用以說明具有應變通道之CMOS電晶體之製造方法之一實施例。
請參照第11圖，首先提供一基底600，其上設置有一第一電晶體300與一第二電晶體400。在此，第一電晶體300與第二電晶體400係具有不同之導電特性。舉例來說，第一電晶體300係為一NMOS電晶體(下文中稱之為NMOS電晶體300)而第二電晶體400係為一PMOS電晶體(下文中稱之為PMOS電晶體400)。第一電晶體300與第二電晶體400之製作則可藉由習知MOS電晶體之製作所完成，故不在於此進一步說明以簡化圖式。此時，NMOS電晶體300係形成於位於基底600之一對隔離區302所定義出之一部之內與之上，其包括由依序形成於基底600上之一閘介電層304與一閘極306之一閘極堆疊物G以及形成於閘極堆疊物G之對稱側之一對間隔物所組成。此外，NMOS電晶體300亦包括一對源極/汲極區312，其分別包括對應地設置於鄰近閘極堆疊物G之基底600內之一源極/汲極延伸區312a以及一重度摻雜源極/汲極區312b，進而於基底600內定義出一通道區350。源極/汲極區312目前為N型摻質所摻雜。
請繼續參照第11圖，PMOS電晶體400形成於位於基底600之一對隔離區402所定義出之一部之內與之上，包括由依序形成於基底600上之一閘介電層404與一閘極406之所組成之一閘極堆疊物G以及形成於閘極堆疊物G之對稱側之一對間隔物所組成。此外，PMOS電晶體300亦包括一對源極/汲極區412，其分別包括對應地設置鄰近於閘極堆疊物G之基底600內一源極/汲極延伸區412a以及一重度摻雜源極/汲極區412b，進而於基底600內定義出一通道區450。源極/汲極區412目前為P型摻質所摻雜。
接著，請參照第12圖，於基底600上係順應地形成一保護層318，其覆蓋了NMOS電晶體300與PMOS電晶體400。接著坦覆地於保護層318上形成一阻劑層320，並藉由一微影程序(未顯示)以圖案化覆蓋於NMOS電晶體300上之阻劑層320部份，進而形成分別露出部份位於NMOS電晶體300之閘極堆疊物G之對稱側之保護層318之複數個開口OP。如前所述，保護層318具有約為20－250埃一厚度且可藉由如化學機械研磨之方法所形成。保護層318可包括氧化矽、氮化矽、氮氧化矽及上述材料之組合。在此，形成於NMOS電晶體300之閘極堆疊物G上之圖案化阻劑層320部份至少覆蓋了位於閘極堆疊物G之閘極306上之保護層318之一部，其具有大體對準於間隔物314之內側邊緣與外側邊緣間之一邊，其範圍如第12圖內之區域B所示。此外，形成於隔離區302上之圖案化阻劑層320部份則至少覆蓋了隔離區302上之保護層318，並具有大體形成於隔離區302對應於閘極堆疊物G之一邊之一邊緣，且其可更朝向閘極堆疊物G方向延伸，其範圍如第12圖內之區域C所示。區域B具有對應於閘極306之一邊約介於230－600埃之一寬度，而區域C具有對應於隔離區320之一邊約介於－900~900埃之一寬度。如此，於NMOS電晶體300上形成圖案化之阻劑層320可得到較佳之層疊窗口且可為習知微影技術所達成。如此有利於製備具有線寬縮減至微米以下尺寸之閘極堆疊物G。
請參照第13圖，接著施行一蝕刻程序(未顯示)，以蝕刻為上述開口OP所露出之保護層318以及基底600等部份，分別於NMOS電晶體300之各源極/汲極區312內形成一凹陷區322。於上述蝕刻過程中，阻劑層320(未顯示)以及其下方之部份保護層318將被蝕刻，進而於移除阻劑層320之後將於NMOS電晶體300之閘極堆疊物G、間隔物314以及隔離區302之一部上殘留下一剩餘保護層318a。此時，凹陷區322之一邊大體對準於間隔物之外部邊緣而其另外一邊則大體對準於隔離區302之一邊。此外，接著於凹陷區322內填入一第二半導體材料324，其具有不同於基底600之第一半導體材料之晶格常數的晶格常數，且可經由一選擇性沈積程序(未顯示)所形成。選擇性沈積程序例如為化學氣相沈積程序、超高真空化學氣相沈積程序或者是原子束磊晶程序。第二半導體材料324係作為應變物之用，以誘發形成於源極/汲極區312間之一通道區的應變。第二半導體材料324可為元素態、合金或化合物之半導體，且較佳地為包括矽與鍺、矽與碳或者為矽、鍺、碳混合物之合金半導體材料。於用於填入凹陷區322前述沉積程序中，剩餘保護層318a可避免了於閘極308處所發生之不期望之選擇性沉積情形，因此並不會產生具有菇化效應之閘極。此外，於用於填入第二半導體材料324之選擇性沉積程序中，可臨場地摻雜具有相同於源極/汲極區312之摻雜電性與摻雜濃度之摻質於第二半導體材料324中因而維持整體源極/汲極區之摻雜濃度。如第13圖所示，因此形成了具有應變通道350之一NMOS電晶體300’。
請參照第14圖，接著坦覆地沉積另一阻劑層420，以覆蓋於PMOS電晶體400之保護層318上以及覆蓋於具有剩餘保護層318a形成於其上之NMOS電晶體300’上。接著如微影程序(未顯示)之一程序以圖案化位於PMOS電晶體400上方之阻劑層420部份，進而形成分別露出位於PMOS電晶體400之閘極堆疊物G之對稱側部份上之保護層318之複數個開口OP。在此，形成於PMOS電晶體400之閘極堆疊物G上之圖案化阻劑層420部份至少覆蓋了位於閘極堆疊物G之閘極406上之保護層318之一部，其具有大體對準於間隔物414之內側邊緣與外側邊緣間之一邊，其範圍如第14圖內之區域B所示。此外，形成於隔離區402上之圖案化阻劑層420部份則至少覆蓋了隔離區402上之保護層318，並具有大體形成於隔離區402對應於閘極堆疊物G之一邊之一邊緣，且其可更朝向閘極堆疊物G方向延伸，其範圍如第14圖內之區域C所示。區域B具有對應於閘極406之一邊約介於230－600埃之一寬度，而區域C具有對應於隔離區320之一邊約介於－900~900埃之一寬度。如此，於PMOS電晶體400上形成圖案化之阻劑層420可得到較佳之層疊窗口且可為習知微影技術所達成。如此有利於製備具有線寬縮減至微米以下尺寸之閘極堆疊物G。
接著請參照第15圖，接著施行一蝕刻程序(未顯示)，以蝕刻為上述開口OP所露出之保護層318以及基底600等部份，分別於PMOS電晶體400之各源極/汲極區412內形成一凹陷區422。於上述蝕刻過程中，阻劑層420(未顯示)以及其下方之部份保護層418將被蝕刻，進而於移除阻劑層420之後將於PMOS電晶體400之閘極堆疊物G、間隔物414以及隔離區402之一部上殘留下一剩餘保護層318a。此時，凹陷區422之一邊大體對準於間隔物之外部邊緣而其另外一邊則大體對準於隔離區402之一邊。此外，接著於凹陷區422內填入一第二半導體材料424，其具有不同於基底600之第一半導體材料之晶格常數的晶格常數，且可經由一選擇性沈積程序(未顯示)所形成。選擇性沈積程序例如為化學氣相沈積程序、超高真空化學氣相沈積程序或者是原子束磊晶程序。第二半導體材料424係作為應變物之用，以誘發形成於源極/汲極區412間之一通道區的應變。第二半導體材料424可為元素態、合金或化合物之半導體，且較佳地為包括矽與鍺、矽與碳或者為矽、鍺、碳混合物之合金半導體材料。於用於填入凹陷區422前述沉積程序中，剩餘保護層318a可避免了於閘極408處所發生之不期望之選擇性沉積情形，因此並不會產生具有菇化效應之閘極。此外，於用於填入第二半導體材料424之選擇性沉積程序中，可臨場地摻雜具有相同於源極/汲極區412之摻雜電性與摻雜濃度之摻質於第二半導體材料424中因而維持整體源極/汲極區之摻雜濃度。如第15圖所示，因此形成了具有應變通道450之一PMOS電晶體300’。
請參照第16圖，接著可移除位於上述電晶體上之剩餘保護層318a且施行一習知金屬矽化製程(未顯示)，以分別形成一金屬矽化層326/426於閘極306/406以及各源極/汲極區312/412表面上，以降低源極汲極區312/412以及閘電極層306/406之接觸電阻。因此，透過第11－16圖之圖式解說，本發明提供了一種於CMOS裝置形成應變通道之方法。
透過第11－16圖所圖式之方法，本發明可提供一種具應變通道350與450且不具習知菇化問題之一CMOS裝置。於如第15圖與第16圖所示之具有應變通道之PMOS電晶體400’中，基底600較佳地包括矽而第二半導體材料424較佳地包括如鍺化矽之半導體材料，其具有大於基底600材料之晶格常數之一晶格常數。第二半導體材料424在此作為一應變物且可於一水平源極/汲極方向釋放出一壓縮應力(未圖示)以及於基底600內之應變通道區內之一垂直方向上釋放出一拉伸應力(未圖示)，導致應變通道區450於源極/汲極方向處於一壓縮應變以及於垂直方向上處於拉伸應變。因而當PMOS電晶體400’具有應變通道時，可顯著地改善應變通道區450內之電洞遷移率，以及改善其驅動電流。
此外，於如第15圖與第16圖所示之具有應變通道之NMOS電晶體300’中，基底600可較佳地包括矽而第二半導體材料324較佳地包括如碳化矽之半導體材料，其具有小於基底600材料之晶格常數之一晶格常數。第二半導體材料324在此作為一應變物且於一水平源極/汲極方向釋放出一拉伸應力(未圖示)以及於於基底600內之應變通道區一垂直方向上釋放出壓縮應力(未圖示)，導致應變通道區350處於水平源極/汲極方向一拉伸應變以及於垂直方向壓縮應變。因而當NMOS電晶體時300’具有應變通道時，可顯著地改善應變通道區350內之電子遷移率，以及改善驅動電流。
透過前述之實施例解說，本發明所提供之於半導體裝置中形成應變通道之方法並不以第5－10圖與第11－16圖所示內容為限。前述實施方式亦可應用於製造其他類型之電晶體，且為熟悉此技藝者所知悉。為了簡化解說起見，於其他類型電晶體之製作在此則不進一步描述。雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100．．．基底
102．．．隔離區
104．．．閘介電層
106．．．閘極
108．．．罩幕層
114．．．犧牲間隔物
118．．．第二半導體材料
120．．．源極/汲極區
120a．．．源極/汲極延伸區
120b．．．重度摻雜源極/汲極區
122．．．間隔物
124．．．離子佈植程序
130．．．金屬矽化層
200．．．基底
202．．．隔離區
204．．．閘介電層
206．．．閘極
208．．．罩幕層
210．．．第一離子佈植
212a．．．源極/汲極延伸區
212b．．．重度摻雜源極/汲極區
212．．．源極/汲極區
214．．．間隔物
216．．．第二離子佈植程序
218．．．保護層
220．．．阻劑層
224．．．凹陷區
226．．．金屬矽化層
600．．．基底
300、400．．．電晶體
302、402．．．隔離區
304、404．．．閘介電層
306、406．．．閘極
312a、412a．．．源極/汲極延伸區
312b、412b．．．重度摻雜源極/汲極區
312、412．．．源極/汲極區
314、414．．．間隔物
318．．．保護層
320、420．．．阻劑層
322、422．．．凹陷區
318a．．．殘留保護層
326、426．．．金屬矽化層
A．．．主動區
B．．．圖案化阻劑層距間隔物之距離
C．．．圖案化阻劑層距隔離物之距離
G、G’．．．閘極堆疊物
OP．．．開口
第1－4圖為一系列剖面圖，顯示了依據本發明一實施例之具有應變通道之電晶體之製造方法；第5－10圖為一系列剖面圖，顯示了依據本發明另一實施例之具有應變通道之電晶體之製造方法；以及第11－16圖為一系列剖面圖，顯示了依據本發明又一實施例之具有應變通道之CMOS裝置之製造方法。
200．．．基底
202．．．隔離區
204．．．閘介電層
206．．．閘極
208．．．罩幕層
212a．．．源極/汲極延伸區
212b．．．重度摻雜源極/汲極區
212．．．源極/汲極區
214．．．間隔物
218．．．保護層
220．．．阻劑層
B．．．圖案化阻劑層距間隔物之距離
C．．．圖案化阻劑層距隔離物之距離
G’．．．閘極堆疊物
OP．．．開口

Claims (20)

  1. 一種於半導體裝置中形成應變通道之方法，包括下列步驟：提供一電晶體，該電晶體包括：一閘極堆疊物，具有設置於一半導體基底上之一閘極；一對源極/汲極區，設置於鄰近該閘極堆疊物之對應側之該半導體基底內；以及一間隔物，對應地設置於該閘極堆疊物之一側壁上；形成一保護層，覆蓋該閘極與該間隔物；形成一阻劑圖案於部份之該保護層上；針對該半導體基板與該保護層施行一蝕刻製程並使用該阻劑圖案做為該半導體基板與該保護層之一蝕刻罩幕，以於該些源極/汲極區內分別形成一凹陷區；以及於該些凹陷區內填入一應變誘發材料，以於介於該些源極/汲極區之間之該半導體基底內形成一應變通道區。
  2. 如申請專利範圍第1項所述之於半導體裝置中形成應變通道之方法，更包括移除覆蓋該閘極與該間隔物之該保護層之一步驟。
  3. 如申請專利範圍第2項所述之於半導體裝置中形成應變通道之方法，更包括於該些源極/汲極區與該閘極上形成一金屬矽化物層之一步驟。
  4. 如申請專利範圍第1項所述之於半導體裝置中形 成應變通道之方法，其中該電晶體係為一P型金氧半導體電晶體，而該應力誘發材料具有大於該半導體基底之間格常數之一晶格常數。
  5. 如申請專利範圍第4項所述之於半導體裝置中形成應變通道之方法，其中該應變誘發材料包括鍺化矽，而該半導體基底包括矽。
  6. 如申請專利範圍第1項所述之於半導體裝置中形成應變通道之方法，其中該電晶體係為一N型金氧半導體電晶體，而該應變誘發材料具有少於該半導體基底之晶格常數之一晶格常數。
  7. 如申請專利範圍第6項所述之於半導體裝置中形成應變通道之方法，其中該應變誘發材料包括碳化矽，而該半導體基底包括矽。
  8. 如申請專利範圍第1項所述之於半導體裝置中形成應變通道之方法，其中於該些凹陷區內填入該應變誘發材料時，該應變誘發材料係臨場地摻雜有相同於該源極/汲極區之導電特性與相同濃度之一摻質。
  9. 一種於半導體裝置中形成應變通道之方法，包括下列步驟：提供一電晶體，該電晶體包括：一閘極堆疊物，包括設置於一半導體基底上之一閘極；一對源極/汲極區，設置於鄰近該閘極堆疊物之對應側之該半導體基底內；以及 一間隔物，對應地設置於該閘極堆疊物之一側壁上；形成一保護層，順應地覆蓋該閘極與該間隔物；於部份之該保護層上形成一阻劑圖案，覆蓋該閘極堆疊物，其中該阻劑圖案之一邊位於該間隔物對應於該閘極之一內側邊與一外側邊之間；採用該阻劑圖案做為一蝕刻罩幕以蝕刻為該阻劑圖案所露出之該保護層與該半導體基底，於該些源極/汲極區內分別形成一凹陷區，其中該凹陷區之一邊對準於該間隔物之一外側邊；移除該阻劑圖案，留下一圖案化保護層，覆蓋該閘極與該間隔物，其中該圖案化保護層並未覆蓋該間隔物之全部側壁以及該半導體基板之一頂面；以及於該些凹陷區內填入一應變誘發材料，以於介於該些源極/汲極區間之該半導體基底內形成一應變通道區。
  10. 如申請專利範圍第9項所述之於半導體裝置中形成應變通道之方法，更包括移除覆蓋該閘極與該間隔物之該圖案化保護層之一步驟。
  11. 如申請專利範圍第9項所述之於半導體裝置中形成應變通道之方法，其中該電晶體係為一P型金氧半導體電晶體，而該應力誘發材料具有大於該半導體基底之晶格常數之一晶格常數。
  12. 如申請專利範圍第11項所述之於半導體裝置中形成應變通道之方法，其中該應變誘發材料包括鍺化矽，而該半導體基底包括矽。
  13. 如申請專利範圍第9項所述之於半導體裝置中形成應變通道之方法，其中該電晶體係為一N型金氧半導體電晶體，而該應力誘發材料具有少於該半導體基底之晶格常數之一晶格常數。
  14. 如申請專利範圍第13項所述之於半導體裝置中形成應變通道之方法，其中該應變誘發材料包括碳化矽，而該半導體基底包括矽。
  15. 如申請專利範圍第9項所述之於半導體裝置中應變通道之形成方法，其中於該些凹陷區內填入該應變誘發材料時，該應變誘發材料係臨場地摻雜有相同於該源極/汲極區內材料之導電特性與濃度之一摻質。
  16. 一種於半導體裝置中形成應變通道之方法，包括下列步驟：提供一半導體基底，其上設置有一閘極堆疊物，該閘極堆疊物包括依序設置於該半導體基底之一部上之一閘介電層、一閘極與一罩幕層；形成一對淺摻雜源極/汲極區，對應地位於鄰近該閘極堆疊物一側之該半導體基底內；移除該罩幕層，露出該閘極堆疊物之該閘極；形成一間隔物，分別對應地位於該閘極堆疊物之一側壁與該半導體基底上；形成一對深摻雜源極/汲極區，對應地鄰近該閘極堆疊物一側之該半導體基底內；對該些淺摻雜及深摻雜源極/汲極區施行一回火程 序，以對應地於該閘極堆疊物之一側之該半導體基底內形成一源極/汲極區；形成一保護層，順應地覆蓋該閘極與該間隔物；於部份之該保護層上形成一阻劑圖案，覆蓋該閘極堆疊物，其中該阻劑圖案之一邊係介於該間隔物相對於該閘極之一內側邊與一外側邊之間；採用該阻劑圖案做為一蝕刻罩幕以蝕刻未該阻劑圖案所露出之該保護層與該半導體基底，分別於該些源極/汲極區內形成一凹陷區，其中該凹陷區之一邊對準於該間隔物之一外側邊；移除該阻劑圖案，留下一圖案化保護層以覆蓋該閘極與該些間隔物，其中該圖案化保護層並未覆蓋該間隔物之全部側壁以及該半導體基板之一頂面；以及於該些凹陷區內填入一應變誘發材料，進而於介於該些源極/汲極區間之該半導體基底內形成一應變通道區。
  17. 如申請專利範圍第16項所述之於半導體裝置中形成應變通道之方法，其中該電晶體係為一P型金氧半導體電晶體，而該應力誘發材料具有大於該半導體基底之晶格常數之一晶格常數。
  18. 如申請專利範圍第17項所述之於半導體裝置中形成應變通道之方法，其中該應變誘發材料包括鍺化矽，而該半導體基底包括矽。
  19. 如申請專利範圍第16項所述之於半導體裝置中 形成應變通道之方法，其中該電晶體係為一N型金氧半導體電晶體，而該應力誘發材料具有少於該半導體基底之晶格常數之一晶格常數。
  20. 如申請專利範圍第19項所述之於半導體裝置中形成應變通道之方法，其中該應變誘發材料包括碳化矽，而該半導體基底包括矽。
TW096125062A 2006-11-03 2007-07-10 於半導體裝置中形成應變通道之方法 TWI385735B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/592,204 US7754571B2 (en) 2006-11-03 2006-11-03 Method for forming a strained channel in a semiconductor device

Publications (2)

Publication Number Publication Date
TW200822235A TW200822235A (en) 2008-05-16
TWI385735B true TWI385735B (zh) 2013-02-11

Family

ID=39464201

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096125062A TWI385735B (zh) 2006-11-03 2007-07-10 於半導體裝置中形成應變通道之方法

Country Status (3)

Country Link
US (1) US7754571B2 (zh)
CN (1) CN100552905C (zh)
TW (1) TWI385735B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080116525A1 (en) * 2006-11-16 2008-05-22 United Microelectronics Corp. Complementary metal-oxide-semiconductor device
KR101050405B1 (ko) * 2009-07-03 2011-07-19 주식회사 하이닉스반도체 스트레인드채널을 갖는 반도체장치 제조 방법
CN102129995B (zh) * 2010-01-12 2012-12-05 中芯国际集成电路制造(上海)有限公司 金属硅化物接触层的形成方法以及场效应晶体管
CN102446766B (zh) * 2010-10-12 2014-03-12 中芯国际集成电路制造(北京)有限公司 Mosfet形成方法
US8466018B2 (en) * 2011-07-26 2013-06-18 Globalfoundries Inc. Methods of forming a PMOS device with in situ doped epitaxial source/drain regions
US9287138B2 (en) 2012-09-27 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET low resistivity contact formation method
US9105490B2 (en) 2012-09-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8823065B2 (en) 2012-11-08 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
CN104425374B (zh) * 2013-08-27 2017-10-20 中芯国际集成电路制造(北京)有限公司 一种半导体器件的制造方法
CN105845568B (zh) * 2015-01-12 2018-12-21 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法
KR102403737B1 (ko) 2018-05-23 2022-05-31 삼성전자주식회사 집적회로 장치 및 그 제조 방법
JP7402401B2 (ja) * 2018-09-05 2023-12-21 東京エレクトロン株式会社 モノリシック集積型３次元ｃｍｏｓロジック及びメモリを製造するためのアーキテクチャ設計及びプロセス
US11011637B2 (en) * 2019-08-21 2021-05-18 Nanya Technology Corporation Semiconductor structure having buried gate, buried source and drain contacts, and strained silicon and method of manufacturing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6621131B2 (en) * 2001-11-01 2003-09-16 Intel Corporation Semiconductor transistor having a stressed channel
US20050112817A1 (en) * 2003-11-25 2005-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having high drive current and method of manufacture thereof

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6541343B1 (en) * 1999-12-30 2003-04-01 Intel Corporation Methods of making field effect transistor structure with partially isolated source/drain junctions
US6878592B1 (en) * 2003-01-14 2005-04-12 Advanced Micro Devices, Inc. Selective epitaxy to improve silicidation
US6872610B1 (en) * 2003-11-18 2005-03-29 Texas Instruments Incorporated Method for preventing polysilicon mushrooming during selective epitaxial processing
US7294890B2 (en) * 2005-03-03 2007-11-13 Agency For Science, Technology And Research Fully salicided (FUSA) MOSFET structure
US7235473B2 (en) * 2005-08-26 2007-06-26 Freescale Semiconductor, Inc. Dual silicide semiconductor fabrication process
JP4847152B2 (ja) * 2006-02-22 2011-12-28 富士通セミコンダクター株式会社 半導体装置とその製造方法
US7402496B2 (en) * 2006-09-11 2008-07-22 United Microelectronics Corp. Complementary metal-oxide-semiconductor device and fabricating method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6621131B2 (en) * 2001-11-01 2003-09-16 Intel Corporation Semiconductor transistor having a stressed channel
US20050112817A1 (en) * 2003-11-25 2005-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having high drive current and method of manufacture thereof

Also Published As

Publication number Publication date
CN100552905C (zh) 2009-10-21
US7754571B2 (en) 2010-07-13
TW200822235A (en) 2008-05-16
CN101221907A (zh) 2008-07-16
US20080124875A1 (en) 2008-05-29

Similar Documents

Publication Publication Date Title
TWI385735B (zh) 於半導體裝置中形成應變通道之方法
JP5204645B2 (ja) 強化した応力伝送効率でコンタクト絶縁層を形成する技術
US8404546B2 (en) Source/drain carbon implant and RTA anneal, pre-SiGe deposition
US7642607B2 (en) MOS devices with reduced recess on substrate surface
US7879667B2 (en) Blocking pre-amorphization of a gate electrode of a transistor
US7449753B2 (en) Write margin improvement for SRAM cells with SiGe stressors
JP4937253B2 (ja) コンタクト絶縁層および異なる特性を有するシリサイド領域を形成するための技法
TWI443757B (zh) 製造應變源／汲極結構的方法
US7981750B2 (en) Methods of fabrication of channel-stressed semiconductor devices
TWI424566B (zh) 具有增加之臨限穩定性而沒有驅動電流降級之電晶體裝置及其製造方法
US20110042758A1 (en) Semiconductor device and manufacturing method thereof
JP2009283496A (ja) 半導体装置
US20100163939A1 (en) Transistor device comprising an embedded semiconductor alloy having an asymmetric configuration
CN100583450C (zh) 半导体器件及其制造方法
US20140120677A1 (en) Methods of forming enhanced mobility channel regions on 3d semiconductor devices, and devices comprising same
US20080237734A1 (en) Complementary metal-oxide-semiconductor transistor and method of fabricating the same
US20070090462A1 (en) Silicided regions for NMOS and PMOS devices
US10964815B2 (en) CMOS finFET with doped spacers and method for forming the same
US20120231591A1 (en) Methods for fabricating cmos integrated circuits having metal silicide contacts
WO2014063404A1 (zh) 半导体结构及其制造方法
WO2013155760A1 (zh) 半导体结构及其制造方法
US7172936B2 (en) Method to selectively strain NMOS devices using a cap poly layer
JP2008098640A (ja) 半導体装置の製造方法
US7211481B2 (en) Method to strain NMOS devices while mitigating dopant diffusion for PMOS using a capped poly layer
TW201727891A (zh) 半導體裝置