TWI382183B - 高電壓感測器裝置以及其方法 - Google Patents

高電壓感測器裝置以及其方法 Download PDF

Info

Publication number
TWI382183B
TWI382183B TW094143368A TW94143368A TWI382183B TW I382183 B TWI382183 B TW I382183B TW 094143368 A TW094143368 A TW 094143368A TW 94143368 A TW94143368 A TW 94143368A TW I382183 B TWI382183 B TW I382183B
Authority
TW
Taiwan
Prior art keywords
forming
high voltage
resistor
doped region
terminal
Prior art date
Application number
TW094143368A
Other languages
English (en)
Other versions
TW200636255A (en
Inventor
Jefferson W Hall
Mohammed Tanvir Quddus
Original Assignee
Semiconductor Components Ind
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Ind filed Critical Semiconductor Components Ind
Publication of TW200636255A publication Critical patent/TW200636255A/zh
Application granted granted Critical
Publication of TWI382183B publication Critical patent/TWI382183B/zh

Links

Classifications

    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J33/00—Camp cooking devices without integral heating means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/36—Means for starting or stopping converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J36/00—Parts, details or accessories of cooking-vessels
    • A47J36/24—Warming devices
    • A47J36/26—Devices for warming vessels containing drinks or food, especially by means of burners Warming devices with a burner, e.g. using gasoline; Travelling cookers, e.g. using petroleum or gasoline with one burner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0016—Control circuits providing compensation of output voltage deviations using feedforward of disturbance parameters
    • H02M1/0022—Control circuits providing compensation of output voltage deviations using feedforward of disturbance parameters the disturbance parameters being input voltage fluctuations

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Food Science & Technology (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Measuring Fluid Pressure (AREA)

Description

高電壓感測器裝置以及其方法
本發明大致有關於電子學，且尤其有關於形成半導體裝置及結構的方法。
在過去，半導體工業利用各種方法以形成半導體裝置用以控制高電壓系統。此一高電壓系統的例子是電源供應控制器，其藉由具有高電壓值的輸入電壓而操作。這些習知半導體裝置的問題是不能以連續方式感測高電壓的值。通常利用外部電路以提供電壓，其表示高電壓的值。例如，一控制器藉由數當百伏的輸入電壓而操作，而此電壓值會隨著時間而改變。為了提供迅速的操作，當此電壓值在控制器操作期間改變時，控制器需要感測該值。由於不能在半導體晶片上製造出可用以感測高電壓值的裝置，因而導致使用外部元件，而這會增加系統成本。
因此，期望具有一種半導體裝置其能感測一高電壓信號的值。
圖1示意地繪示部分高電壓半導體裝置10的較佳實施例的電路圖，該半導體裝置10形成一低電壓感測信號，其表示輸入電壓具有高的電壓值。裝置10包括一高電壓感測元件11，其接收高電壓且在感測輸出16上形成感測信號，該輸出16表示高電壓。當輸入電壓值改變時，感測信號也改變。裝置10也形成為在電流輸出24上提供一第一輸出電流，以回應施加在控制輸入25的控制信號。
在一實施例，元件11是裝置10的高電壓電晶體及感測裝置28的一部分，其形成為一合併電晶體，包括JFET電晶體18及金屬氧化半導體(MOS)電晶體19。裝置10也包括偏壓電阻21，其形成以提供偏壓電流給電晶體19的閘極。電晶體如裝置28的電晶體18及19是此項技藝者熟知的。類似電晶體18及19的裝置範例揭示在美國專利第5,477,175號，於1995年12月19日頒予Tisinger等人，其內容以引用的方式併入本文中。在其它實施例中，電晶體19是其它電晶體結構如J－FET或雙極電晶體。在其它實施例中，電阻21是其它結構如JFET。裝置10形成為接收高電壓輸入23上的輸入電壓，及在輸出16上產生該感測信號。
在過去，很難感測半導體裝置上的高電壓值。例如在全球線電壓應用的一些應用中，輸入電壓超過400伏(400 V)，及在一些情況下會高達700伏(700 V)。例如，電源供應系統中使用的變壓器的回描電壓能增加400伏輸入電壓至700伏。
將詳如以敘述，形成元件11的方式有利於接收此一高輸入電壓及回應地形成感測信號。在一實施例中，元件11是分阻器其接在輸入23與施加到半導體裝置的最低電壓之間，該裝置併有元件1。通常，最低電壓是接地參考，雖然可使用其它值。分阻器包括一第一電阻12，其串聯一第二電阻13，而感測信號形成在一共同節點，其在電阻之間的共同連線。電阻12只有一終端接到電流承載電極或電晶體18及19之一的終端。電阻的另一終端或低電壓終端未接到電晶體18及19，而是接到輸出16以利於一裝置接收該感測信號。此外，電阻13的任一終端都不接到電晶體18及19的電流承載電極。因此，元件11的低電壓終端未接到高電壓裝置28及電晶體18及19。僅有一終端接到裝置28及電晶體18及19有助於確保感測信號具有低電壓。電阻12及13的值要選為大的以使元件11散逸的功率減到極小。在一示範實施例，電阻12及13的總串聯電阻值通常不小於15百萬歐姆(meg－ohms)，但在其它實施例中可以是其它值。
為了有助於提供裝置10的功能，電晶體18的汲極共同接到輸入23及元件11的第一終端15。電阻12的第一終端接到終端15，而電阻12的低電壓終端接到輸出16。元件11的連接終端14接到裝置28的最低電壓。電阻13的第一終端接到輸出16，而其第二終端接到終端14。電晶體18的源極接到共同節點20及電晶體19的汲極。電晶體19的閘極接到輸入25及電阻21的第一終端，而其源極接到輸出24。電阻21的第二終端接到節點20。電晶體18的閘極連接將參考圖2而詳細說明。
圖2繪示裝置10實施例的部分放大平面圖，該裝置10在圖1說明中解釋過。圖3繪示圖2中沿著線3－3看去的裝置10放大剖面圖部分。此說明參考圖2及圖3。元件11的電阻12及13形成為重疊J－FET 18的一部分，其在電晶體18的高電壓操作期間大體上是缺乏載子。電晶體18的缺乏部分允許元件11承受施加在裝置10的高電壓，及在輸出16上形成感測信號。
電晶體19在圖2大致是以箭號及虛線表示。電晶體18及19在半導體基板40的表面上大致形成為封閉幾何形狀。通常封閉幾何形狀具有同心圓的中心及具有部分重疊周邊。在較佳實施例中，封閉幾何形狀形成為圓或圓的弧，其具有多個不同的同心半徑。為了解釋的明晰而解釋該較佳實施例，惟熟習此項技藝者將了解也可使用其它封閉形狀如橢圓，方形，五角形，六角形，兩手手指交叉鎖住形狀等以取代圓，而且電晶體18及19具有不同的長度及寬度。
在該較佳實施例中，電晶體18的封閉幾何形狀形成為具有漸增半徑的同心圓。電晶體19的幾何形狀的第一部分形成為圓，而其第二部分形成為圓的數個弧，而該等弧的半徑大於電晶體18的圓部分的半徑。一圓形摻雜區41形成在基板40的表面上。在該較佳實施例中，區41的摻雜斷面不是梯狀斷面，其具有多個摻雜區域但是在跨過區41處大體上是一致的。此一非梯形摻雜斷面簡化製造及減少製造成本。將了解的是摻雜濃度因為深度及法線縱向變化而稍有改變，但摻雜斷面不形成為在一位置的高濃度大體上漸進地朝向一第二位置的低摻雜而改變。區41有一個與基板40相反的摻雜類型。較佳的，基板40是P型且具有約80歐姆－公分(Ohm－cm)的電阻係數，及區41是N型具有約1E15 cm－ 3 至2E15 cm－ 3 的摻雜濃度。區41通常大約是7至8微米厚。部分的區41形成電晶體18及19的一部分。電晶體18的汲極接點46形成為基板40表面上的摻雜區而且在區41之中。接點46的形狀為中空的第一圓具有一第一半徑及一中心47。接點46與區41形成為同心圓且具有一半徑其小於區41的半徑。因為接點46的中空圓形，區41的第一圓形內部分在接點46下面(參考圖3)。此第一部分形成電晶體18的汲極區。區41的第二圓形部分42從接點46的外圓周延伸至區41的外邊緣44，且形成電晶體18的通道。基板40與區41的介面功能為J－FET電晶體18的閘極。區41的第三部分相鄰邊緣44及在閘極導體54的至少一部分下面，大致上視為電晶體18的源極及電晶體19的汲極。通常基板及因而電晶體18的閘極接到電路中的最低電位，該電路使用裝置10。因此電晶體18的汲極及源極形成為封閉幾何形狀，而源極具有的半徑大於汲極。而且，使用一摻雜區以形成電晶體18的源極及汲極及電晶體19的汲極。
電晶體19的源極區49形成為基板40表面上的摻雜區，作為圓的弧，該圓具有的半徑大於電晶體19汲極的半徑。通常源極區49的內部分在閘極導體54下面。摻雜區形成在源極區49中其功能為電晶體19的源極接點50。注意，源極區49及接點50在裝置10的頂部開口70是不連續的(參考圖2)，因此區49及接點50是圓的弧。接觸區63形成為基板40中的摻雜區，其在電晶體18及19的外部。接觸區63用以連接電晶體電阻13的一端或一終端至基板40。電晶體19的本體區48形成為基板40表面上的摻雜區，該基板40在閘極導體54下面。較佳的，基板40，本體區48，及接觸區63都是P型材料，而區41，源極區49，及接點50是N型材料，以便將電晶體18形成為N通道J－FET及將電晶體19形成為N通道MOS電晶體。
閘極絕緣體52形成在基板40上其在區48及區49至少一內緣下面。通常絕緣體52是薄的二氧化矽，大致不大於50至60奈米以利於電晶體19的操作。較厚的絕緣體53形成在基板40，其重疊部分42及在接點61下面。通常接點61接到圖1的終端23。絕緣體53大致是絕緣體52的至少約10至30倍厚，以有助於在電阻12與13之間及在下面的矽結構提供高的崩潰電壓。絕緣體53大致不小於1至2微米厚。形成閘極導體54以重疊在絕緣體52的至少一部分。由於形成導體54，所以用於導體54的材料也形成在絕緣體53上，且接著圖案化以形成螺旋圖案如圖2，3所示。該螺旋圖案形成電阻12及13。通常，用於導體54的材料是多晶矽。用以形成電阻12及13的多晶矽部分可摻雜成與導體54不同或相同，以提供一電阻係數，其提供期望值用於電阻12及13，及用於導體54。在一實施例中，用於電阻12及13的多晶矽具有不小於約20 ohms/sq的薄板電阻值。或者，用於電阻12及13的材料可以與導體54分離的形成。形成的螺旋圖案要儘可能多幾次繞著中心47，以提供用於電阻12及13的高電阻。使用螺旋圖案的相鄰部分之間的至少一極小間距，以減少該圖案的相鄰部分之間的電場。在一示範實施例，該螺旋圖案具有約35個繞轉。通常螺旋圖案的相鄰繞轉之間的間距約為1至2微米。可使用其它圖案以形成電阻12及13。例如，圖案的形狀可以是橢圓，方形，五角形，六角形等，尤其是若下面區41具有此一形狀。施加另一絕緣體57如內層介電質以蓋住電阻12及13，導體54，及部分的基板40，其在電晶體18及19的外部。使用螺旋圖案的相鄰部分之間的極小間距也減少跨過絕緣體57的橫向電場，該絕緣體57將螺旋圖案的相鄰部分分離，因此減少崩潰的可能性及增加元件11可感測的電壓值。該注意的是為了附圖的明晰而未在圖2中顯示絕緣體57。導體35形成通過絕緣體57的開口以電接觸螺旋圖案及將該圖案形成在電阻12及13中。另一導體64形成通過絕緣體57的另一開口以電接觸圖案的遠端，及通過接觸區63而連接電阻13的一端或終端至基板40。另一導體59形成通過絕緣體57的開口其重疊接點50以形成與其的電接觸，以形成裝置10的源極導體。接點61形成為形成導體35，59及64的那一部分，或是接著形成。該注意的是為了附圖的明晰而未在圖2中顯示導體59。
參考圖2，在元件11的螺旋繞轉之一通過開口70處，形成導體35以便在導體54上延伸及延伸通過開口70以形成輸出16。輸出16接著能接到其它電氣元件(未顯示)其形成在基板40上，如運算放大器或比較器。導體35延伸通過電晶體19的外部以利於形成與裝置10外部元件的電接觸。形成導體64以電接觸螺旋的遠端，及透過接觸區63(圖3)而連接電阻13的一端或終端至基板40。形成閘極導體54的一部分以便也延伸通過開口70及形成一凸出部71，其利於與閘極導體54接觸。電阻21形成為基板40表面上的摻雜區，該基板40在裝置28的外部。電阻21的一端在凸出部71下面延伸如虛線所示，以便在邊緣44及節點20電接觸區41。電阻21的第二端藉由金屬連接72而連接凸出部71。區48的一部分延伸通過開口70以利於形成與區48的接觸。為了附圖的明晰，區48延伸通過開口70的部分並未顯示。
操作中，電晶體18的J－FET功能是均勻地分布高電壓電場，其施加在電晶體18的汲極與源極之間且通過區41尤其是區42。因此，在電晶體18的導通或截止狀態下高電壓電場對於電阻12，13的影響是可以忽略的。相反亦為真。該均勻分布在電阻12，13的電位對於電晶體18下面摻雜區的影響是可忽略的。通常基板40接到系統中的最低電壓，該系統使用裝置10。當施加高輸入電壓至輸入23時，基板40與區41之間的大電壓差令電晶體18大體上缺乏載子。此一缺乏將存在於基板40及電晶體18的部分42中。因高輸入電壓而在跨過該部分42產生的電位大致將令區42大體上缺乏，而電晶體18將在夾止模式中操作。基板40及區41的摻雜濃度要選擇的夠低以便在施加到輸入23的電壓處提供大量的缺乏。在多數實施例中，大於約5伏的電壓，通常大於約40伏至50伏，施加到輸入23及較佳的施加約400伏至700伏的電壓。基板40及區42的合併缺乏效應，僅藉由將其缺乏寬度延伸不超過矽的臨界電場(其大約是0.3 MV/cm)即能容易地支撐這種高電壓。
元件11與在任何已知位置的下面區42頂面之間的垂直電壓電位主要被絕緣體53的厚度支撐，雖然小部分的垂直電壓被用於元件11的材料所支撐。由於高電壓施加到區42及高電壓也施加到電阻12的一終端，所以這些電壓之間僅有中等程度的差仍被垂直地支撐跨過絕緣體53及元件11。絕緣體53的厚度維持垂直電壓的主要部分，同時維持電場遠低於絕緣體53材料的崩潰電場。通常材料是二氧化矽，而該材料的最終崩潰電場約為10 MV/cm。由於材料的低電阻係數，所以通常僅有小部分的垂直電壓被元件11支撐。材料通常是摻雜多晶矽，其具有的摻雜濃度不小於約1×101 8 至1×101 9 原子/cm3 。例如，跨過元件11及絕緣體53的垂直電壓約為60伏至70伏，其用於在輸入23的施加電壓約700伏。大致上此60伏至70伏垂直電壓的小於約1伏的電壓降垂直地跨過元件11，而其剩餘電壓則跨過絕緣體53而下降。大致上，電阻12，13的圖案上各點的電壓電位及在下面區42對應點的電壓電位，在電位上將幾乎互相地追縱。這有助於使垂直電場之間的值極小化。可維持的垂直電壓值可藉由以下而改變：調整絕緣體53上電阻11的二端相對於電晶體18的一些部分如接點46及邊緣46的位置。由於至少該部分42是大體上缺乏載子的，所以區41提供基板40與元件11之間的隔離。因此，高電場不會令基板40崩潰。因此區41及絕緣體53有助於元件11的操作。熟習此項技藝者將了解在所有操作情況下不是所有的載子在部分42中是缺乏的，而是多數載子是缺乏的，而且在該等情況下該區稱為一區，其係載子缺乏或缺乏區，或大體上缺乏載子。熟習此項技藝者也了解元件11及相同的電阻12，13形成為重疊這些缺乏區，而不只是J－FET的缺乏區。
圖4示意地繪示裝置30實施例電路圖，該實施例是圖1裝置10的替代實施例。裝置30包括一高電壓感測元件32，它是元件11的替代實施例。元件32接收高電壓及在感測輸出16上感測信號。電阻13的一終端在裝置28的主動區域外除，及形成一連接終端14。裝置30包括一省電開關22，其用以選擇性切換終端14至施加到元件32的最低電壓。開關22包括一切換控制輸入17其用以開啟或關閉該開關22。例如，開關22可周期地開啟以便在輸出16上形成感測信號，及已使用感測信號值之後接著關閉。關閉開關22可減少元件32散逸的功率量，且仍允許元件32形成類似於元件11的感測信號。
圖5繪示半導體裝置150部分的實施例的放大剖面圖，該裝置150包括元件11。裝置50形成在半導體基板140上，其類似於圖2，3的基板40。摻雜區141形成在基板140表面上。區141的摻雜及隔離特徵類似於區41。形成接點161以接收高輸入電壓。也形成接點161以接觸電阻12的一終端及提供與區141的連接。因此，接點161接收的高電壓施加到區141。類似於區63的接觸區163形成在基板140中。電阻13的第二端或終端延伸跨過絕緣體53以電接觸區163。類似於元件11，區141及絕緣體53是元件32的一部分。裝置150可以是脈波寬調變(PWM)電源供應控制器的一部分或電它類型的裝置，其利用元件11以感測高電壓信號的連續變化值。
圖6示意地繪示部分高電壓半導體裝置80的實施例的電路圖，該裝置80是裝置10的替代實施例。元件11包括電阻12但省去電阻13。電阻12的一終端連接成接收高輸入電壓，而其第二終端接到輸入16以供應低電壓感測信號。類似於裝置10，電阻12的值要選擇成夠大以使元件11散逸的功率減到極小，而通常它不小於約15百萬歐姆(meg－ohms)。
裝置80也包括一電流鏡，其配置成接收感測信號及回應地在輸出88上形成一輸出電壓，它是輸入23上接收的高輸入電壓的表示。電流鏡包括：一鉗位二極體81，一比較器電晶體84，及一電流源85。輸出88是由電晶體84及電流源85的連接而形成。二極體81將電阻12的低電壓終端上的電壓及將電晶體84基極的電壓鉗住在一固定電壓。電流鏡的終端86大致連接成接收一操作電壓，其從輸出24上的電壓導出。當輸入23上的電壓值增加時，流過電阻12的電流82值也增加。電流82的增加令電晶體84導通更多電流且減少輸出88上的電壓。因此，當輸入23上的高輸入電壓值增加時，輸出88上感測信號的值即回應地減少，且功能為一比較器輸出，當流過電阻12的電流比電流源85中的電流大時，即切換狀態。將了解的是電流源85可用電阻取代，而輸出88接著產生一類比電壓表示，它是輸入23上收到電壓的值。
圖7繪示裝置80實施例的部分的放大平面圖，該裝置80在圖6的說明中解釋過。此說明參考圖6及圖7。圖7所示裝置80的那部分省去裝置80的電流鏡。類似於裝置10，形成電阻12以重疊部分的J－FET 18，其在電晶體18操作期間大體上缺乏載子。由於電阻13自裝置80中省去，所以電阻12的圖案通常延伸以包括用於圖2及圖3中電阻13的圖案。注意，電阻12的一載子連接成接收來自輸入23的高輸入電壓，而電阻12的另一終端接到輸出16，且未接到電晶體18或19的電流承載電極。
圖8示意地繪示電源供應控制系統100實施例的部分，該系統100利用裝置10以調節系統100輸出電壓的值。系統100接收輸入終端110與111之間的總輸入電壓，及控制一電源開關105以提供輸出終端112與113之間的輸出電壓。裝置10接收輸入23上的總電壓及提供輸出16上的感測信號。系統100的電源供應控制組件101具有：一PWM控制器103，一控制電路102，及裝置10。裝置10也用以提供啟始電壓用以操作控制器103及電路102。一放大器104接收感測信號，放大它。電路102接收放大的感測信號及處理它以提供用於控制器103的控制功能。控制功能除了其它功能外也包括線欠電壓檢測及關機，線超電壓檢測及關機，輸入功率判定及限制，用於電流模式斜坡補償的線前饋，功率限制，及/或待機操作。熟習此項技藝者將了解也可使用裝置30，80或150以取代裝置10。
在另一實施例中，節點23連接開關105的汲極，而不是輸入110，而控制電路102可使用放大的感測信號以調節輸出電壓，當開關105未導通時，作為變壓器回描電壓的功能。當開關105未導通時，控制電路102也感測回描電壓，以判定在某一時間點是否有任何能量仍留在變壓器中。
由所有的上述可明顯的知道已揭示一種新穎裝置，形成該裝置的方法，及使用該裝置的方法。除了其它功能外，也包括形成一高電壓元件重疊一摻雜區，其在高電壓元件的操作期間可大體上缺乏載子。也包括的是形成該高電壓元件重疊一厚的絕緣體，如場氧化物，其重疊該摻雜區的一部分。為了說明的明晰而在本文中使用字「連接」，惟，也意欲其具有與字「耦合」相同的意義。因此，應該將連接解釋為直接連接或間接連接。
10、30、80、150．．．高電壓半導體裝置
11、32．．．高電壓感測元件
12．．．第一電阻
13．．．第二電阻
14．．．連接終端
15．．．第一終端
16．．．感測輸出
18．．．JFET電晶體
19．．．MOS電晶體
20．．．共同節點
21．．．偏壓電阻
22．．．開關
23．．．高電壓輸入
24．．．電流輸出
25．．．控制輸入
28．．．高電壓電晶體及感測裝置
35、64．．．導體
40、140．．．半導體基板
41、141．．．摻雜區
42．．．區
44．．．外邊緣
46．．．汲極接點
47．．．中心
48．．．本體區
49．．．源極區
50．．．源極區點
52．．．閘極絕緣體
53、57．．．絕緣體
54．．．閘極導體
61、161．．．接點
63、163．．．接觸區
70．．．頂開口
71．．．凸出部
72．．．金屬連接
81．．．鉗位二極體
82．．．電流
84．．．比較器電晶體
85．．．電流源
86．．．終端
88．．．輸出
100．．．電源供應控制系統
101．．．電源供應控制組件
102．．．控制電路
103．．．PWM控制器
104．．．放大器
105．．．電源開關
110、111．．．輸入終端
112、113．．．輸出終端
圖1示意地繪示部分高電壓半導體裝置的實施例的電路圖，該半導體裝置是根據本發明；圖2繪示圖1部分半導體裝置的實施例的放大平面圖，該半導體裝置是根據本發明；圖3繪示圖2半導體裝置的實施例的剖面圖部分，該半導體裝置是根據本發明；圖4示意地繪示部分高電壓半導體裝置的另一實施例的電路圖，該半導體裝置是根據本發明；圖5繪示高電壓半導體裝置的另一實施例的放大剖面圖部分，該半導體裝置是根據本發明；圖6示意地繪示部分高電壓半導體裝置的實施例的電路圖，該半導體裝置是根據本發明的圖1裝置的替代實施例；圖7繪示圖6高電壓半導體裝置實施例的部分的放大平面圖，該半導體裝置是根據本發明；及圖8示意地繪示部分系統實施例的電路圖，該系統使用根據本發明的圖1的高電壓半導體裝置。
為了繪示的簡潔及明晰，附圖中的元件不必按照比例，而且不同圖形中的相同參考數字表示相同元件。此外，為了說明的簡潔而省去習知步驟及元件的敘述及細節說明。本文所謂的電流承載電極是指一種裝置的元件其載著電流通過該裝置如一MOS電晶體的源極或汲極，或一雙極電晶體的射極或集極，或二極體的陰極或陽極，及一控制電極是指該裝置的元件，其控制通過該裝置的電流，該裝置如MOS電晶體的閘極或雙極電晶體的基極。雖然本文所述的該等裝置是某種N通道或P通道裝置，熟習此項技藝者將了解根據本發明互補裝置也是可行的。為了附圖的明晰，裝置結構的摻雜區繪示成具有大致直的線邊緣及精準的角狀角落。惟，熟習此項技藝者了解由於摻雜劑的擴散及活化，所以摻雜區的邊緣大致上不是直線而且角落不是精準的角度。
10．．．高電壓半導體裝置
11．．．高電壓感測元件
12．．．第一電阻
13．．．第二電阻
14．．．連接終端
15．．．第一終端
16．．．感測輸出
18．．．JFET電晶體
19．．．MOS電晶體
20．．．共同節點
21．．．偏壓電阻
23．．．高電壓輸入
24．．．電流輸出
25．．．控制輸入
28．．．高電壓電晶體及感測裝置

Claims (56)

  1. 一種高電壓元件，包括：一半導體材料之一基板，該材料具有一第一傳導類型；該基板之一第一部分上之一第二傳導類型之一具有一第一摻雜區的第一電晶體；一絕緣體，重疊該第一摻雜區之一部分；及一第一電阻，形成為重疊該絕緣體之至少一部分及該第一摻雜區之一第一部分，該第一電阻之一第一終端不連接至該第一電晶體之一電流承載電極。
  2. 如請求項1之高電壓元件，尚包括一第二電阻，其重疊該絕緣體，重疊該第一摻雜區之一第二部分，及連接至該第一電阻之該第一終端。
  3. 如請求項1之高電壓元件，其中該第一電阻之一第二終端連接至該第一電晶體之一電流承載電極
  4. 如請求項1之高電壓元件，其中該第一電阻之該第一終端連接至一開關。
  5. 如請求項1之高電壓元件，其中該絕緣體之厚度則介於500至2000奈米之間。
  6. 如請求項1之高電壓元件，其中連接該第一電阻以用來接收大於5伏特之一電壓。
  7. 一種感測高電壓之方法，包括：提供一半導體基板；在該半導體基板上形成一第一摻雜區；形成重疊該半導體基板之一部分以及重疊該摻雜區之 一部分的一感測元件；及配置該感測元件以接收一具有大於40伏特之一值的高電壓以及回應地形成一具有一用來表示高電壓值之值的感測信號，並且以一連續的方式於該高壓值之一操作範圍變化，其中該感測元件之一第一終端則不被連接至該摻雜區。
  8. 如請求項7之方法，其中該感測元件的形成包括形成一於該第一終端接收高電壓之電阻以及於該電阻之一第二終端形成該感測信號。
  9. 如請求項7之方法，其中在半導體基板上形成該感測元件包括連接該第一電阻之一第二終端至一電路，其在該高電壓元件之外部且不被直接連接至該高電壓元件。
  10. 如請求項7之方法，其中形成重疊該半導體基板之一部分的該感測元件包括形成重疊該摻雜區之一部分的一絕緣體以及形成重疊該絕緣體之一部分的該感測元件。
  11. 如請求項10之方法，其中該絕緣體的形成包括形成重疊一電晶體之一部分的該感測元件。
  12. 如請求項7之方法，其中該感測元件的形成包括形成重疊一JFET電晶體之一部分的該感測元件。
  13. 如請求項7之方法，其中形成重疊該部分半導體基板上之感測元件包括配置該感測元件以接收大於100伏特之該高電壓。
  14. 如請求項7之方法，其中形成重疊該部分半導體基板上之感測元件包括配置該感測元件以接收大於400伏特之該 高電壓。
  15. 如請求項7之方法，其中配置該感測元件以接收一具有大於40伏特之一值的高電壓以及回應地形成該感測信號，其包括配置該感測元件以形成具有一用來表示高電壓值之值的其中之一電壓或具有一用來表示高電壓值之值的一電流。
  16. 如請求項7之方法，其中配置該感測元件以接收一具有大於40伏特之一值的高電壓以及回應地形成該感測信號，其包括配置一電路以使用該感測信號來偵測以下其一狀況：電壓過低之一線路、電壓過高之一線路、判定輸入功率、限定輸入功率、功率限制、控制待命操作、或用於電流模式斜率補償之一線路前向反饋功能。
  17. 如請求項7之方法，其中配置該感測元件以接收一具有大於40伏特之一值的高電壓以及回應地形成該感測信號，其包括配置一電路以使用該感測信號於以下其一功能：調節一輸出電壓或偵測一能量儲存元件之一能量轉換狀態。
  18. 一種感測一高電壓之方法，包括：提供一半導體基板；在該半導體基板上形成一第一摻雜區；形成重疊該摻雜區之至少一部分的一感測元件；及配置該感測元件以接收一具有大於40伏特之一值的高電壓以及回應地形成一具有一用來表示該高電壓之該值的感測信號，其中該感測元件之一終端則不被連接至該摻雜 區。
  19. 如請求項18之方法，尚包括配置該感測元件以形成該感測信號，其以連續的方式於該高壓值之一操作範圍變化。
  20. 如請求項18之方法，尚包括形成一重疊該摻雜區之絕緣體，其置於一電阻及該摻雜區之間。
  21. 如請求項18之方法，其中該摻雜區之形成包括形成該摻雜區為一JFET電晶體之一部分。
  22. 如請求項18之方法，尚包括連接一電路以接收與該感測元件相容之該高電壓並回應地提供一電流。
  23. 一種形成一高電壓感測元件之方法，包括：在一半導體基板上形成一半導體裝置，其中該半導體裝置至少有一高電壓輸入終端；形成重疊該半導體基板之至少一部分的一感測元件；及配置該感測元件從該高電壓輸入終端以接收一高電壓以及回應地形成一具有一用來表示該高電壓之該值的感測信號，其中該高電壓之該值大於40伏特；及操作地連接一第一電路以使用該感測信號於以下其一功能：電壓過低之一線路、電壓過高之一線路、判定輸入功率、限定輸入功率、功率限制、控制待命操作、用於電流模式斜率補償之一線路前向反饋功能、調節一輸出電壓或偵測一能量儲存元件之一能量轉換狀態。
  24. 如請求項23之方法，尚包括操作地連接一第二電路以使用該感測信號於不同於以下之其一功能：電壓過低之一 線路、電壓過高之一線路、判定輸入功率、限定輸入功率、功率限制、控制待命操作、用於電流模式斜率補償之一線路前向反饋功能、調節一輸出電壓或偵測一能量儲存元件之一能量轉換狀態，其中該不同者則並非由該第一電路執行。
  25. 如請求項23之方法，其中在半導體基板上形成該半導體裝置包括在該半導體基板上形成一摻雜區，形成重疊該摻雜區之至少一部份的該感測元件，其中該感測元件之一第一終端並非連接至該摻雜區。
  26. 如請求項23之方法，其中在半導體基板上形成該半導體裝置包括在該半導體基板上形成一摻雜區，形成重疊該摻雜區之至少一部份的該感測元件，其中該感測元件之一第一終端並非連接至該摻雜區。
  27. 一種形成高電壓感測元件之方法，包括：提供一第一半導體材料之一基板，該材料具有一第一傳導類型；在該基板之一第一部分上形成一第二傳導類型之一第一摻雜區，其包括形成該第一摻雜區用以接收一輸入電壓；形成一MOS電晶體；形成重疊該第一摻雜區之一部分之一絕緣體，其中該絕緣體具有一第一厚度，其大於一MOS電晶體之一閘極絕緣體之一第二厚度；及形成重疊該絕緣體之一第一電阻，其中該第一電阻之 一第一終端連接該第一摻雜區。
  28. 如請求項27之方法，尚包括電連接該第一電阻之一第一終端至該基板。
  29. 如請求項28之方法，其中電連接該第一電阻之該第一終端至該基板包括於該第一電阻之該第一終端與該基板之間連接一開關以連接該第一終端至該基板。
  30. 如請求項27之方法，尚包括形成一第二電阻，其重疊該絕緣體，及於一共通節點連接該第二電阻之一第一終端至該第一電阻之一第二終端。
  31. 如請求項30之方法，其中形成該第二電阻包括連接該共通節點至在該基板上形成之另一電性元件。
  32. 如請求項27之方法，其中形成重疊於該第一摻雜區之該絕緣體包括形成不大於兩百奈米之該閘電晶體。
  33. 如請求項27之方法，其中形成重疊於該第一摻雜區之該絕緣體包括形成該第一後度，其大於第二厚度一至兩百倍。
  34. 如請求項27之方法，其中形成該第一摻雜區包括形成具有一非梯形摻雜斷面之該第一摻雜區。
  35. 如請求項27之方法，其中形成該第一電阻包括連接該第一電阻之一第二終端至一電流鏡之一輸入。
  36. 如請求項27之方法，其中形成該第一摻雜區包括形成該第一摻雜區之一第一部分為一JFET電晶體之一通道區。
  37. 如請求項36之方法，其中形成該第一摻雜區包括形成該第一摻雜區之一第二部分為該MOS電晶體之一汲極區。
  38. 一種形成一半導體裝置之一高電壓元件之方法，包括：提供一第一半導體材料之一基板，該材料具有一第一傳導類型；在該基板之一第一部分上形成一第二傳導類型之一第一摻雜區；形成重疊該第一摻雜區之一部分之一絕緣體，其中該絕緣體具有一第一厚度；形成重疊該絕緣體之一第一電阻；連接該第一電阻之一第一終端以接收一信號，其表示一施加至該第一摻雜區之信號；及連接該第一電阻之一第二終端至一電路，其在該高壓元件之外部且並非直接地連接至該高壓元件。
  39. 如請求項38之方法，其中連接該第一電阻之該第一終端以接收該信號，其表示一施加至該第一摻雜區之該信號，包括連接該第一電阻之該第一終端以接收大於5伏特之一高壓。
  40. 如請求項38之方法，尚包括形成一第二電阻及連接該第二電阻之一第一終端至該第一電阻之該第一終端。
  41. 如請求項40之方法，尚包括連接該第二電阻之一第二終端至該基板，其在該高電壓元件之外部。
  42. 如請求項38之方法，其中形成該第一摻雜區包括形成具有一非梯形摻雜斷面之該第一摻雜區。
  43. 如請求項38之方法，其中形成該第一摻雜區包括形成該第一摻雜區之一部份為一電晶體之一電流承載電極其中 該第一電阻之該第二終端並非連接至一電流承載電極或該電晶體之一控制電極。
  44. 一種形成一半導體裝置之一高電壓元件之方法，包括：提供一第一半導體材料之一基板，該材料具有一第一傳導類型；在該基板之一第一部分上形成一第二傳導類型之一第一摻雜區；形成重疊該第一摻雜區之至少一部分之一絕緣體，其中該絕緣體具有一第一厚度；形成重疊該絕緣體之至少一部分之一第一電阻；及連接該第一電阻之一第一終端至該基板。
  45. 如請求項44之方法，尚包括連接該第一電阻之一第二終端至一電阻分配器之一第二電阻，其中該第二電阻重疊該絕緣體之至少一第二部份。
  46. 如請求項44之方法包括形成該絕緣體，其厚度大於一MOS電晶體之一閘絕緣體的一厚度。
  47. 一種形成一半導體裝置之一高電壓元件之方法，包括：提供一第一半導體材料之一基板，該材料具有一第一傳導類型；在該基板之一第一部分上形成一電晶體；形成一絕緣體，其重疊該電晶體之一主動區的至少一第一部分；及形成一第一電阻，其重疊該電晶體之一主動區的至少一第一部分以及重疊該絕緣體，其中該第一電阻之一第一終端並非連接至該電晶體。
  48. 如請求項47之方法，其中形成該電晶體包括形成一JFET電晶體。
  49. 一種感測一高電壓之方法，包含：提供一半導體基板；形成一感測元件上覆該半導體基板，且組態該感測元件以接收一具有一大於5伏特的值之高電壓及回應地形成一感測信號，該感測信號具有之值係代表該高電壓的值且以一連續方式在該高電壓之一操作範圍上變化，其中該感測信號係一具有一代表該高電壓的值之電壓或一具有代表該高電壓的值之電流之一者。
  50. 如請求項49之方法，進一步包括組態一電路以使用該感測信號用於偵測一線欠電壓狀態、偵測一線超電壓狀態、判定輸入功率、限制輸入功率、功率限制、控制待機操作或一用於電流模式斜坡補償之線前饋功能之一者。
  51. 如請求項49之方法，其中形成該感測元件包括組態一電路以使用該感測信號用於調節一輸出電壓或偵測一能量儲存元件之一能量轉換狀態之一者。
  52. 一種感測一用於一功率供給控制器之高電壓之方法，包含：提供一半導體基板；形成一感測元件上覆該半導體基板，且組態該感測元件以接收一具有一大於5伏特的值之高電壓及回應地形成一感測信號，該感測信號具有之值係代表該高電壓的 值且以一連續方式在該高電壓之一操作範圍上變化；在該半導體基板上形成一第一電路；及組態該第一電路以使用該感測信號用於偵測一線欠電壓狀態、偵測一線超電壓狀態、判定輸入功率、限制輸入功率、功率限制、控制待機操作、一用於電流模式斜坡補償之線前饋功能、調節一輸出電壓或偵測一能量儲存元件之一能量轉換狀態之一者。
  53. 如請求項52之方法，其中形成該感測元件包括形成該感測元件以接收具有大於40伏特之值的該高電壓。
  54. 一種形成一高電壓感測元件之方法，包含：在一半導體基板上形成一半導體裝置，其中該半導體裝置具有至少一高電壓輸入端子；形成一感測元件上覆該半導體基板之至少一部分；及組態該感測元件以接收來自該高電壓輸入端子之一高電壓及回應地形成具有一代表該高電壓的值之感測信號，其中該高電壓的該值係大於40伏特；及可操作地耦接一第一電路以使用該感測信號用於偵測一線欠電壓狀態、偵測一線超電壓狀態、判定輸入功率、限制輸入功率、功率限制、控制待機操作、一用於電流模式斜坡補償之線前饋功能、調節一輸出電壓或偵測一能量儲存元件之一能量轉換狀態之一者。
  55. 如請求項54之方法，進一步包括可操作地耦接一第二電路以使用該感測信號用於偵測一線欠電壓狀態、偵測一線超電壓狀態、判定輸入功率、限制輸入功率、功率限 制、控制待機操作、一用於電流模式斜坡補償之線前饋功能、調節一輸出電壓或偵測一能量儲存元件之一能量轉換狀態之不同一者，其中該不同一者非藉由該第一電路執行。
  56. 如請求項54之方法，其中在一半導體基板上形成該半導體裝置包括在該半導體基板上形成一摻雜區域，形成該感測元件上覆該摻雜區域之至少一部分，其中該感測元件之一第一端子沒有耦接至該摻雜區域。
TW094143368A 2005-01-25 2005-12-08 高電壓感測器裝置以及其方法 TWI382183B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/041,710 US7306999B2 (en) 2005-01-25 2005-01-25 High voltage sensor device and method therefor

Publications (2)

Publication Number Publication Date
TW200636255A TW200636255A (en) 2006-10-16
TWI382183B true TWI382183B (zh) 2013-01-11

Family

ID=36695899

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094143368A TWI382183B (zh) 2005-01-25 2005-12-08 高電壓感測器裝置以及其方法

Country Status (5)

Country Link
US (2) US7306999B2 (zh)
KR (4) KR101181753B1 (zh)
CN (2) CN101853798B (zh)
HK (2) HK1092941A1 (zh)
TW (1) TWI382183B (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5343306B2 (ja) * 2006-03-24 2013-11-13 富士電機株式会社 スイッチング電源用ｉｃおよびスイッチング電源
JP5564749B2 (ja) * 2006-11-20 2014-08-06 富士電機株式会社 半導体装置、半導体集積回路、スイッチング電源用制御ｉｃおよびスイッチング電源装置
US20090096039A1 (en) * 2007-10-10 2009-04-16 United Microelectronics Corp. High-voltage device and manufacturing method of top layer in high-voltage device
JP5499915B2 (ja) * 2009-06-10 2014-05-21 富士電機株式会社 高耐圧半導体装置
FR2949630B1 (fr) * 2009-08-31 2019-04-05 Safran Electrical & Power Module electronique de commande pour transistor jfet
US20110062554A1 (en) * 2009-09-17 2011-03-17 Hsing Michael R High voltage floating well in a silicon die
TWI503956B (zh) * 2009-09-30 2015-10-11 Semiconductor Components Ind 高電壓感測器設備及其方法
US8587073B2 (en) * 2010-10-15 2013-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage resistor
US9373619B2 (en) * 2011-08-01 2016-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage resistor with high voltage junction termination
US8686503B2 (en) * 2011-08-17 2014-04-01 Monolithic Power Systems, Inc. Lateral high-voltage transistor and associated method for manufacturing
US20130161740A1 (en) * 2011-12-21 2013-06-27 Donald R. Disney Lateral High-Voltage Transistor with Buried Resurf Layer and Associated Method for Manufacturing the Same
US8786021B2 (en) * 2012-09-04 2014-07-22 Macronix International Co., Ltd. Semiconductor structure having an active device and method for manufacturing and manipulating the same
US9143026B2 (en) 2013-03-08 2015-09-22 Schlumberger Technology Corporation Method and apparatus for regulating high voltage
TWI489744B (zh) 2013-06-03 2015-06-21 Richtek Technology Corp 交流對直流電源轉換器的控制電路
JP6299254B2 (ja) 2014-02-10 2018-03-28 富士電機株式会社 半導体装置、スイッチング電源用制御ｉｃおよびスイッチング電源装置
US9941268B2 (en) * 2014-03-13 2018-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Series resistor over drain region in high voltage device
JP6657982B2 (ja) * 2016-01-18 2020-03-04 富士電機株式会社 半導体装置
JP7009854B2 (ja) * 2017-09-11 2022-01-26 富士電機株式会社 起動素子、スイッチング電源回路の制御ｉｃ及びスイッチング電源回路
DE102017130213B4 (de) * 2017-12-15 2021-10-21 Infineon Technologies Ag Planarer feldeffekttransistor
JP7180359B2 (ja) * 2018-12-19 2022-11-30 富士電機株式会社 抵抗素子
US11152356B2 (en) 2019-02-19 2021-10-19 Semiconductor Components Industries, Llc Method of forming a semiconductor device and structure therefor
US11152454B2 (en) 2019-02-19 2021-10-19 Semiconductor Components Industries, Llc Method of forming a semiconductor device having a resistor and structure therefor
DE102019008580A1 (de) 2019-02-19 2020-08-20 Semiconductor Components Industries, Llc Verfahren zum bilden einer halbleitervorrichtung und struktur dafür
CN111834339A (zh) * 2019-04-23 2020-10-27 福建省福联集成电路有限公司 一种用于集成电路的电感结构及制作方法
US11056590B1 (en) 2020-02-04 2021-07-06 Semiconductor Components Industries, Llc Sensing device for high voltage applications
US11506687B2 (en) * 2020-07-01 2022-11-22 Semiconductor Components Industries, Llc Method of forming a semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5286995A (en) * 1992-07-14 1994-02-15 Texas Instruments Incorporated Isolated resurf LDMOS devices for multiple outputs on one die
TW451324B (en) * 2000-07-19 2001-08-21 United Microelectronics Corp Lateral double diffused MOS high voltage device structure and manufacturing method thereof
TW540139B (en) * 2001-12-11 2003-07-01 Ericsson Telefon Ab L M High voltage MOS-transistor

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2596922B1 (fr) 1986-04-04 1988-05-20 Thomson Csf Resistance integree sur un substrat semi-conducteur
CN2036277U (zh) * 1988-03-29 1989-04-19 昆明钢铁公司 非接触式多用电子测电器
FR2646019B1 (fr) 1989-04-14 1991-07-19 Sgs Thomson Microelectronics Resistance spirale haute tension
US5063307A (en) * 1990-09-20 1991-11-05 Ixys Corporation Insulated gate transistor devices with temperature and current sensor
EP0574643B1 (en) 1992-05-28 1998-03-18 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe Spiral resistor integrated on a semiconductor substrate
US5477175A (en) * 1993-10-25 1995-12-19 Motorola Off-line bootstrap startup circuit
US6023092A (en) * 1999-04-19 2000-02-08 United Microelectronics Corp. Semiconductor resistor for withstanding high voltages
US6462971B1 (en) 1999-09-24 2002-10-08 Power Integrations, Inc. Method and apparatus providing a multi-function terminal for a power supply controller
US6222247B1 (en) 1999-12-02 2001-04-24 United Microelectronics Corp. Semiconductor resistor that can be withstand high voltages
KR20020038760A (ko) 2000-07-20 2002-05-23 롤페스 요하네스 게라투스 알베르투스 집적 회로 및 스위치 모드 전력 공급기
US6680515B1 (en) 2000-11-10 2004-01-20 Monolithic Power Systems, Inc. Lateral high voltage transistor having spiral field plate and graded concentration doping
KR100535062B1 (ko) * 2001-06-04 2005-12-07 마츠시타 덴끼 산교 가부시키가이샤 고내압 반도체장치
CN2588378Y (zh) * 2002-11-27 2003-11-26 电子科技大学 一种交直流无源漏电流传感器
JP4094984B2 (ja) * 2003-04-24 2008-06-04 三菱電機株式会社 半導体装置
US6943069B2 (en) * 2003-10-14 2005-09-13 Semiconductor Components Industries, L.L.C. Power system inhibit method and device and structure therefor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5286995A (en) * 1992-07-14 1994-02-15 Texas Instruments Incorporated Isolated resurf LDMOS devices for multiple outputs on one die
TW451324B (en) * 2000-07-19 2001-08-21 United Microelectronics Corp Lateral double diffused MOS high voltage device structure and manufacturing method thereof
TW540139B (en) * 2001-12-11 2003-07-01 Ericsson Telefon Ab L M High voltage MOS-transistor

Also Published As

Publication number Publication date
KR20060086858A (ko) 2006-08-01
HK1092941A1 (en) 2007-02-16
CN1819149A (zh) 2006-08-16
CN1819149B (zh) 2012-02-01
CN101853798A (zh) 2010-10-06
US7638405B2 (en) 2009-12-29
KR101181753B1 (ko) 2012-09-12
CN101853798B (zh) 2016-01-20
KR101215879B1 (ko) 2012-12-27
KR101215878B1 (ko) 2012-12-27
US20080042242A1 (en) 2008-02-21
KR20120044334A (ko) 2012-05-07
KR101215877B1 (ko) 2012-12-27
TW200636255A (en) 2006-10-16
US7306999B2 (en) 2007-12-11
US20060163691A1 (en) 2006-07-27
KR20120044335A (ko) 2012-05-07
HK1148864A1 (zh) 2011-09-16
KR20120048549A (ko) 2012-05-15

Similar Documents

Publication Publication Date Title
TWI382183B (zh) 高電壓感測器裝置以及其方法
US8349625B2 (en) Method of sensing a high voltage
JP4836796B2 (ja) 電源システム抑止方法ならびにその装置および構造
JP2009259972A (ja) 半導体装置、及び該半導体装置を用いたエネルギー伝達装置
JP4256476B2 (ja) 短絡検出器を有するパワーデバイス
JP2004356622A (ja) 接合型電子部品および前記電子部品を含む集積された電力装置
JP2833610B2 (ja) 絶縁ゲート型バイポーラトランジスタ
US11152454B2 (en) Method of forming a semiconductor device having a resistor and structure therefor
TWI503956B (zh) 高電壓感測器設備及其方法
US20050162798A1 (en) Switch circuit and ignition apparatus employing the circuit
TW457702B (en) Analogue switch
US5241213A (en) Buried zener diode having auxiliary zener junction access path
US6978008B2 (en) Zero crossing detection circuit
US20220005922A1 (en) Method of forming a semiconductor device and structure therefor
EP0607474B1 (en) Semiconductor integrated circuit with layer for isolating elements in substrate
JP2005236113A (ja) Ｍｏｓ型半導体装置およびそれを備えた点火装置
KR101045197B1 (ko) 전력 시스템 억제 방법 및 디바이스 및 그 구조
JP2005191161A (ja) 半導体装置