TWI364796B - Methods for the formation of fully silicided metal gates - Google Patents

Methods for the formation of fully silicided metal gates Download PDF

Info

Publication number
TWI364796B
TWI364796B TW094122559A TW94122559A TWI364796B TW I364796 B TWI364796 B TW I364796B TW 094122559 A TW094122559 A TW 094122559A TW 94122559 A TW94122559 A TW 94122559A TW I364796 B TWI364796 B TW I364796B
Authority
TW
Taiwan
Prior art keywords
metal
gate
source
layer
dielectric
Prior art date
Application number
TW094122559A
Other languages
English (en)
Other versions
TW200618119A (en
Inventor
Glenn A Biery
Michelle L Steen
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Publication of TW200618119A publication Critical patent/TW200618119A/zh
Application granted granted Critical
Publication of TWI364796B publication Critical patent/TWI364796B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823443—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H01L29/4975—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2 being a silicide layer, e.g. TiSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H01L29/66507—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide providing different silicide thicknesses on the gate and on source or drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

九、發明說明： 【發明所屬之技術領域】 此申π係相關於共同待審且共同讓渡之美國申
10/605,261的申請案，此申請案於2〇〇3年9月18日提出 申請，標題為、、PROCESS OPTIONS OF FORMING SILICIDED METAL GATES FOR ADVANCED CMOS"。上述之美國專利申枝 案之完整内容，在此一併附為參考。 w 本發明同樣地相關於一種半導體裝置和製程的方法， 且特別相關於金屬氧化半導體(M0S)裝置，其包含一種進階 的閘極結構，即完全石夕化金屬閘極，也包含製程此完全 化金屬閘極裝置之方法。 【先前技術】 在所有先前技術上，對於M0S電晶體，以一習知的程 序流程來使金屬閘極積體化，被證明很難達成。大部分的 ^屬閘極材質，在源極/沒極(S/d)接面之活化回火程序的 尚溫中丄會與閘極介電物質互相作用。為了使閘極堆疊避 免接觸高溫回火，發展出，，閘極最後(gate last)’，或”取 代式閘，(replacement gate)”方法，其中把閘極堆疊製 程放^最後’及在隨後的程序中維持溫度低於5〇〇°c。雖 然先前技術之取代式閘極製程方式，使金屬閘極有更多的 材料供選擇，但是程序複雜且成本增加。 大豕都知道在先前技術中，由一矽閘極形成自行對準 石夕化金屬閘極’是使用如圖1A_1D所示之程序步驟。特別 4IBM05060TW.doc 1364796 :包於提供如圖1a所示之結構，，此結 一閘極介電質/’曰一絕緣區15’閘極區]乩和16R, paps4fni 夕晶矽閘極導體20和一覆蓋層22。 =(sPacer)24位在每個閘極旁。如 “ ^20之上時，執行源極 所提供之姓槿例如Nl，沉積在整個結構上，如圖1C =·?、。—可選擇的氧擴散阻礙層㈣fusion 4 可形成在魏金屬上，雜執行回火，以 ，一1曰曰U σ石夕化金屬之間產生反應。取決於金屬，使用 ，--人回火可形絲阻抗魏^在此單—次回火之後，除 ίίϊ不發生反應之金屬和可選擇的氧擴散阻礙層，且如 r 1.二了f4行第二次回火。圖1D顯示自行對準石夕化 /L^C1 e)程序之後的結構，其中石夕化源極/汲極區100 ，金屬石夕化閘極1〇2已形成。在此先前技術程序中，閘極 和源極/汲極之矽化是同時進行的。 如示，此先前技術之程序形成厚的金屬矽化閘極和厚 的源極/汲極矽化’每個都具有一厚度約1〇〇nm。因為一些 理由，如此將有問題產生。第一，矽化可延伸至閘極之下 且使裝置短路。第二，如此厚的源極/汲極矽化也可因為非 選擇性地從閘極除去此覆蓋層，給裝置之絕緣區留下凹陷 而造成問題。特別是，先前技術之矽化程序可使藉著薄絕 緣區分開的裝置短路。第三，厚矽化層可消耗間隔物下之 延伸區的矽’造成裝置特性不良。因此需要方法，其可產 生一個厚的且完全石夕化的金屬閘極和一個更薄的源極/波 極矽化。此外，先前技術程序之矽化也可接觸到裝置之植 4IBM05060TW.doc 1364796 入的井(well)區，因此使裝置短路。 【發明内容】 本發明係相關一種進階的閘極結構，包含一完全石夕化 金屬閘極’及與財化金屬ffl極相鄰神化源極/沒極區。 特別且更廣泛地說，本發明提供_種半導體結構，包含具 有一第一種厚度之一第一種矽化金屬之一完全矽化金屬^ 極，及具有一第二種厚度之一第二種金屬的相鄰的·一石夕化 源極/汲極區，其中此第二種厚度小於此第一種厚度，且此 矽化源極/汲極區對準到閘極區邊緣，此閘極區包含至少此 完全矽化金屬閘極。 依據本發明，厚的完全矽化金屬閘極和較薄的矽化源 極/沒極區可是同一種或不同種之金屬石夕化物，例如Ti，仏 W，Co, Ni’ Pt，Pd和前述這些的合金之矽化物。在各種 矽化中，Co, Ni或Pt之石夕化因其低阻抗特性，特別偏好 使用。本發明之一極佳的實施例中，此源極和汲極區包含 CoSh，而此矽化金屬閘極包含NiSi和/或NiptSi。在本發 明其他較佳實施例中，此源極和汲極區包含’而此石夕 化金屬閘極包含NiSi和/或NiPtSi。 提供一種金屬氧化半導體(M0S)裝置，包含一半導體基 板，其具有矽化源極/汲極位在前述之基板的一表面上，此 矽化源極/汲極區具有一厚度小於500A，且自行對準到_ 閘極區邊緣’此閘極區包含一完全矽化金屬閘極，此完全 矽化金屬閘極具有一厚度大於5〇〇A。 Χ 4IBM05060TW.doc 7 ⑧ 構之之外’本發明也提供形成進階的閘極結 及與此魏金和完全石夕化的金屬間極’ 發明之I鄰的較薄的矽化源極/汲極區似 X之一方法+，疋使用以下程序步驟來製程此發明結構： ㈣結構’包含至少—侧樣化堆疊和相鄰 在上層的"電貝覆盍層、位在至少此多晶 上i至小ιμ上之一介電質概•，和位在此介電質襯塾 •^此夕晶補極導體之雜_壁旁的間隔物； 物質堆疊’包含—共形介電層和—平坦 S⑼構上，此結構包含此至少一個圖樣化閘極堆疊在上； 此介ΐΓ=ί此共形介電層和此平坦化介電層，以暴露 除去此介電質覆蓋層，以暴露此多晶矽閘極導體； 轉變此多晶㈣極導體成為—完全破化金屬閣極； 暴露此源極和汲極區；且 、及極極區自行對準石夕化’以形成石夕化源極和 金屬閘極之2祕祕滅具有—厚度小於此完全石夕化 4IBM05060TW.doc 1364796 在-些上狀賭實_的方法巾， 沒極區是錄構切成堆4之前。_是，料化=// ίϊί之形成早於石夕化金屬閘極，在此提供步驟所得到的 、-，。構中，他們的形成將是在形成間隔物之後。
a形成此發明轉體結構之第二種方法也被提供出來。 此第二種方法使用-光阻（負型或正型）和—乾_程序， 來選擇性猶去此介電紐歸。_且更叙地說，本 發明之第二種方法包含以下步驟： 提供一種結構包含至少一個圖樣化閘極堆疊和相鄰的 源極和汲極區，此至少一個圖樣化閘極堆疊包含一多晶矽 閘極導體、一在上層的介電質覆蓋區、和位在至少此多晶 矽閘極導體之鄰接的側壁旁的間隔物；
形成一圖樣化光阻在結構之上，此結構包含此至少一 個圖樣化閘極堆疊，且此圖樣化光阻包含一個開口，以暴 露此介電質覆蓋層； 使用一乾餘刻程序，來選擇性地除去此介電質覆蓋 層’以暴露此多晶矽閘極導體； 除去此圖樣化光阻； 轉變此多晶矽閘極導體成為一完全矽化金屬閘極；且 4IBM05060TW.doc 9
1364796 魏，此源極和絲區自行對準雜，以形财化源極和 =極=源極和*極區具有-厚度小於此完恤 m/H述^+二财法的—些具體倾射，形成矽化源 tit f讀上軸光阻之前。制是，抑化源極 =盖中!ί早於矽化金屬閘極時，在此提供步驟所得到
Si：個具體實施例中，此光阻可以是一負型光ίΐ= ^發方法的—些具體實補巾， 層(lift-off layer)圍繞此閘極區 阻。在除去介電質覆蓋層之後’在剝離^ 阻連同剝離層，-起從結構愤除去。0之上的圖樣化先 另一個本發明的方法包含使用一旦彡& (lithography level)，可提供精準地對 t = 發明之第三個方法包含： £。廷本 提供-種結構包含至少-個圖樣化 源極和汲極區’此至少—個圖樣化閘 ^^目：的 晶 閘極導體、-在上層的介電質覆蓋層、.和：二夕;曰矽 石夕閘極導體之鄰接的側壁旁的間隔物； 夕 4 旧 M05060TW.doc 1364796 ;儿積堆豐’包含一平坦化物質、一 在結構上，此結構包含此至少一個圖樣化閘極‘疊在上;且 使堆疊圖樣化，以暴露此介電質覆蓋層,· 層，雜麟纽介電質覆蓋 鲁 除去此堆疊； ;且 轉變此多辦難導體成為—完全魏金屬閉極 、及極Ϊ此極區自行對轉化，㈣成魏源極和 金^極之厚度及極區具有一厚度小於此完全石夕化 馨 1上述第二個方法之—些具體實細中，形 形成堆疊之前。特別是，當魏源極 t成早夕化金屬閘極，在此提供步驟所得到的 之後。： 圖樣化閘極堆叠4;=:二 坦化物質、遮罩層和光阻之堆軸疋在使平 【實施方式】 薄 本發明提供-MOS.農置，其具有一完全石夕化閑極及 4IBM05060TW.doc
11 的矽化源極和汲極區（相對於此閘極和先前技術之矽化源 極/汲極區），製程的方法也一樣，藉著參照申請書附 上的圖示，將被詳細地描述出來。在此附上的圖示 中’圖示並非按照比例繪製，且相同的和/或相互對 應的元件使用相同的參照數字供參照。 要注意圖示中’顯示兩個MOS裝置區域被形成 在〒一個半導體基板上。雖然是以如此的具體實施 例當作圖示，本發明不限於在半導體基板的表面 上’形成任何特定數字之M0S裝置❶反之，本發明 之方法形成至少一個完全矽化MOS裝置在一半導體 基板的一表面上。 先參考圖2A中之結構1〇。結構1〇包含一半導 體基板12’此基板具有位於半導體基板12表面的兩 個閘極區16L和16R。每個閘極區，即16L和16R， 包含一閘極介電質18、一多晶矽導體20、一介電質 覆蓋層22、介電質襯墊23、間隔物24和源極/汲極 區14。此源極/汲極區14位於半導體基板12中。 此結構10之半導體基板12包含任何半導體物 質’此半導體物質包含但不限於：Si, Ge，SiGe，SiC， SiGeC, Ga，GaAs，InAs, InP 和所有其他 III/V 族 之化合物半導體（compound semiconductor)。半導 體基板12也可包含一有機半導體或一分層式半導 體，如Si/SiGe、一絕緣層上石夕 (si 1 icon-on-insulator，SOI)或一絕緣層上石夕化鍺 12 4IBM05060TW.doc
HrrinsuiatGi·，SGQI) °在—些本發明的具體 石夕之主=，較佳的實施例是半導體基板12由一包含 此半ί益气，：-個+導體物質包切。 摻ίί在i: 雜、無摻雜或含有摻雜和無 半，體基板12也可包含—第一換雜卜或p_) ϋί二參雜（11_或P_)區。更清楚地說，摻雜區 區：^2地標示在本申請書的圖示中。第-摻雜 :扎雜區可以相同，或具有不同的導電特性 和/或摻雜濃度。這些摻雜區可稱之為、、井（weU)//。 以本發明使用熟習此技藝之人士所熟知的習知 程序之觀點來看，溝槽隔離區（trench is〇lati〇n region)(沒有明確地顯示出來）一般都已經在半導 ，，板中形成。此溝槽隔離區位於本發明圖示中顯 示區域的周圍，以及介於描繪的兩閘極區之間。”’ 如果出現一閘極介電質18，及如果此閘極介電 質18是一沉積的介電質，它是形成在構造1()的整 個表面上，此構造10包含半導體基板12和隔離區 在其上。此閘極介電質18可藉由熱成長程序形成， 例如氧化、氮化或氮氧化。或者兩者擇一地，此閘 極介電質18可藉由一沉積程序形成，例如化學氣相 沉積（chemical vapor deposition, CVD)、電毁輔 助 CVD(plasma-assisted CVD)、原子層沉積（atomic layer deposition, Al/D)、热鎮（evaporation)、反 4IBM05060TW.doc 13 ⑧ 應性藏鍍(reactive sputtering)、化學溶液沉積 (chemical solution deposition)和其他諸如此類的沉積 程序。此閘極介電質18也可使用以上程序之組合來形成。 此閘極介電質18包含一絕緣物質，此絕緣物質 包含但不限於：一氧化物、氮化物、氮氧化物和/或 石夕酸鹽，包含金屬石夕酸鹽和氮化金屬石夕酸鹽。在一 個具體實施例中，較佳的具體實施例是此閘極介電 質 18 包含一氧化物，如 Si〇2，Hf〇2, Zr〇2，A1203，Ti〇2
La2〇3，SrTi〇3，LaAl〇3和前述的混和。 此閘極介電質18的實際厚度可以改變，但一 般，此閘極介電質18具有從約〇·5到約1〇nm的厚 度’且其中從約〇· 5到約3nm為更一般的厚度。 如圖2A’在形成此閘極介電質18之後，—多晶 矽覆蓋層，其將轉變成多晶矽閘極導體2〇， : 在此閘極介電質18之上，形成方式是使用習知的沉 積程序，例如物理氣相沉積（physicai d印os it ion)、CVD或蒸鍍。此多晶矽覆蓋層可 雜或無摻雜。如果是摻雜，一在原位置的摻雜> 程序可使用相同的形成方式。或是兩者擇—i也，一 摻雜的多晶矽層藉由沉積、離子佈植和回火形成一 層之摻雜將改變已形成的石夕化金屬閘極的 功函數（work functi〇n)。摻雜離子的例子 B，Sb，Bl，In，A1，Ga，T1 或前述的混和。 子植入介於每平方公分1E14(=1x1Q» 1Ei6(t 4IBM05060TW.doc 1016)個離子，或更一般是每平方公分1E15到5E15 個離子。本發明於此時點，此沉積的多晶矽層之厚 度，即高度’依照沉積程序不同而不同。一般，此 多晶矽層具有垂直厚度從約20到約180nm，或更一 般地從約40到約150nm的厚度。 在沉積此多晶矽覆蓋層之後，一介電質覆蓋層 22形成在此多晶矽閘極導體覆蓋層20之上，形成的 方式是使用如物理氣相沉積或化學氣相沉積之沉積 程序。此介電質覆蓋層22可是氧化物、氮化物、氮 氧化物或任何前述的混和。此介電質覆蓋層2 2可由 不同於間隔物24之介電物質構成，間隔物將在之後 詳細地定義。在一個具體實施例中，此介電質覆蓋 層22使用一氮化物，如Si3N4。在另一個較佳的具 體實施例中，此介電質覆蓋層22為一氧化物，如 Si〇2。此介電質覆蓋層22之厚度，即高度，從約20 到約180nm，或更一般地從約30到約140nm的厚度。 此多晶矽覆蓋層和介電質覆蓋層隨後藉由微影 和#刻圖樣化，以提供圖樣化閘極堆疊。此圖樣化 閘極堆疊可具有相同的尺寸，即長度，或它們可具 有不同的尺寸以增進裝置效能。本發明於此時點， 每個圖樣化閘極堆疊包含一多晶矽閘極導體20和介 電質覆蓋層22。此微影步驟，包含塗佈一層光阻在 此介電質覆蓋層的上表面，及暴露此光阻於一希望 的輻射圖樣，及使用習知的光阻顯影技術，使暴露 的光阻顯影。使用一個或更多的乾蝕刻步驟，然後 4IBM05060TW.doc 15 使光阻中的圖樣轉移到介電質覆蓋層和多晶矽覆蓋 層。在一些具體實施例中，此圖樣化光阻可在圖樣 轉移到介電質覆蓋層之後就被除去。在一些其他的 具體實施例中，此圖樣化光阻在蝕刻完全之後才被 除去。 可被使用在本發明中，形成圖樣化閘極堆疊之 適合的乾银刻程序，包含但不限於：反應性離子蝕 刻（reactive ion etching, RIE)、離子束蝕刻（i〇n 也可用來除去閘極介電質18中， 保護的部分。 beam etching, IBE)、電漿蝕刻（plasma etching) 和雷射剝離（laser ablation)。使用此乾蝕刻程序 一般選擇留下此在下層的閘極介電質18，所以一般 此蝕刻程序不會除去此閘極介電質。在一些具體: 施例中，然而此蝕刻步驟可用來除去閘極ϋ % 中，沒有受到閘極堆疊保護的部分。一渴 裎δ 沒有受到閘極堆叠
依據本發明 :一般從約1 介電質襯墊23是一薄層，它的厚度一 一熱成 丨月，此 1到約 4IBM05060TW.doc 1364796 至少一間隔物24形成在每個暴露的圖樣化閘極 堆疊之侧壁旁，且也谬成在介電質襯墊之上。此至 =一間隔物24包含一絕緣體如氡化物、氮化物、氮 氧化物和/或任何前述的組合，且它一般與介電質襯 $ 23和介電質覆蓋層22的構成物質不同。較佳是 形成氮化間隔物。此至少一間隔物24是以沉積和蝕 刻形成。要注意用來形成此間隔物24之蝕刻步驟， 也可自基板上方除去介電質襯墊23,導致部 露出來。半導體基板12之暴二ί 刀被才示成參照數字11，在圖2α中。 此至少一間隔物24的寬度必須夠寬， 接觸（隨後被形幻不會侵人下 宜之邊緣。一般，當間隔物具有一寬声 ^ 8Onm時，此源極/沒極石夕化合 ’丨約 邊緣，此寬度是由底部量測。θ X 、閘極堆疊 馨 基板12，之暴H後分/f Π擴，區14形成在 步驟活化上-個/入形成。此回火 f子??火之狀況對於熟習此技ί=:來此 况，疋很熟知的技術。 农疋人士來 再來，如圖2Β所示，—物 介電層26和一平坦化介=隹® ’包含—共形 貝28，破形成在圖2Α所 4IBM05060TW.doc 17 ty〇 ms構上。依據本發明，先形成此共形介電 26可由此共形介電層 及/或翁^電質構成，包含—氧化物、氮化物 氮化物次：共形介電層26包含-且/儿積之後具有一尽度從約15到80nm。 之後在2八所示的結構上，形成此共形介電層26 丄？成此平坦化贫電層28。此平坦化介電層28 的化物，如一高濃度氧化物或一由TE〇S沉積 =物。或是兩者擇一地，此平坦化介電層28可 德1二摻雜的矽酸玻璃，如硼摻雜矽酸玻璃（BSG)或 恤摻雜矽化玻璃（PSG)、一可旋轉塗佈 iSLlrTC〇atable)之聚合物質，如含氫的矽酸鹽（HSQ) 1 一光巧。此平坦化介電層28是藉由熟習此技藝之 士所熟知之技術形成。此平坦化介電層28之厚度 的形成’本發明於此時點，是依照使用物質型態^ 同而不同。一般，此平坦化介電層28具有厚度從大 約50到大約i〇〇nm。依據本發明，在閘極堆疊之上 的此平坦化介電層28的厚度小於源極/汲極區之相 同的厚度及溝槽隔離區的厚度。 圖2C和圖2D表示各種具體實施例，其可用在 本發明中，以暴露介電質覆蓋層22。圖2C顯示使用 回蝕（etch back)程序的一具體實施例，而圖2D顯 示使用化學機械研磨（chemical mechanical polishing, CMP)程序的一具體實施例。此回蝕程序 4IBM05060TW.doc
(D 18 1364796 包含至少一次回蝕程序，來選擇性地除去此平坦化 介電層28和此共形介電層26,其延伸到介電質覆蓋 層22上表面的部分。在一些具體實施例中，先回餘 此平坦化介電層28之部分，然後共形介電層26之 部分再使用不同的回蝕程序來回蝕。回蝕程序的_ 個例子，其用來形成如圖2C所示之結構，包含—乾 姓刻程序，此程序會餘刻氧化物留下氮化物，接著 再經過一乾蝕刻程序，此程序蝕刻氮化物留下氧化 ，。此CMP程序，其用來形成如圖2D所示之結構， 疋熟習此技藝人士所熟知及習知的技術。 不管使用哪個技術（即回蝕或CMp)，經過回 CMP之後所得到的結構，都是使介電質覆蓋層22^ 露出來。雖然這兩個具體實施例都可以用在本發明 中，接下來的圖示所示的結構，較偏重回蝕程^。 要注意經過CMP使結構平坦化的步驟也可用 程序處理。 r.
此暴露的介電質覆蓋層22，從每個閘極區 和16R上被除去，使其下的多晶矽閘極導體如 出來。在執行這步驟之後所得到的結構，如圖沈 不。在本發明中，此介電質覆蓋層22的除去是 = 刻；濕_ ’其從結構上除去此 離子束_⑽)和編虫刻： ，，，較佳還疋使用一濕蝕刻程序來除去此介 覆盍層22。用來除去此介電質覆蓋層&之濕钱刻程 4IBM05060TW.doc
19 1364796 ，的了個例子’包含稀釋的氫氟酸㈤* J二/ϊϊ aCldl’ °在具體實施例中，介電質覆 電層28是由氧化物構成，此步 留在閘極區域間的平坦化介電層別。 殘留的部分保護部分之基板，其含有、源 列之ί於ί晶：導？之上的此介電質覆蓋層22在蝕 以ϊί上自行對準矽化程序―)， 極導體20，以形成完全石夕化金屬 自行對準石夕化程序如圖2F之例。此 ί„矽化程序的第一步，包含沉積-矽化 3巧圖2Ε所示的結構上。此矽化金屬 ;任=?，序’包含例如着 f入3、化子⑷液沉積、電錢和其他類似的方式。此石夕 成石夕化源極/没極(在隨後形成和敘述）中所 使用的金屬’可相同或不同。 此石夕化金屬可由Ti，Hf，Ta，W，Co, Ni，Pt Pd55 金’其中至少一種的金屬來構成矽化。在二 t:皮此矽化金屬為co;coSi2的形成使用兩個 v驟之回妹序。在另—個本發明之具體實施 化金屬為Ni或pt;NiSi*PtSi的形成是使用單—個回火 步驟。 是被 此矽化金屬之厚度對於特定的M0S裝置， 4IBM05060TW.doc 20 1364796
He’或使用He在第一回火步驟，且用一混合氣體在 第二回火步驟。
再來，一選擇性的濕蝕刻步驟可用來除去結構 上任何非反應性的矽化金屬。對於一些金屬矽化 物，因為多晶矽的 >肖耗，及第一矽化相態之阻抗接 近相態之最小值，所以自行對準矽化程序可能停止 下來。這發生在Ni和Pt的狀況下。在其他狀況， 如當Co或Ti被用來€成發化金屬，需要更高溫产 之苐二回火來消耗殘邊的多晶硬，且形成一 “二紗 化相態物質。在這具體實施例中，第一石夕化相態為 一咼阻抗相態石夕化物質’然而第二石夕化相態為一車 1 低組抗相態矽化物質。 w'' 第二回火步驟使用一連續加熱機或不同的溫度 升降和溫度維持之加熱循環，使溫度操作在 ^
°到約·C。或是更佳，此第二回火步驟=6 0 約650°到約750χ之溫度β . w f 的結構為形成完全魏金屬閘極3 〇 之後的、、構。此完全魏金屬閘極3G位於閘極介電 :二=魏之間、多咖^ 在一些本發明之具體實施例中，且如果之前尚 ’使用―選擇性的仙程序，來除去在閘極 區域間之此平坦化介電層28的殘留部分。然後，使 4IBM05060TW.doc 22 般並未執 較佳的金屬。在這鍾實施例中一 仃弟一回火步驟。 形成石夕區32的形成’可使用上述之 對準到Jr，即矽化源極/汲極區32，是自行 賴，魏源極/ 的邊緣來對準緣:二介極電323 ::隔物24 (垂直量測於Μ 源極A及極區32具有一厚度 到約30ηηιΐ 咖’且更一般的厚度是從約15 和石夕中，用來形成石夕化源極/沒極區 ---11, t ΐ' ；；' ^ - ^質是此合金添加不能與用來1形成= 到約的時候，此合金的添加從約〇 1 眉屛之一换秘百/刀率的量。此合金添加可視為矽化今 成i石夕化。層ί。’或它可為—層，其在回火前形 該注意的是雖然以上敘述的一起始結 構不包含昇起式（raised)源極/汲極區，本發結 慮到在起始結構上使用昇起式源極/汲極。^ =考 4IBM05060TW.doc 24 1364796 源極/汲極的形成，是使用熟習此技藝人士所熟知的 技術來形成。特別是，此昇起式源極/汲極的形成是 在植入此源極/汲極區之前，藉著在基板上沉積任何 含矽的層，如磊晶矽、非晶矽、SiGe和其他類似物。 除了以上敘述的具體實施例之外，其中矽化源 極/汲極區的形成是在形成矽化金屬閘極之後，本發
”到一具體實施例，其中矽化源極/汲極區的 形成疋在形成矽化金屬閘極之前。在這樣的且體實 2 例 個方
型）和龜刻，來除去位於光阻（負型或正 的介電質覆蓋層22。特別是阳笛間極導體20之上 一個提供的結構50，如圖3Α〜個方法開始於第 2Α之結構1〇相似，除斤=。此結構50與圖 23。雖然，沒有顯示介出現介電質襯塾 -具體實施例中，有相同的：,本發明考慮到 構5Ό包含基板12，此基 支情形。圖3A之結 表面之兩個閘極區丨6L和f j於半導體基板12 和16L，包含一閘極介電K。、母個閘極區，即16R 20、-介電質覆蓋層22、間物：多晶矽閘極導體 々、干冷體基板12之中。 顯 示在圖3A中之起始結構的製程，是使用那些 4 旧 M05060TW.doc C8) 25 之前在第一個具體實施例中敘述過，顯示在圖2A之 結構10的製程技術。 依撼本發明第二個具體實施例，一負型光阻 52(或正型光阻兩者擇一）被形成在整個如圖3B所示 之結構上。“負型光阻”這個詞代表一光阻在區域 中，保留暴露在遮罩透明區之不受保護的部分，同 時受遮罩保護之區域在顯影中被除去。所以在顯影 後，剩下光阻未曝光的部分，且因此留下遮罩之負 像（negative image)。使用在本發明中之此負型光 阻52，因此包含任何當暴露在光下，可由溶解狀態 變為不溶狀態的光阻物質。如此的負型光阻對於熟 習此技藝人士來說是習知的和熟知的技術。 除了負型光阻外，本發明也考慮到使用正型光 阻。和負型光阻比較，使用正型光阻的差別是當曝 露在輻射下，暴露的正光阻變為可溶。所以，曝光 區被顯影且被除去。如此的正型光阻對於熟習此技 藝人士來說也是熟知的技術。使用正型光阻並不會 改變以下所述之處理步驟。特定種類光阻的使用取 決於光阻的極性，這對於熟習此技藝人士來說是熟 知的技術。 此光阻52塗佈在圖3A所示的結構上，此塗佈 採習知的一沉積程序如旋轉塗佈，這對於熟習此技 藝人士來說是熟知的技術。此塗佈的光阻5 2厚度可 改變，使其上表面高於介電質覆蓋層22之上表面。 4IBM05060TW.doc 26
圖3C顯示的結構，是暴露此光阻在輻 ;員影位在每個閘極區16L和16R上的此光阻射J 所得到的結構。此曝光和顯影的程序包含習 0的微影技術，這對於熟習此技藝人士& 注意的是在此結構中，每 =體2。上之介電質覆蓋層22的上表面，被暴 構中本如所示’此介電質覆蓋層22從結 ^中破除去，使其下的多晶㈣極導體20暴露出 =。依據本發明之具體實施例，此介 2去是使用-乾姓刻程序，其可對照光；以2 =去此介電質覆蓋層。例如，反應性離子蝕刻、 ^雷射束蝕刻、離子束蝕刻可用來選擇性地除去此 介電質覆蓋層22。 n 在除去此介電質覆蓋層22之後，殘留的光阻52 從結構中被除去，如圖3E所示之結構。然後執行上 述之形成矽化金屬閘極和矽化源極/汲極區之程 序°得到的結構類似圖2G描繪的結構’除了介電質 襯墊23不需要出現在圖中。 、 此外’第二個具體實施例也考慮到當矽化源極/ $及極區的形成早於光阻（負型或正型）的形成之情 況0 4IBM05060TW.doc 27 現在需要參考到圖4A-4D，這裡的圖形表示說明 本發明第二個方法之一具體實施例，其中使用一光 阻伴隨一剝離層。本發明的此方法開始於提供的結 構6 0，如圖4 A所示。此結構包含基板12，此基板 具有位於半導體基板12表面的兩個閘極區16L和 16R。每個閘極區，即16R和16L，包含一閘極介電 質18、一多晶矽閘極導體20、一介電質覆蓋層22、 間隔物2 4和源極/>及極區14。此源極/汲_極區14位 於半導體基板12之中。一光阻52(可為負型或正型） 位於基板12和閘極區16L和16R之上。一剝離層62 圍繞閘極區16L和16R。 特別是，此剝離層62位於閘極堆疊周圍和光阻 之下。此剝離層6 2是黏性很小的層，在一化學溶劑 中就可與基板分離開。如熟習此技藝人士所知，在 剝離層之上的物質也一起被除去。特別是，在本發 明中，一旦除去介電質覆蓋層，此矽化金屬沉積在 暴露的多晶矽閘極導體上，且其後除去殘留的剝離 層和光阻。 顯示在圖4A中之起始結構的製程，是使用那些 之前在第一個具體實施例中敘述過，圖2A之結構10 的製程技術，也是那些敘述過，銜接在圖3B所示之 結構的製程技術。唯一的不同是圖4A中，在塗佈光 阻前，形成一剝離層62圍繞每個閘極堆疊。此剝離 層62的形成是使用習知的沉積程序，如一旋轉式程 序。此剝離層62的厚度可依照使用的物質而改變， 4IBM05060TW.doc 28 如同光阻52的厚度。一般，此剝離層62具有厚度 從約50到約200nm，且更一般是從約100到約 150nm。一般的剝離層物質，對於熟習此技藝人士是 熟知的技術。 然後塗佈光阻52,且此光阻52隨後被曝光和顯 影，如上述第二個方法中之提供開口，此開口暴露 剝離層62,其位在每個介電質覆蓋層22之上表面。 在每個閘極區上之剝離層62暴露出來之後，除去此 暴露的剝離層62,使其下的介電質覆蓋層22之一表 面暴露出來。參考圖4B。然後從結構中除去此暴露 的介電質覆蓋層22，此除去的方式是使用在本發明 第二個方法中，敘述過的一乾蝕刻程序，其對照光 阻52選擇性地除去此介電質覆蓋層22。此結構顯示 在，例如，圖4C中。 再來，如圖4D所示，使用熟習此技藝人士所習 知的一剝離程序，從結構中除去此光阻52。例如， 此剝離程序可包含一濕钱刻程序，其使之前尚未除 去之殘留的剝離層62分離開。上述之程序，即閘極 之石夕化，現在開始進行。或是兩者擇一地，在剝離 程序前，此金屬矽化可形成在暴露的多晶矽閘極導 體上。這可免去矽化步驟中，需要使用到的一選擇 性的濕蝕刻程序，因為除了此多晶矽閘極導體外， 沒有金屬矽化出現在結構其他地方。不需要在剝離 前矽化，因為在剝離程序之後，此矽化金屬只會出 現在多晶發問極上。 4IBM05060TW.doc 29 ;層====== 本發方法’如圖5A_51顯示。在這 準地對準_=\ ^影層使Λ來提供精 基板1?，士盆此實例中。此起始結構7〇包含 閘極區16L; 基板12表面的兩個 ΠΛ22、間隔物24和源極/沒極區14。此；Ϊ ，始結構之製程’是使用那丄前在m工 中敘述過，圖2A之|士禮1 η /λ制 固方法 沒有出現介電質崎23ί3、、&技術，除了此處 再來’如圖5Β所示，_华·1θ几‘所70 PSG或-氧化物，被塗佈在起始結構上。° 在本發明的具體實施例中，此平坦化物質72為 機:Γ/Γ坦化物質72的形成，⑹同本發㊁之ί 一個方法中所敘述的形成。 之弟 一遮ϋ 74如—氧化物，然後使用習知 程序，形成在此平垣化物質72之上。 $， -般在沉積後，具有厚度從約25到約75nmj = 4IBM05060TW.doc ⑧ 30 1364796 遮罩層74藉著微影和蝕刻被圖樣化。這些牛、 在圖5D到圖5F中。特別是，圖5D顯示f二光阻= 被形成在此遮罩層上之後的結構。圖5e頻示每 76經由曝光和顯影，使其圖樣化之後的結構:且 5F顯不當此圖樣從此光阻76，轉移到此遮罩声 之後的結構。此圖樣轉移的發生是藉著一蝕刻曰 序’如反應性離子蝕刻或其他類似的乾蝕刻&序。 再來，如圖5G所示，藉著—乾蝕刻 =移到此平坦化物f 72，此乾_程序也耗 =到平坦化物質，且雜此光卩且n 暴露此介電質覆蓋層22之上表面。 思此入驟 列敍Ξ=一如上述本發明第二個方法之-乾蝕 =私序來除去此介電f覆蓋層2 4,如圖5H所示之結構。 殘〜的遮^ 參 :=二和魏源極/丄之 成平坦化物=f /汲極區的形成可早於在結構上形 此方^中。貝。如上述之一剝離層也可被使用在 圖51顯示平坦化物質乃被除去之後的結構。 圖6A到圖6D顯示—個平坦化物質72如何保護 4IBM05060TW.doc 31 1364796 下層的物質，且防止關鍵尺寸的誤差和因為微影及乾 蝕刻方法所產生之不對準，這些是熟習此技藝人士所熟知 的。要注意在這些圖中的元件和圖5A到圖51的元件一樣。 圖6A到圖6D程序的重要性是，即使增加關鍵尺寸或有覆 蓋不匹配的情形發生，源極和汲極區及溝槽隔離區仍可 被保護。要注意圖6D所示之結構可執行上述程序， 以在其中形成一完全石夕化金屬閘極和矽化源極/没 極區。 顯示在圖7A到圖7E和圖8A到圖8F中之具體實施例， 其使用一剝離層78配合平坦化物質72。使用在這些具體 貝％例中之基本的程序步驟及使用的物質，已在 __了。_，橋謝嫩 層78是-剝離層。要注意剝離層78和在之前 離層62是相同物質。 W二7·Α 27E說明—平坦化有機結構，如圖Μ到圖 51戶γ不，如何可用來配合一剝離層。在這些 用到此剝離層78，及此平坦化有機層72，及 ？
-硬質遮罩73和第二硬質遮罩…且H 轉移到韻鱗堆疊，且其__急圖樣先 時j耗光阻76。在介電質覆朗上的關二機同 的介電質覆顧22，織如上述被 和其下 在圖中標為90，然後塗佈在介電質 =屬石夕化物， 上，且然後除去此殘留的剝離之f露的表面 然後執行至少一次矽化回火。 ，^之上的物質層。 4IBM05060TW.doc 32 1364796 圖8A到圖8F敘述一不同的具體實施例，其中平坦化 有機層72可在除去此介電質覆蓋層22之後，藉薯一等向 性姓刻（isotropic etch)輕微地切除。此具體實施例可使 剝離程序更健全。 應該主意的是在上述各種的具體實施例中，襯墊烈
可被使用。再者，在使用一光阻的具體實施例中，剝離層 技術也可被使用。 如以上的表明，本發明之各種方法在於提供一 M〇s結 構，其具有完全矽化金屬閘極和鄰近的矽化源極/汲極區， 且其中此砍化源極/汲極區的厚度比完全矽化金屬閘極 薄。特別是，此矽化金屬閘極的厚度大於5〇〇A，且此矽化 源極/汲極區的厚度小於500A，或更佳小於3〇〇A，啖再费 佳小於200A。
雖然本發明已特別_於其概的具體實施例 明和敘述’熟習此技藝人士可以理解，上述的及其他妒式 和細部的變形可不脫離本發明的精神和範圍。因&音^工 是’本發明不會限制在以上敘述和軸之特 = 部上，但落於附屬的帽範财。 式和、，，田 【圖式簡單說明】 圖1A-1D是圖形表示方式(剖面圖），描 由多晶矽閘極製程自行對準矽化金屬閘極的程序^孜〇 4IBM05060TW.doc 33 第-:⑵:口:式(剖面圖)，描述實施本發明 第二===式(剖面圖)，描述實施本發明 個方====^述本發明第二 八甲使用先阻伴隨一剝離層。 個方ΐ5A'51是圖形絲槐剖_)，描述本發明第- 準實施例’其中一微影層次是用來提心 圖6A-6D是圖形表示方式(；剖面圖），描述一平坦層如 何保護在其下的物質，且防止關鍵尺寸(critical θ dimension, CD)之誤差及因為微影產生之不對準。 圖7A-7E是圖形表示方式（剖面圖），描述一剝離層結 構可用來配合一平坦層。 ° 圖8A-8F是圖形表示方式（剖面圖），描述另一剝離層 結構可用配合一平坦層。 4 旧 M05060TW.doc
34 1364796 【主要元件符號說明】 10結構 11半導體基板12之暴露的部分 12半導體基板 14源極/>及極區 15絕緣區 16L、16R閘極區 18閘極介電質 20多晶矽閘極導體 22覆蓋屠 23介電質襯墊 24間隔物 26共形介電層 28平坦化介電質 30完全矽化金屬閘極 32源極/汲極矽化接觸 50結構 52光阻 62剝離層 70結構 72平坦化物質 73遮罩層· 74遮罩層 76光阻 78剝離層 4IBM05060TW.doc 1364796
90金屬砍化物 100矽化源極/汲極區 102金屬矽化閘極 105石夕化金屬 4IBM05060TW.doc 36

Claims (1)

  1. imm t 案號·· 94丨22559 J00年〇7月25曰修正·替換頁 十、申謗專利範固： i金屬結構’包含具有一第一種厚度之—第一種石夕化 第-锸6兀王矽化金屬閘極’及鄰接具有—第二種厚度之一 ^ 屬的—魏源極和祕區，其中該第二種厚度 缝度小，且該矽化源極和汲極區對準到閘極區邊 該_區包含至少該完全魏金屬_，且雜化 金屬閘極之側壁與一氮化間隔物直接接觸；
    其中該矽化源極和汲極區係包含不同於該完全 屬閘極之矽化金屬； " 其中該完全矽化金屬閘極之一金屬元素係不存在於該 梦化源極和汲極區； 其中該第一種矽化金屬包含MiSi，NiPtSi或這些的一 組合，且該石夕化源極和汲極區包含C〇Si2。 2.如請求項1所述之半導體結構’其令該第一種厚度大於 500A且該第二種厚度小於500A。 ’ 3. 如請求項2所述之半導體結構，其令該第二種厚度小於 300A。 4. 如請求項2所述之半導體結構，其中該第二種厚度小於 200A。 37 1364796 案號:瞻559 100年07月25曰修正-替換頁 極區包含具有-厚度大於5〇〇A之一完全石夕化金 完全石夕化金屬間極之側壁與一氮化間隔物直接接觸；“ 其中該石夕化源極和汲極區係包含不同於該完全石夕化 屬閘極之梦化金屬； 其巾該完切化金制極之—金屬元素彳林存在於 梦化源極和汲極區； 11
    其中該第一種矽化金屬包含NiSi，NiptSi或這些的一 組合，且該矽化源極和汲極區包含c〇Si2。 — 之 了·如請求項5所述之M0S裝置半導體結構，其中該石夕化源極 和汲極區之該厚度小於2〇〇Α。 8· —種形成進階的金屬氧化半導體結構的方法，包含下列步 驟： 提供一結構，包含至少一個圖樣化閘極堆疊和相鄰的源極 和汲極區，該至少一個圖樣化閘極堆疊包含一多晶矽閘極 導體、一在上層的介電質覆蓋層、位在至少該多晶矽閘極 導體側壁上之一介電質襯墊，和位在該介電質襯墊上及至 少該多晶矽閘極導體之鄰接的側壁旁之間隔物； 沉積一物質堆疊，包含一共形介電層和一平坦化介電層在 結構上，該結構包含該至少一個圖樣化閘極堆疊在上； 38 1364796 < ΐίΪΓ該共形介電層和平触介電層，峰露該介電 除去該暴露的介電質覆蓋層，以暴露該多晶石夕問極導體； ，由沉積-第-種魏金屬而對該多私_ 自行對準魏，⑽成-完切化金屬_ ;進灯
    案號：94122559 100年07月25日修正-替換頁 暴露該源極和汲極區；且 稭由沉積-第二種石夕化金屬而對該源極 行對準矽化，以形成矽化源極和汲極區，兮mf, 極區具有—厚度小於雜切化金屬源極和及 9.如請求項8所述之方法，苴十 極和沒極區在該提供步辦^财法可_整，使魏源 和平坦ί匕介電層中該除去該部*之共形介電層 3回蝕（etch back)程序。 11.如請求項8所述之方法，1 和T化介”包含化學機械研共形介電層 mechanical p〇nshing)。 其中該除去該暴露的介電質覆蓋 39 年-vr#換頁 案號：94122559 100年07月25曰修正-替換頁 π所述之方法，其^該侧程序包含—渴银刻， 該顧刻使用稀釋的氫氟酸。 項·!所述之方法，其中該轉變該多晶石夕閘極導體的 步驟包含-自我對準石夕化程序。 等· • 口明求項14所述之方法’其巾該自我對样化程序包含 j至少-金屬’該金屬可财紐反應⑽成-金屬石夕化 在暴，的多晶㈣極導體上，及第—回火，以形成一第一石夕 化相態’及除去任何沒有反應之金屬，及可選擇的第二回火， 以轉變該第一矽化相態成為一第二矽化相態。 16·如請求項15所述之方法，其中該第一回火是執行在從約 300°到約600°C的溫度。 17. 如請求項15所述之方法，其中該可選擇的第二回火是執 行在從約600°到約800°C的溫度。 18. 如請求項15所述之方法，其中該第一回火和該可選擇的 第二回火是執行在一氣體環境包含He, Ar，N2或—混 合氣體（forming gas)中。 19. 如請求項8所述之方法，其中該完全s夕化金屬閘極包含 NiSi或NiPtSi，且該矽化源極和汲極包含c〇s“。 40 ；Jo^fW 案號：94122559 " J 100年〇7月25日修正-替換頁 Is如5,4戶斤’,方法，其中該完全石夕化金屬閉極包含 NiSi或NiPtSi，且該矽化源極和汲極包含msi。 21. 了種形成進階的金屬氧化半導體結構的方法，包含下列步 驟· 提供-結構，包含至少-個圖樣化閉極 和_區，該至少-個圖樣化閘極堆t目3 = 導體、-在上層的介電質覆蓋區，和位=少^日 極導體之鄰接的側壁旁之間隔物； 乂此夕日曰矽開 形成-圖樣化雜在該結構上，該結構 極料，該圖樣化光限包含—和可暴^介g 以 擇性地除去該介電層覆蓋層， 除去該圖樣化光阻； ί由沉積—第—種魏金屬而觸多⑽閘極導體進杆 自行對轉化，以形成-完全魏金屬閘極；且進订 汲 藉由沉積-第二種娜金屬而對該源極和祕區 =準魏’以形成㊉化源極和祕區，财化源自〇 史區具厚度小於該完全魏金屬閘極之厚度。 年月日修正替換頁ί 案號：94丨22559 … 丨〇〇年07月25曰修正-替換頁 2之如請求項21所述之方法，其中該方法 源極和汲極區在該提供步驟令形成。 5正使夕化 負型 正型 睛求項21所述之方法，其中該_化光阻包含· Ιΐ4柄21所叙枝，其巾賴光阻包含一 的杳方法/其中位於該圖樣化問極堆疊上 曰的*去，疋在除去該介電質覆蓋層之前。 化光之方法’其中位於該剝離層上的該圖樣 在使用-ίί程性地除去該介電質覆蓋層之後，但 金屬導體之前。轉文该多晶矽閘極導體成為一完全矽化 可選Sf7所返之方法’其中該轉變包含-第-回火和 、一β、，伴隨在兩者間使用非選擇性蝕刻。 29.如請求項2】戶斤、十、 介電質覆罢厚的牛’其中該選擇性地除去該暴露的 皿層的步驟包含—乾侧程序。 42 1364796 W7·誓換頁 案號：94122559 100年07月25日修正_替換頁 30.如請求項21所述之方法，其中該轉變步驟包含形成至少 一金屬，該金屬可與多晶矽反應以形成一金屬矽化在該暴露 的多晶石夕閘極導體上’及第一回火，以形成一第一石夕化相態， 及除去任何沒有反應之金屬，及可選擇的第二回火，以轉變 該第一石夕化相態變成一第二石夕化相態。
    31.如請求項30所述之方法，其中該第一回火是執行在從約 300°到約600°C的溫度。 32.如請求項30所述之方法，其中該可選擇的第二回火是執 行在從約600°到約80(TC的溫度。 33^如凊求項30所述之方法，其中該第一回火和該可選擇的 第二回火是執行在一氣體環境包含He，Ar，N2或—混 合氣體（forming gas)中。 flU 34..如请求項21所述之方法，其中該完全矽化金屬閘極包含 NiSi或NiPtSi，且該矽化源極和汲極包含c〇Si2。 35.如凊求項21所述之方法，其中該完全石夕化金屬閘極包含 NiSi或NiPtSi ’且該石夕化源極和汲極包含。 36厂種形成進階的金屬氧化半導體結構的方法，包含下列步 驟· 43 μ 案號：94122559 丨_月25曰修正-替T頁9 提供一結構，包含至少一個圖樣化閘極堆疊和相鄰的源極 ^汲極H’駐少-侧樣制韓疊包含―多晶石夕問極 導體、一在上層的介電質覆蓋區、和位在至少此多Β曰 極導體之鄰接的側壁旁的間隔物； 日日甲 沉積一堆疊，包含一平坦化物質、一遮罩層和—光阻在結 構上，該結構包含該至少一個圖樣化閘極堆疊在上；、·。 使該堆疊圖樣化，以暴露該介電質覆蓋層； 使用一乾姓刻程序，來選擇性地除去該暴露的介 層，以暴露該多晶矽閘極導體； 、是蓋 除去此圖樣化堆疊； 藉由沉積-第-種魏•金屬而對鮮晶㈣極導 自行對準石夕化，以形成一完全石夕化金屬閘極；且 ，如冗積-第二财化金屬而__和沒極區 ’使矽化 37.如請求項36所述之方法，其中該方法可以調整 源極和汲極區在該提供步驟中形成。 38.如請求項 36所述之方法，其中該光阻包含一負型光阻 ΐοα? 7?f货換頁 案號：94122559 100年07月25曰修正-替換頁 正型光阻。 39.如清求項36所述之方法，其中該光阻包含. 以 AO圍36/斤述之方法，進-步包含塗佈-剝離層， 固、亥至少—個圖樣化閘極堆疊。 的部乂^^0/斤述之方法，其中位於該圖樣化閘極堆疊上 的‘ _離層的除去是在除去該介電質覆蓋層之前。且 化光其中位於該剝離層上的該圖樣 =體：程序以轉變該多晶娜導體成為一完全j 43·如請求項42所述之方法，^ ^ ^ ^ ^ 可選擇的第二喊，魏相相使娜tr火和 項36所述之方法，其巾該選擇性齡去該暴露的 介電質覆蓋層的步驟包含—乾侧程序。崎去絲路的 45.如請求項36所述之方法，其中該轉變步.、 的多晶石娜導體上，及第回應火 金屬/化在該暴露 第—魏相態變成-第二火以轉變該 45 U04V96 案號：94122559 100年07月25曰修正-替換頁 463〇^=5n二述之方法’ “該第-回火是執行在從約 300到約600 C的溫度。 述之方法’其中該可選擇的第二回火是執 订在從約600到約80{rc的溫度。 4^’求項45所述之方法，其中該第—回火和該可選擇的
    換頁 ίΐΐ火是執行在—氣體環境包含He，Ar，⑷或一混 合氣體（forming gas)中。 49.如請求項36所述之方法，其中該完全石夕化金屬閘極包含 NiSi或NiPtSi，且該石夕化源極和汲極包含c〇Si2。 50·.如請求項36所述之方法，其中該完全矽化金屬閘極包含 NiSi或NiPtSi ’且該石夕化源極和沒極包含NiSi。
    46
TW094122559A 2004-07-06 2005-07-04 Methods for the formation of fully silicided metal gates TWI364796B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/885,462 US7705405B2 (en) 2004-07-06 2004-07-06 Methods for the formation of fully silicided metal gates

Publications (2)

Publication Number Publication Date
TW200618119A TW200618119A (en) 2006-06-01
TWI364796B true TWI364796B (en) 2012-05-21

Family

ID=35540415

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094122559A TWI364796B (en) 2004-07-06 2005-07-04 Methods for the formation of fully silicided metal gates

Country Status (7)

Country Link
US (2) US7705405B2 (zh)
EP (1) EP1807875A4 (zh)
JP (2) JP2008506253A (zh)
KR (1) KR100945785B1 (zh)
CN (1) CN100461463C (zh)
TW (1) TWI364796B (zh)
WO (1) WO2006014188A2 (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7271455B2 (en) * 2004-07-14 2007-09-18 International Business Machines Corporation Formation of fully silicided metal gate using dual self-aligned silicide process
US7118997B2 (en) * 2005-01-28 2006-10-10 International Business Machines Corporation Implantation of gate regions in semiconductor device fabrication
US20060183323A1 (en) * 2005-02-14 2006-08-17 Omnivision Technologies, Inc. Salicide process using CMP for image sensor
US7732312B2 (en) * 2006-01-24 2010-06-08 Texas Instruments Incorporated FUSI integration method using SOG as a sacrificial planarization layer
US20070298573A1 (en) * 2006-06-22 2007-12-27 Chien-Ting Lin Semiconductor device and method for manufacturing the same
JP2012253374A (ja) * 2006-10-11 2012-12-20 Fujitsu Semiconductor Ltd 半導体装置の製造方法
US8652912B2 (en) * 2006-12-08 2014-02-18 Micron Technology, Inc. Methods of fabricating a transistor gate including cobalt silicide
US7704835B2 (en) * 2006-12-29 2010-04-27 Intel Corporation Method of forming a selective spacer in a semiconductor device
US8999786B1 (en) 2007-03-20 2015-04-07 Marvell International Ltd. Reducing source contact to gate spacing to decrease transistor pitch
KR100896862B1 (ko) * 2007-05-18 2009-05-12 주식회사 동부하이텍 반도체 소자의 제조방법
US7829416B2 (en) 2007-08-07 2010-11-09 Panasonic Corporation Silicon carbide semiconductor device and method for producing the same
JP2009182089A (ja) * 2008-01-30 2009-08-13 Panasonic Corp 半導体装置の製造方法
US7939389B2 (en) * 2008-04-18 2011-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102074479B (zh) * 2009-11-24 2012-08-29 中国科学院微电子研究所 半导体器件及其制造方法
US8664070B2 (en) 2009-12-21 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. High temperature gate replacement process
US8133746B2 (en) * 2010-03-01 2012-03-13 International Business Machines Corporation Method for semiconductor gate hardmask removal and decoupling of implants
US8431453B2 (en) * 2011-03-31 2013-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Plasma doping to reduce dielectric loss during removal of dummy layers in a gate structure
US8432002B2 (en) * 2011-06-28 2013-04-30 International Business Machines Corporation Method and structure for low resistive source and drain regions in a replacement metal gate process flow
CN102956504A (zh) * 2012-10-25 2013-03-06 上海宏力半导体制造有限公司 改善多晶硅耗尽的方法以及mos晶体管
JP2014135353A (ja) * 2013-01-09 2014-07-24 National Institute Of Advanced Industrial & Technology 半導体装置の製造方法
US10276562B2 (en) 2014-01-07 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with multiple threshold voltage and method of fabricating the same
US9478631B2 (en) * 2014-06-04 2016-10-25 Taiwan Semiconductor Manufacturing Company Limited Vertical-gate-all-around devices and method of fabrication thereof
US11088030B2 (en) 2015-12-30 2021-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and a method for fabricating the same
JP6808977B2 (ja) * 2016-05-30 2021-01-06 セイコーエプソン株式会社 流路継手および液体噴射装置
JP2017213703A (ja) * 2016-05-30 2017-12-07 セイコーエプソン株式会社 流路継手および液体噴射装置
US10290739B2 (en) 2017-09-29 2019-05-14 Taiwan Semiconductor Manufacturing Co., Ltd. Device and method of dielectric layer

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6100173A (en) * 1998-07-15 2000-08-08 Advanced Micro Devices, Inc. Forming a self-aligned silicide gate conductor to a greater thickness than junction silicide structures using a dual-salicidation process
US6312997B1 (en) * 1998-08-12 2001-11-06 Micron Technology, Inc. Low voltage high performance semiconductor devices and methods
JP3168992B2 (ja) * 1998-09-08 2001-05-21 日本電気株式会社 半導体装置の製造方法
US6211000B1 (en) * 1999-01-04 2001-04-03 Advanced Micro Devices Method of making high performance mosfets having high conductivity gate conductors
JP2000252462A (ja) * 1999-03-01 2000-09-14 Toshiba Corp Ｍｉｓ型半導体装置及びその製造方法
US6620718B1 (en) 2000-04-25 2003-09-16 Advanced Micro Devices, Inc. Method of forming metal silicide regions on a gate electrode and on the source/drain regions of a semiconductor device
US6376320B1 (en) * 2000-11-15 2002-04-23 Advanced Micro Devices, Inc. Method for forming field effect transistor with silicides of different thickness and of different materials for the source/drain and the gate
US6562718B1 (en) * 2000-12-06 2003-05-13 Advanced Micro Devices, Inc. Process for forming fully silicided gates
US6475874B2 (en) * 2000-12-07 2002-11-05 Advanced Micro Devices, Inc. Damascene NiSi metal gate high-k transistor
US20020072231A1 (en) * 2000-12-08 2002-06-13 United Microelectronics Corp. Method of forming a self-aligned silicide
US6518137B2 (en) * 2001-01-19 2003-02-11 United Microelectronics Corp. Method for forming steep spacer in a MOS device
US6555453B1 (en) 2001-01-31 2003-04-29 Advanced Micro Devices, Inc. Fully nickel silicided metal gate with shallow junction formed
KR100399357B1 (ko) * 2001-03-19 2003-09-26 삼성전자주식회사 코발트 실리사이드를 이용한 반도체 장치 및 그 형성 방법
US6686248B1 (en) * 2001-04-03 2004-02-03 Advanced Micro Devices, Inc. Method of fabricating a semiconductor device having a MOS transistor with a high dielectric constant material
JP3485103B2 (ja) * 2001-04-19 2004-01-13 セイコーエプソン株式会社 Ｍｏｓ型トランジスタ及びその製造方法
JP2004039943A (ja) * 2002-07-05 2004-02-05 Renesas Technology Corp 半導体装置の製造方法
US6846734B2 (en) * 2002-11-20 2005-01-25 International Business Machines Corporation Method and process to make multiple-threshold metal gates CMOS technology
US20050056881A1 (en) 2003-09-15 2005-03-17 Yee-Chia Yeo Dummy pattern for silicide gate electrode
JP4515077B2 (ja) * 2003-11-13 2010-07-28 富士通株式会社 半導体装置の製造方法
US7148143B2 (en) * 2004-03-24 2006-12-12 Texas Instruments Incorporated Semiconductor device having a fully silicided gate electrode and method of manufacture therefor
US7338888B2 (en) * 2004-03-26 2008-03-04 Texas Instruments Incorporated Method for manufacturing a semiconductor device having a silicided gate electrode and a method for manufacturing an integrated circuit including the same
US7183187B2 (en) * 2004-05-20 2007-02-27 Texas Instruments Incorporated Integration scheme for using silicided dual work function metal gates

Also Published As

Publication number Publication date
JP2008506253A (ja) 2008-02-28
US20090029515A1 (en) 2009-01-29
KR20070029799A (ko) 2007-03-14
WO2006014188A2 (en) 2006-02-09
TW200618119A (en) 2006-06-01
JP2012124519A (ja) 2012-06-28
US20060006476A1 (en) 2006-01-12
CN1981386A (zh) 2007-06-13
JP5400913B2 (ja) 2014-01-29
US8178433B2 (en) 2012-05-15
US7705405B2 (en) 2010-04-27
EP1807875A2 (en) 2007-07-18
CN100461463C (zh) 2009-02-11
WO2006014188A3 (en) 2006-11-23
EP1807875A4 (en) 2008-11-19
KR100945785B1 (ko) 2010-03-08

Similar Documents

Publication Publication Date Title
TWI364796B (en) Methods for the formation of fully silicided metal gates
US10340355B2 (en) Method of forming a dual metal interconnect structure
TWI250650B (en) Methods and structures for planar and multiple-gate transistors formed on SOI
TW541698B (en) Damascene double-gate MOSFET with vertical channel regions
TWI241689B (en) Semiconductor device including insulated-gate field-effect transistor, and method for manufacturing the same
US7682968B2 (en) Self-aligned metal to form contacts to Ge containing substrates and structure formed thereby
JP4748408B2 (ja) 半導体装置のメタルシリサイド層形成方法
US7790611B2 (en) Method for FEOL and BEOL wiring
TW200425409A (en) Method and process to make multiple-threshold metal gates CMOS technology
JP2005150752A (ja) ニッケルシリサイド膜の形成方法及びこれを利用した半導体素子の製造方法
JP2010004006A (ja) 寄生容量が低減されたｓｏｉボディ・コンタクト型ｆｅｔのための方法及び構造体
TW201009955A (en) MOS structures that exhibit lower contact resistance and methods for fabricating the same
KR20170109224A (ko) 상호 접속 구조물, 이의 제조 방법, 및 이를 이용하는 반도체 디바이스
US7952165B2 (en) Heterojunction bipolar transistor (HBT) with self-aligned sub-lithographic metal-semiconductor alloy base contacts
US20020102845A1 (en) Conformal surface silicide strap on spacer and method of making same
TWI262561B (en) Method of forming ultra-shallow junction devices and its application in a memory device
US8076203B2 (en) Semiconductor device and method of manufacturing the same
TW200807565A (en) Semiconductor device and method for fabricating the same
TWI314350B (en) Method for manufacturing integrated circuit self-aligned devices
US10707167B2 (en) Contacts to semiconductor substrate and methods of forming same
US20050196912A1 (en) Planar pedestal multi gate device
CN113745113B (zh) 半导体器件及其形成方法
CN103730498B (zh) 半导体器件及其制造方法
US11817345B2 (en) Multiple thickness semiconductor-on-insulator field effect transistors and methods of forming the same
JP2002289870A (ja) 半導体装置の製造方法