TWI363410B - - Google Patents
Download PDFInfo
- Publication number
- TWI363410B TWI363410B TW97127691A TW97127691A TWI363410B TW I363410 B TWI363410 B TW I363410B TW 97127691 A TW97127691 A TW 97127691A TW 97127691 A TW97127691 A TW 97127691A TW I363410 B TWI363410 B TW I363410B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- conductive
- temporary
- plating
- selective
- Prior art date
Links
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Description
1363410 九、發明說明: 【發明所屬之技術領域】 方法,尤指無導電線的選擇 本發明係關於一種無導電線電鑛 性電鑛方法。 【先前技術】 曰由於電子產品㈣短小之趨勢,加上功能之不斷增多,使得 •日日片之I/O數快速增加’相對的封裝技術也不斷更新,現今在高階 產品中已多數採用覆晶封裝(FlipChip)的技術,封裝 不斷地提高。 夕為了滿足更細線距的高密度載板的需求,必須盡可能保留更 :的佈H尤其疋在電織束後便不再需要_的導電線更 疋值传考慮的對象。具體來說,需要在封裝載板的線路層上電鍛 錄金時,為了將魏時所需的電流傳人載板,尤其是欲電鑛的線 Φ ^必項透過相連接於線路層之導電線傳入,雖然此種做法可 、將線路層凡全地用電鑛錄金層包覆住,但是導電線在完成電鏡 後仍會保留在載板巾,而佔關有限的佈較間。若欲減少導電 線所佔用的佈線m而將導電線的寬度作得比較树,會導致 所電艘出來的電_金層厚度不均勻,因此縮小導電線的寬度仍 不是個提高佈線密度的好辦法。 為了達到提高可佈線空間的目的,已有許多廠商紛紛提出無 導線電鎮的t作方法。但是,龍的某些方法巾,為了省略導電 5 1363410 線,卻無法完全地用電鍍鎳金層包覆住線路層,亦即僅在線路層 上面有電链錄金層’侧邊卻無法覆蓋電鑛鎳金。 現有無導電線電鍍技術中以無電鍍線(Non Plating Line, NPL)' Bottom Plating、FBG(GPP)、選擇性鍍金(Sdective G〇id)、 厚化學鎳金(ENAG)為主。然而這些習用的無導電線電鍍均存在者 些許的問題。 無電鍍線(Non Plating Line,NPL)提供了一種無須於基板之 表面佈設電鍍導_可進行施紐接驗之電題/金的設計, 其主要以導電膜作為電流傳導路徑以導通基板上之各電性接觸 塾,進而形成晶片封裝基板電性接觸墊之電鍍鎳/金製程與結構, 可大幅減少因電鍍導線之佈設而造成之影響。 NPL、Bottom Plating製程的缺點為流程繁複故成本較高,亦 即若佈線(layout)為同層獨立節點(net)的圖案咖馳),有時會很難 以此方式生產,也就是當該net未透過導通孔或via連接至另一面 (例如焊球墊(ball pad)及内層的P〇wer & ground)在設計或製造上會 有一些限制。 θ gpp提供❹m肌的雜,倾IC她輯無須於基板 之表面佈設魏導線亦可進行基板電性接觸塾之電金的設 計’減少因電鑛導線之佈設而造成之影響。但由於Gpp需在線路 上皆錢上齡,有成本高及防焊層綠漆與金面的結合力較鋼面為 弱的缺點。 1363410 選擇性鍍姆法的缺點為製程操作窗(wind—較小,電賴 金時較易發生渗鍵而影響良率;厚化學鎳金在業界也有一些應 用問題點在於化學藥液管控不易,有時會發生化學藥液攻擊 焊f跳鐘基材上金與肩薄等問題,另外因黑塾恤成㈣ 造成焊塾與鍚球結合力不良峨落,職造者而言 一直是時有耳聞的惡夢。
除此之外’亦有麵提出臨時性導電線的做法,不但避免上 述問題,更可_可移除導電性的特性,實現高密度载板的目的。 中華民國專利公告號第聰%號「— 或第1240400號「防焊制㈣'土板之找方法」 導電線電财种s法」職用的無 的背面將電鍍電流傳遞至上=鍵金屬’由載板 是,此方法主要是針對整層金屬層中某個部 而在這部分形成保護層。若是對於獨立的焊_和其 他載板巾销縣姑連_,錄梅 (,、 【發明内容】 盆利fΠ主要目的在提供"'種無導電線的選擇性電錢方法, 用先齡/_顧_反向流程分取成保護層、連接塾 i、’ 轉顿再進行銅聰靖,以相去除臨時導電 露出鍍錄制,雜最終才電 =時在找f要進行魏時,均彻可騰的承載板 J。時導電料供域_魏€流,使得就算是獨立的焊對和 7 1363410 可採用,並在製程結束或無須 以達到無導電線電鍍的目的。 其他載板中金屬部分均無連接者)仍 再電鍍時去除承載板與臨時導電層, ^目的在本發明一種無導電線的選擇性電鍍方法 :’主要在金屬化臨時導電層的承載板上,利用承載板、臨時導 電層傳遞電鐘電流,並基於圖案化光阻層選擇地在臨時導電層上 依序電鑛出分離金屬層、賴保護層、連接㈣。接著,利用愿 合增層法逐漸完成其他線路層(仍枷承餘傳遞電流),並在梦程 結束或無須再紐時,絲承她與科導電層,而繼續完成如 防焊製程,以達到無導電線的選擇性電鍍。 關於本發明之優點麟神可以藉⑽下的购詳述及所附圖 式得到進一步的瞭解。 【實施方式】 叫參閱第1A〜U圖’第ία〜^圖為本發明無導電線的選擇性 電鑛方法之第-實關示意圖。其中,如第1D圖所示,承載板⑽ 的材質為可為導電或不導電材料,臨時導電層(12)的材質為銅,分 離金屬層(16)的材質為鎳,電錄保護層〇8a)的材質為金,相鄰於連 接塾層(20)的電錢保護層⑽)的材質為鎳。這其中,利用承载板 (1〇)、臨時導電層(12)之間材質上的差異性,可使得承載板⑽得 以順利被脫除,如第1H圖所示。利用分離金屬層(16)、臨時導電 層(I2)之間材質上的差異性,在钕刻去除臨時導電層⑽時,不會 破壞到分離金屬層(16) ’如第1H圖所示。同理,利用分離金屬^ (16)、電鑛保護層(18a)之間材質上的差異性,可使得分離金屬層&
Claims (1)
1363410 十、申請專利範圍: 1、 一種無導電線的選擇性電鍍方法,包含: 提供金屬化臨時導電層的一承載板; 在該臨時導電層上形成一圖案化光阻層; 利用該承載板、該臨時導電層傳遞電錢電流,並 基於該圖案化光阻層,選擇地在該臨時導電 鲁 層上依序電鑛出一分離金屬層、電鑛保護 層、一連接墊層; 去除該圖案化光阻層;以及 將一介電膠膜壓合至該臨時導電層及其上的該 分離金屬層、該電鍍保護層、該連接墊層; 其中,在無須利用該承載板、該臨時導電層傳遞 _ 電錢電流時’可依序去除該承載板、該臨時 導電層、該分離金屬層,以曝露出該介電膠 膜、該電鍵保護層。 士申响專利範圍第丨項所述之無導電線的選擇性 電锻方法’其中該承载板的材質為可導電或不導 電材料。 3如中°月專利辜巳圍第1項所述之無導電線的選擇性 電鍍方法’其中該臨時導電層的材質為銅。 2申請專利範圍第i項所述之無導電線的選擇性 電鍍方法,其中該分離金屬層的材質為鎳。 2申請專利範圍第丨項所述之無導電線的選擇性 電鍍方法,其中該電鍍保護層的材質為金。 如申明專利範圍第丨項所述之無導電線的選擇性 電鍍方法,其中相鄰於該連接墊層的該電鍍保護 層的材質為鎳。 如申明專利範圍第丨項所述之無導電線的選擇性 電鍍方法,其中進一步包含: 在去除該承載板、該臨時導電層之後,在被曝露 出的該介電膠膜上形成一防焊層。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW97127691A TW201005891A (en) | 2008-07-21 | 2008-07-21 | Alternative electroplate method without conductive wire |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW97127691A TW201005891A (en) | 2008-07-21 | 2008-07-21 | Alternative electroplate method without conductive wire |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201005891A TW201005891A (en) | 2010-02-01 |
TWI363410B true TWI363410B (zh) | 2012-05-01 |
Family
ID=44826467
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW97127691A TW201005891A (en) | 2008-07-21 | 2008-07-21 | Alternative electroplate method without conductive wire |
Country Status (1)
Country | Link |
---|---|
TW (1) | TW201005891A (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN216650133U (zh) * | 2021-11-12 | 2022-05-31 | 北京梦之墨科技有限公司 | 一种电路结构 |
CN114717613B (zh) * | 2022-04-13 | 2024-05-10 | 长电科技管理有限公司 | 一种使用导电膜实现无引线电镀的加工方法以及基板结构 |
-
2008
- 2008-07-21 TW TW97127691A patent/TW201005891A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
TW201005891A (en) | 2010-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100850212B1 (ko) | 균일한 무전해 도금 두께를 얻을 수 있는 반도체 소자의제조방법 | |
TWI246753B (en) | Package substrate for electrolytic leadless plating and manufacturing method thereof | |
CN107039144A (zh) | 电感器部件 | |
TWI223348B (en) | Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same | |
CN108141955A (zh) | 柔性电路板 | |
JP2011527830A (ja) | 導体間隙が縮小された超小型電子相互接続素子 | |
US8416577B2 (en) | Coreless substrate and method for making the same | |
TWI363410B (zh) | ||
TW201010557A (en) | Method for fabricating a build-up printing circuit board of high fine density and its structure | |
JP2008124339A5 (zh) | ||
CN103025057A (zh) | 布线基板及其制造方法 | |
JP2007158069A (ja) | 半導体パッケージの外部接続構造及びその製造方法 | |
US8148050B2 (en) | Method for fabricating probe needle tip of probe card | |
TW200948232A (en) | Manufacturing method of leadless packaging substrate | |
JP3357875B1 (ja) | 電解メッキ方法及びプリント配線基板の製造方法 | |
JP3721299B2 (ja) | 半導体パッケージの製造方法 | |
TW200832542A (en) | Semiconductor structure and method for forming the same | |
KR101114260B1 (ko) | 양면 금도금 공법을 이용하는 인쇄회로기판의 제조 방법 | |
TWI305406B (en) | Method for fabricating a packaging substrate | |
JP3916364B2 (ja) | 金属ベース配線板の製造方法 | |
TWI277191B (en) | Method for manufacturing leadless package substrate | |
KR101313155B1 (ko) | 인쇄회로기판의 도금방법 및 이를 이용한 연성 인쇄회로기판의 제조방법 | |
TW200845849A (en) | Leadless electroplating method for an independent solder pad | |
TWI298940B (en) | Method for forming barrier layers on semiconductor package substrate | |
TWI242399B (en) | Method of selected plating |