TWI362838B - Semiconductor device having on-chip reference voltage generator - Google Patents
Semiconductor device having on-chip reference voltage generator Download PDFInfo
- Publication number
- TWI362838B TWI362838B TW092137417A TW92137417A TWI362838B TW I362838 B TWI362838 B TW I362838B TW 092137417 A TW092137417 A TW 092137417A TW 92137417 A TW92137417 A TW 92137417A TW I362838 B TWI362838 B TW I362838B
- Authority
- TW
- Taiwan
- Prior art keywords
- voltage
- reference voltage
- block
- digital converter
- analog
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 5
- 239000003990 capacitor Substances 0.000 claims description 30
- 238000006243 chemical reaction Methods 0.000 claims description 14
- 230000000087 stabilizing effect Effects 0.000 claims description 10
- 238000012937 correction Methods 0.000 claims description 5
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 230000005611 electricity Effects 0.000 claims 1
- 230000003068 static effect Effects 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 36
- 238000005070 sampling Methods 0.000 description 11
- AFYCEAFSNDLKSX-UHFFFAOYSA-N coumarin 460 Chemical compound CC1=CC(=O)OC2=CC(N(CC)CC)=CC=C21 AFYCEAFSNDLKSX-UHFFFAOYSA-N 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 238000004806 packaging method and process Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 239000012141 concentrate Substances 0.000 description 2
- 238000002059 diagnostic imaging Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0626—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by filtering
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
- H03M1/164—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages
- H03M1/167—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages all stages comprising simultaneous converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Analogue/Digital Conversion (AREA)
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
1362838 玖、發明說明： (一） 發明所屬之技術領域 本發明係關於一種半導體裝置；更具體言之，係關於一 種具有晶片上參考電壓產生器之類比對數位轉換器（A/D轉 換器）。 (二） 先前技術
由於晚近CMOS VLSI技術及數位信號處理技術之進步 、高鮮明度之視訊系統、下一代之個人行動通訊、高速無 線網路、及醫學影像系統日益需要高分解度、高速低電力 消耗之A/D轉換器（以下簡稱ADCs)。具體言之，在平板顯 示器、數位資料貯存讀取通道、醫學影像及RGB圖像應用 上，使用之ADCs需要在小的晶片面積上提供至少8位元 之解析度及200MS/S性能，且其電力消耗低。具有超過2 00 M S/s之採樣率之大部份傳統ADCs普遍係根據閃速（flash) 、折返（folding) ' 次界限（subranging)及管路式（pipeline) 架構。本發明係採用管路式架構以最佳化速度、電力消耗 、及晶片面積。 第1圖係爲示出傳統ADC之方塊圖。 如所示，傳統之ADC包括採樣及保留放大器（以下簡稱 爲SHA)1 1，第1及第2增倍數位對類比轉換器13及15 (以下簡稱MDACs)，第1至第3單位類比對數位轉換器12 、14及16(以下簡稱爲UADCs)，數位校正邏輯17(以下簡 稱爲DCL)及十進位器18(以下簡稱爲DCM)。 詳言之，接收類比信號AIN之SHA 1 1係用於對輸入類 -5- 1362838
比信號進行採樣。第1至第3 U ADCs 1 2 ' 1 4及1 6分別將被 採樣之信號轉換成首段數位碼。每個第1及第2 MDACs 13 及15’係分別將來第】至第2 UADCs之每個首段數位碼轉 換爲每個已還原之類比信號；將此等已還原之類比信號分 別加於採樣信號之上；及然後分別輸出合成之信號到第2 及第3 UADC 12'14及16。在採樣信號被第1至第3 UADCs 12、14及16轉換爲首段數位碼後，DCL 17組合首段數位 碼並輸出8位元之第2段數位碼至DCM。最後，DCM 18 以1/2或1/4採樣率對8-位元第2段數位碼進行採樣。另 外，第1圖上雖未示出，實際上，傳統之ADC係使用外部 時脈信號或產生內部時脈信號以控制上述之內部方塊。 下文將詳述傳統之ADC之動作步驟。 Φ 首先，類比信號AIN輸入傳統之ADC並被SHA 1 1採樣 而變成採樣信號。然後第1 UADC 12比較從SHA 1 1輸出 之採樣信號與從外部電路輸入之參考電壓並產生第1 3-位 元首段數位碼》 接著，第1MDAC 13將第1 UADC 12輸出之第1 3-位元 首段數位碼轉換成第1已還原之類比信號。然後將此第1 已還原之類比信號加入採樣信號。結果，第1 MDAC 13得 出微小的類比信號。然後，將此微小類比信號放大後輸出 至第 2 UADC 14 及第 2 MDAC 15。 接著，如第1 UADC 12那樣，第2. UADC 14產生第2 3-位元首段數位碼。第2 MDAC 15也與第1 MDAC 13相同地 動作，而第3 UADC 16係將第2 MDAC 15之輸出信號轉換 -6- 1362838 成第34 -位元首段數位碼。 接著，DCL 17接收從第1至第3 UADC 12、14及16輸 出之第1至第3首段數位碼。爲了消除非線性誤差，例如 在類比轉換成數位之過程上產生之偏移電壓（offset voltage) ，DCL 17將每個第1 3-位元首段數位碼之最後位元及第2 3-位元首段數位碼之第1位元疊置在每個第2 3-位元首段 數位碼之最後位元及第3 4-位元首段數位碼之第1位元。 傳統之ADC在將類比信號轉換成數位碼或將數位碼轉換〃 成類比信號之動作步驟上係使用參考電壓。於傳統之ADC 上，參考電壓係從外部電路提供。如果參考電壓產生器係 在外部電路上時則在參考電壓產生器和傳統ADC晶片之間 設有濾波器俾穩定參考電壓，亦即，消除連結線之寄生電 感及電容，及傳統之ADC晶片之阻抗所產生之雜訊及脈衝 雜訊（glitch)。 另外，爲了消除雜訊及脈衝雜訊，含於濾波器內之電容 器之電容量須相當大。結果，因爲電容器之尺寸係與其之 電容量成正比例增大，導致無法將參考電壓產生器及傳統 之ADC容納在1個晶片內。 (三）發明內容 因此，本發明之目的係提供一種半導體裝置，其藉消除 高頻雜訊及脈衝雜訊以穩定參考電壓而具有良好之體積及 動作速度之優點。 依本發明之形態’提供一種.在單晶片上建置之類比對數 位轉換器，此單晶片包括用於產生N個參考電壓之晶片上 1362838 參考電壓產生器，N係爲正整數；及用於藉參考電壓 入之類比信號轉換成數位信號之轉換裝置。 依本發明之另外形態，提供一種具有單晶片類比對 轉換器之系統，此系統包括內含於類比對數位轉換器 於產生N個參考電壓之晶片上之參考電壓產生器，N 正整數；及內含於類比對數位轉換器，用於藉參考電 輸入之類比信號轉換成數位信號之轉換方塊。 (四）實施方式 下文，將參照附圖詳述本發明之具有晶片上之參考 產生器之類比對數位轉換器（A/D轉換器）。 第2圖係爲示出本發明之類比對數位轉換器（以下簡 A D C)之方塊圖。 如所示，ADC上設有用於供給參考電壓REF__VOL 片上之參考電壓產生器200，用於穩定參考電壓REF_ 之晶片上RC濾波器3 00及用於將類比信號AIN轉換 位元數位信號DOUT之轉換單元100。 轉換單元100具有與第1圖所示之傳統之ADC相同 構。亦即，轉換單元100包括採樣及保留放大器（下文 爲SHA) 110,第1及第2增倍數位對類比轉換器130及 (下文簡稱爲MDACs)，第1至第3單位類比對數位轉 120、140及160(下文簡稱爲UADCs)，數位校正邏輯 (下文簡稱爲DCL)及十進位器180(下文簡稱爲DCM)。 ，有關其結構之細節及動作步驟不再贅述《 但是，爲了供應穩定之參考電壓，本發明之ADC係 將輸 數位 ，用 係爲 壓將 電壓 稱爲 之晶 —VOL 成8- 之結 簡稱 150 換器 170 是於 將晶 -8- 1362838 片上之參考電壓產生器200及轉換單元100聚集在單晶片 上。另外，晶片上之RC濾波器300也設在相同之晶片上 。結果，因參考電壓REF_VOL係在晶片內產生，故顯著地 提供參考電壓REF_VOL之完整性。附帶的，不似先前技術 ，本發明之ADC也可不用金屬線接合封裝方法（wire-bonding packaging method)，而用浮動晶片結合（flip-chip)封裝方法 。因此，提昇輸入SHA 110之類比信號之整體性。 第3圖係爲描述第2圖所示之晶片上之參考電壓產生器 2〇〇及晶片上之RC濾波器300之示意電路圖。 如所示，晶片上之參考電壓產生器200包括用於產生初 始電壓VRE FIN之初始電壓產生器220,用於藉變動初始電 壓VREFIN之位準以產生參考電壓REFT及REFC之電壓位 準移位器24G及用於藉穩定參考電壓REFT及REFC而輸出 穩定之參考電壓REFTOP及REFBOT至轉換單元100之電 壓驅動器2 6 0。 耦合在晶片上參考電壓產生器200及轉換單元100之間 之晶片上之RC濾波器3 0 0係包括兩對串聯之電阻器及電容 器。 詳言之，電壓位準移位器240包括用於接收初始電壓 VREFIN及感應出感應電壓TR2之第1電壓感應方塊242 ，用於供應動作電流之第1驅動方塊PM1及用於根據感應 電壓TR2及動作電流，輸出參考電壓REFT及REFC之電 壓分割方塊244 »電壓位準移位器240另包括耦合在電壓 感應方塊242及電壓分割方塊244之間，用於穩定參考電 壓REFT及REFC之第1電容器C1。 -9- 1362838 另外，電壓驅動器260包括用於藉穩定第1參考電壓REFT ’輸出第1穩定參考電壓REFTOP之第1驅動單元及用於 藉穩定第2參考電壓REFC，輸出第2穩定參考電壓REFBOT 之第2驅動單元。 晶片上參考電壓產生器200執行下述動作步驟：產生初 始電壓VREFIN;響應初始電壓VREFIN調整感應電壓之位 準以產生第1及第2參考電壓REFT及REFC ;及藉穩定第 1及第2參考電壓REFT及REFC以輸出第1及第2穩定之 參考電壓REFTOP及REFBOT。 '第4圖係爲內含於第3圖所示之晶片上之RC濾波器3 00 之濾波用電容器。 如所示，濾波用電容器係由 PMOS '電晶體所建置 (implemented)。PMOS電晶體之閘極G係爲濾波用電容器 之一側，而源極S、洩極D及本體Β係爲濾波用電容器之 另一側並接至電源電壓VDD。這裡，爲了減少PMOS電晶 體之本體效應，濾波用電容器之源極S及洩極D係接至濾 波用電容器之本體Β。相較於具有金屬-絕緣體-金屬（ΜΙΜ) 結構之一般電容器，使用PMOS電晶體之本發明之濾波用 電容器具有較大之電容量對尺寸之效果。 第5圖係爲說明第2圖所示之晶片上參考電壓產生器200 及晶片上RC濾波器3 00之模擬結果之圖。 如所示，圖之X軸係爲時間之座標値（單位爲ns)，而圖 之Y軸係爲參考電壓之座標値（單位爲mV)。於該圖上，有 示出實線及虛線：實線係本發明之參考電壓；虛線係先前 -10- 1362838 技術之參考電壓。
模擬及比較兩個在22 OMS/s速度下運作之不同電路。傳 統之ADC在參考電壓輸出節點上具有〇.ιμρ之晶片外（off-chip)旁通（bypass)電容器，而本發明之ADC具有接至參考 電壓輸出節點之晶片上（〇n-chip)RC濾波器3 00。如第5圖 所示’具有晶片上RC濾波器300之電路之整定時間（settHng time)係0.4 5ns，此時間係能對應比400MS/S高之採樣率。 但是’在參考電壓輸出節點上具有0.1 pF之晶片外電容器 之整定時間則明顯長得多。基於此特定封裝之結合墊 (bonding pads)假設具有分別爲2.5nH及0.7pF之寄生電感 及電容。這裡，整定時間係定義爲使參考電壓穩定於±2mV 範圍內所需之時間。 第6圖係爲本發明之實施例之ADC之晶片。
本發明之實施例之ADC係在0.25μηι η-井（n-well)單-工 藝（single-poly)、5·金屬CMOS流程上製成。ADC之模照 片（die photograph)係示於第6圖上。在電路方塊之間之晶 片上PMOS分離（decoupling)電容器係用粗虛線表示。 本發明實施例之ADC在3b MDACs上係採用MCS技術 俾在高速運作下具有低的電力消耗及低的雜訊。MCS技術 係藉將兩個單位電容器根據相等之電荷重新分佈槪念合倂 成爲單一電容器而將所要之MDAC單位電容器從8個減少 到4個。若使用相同之單位電容器之電容量作爲MDAC時 藉減少SH A之負載電容器及相互連接線之數目，及減少一 半MDAC上之裝置，SHA及MDAC能在不增加電力消耗下 -11- 1362838
改善增高之速度。考慮電力消耗、解析度、kT/C雜訊及8b 匹配，在第1及第2 3b MDACs上之單位電容器之電容量 係分別爲1〇〇邝及50fF。MDACs係由折返串列（folded-cascade)之第 1 段架構及非折 返串列 （unfolded-cascade) 之 第2架構所構成之兩段放大器，具有70dB之直流增益。第 1及第2 MDACs之- 3dB頻率係分別爲562MHz及477MHz 。ADC 佔用 2.25mm2 之活動模區（active die area)，在 2.5V 及220MS/S之下之散熱量爲220mW。
第7圖係爲示出第6圖所示之晶片之微分非線性（differential nonlinearity)DNL 及積分非線性（integral nonlinearity)IN.L 之波形。如所示，DNL及INL之測定値係分別在-0.44至 + 0.43LSB 及-1 . 1 3 至 +0.83LSB。 第8圖係爲描述從第6圖所示之晶片輸出之數位碼之頻 譜（spectrum) 0
如所示，其繪出在220MS/S下，以120MHz類比正弦波 測定之頻譜。用晶片上之十進位器電路以220MHz之1/4 速率擷取輸出之數位資料。在此一提者，ADC本身係在220 MS/s之全速下動作。 第9A及9B圖係描繪第6圖所示之每個晶片，對每個採 樣頻率及輸入信號，之無假性之動態範圍SFDR及信號對 雜訊和失真比SNDR。 當採樣速率從50MS/S增加到220MS/S時使用10MHz之 微分輸入正弦波之SNDR及無假性動態範圍（SFDR)係示於 第9A圖。當採樣頻率增加到200MS/S時SNDR係維持在 -12- 1362838 40dB以上。在220MS/S最大之動作採樣速率下，10MHz 之輸入會使SNDR從41dB降3dB而成38dB。考慮目前之 封裝方式，水平及垂直長度各爲1.1mm及1.2mm之連結線 上之寄生電容及電感成份，在最大之動作頻率下，ADC之 實際動態性能預期能更好。因爲所提議之ADC將被積體化 成爲相當大系統之幾個重要之核心大胞（core macro cells) 且輸入及輸出連接線短，因此鮮少會產生在以多凸出晶.圓 (multi-project wafer) (MPW)爲主之封裝上常看到之長連結 線之問題。 第9B圖之SNDR及SFDR係在220MS/S之最大採樣頻率 下遞增輸入之頻率而測定出者。當輸入頻率增加到耐基斯 特（Nyquist)頻率時SNDR及SFDR則分別維持在37dB及 49dB以上。本發明之ADC之測定出之性能總結於表1。 解析度 8位元 最大速率 220MS/S 方法 0.25μτη CMOS 輸入範圍 lVp.p SNDR 在 200MS/S 在 10MHz 爲 40.8dB，在 120MHz 爲 40.1dB，在 500MHz 爲 37.4dB 在 220MS/S 在 10MHz 爲 3.80dB，在 120MHz 爲 36.9.dB，在 500MHz 爲 34.3dB SFDR 在 200MS/S 在 10MHz 爲 49.5dB，在 120MHz 爲 49.3dB，在 500MHz 爲 47.2dB 在 220MS/S 在 10MHz 爲 47.3dB，在 120MHz 爲 48.6dB，在 500MHz 爲 41.4dB DNL 0.44LSB/+0.43LSB INL -1.13LSB/+0.83LSB ADC核心電力 在220MS/S 爲 220mW 活動模區 2.25mm2(=l .5mmxl .5mm) 表1 :本發明之ADC之性能總結 -13- 1362838 第10圖係爲示出相較於其它ADCs，本發明之ADC之性 能之圖。 如所示，仗用雙極性電晶體之ADC消牦較大電力且使用 先前技術之CMOS電晶體之ADC無法用單晶片製造。但是 ，本發明之ADC能聚集全部之構件於一個晶片上，且具有 動作速度高、電容量大及電力消耗低之優點。這裡，報酬 値（figure of merit (FoM))，圖上之Y -軸之座標値，係依下 列方程式定義： FOM = (2xERBW)x2enob/功率（單位：MHz/mW)方程式 1 於方程式1上，有效之分解度頻寬（ERBW)係爲在低輸入 頻率時訊噪比（SNR)比SNR低3dB那時之輸入頻率，而 ENOB係代表有效之ADCs之位元數。 結果，具有晶片上參考電壓產生器及晶片上RC濾波器 之類比對數位轉換器（ADC)能藉在類比對數位轉換器之晶 片上聚集晶片上之參考電壓產生器及晶片上RC濾波器而 有效地去除雜訊或脈衝雜訊（glitch)。 如上述，本發明之晶片上之參考電壓產生器及晶片上之 RC濾波器係應用在ADC上。但是，本發明也能應用於使 用參考電壓之半導體裝置，例如，數位對類轉換器DAC、 濾波器等上。 雖然本發明已針對特定實施例說明如上，但熟悉此項技 術者當瞭解可對本發明作各種改變及變更而不逾越下述申 請專利範圍各項所界定之精神及範圍。 1362838 (五）圖式簡單說明 本發明之上述及其它目的已藉參照下列附圖對較佳實施 例之敘述而形淸楚，其中： 第1圖係爲示出傳統之類比對數位轉換器（ADC)之方塊 ίΞΙ · 圖， 第2圖係爲示出本發明之ADC之方塊圖； 第3圖係爲描述第2圖所示之晶片上參考電壓產生器及 RC濾波器之示意電路圖； 第4圖係含於第3圖所示之RC濾波器內之電容器； 第5圖係爲說明第2圖所不之晶片上參考電壓產生器及 RC濾波器之模擬結果之波形； 第6圖係爲本發明之實施例之ADC之晶片； 第7圖係爲示出第6圖所示之晶片之微分非線性DNL及 積分非線性INL之波形； 第8圖係爲敘述從第6圖所示之晶片輸出之數位碼； 第9Α及9Β圖係描繪對每個採樣頻率及輸出信號之頻率 ，第6圖所示之晶片之每個無假性動態範圍SFDR及信號 對雜訊和失真比SNDR之波形；及 第10圖係爲示出相較於先前技術之ADC，本發明之ADC 之性能之曲線。 主要部分之代表符號說明 10 0 轉換單元 110 採樣及保留放大器 120，140，160第1，第2,第3單位類比對數位轉換器 -15- 1362838 130,150 第 1 及 第 2 增 倍 數 位 對類比轉換器 1 70 數 位 校 正 邏 輯 1 80 十 進 位 器 200 晶 片 上 參 考 電 壓 產 生 器 220 初 始 電 壓 產 生 器 240 電 壓 位 準 移 位 器 242 第 1 電 壓 感 應 方 塊 260 電 壓 驅 動 器 3 00 晶 片 上 RC i 慮波； 器
-16-
Claims (1)
1362838
修正本 第92 13 74 17號「具有晶片上參考電壓產生器之半導體裝置」 專利案 (2011年8月29日修正） 拾、申請專利範圍： 1. 一種建置在單晶片上之類比對數位轉換器，包括： 用於產生N個參考電壓之晶片上參考電壓產生器，其 中N係爲正整數；及 用於藉使用該參考電壓將所輸入之類比信號轉換成一 數位信號之轉換裝置， 其中，該晶片上參考電壓產生器包括用於穩定該參考 電壓之電壓驅動器。 2 .如申請專利範圍第1項之類比對數位轉換器，其中，該 晶片上參考電壓產生器包括用於產生該參考電壓之電壓 位準移位器。 3 .如申請專利範圍第1項之類比對數位轉換器，其中，另 包括Μ個濾波器，其耦合於該晶片上參考電壓產生器及 該轉換裝置之間以消除包含於該參考電壓內的雜訊，其 中Μ係爲正整數。 4 .如申請專利範圍第1項之類比對數位轉換器，其中，該 晶片上參考電壓產生器包括： 用於產生一初始電壓之初始電壓產生器；及 電壓位準移位器，用於藉移位該初始電壓之電壓位準 以產生具有Ν個電壓位準之參考電壓。 5 .如申請專利範圍第4項之類比對數位轉換器，其中，該 1362838 修正本 電壓位準移位器包括： 用於接收該初始電壓以產生一感應電壓之第1電壓感 應方塊； 用於藉移位該感應電壓之電壓位準以輸出該參考電壓 作爲參考操作電流之初始電壓之電壓位準的電壓移位方 塊；及 用於對該電壓移位方塊產生該操作‘電流之第1驅動方 塊。 6 .如申請專利範圍第5項之類比對數位轉換器，其中，該 電壓位準移位器包括第1電容器，其耦合在該電壓感應 方塊及該電壓分割方塊之間以穩定該參考電壓。 7 .如申請專利範圍第5項之類比對數位轉換器，其中，該 第1電壓感應方塊包括用於產生該感應電壓之微分放大 器。 8 .如申請專利範圍第5項之類比對數位轉換器，其中，該 第1驅動方塊包括耦合至一電源電壓及該電壓分割方塊 之Μ 0 S電晶體，該Μ 0 S電晶體之閘極係耦合至該第1電 壓感應方塊。 9 .如申請專利範圍第5項之類比對數位轉換器，其中，該 電壓移位方塊包括在該電壓驅動方塊及一接地電壓之間 串聯連接之複數個電阻器。 10.如申請專利範圍第9項之類比對數位轉換器，其中，該 參考電壓係藉該驅動方塊及該電壓移位方塊所決定。 1 1 .如申請專利範圍第1 0項之類比對數位轉換器，其中，該 -2- 1362838 修正本 參考電壓係被分割成第1及第2參考電壓。 1 2 ·如申請專利範圍第1 0項之類比對數位轉換器，其中，該 電壓驅動器包括： 用於穩定該第1參考電壓之第1驅動單元；及 用於穩定該第2參考電壓之第2驅動單元。 13.如申請專利範圍第12項之類比對數位轉換器，其中，該 第1驅動單元包括： 用於接收該第1參考電壓以產生一第1電壓之第2電 壓感應方塊； 連接至一電源電壓以穩定該第1電壓之第2驅動方塊 ，用以輸出經穩定之第1電壓作爲該第1參考電壓； 耦合在該第2電壓感應方塊及該第2驅動方塊之間以 穩定第1電壓之第2電容器；及 耦合在該第2電壓感應方塊及該第2驅動方塊之間以 穩定該第1參考電壓之第1電阻器。 1 4 .如申請專利範圍第13項之類比對數位轉換器，其中，該 第2電壓感應方塊包括用於產生該第1電壓之微分放大 器。 i 5 .如申請專利範圍第1 2項之類比對數位轉換器，其中，該 第2驅動方塊包括耦合到該電源電壓及該第1電阻器之 MOS電晶體，該MOS電晶體之閘極係耦合至該第2電壓 感應方塊。 i 6 .如申請專利範圍第1 5項之類比對數位轉換器，其中，該 第2驅動單元包括： -3- 1362838 修正本 用於接收該第1參考電壓並感應該第2參考電壓之第 動壓 驅電 3 考 第參 之 2 壓第 電該 考爲· 參作 2 壓 第電 該 2 定第 穩之 以定 壓穩 電經 塊地出 ^接輸 應一 以 感至用 壓接’ 電連塊 3 方 · 耦合在該第3電壓感應方塊及該第3驅動方塊之間以 穩定該第2參考電壓之第3電容器；及 耦合在該第3電壓感應方塊及該第3驅動方塊之間以 穩定該第2參考電壓之第2電阻器。 1 7 .如申請專利範圍第1 6項之類比對數位轉換器，其中，該 第3電壓感應方塊包括： 用於藉一電流鏡（current mirror)感應該第2參考電壓 之微分放大器。 1 8 _如申請專利範圍第1 7項之類比對數位轉換器，其中，該 第2驅動方塊包括： 耦合到該接地電壓及該第1電阻器之MOS電晶體，其 中該MOS電晶體之閘極係耦合至該第3電壓感應方塊。 1 9 .如申請專利範圍第3項之類比對數位轉換器，其中，該 濾波器爲一 RC濾波器。 2 0 .如申請專利範圍第1 9項之類比對數位轉換器，其中，該 RC濾波器包括由一 MOS電晶體所具體作成之電容器， 該Μ 0 S電晶體之閘極係作爲該電容器之—側，並且其源 極、汲極及本體係作爲該電容器之另一側。 2 1 · —種具有單晶片類比對數位轉換器之系統，其包括： -4- 1362838 修正本 包含於該類比對數位轉換器內以產生N個參考電壓之 晶片上參考電壓產生器，其中N爲正整數；及 包含於該類比對數位轉換器中藉使用該參考電壓將所 輸入之類比信號轉換成數位信號之轉換裝置， 其中，該晶片上參考電壓產生器包括用於穩定該參考 電壓之電壓驅動器。 22.如申請專利範圍第21項之系統，其中，該晶片上參考電 壓產生器包括用來產生該參考電壓之電壓位準移位器。 2 3 ·如申請專利範圍2 1項之系統，其中，另包括Μ個濾波 器，其耦合在該晶片上參考電壓產生器及該轉換裝置之 間以消除包含於該參考電壓內之雜訊，其中Μ爲正整數 〇 2 4 .如申請專利範圍第2 1項之系統，其中，該晶片上參考電 壓產生器包括： 用於產生一初始電壓之初始電壓產生器；及 電壓位準移位器，用於藉移位該初始電壓之電壓位準 以產生具有Ν個電壓位準之參考電壓。 2 5 .如申請專利範圍第2 4項之系統，其中，該電壓位準移位 器包括： 用於接收該初始電壓以產生一感應電壓之第1電壓感 應方塊； 用於藉移位該感應電壓之電壓位準以輸出該參考電壓 作爲參考操作電流之初始電壓之電壓位準的電壓移位方 塊；及 -5- 1362838 修正本 用於對該電壓移位方塊產生該操作電流之第1驅動方 塊。 2 6 ·如申請專利範圍第2 5項之系統，其中，該電壓移位方塊 包括在該電壓驅動方塊及一接地電壓之間串聯連接之複 數個電阻器。 2 7 .如申請專利範圍第2 6項之系統，其中，該濾波器爲一 RC濾波器。 28 .如申請專利範圍第27項之系統，其中，該RC濾波器包 括藉一 MOS電晶體所具體作成之電容器，該MOS電晶 體之閘極係作爲該電容器之一側，而其源極、汲極及本 體係作爲該電容器之另一側。 -6-
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030084388A KR100560945B1 (ko) | 2003-11-26 | 2003-11-26 | 온-칩 기준전압 발생장치를 구비하는 반도체 칩 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200518472A TW200518472A (en) | 2005-06-01 |
| TWI362838B true TWI362838B (en) | 2012-04-21 |
Family
ID=34588074
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW092137417A TWI362838B (en) | 2003-11-26 | 2003-12-30 | Semiconductor device having on-chip reference voltage generator |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7009545B2 (zh) |
| JP (1) | JP4897200B2 (zh) |
| KR (1) | KR100560945B1 (zh) |
| CN (1) | CN100525112C (zh) |
| DE (1) | DE10361676B4 (zh) |
| TW (1) | TWI362838B (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4554102A (en) * | 1983-09-26 | 1985-11-19 | Shell Oil Company | Cyanohydrination catalyst comprising non-crystalline or amorphous dipeptide |
| US7279960B1 (en) * | 2005-08-30 | 2007-10-09 | National Semiconductor Corporation | Reference voltage generation using compensation current method |
| WO2009019744A1 (ja) * | 2007-08-03 | 2009-02-12 | Fujitsu Limited | アナログデジタル変換セル及びアナログデジタル変換器 |
| KR100897284B1 (ko) * | 2007-11-09 | 2009-05-14 | 주식회사 하이닉스반도체 | 온 다이 터미네이션 제어 장치 |
| IT1394636B1 (it) * | 2009-06-23 | 2012-07-05 | St Microelectronics Rousset | Circuito di generazione di un segnale di riferimento per un convertitore a/d di un trasduttore acustico microelettromeccanico e relativo metodo |
| KR101331207B1 (ko) * | 2009-07-27 | 2013-11-20 | 한국전자통신연구원 | 레퍼런스 전압 공급 회로 |
| US8698556B2 (en) * | 2011-03-30 | 2014-04-15 | Microchip Technology Incorporated | Low switching error, small capacitors, auto-zero offset buffer amplifier |
| KR101451744B1 (ko) * | 2011-10-12 | 2014-10-16 | 엘지디스플레이 주식회사 | 유기발광소자표시장치 |
| WO2014207969A1 (ja) * | 2013-06-28 | 2014-12-31 | パナソニック株式会社 | レギュレータ回路、電圧安定化回路及び半導体装置 |
| JP2015186111A (ja) * | 2014-03-25 | 2015-10-22 | 株式会社東海理化電機製作所 | アナログ‐デジタル変換装置 |
| DE102020213559B4 (de) | 2020-10-28 | 2022-05-05 | Infineon Technologies Ag | Bestimmung einer Information über eine Verbindung einer Schaltungskomponente |
Family Cites Families (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5280200A (en) * | 1989-04-10 | 1994-01-18 | Tarng Min M | Pipelined buffer for analog signal and power supply |
| JPH03290895A (ja) * | 1990-04-06 | 1991-12-20 | Sony Corp | 半導体集積回路装置 |
| EP0545266A3 (en) * | 1991-11-29 | 1993-08-04 | Nec Corporation | Semiconductor integrated circuit |
| JP3420606B2 (ja) * | 1993-03-15 | 2003-06-30 | 株式会社東芝 | 高電圧発生装置 |
| US5359327A (en) * | 1993-05-28 | 1994-10-25 | Brown Eric W | A/D converter system with interface and passive voltage reference source |
| US5399960A (en) * | 1993-11-12 | 1995-03-21 | Cypress Semiconductor Corporation | Reference voltage generation method and apparatus |
| US5570004A (en) * | 1994-01-03 | 1996-10-29 | Seiko Instruments Inc. | Supply voltage regulator and an electronic apparatus |
| US5594442A (en) * | 1994-03-15 | 1997-01-14 | Crystal Semiconductor Corporation | Configuration programming of a digital audio serial port using no additional pins |
| KR0143344B1 (ko) * | 1994-11-02 | 1998-08-17 | 김주용 | 온도의 변화에 대하여 보상 기능이 있는 기준전압 발생기 |
| US5721702A (en) * | 1995-08-01 | 1998-02-24 | Micron Quantum Devices, Inc. | Reference voltage generator using flash memory cells |
| JPH09326699A (ja) * | 1996-06-04 | 1997-12-16 | Fujitsu Ltd | Ａ／ｄ変換器 |
| US5886657A (en) * | 1997-08-21 | 1999-03-23 | C-Cube Microsystems | Selectable reference voltage circuit for a digital-to-analog converter |
| US5877615A (en) * | 1997-11-06 | 1999-03-02 | Utek Semiconductor Corporation | Dynamic input reference voltage adjuster |
| KR100272508B1 (ko) * | 1997-12-12 | 2000-11-15 | 김영환 | 내부전압(vdd) 발생회로 |
| JPH11202958A (ja) | 1998-01-14 | 1999-07-30 | Hitachi Ltd | 電圧発生回路 |
| JPH11213664A (ja) * | 1998-01-23 | 1999-08-06 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| US6281828B1 (en) * | 1998-03-19 | 2001-08-28 | Kabushiki Kaisha Toshiba | Analog/digital converter apparatus |
| US6249240B1 (en) * | 1998-08-28 | 2001-06-19 | Texas Instruments Incorporated | Switched-capacitor circuitry with reduced loading upon reference voltages |
| KR100304707B1 (ko) * | 1999-07-13 | 2001-11-01 | 윤종용 | 기준전압의 전압강하를 보상할 수 있는 기준전압 레귤레이터 및 이를 구비하는 반도체 메모리장치 |
| JP3738280B2 (ja) * | 2000-01-31 | 2006-01-25 | 富士通株式会社 | 内部電源電圧生成回路 |
| US6445329B1 (en) * | 2000-10-17 | 2002-09-03 | Ati International Srl | High speed analog to digital converter |
| DE10110273C2 (de) * | 2001-03-02 | 2003-04-24 | Infineon Technologies Ag | Spannungsgenerator mit Standby-Betriebsart |
| US6486820B1 (en) * | 2001-03-19 | 2002-11-26 | Cisco Systems Wireless Networking (Australia) Pty Limited | Pipeline analog-to-digital converter with common mode following reference generator |
| US6459628B1 (en) * | 2001-04-02 | 2002-10-01 | Advanced Micro Devices, Inc. | System and method to facilitate stabilization of reference voltage signals in memory devices |
| KR100393226B1 (ko) * | 2001-07-04 | 2003-07-31 | 삼성전자주식회사 | 온도변화에 따라 내부 기준전압 값을 조절할 수 있는 내부기준전압 생성회로 및 이를 구비하는 내부 공급전압생성회로 |
| US6542026B2 (en) * | 2001-08-15 | 2003-04-01 | Sun Microsystems, Inc. | Apparatus for on-chip reference voltage generator for receivers in high speed single-ended data link |
| US6603416B2 (en) * | 2001-10-01 | 2003-08-05 | International Business Machines Corporation | Method and circuit for dynamic calibration of flash analog to digital converters |
| US6567028B2 (en) * | 2001-10-12 | 2003-05-20 | Micron Technology, Inc. | Reference voltage stabilization in CMOS sensors |
| US6700407B1 (en) * | 2001-12-04 | 2004-03-02 | National Semiconductor Corporation | Extended voltage range level shifter |
| US6534806B1 (en) * | 2001-12-04 | 2003-03-18 | National Semiconductor Corporation | System for generating a reference voltage |
| KR100414739B1 (ko) * | 2002-03-25 | 2004-01-13 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 내부전압 발생 장치 |
| US6657484B1 (en) * | 2002-05-30 | 2003-12-02 | Texas Instruments Incorporated | System and method for decoupling capacitance for an integrated circuit chip |
| KR100475745B1 (ko) * | 2002-10-21 | 2005-03-10 | 삼성전자주식회사 | 반도체 메모리 장치에 적합한 중간 전압 발생기 |
-
2003
- 2003-11-26 KR KR1020030084388A patent/KR100560945B1/ko active IP Right Grant
- 2003-12-30 DE DE10361676.4A patent/DE10361676B4/de not_active Expired - Fee Related
- 2003-12-30 TW TW092137417A patent/TWI362838B/zh not_active IP Right Cessation
- 2003-12-31 US US10/750,078 patent/US7009545B2/en not_active Expired - Lifetime
-
2004
- 2004-03-31 JP JP2004107816A patent/JP4897200B2/ja not_active Expired - Lifetime
- 2004-11-09 CN CNB2004100906012A patent/CN100525112C/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| TW200518472A (en) | 2005-06-01 |
| US7009545B2 (en) | 2006-03-07 |
| CN1622469A (zh) | 2005-06-01 |
| CN100525112C (zh) | 2009-08-05 |
| JP2005160013A (ja) | 2005-06-16 |
| DE10361676A1 (de) | 2005-06-23 |
| KR20050050767A (ko) | 2005-06-01 |
| KR100560945B1 (ko) | 2006-03-14 |
| JP4897200B2 (ja) | 2012-03-14 |
| DE10361676B4 (de) | 2015-05-28 |
| US20050110670A1 (en) | 2005-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Li et al. | A 1.8-V 67-mW 10-bit 100-MS/s pipelined ADC using time-shifted CDS technique | |
| Chang et al. | A 1.4-V 10-bit 25-MS/s pipelined ADC using opamp-reset switching technique | |
| US8957803B2 (en) | Capacitive voltage divider | |
| US7187318B1 (en) | Pipeline ADC using multiplying DAC and analog delay circuits | |
| TWI362838B (en) | Semiconductor device having on-chip reference voltage generator | |
| US8704691B2 (en) | Track-and-hold circuit for analog-to-digital converter with switched capacitor coupling of amplifier stage | |
| US20070296623A1 (en) | Pipeline a/d converter | |
| Hamami et al. | CMOS APS imager employing 3.3 V 12 bit 6.3 MS/s pipelined ADC | |
| Yoo et al. | A 10 b 150 MS/s 123 mW 0.18/spl mu/m CMOS pipelined ADC | |
| CN101924556B (zh) | 集成电路、系统与模拟信号转换至数字信号的方法 | |
| KR100945873B1 (ko) | 디지털-아날로그 변환기에서의 전류 셀 회로 | |
| Cho et al. | An 8b 220 MS/s 0.25 µm CMOS pipeline ADC with on-chip RC-filter based voltage references | |
| KR101246548B1 (ko) | 커패시터 및 증폭기를 공유하는 ａｄｃ | |
| Fujimoto et al. | A switched-capacitor variable gain amplifier for CCD image sensor interface system | |
| Wang et al. | A 14-bit 100-ms/s cmos pipelined adc with 11.3 enob | |
| You et al. | A CMOS 16-bit 20MSPS analog front end for scanner/MFP applications | |
| Hamedi-Hagh et al. | A 10 bit, 50 M sample/s, low power pipelined A/D converter for cable modem applications | |
| Malik et al. | Simultaneous capacitor sharing and scaling for reduced power in pipeline ADCs | |
| Tao et al. | A 10-bit 100-MS/s 50 mW CMOS A/D converter | |
| Lee et al. | A 14b 100MS/s 3.4 mm2 145mW 0.18 um CMOS Pipeline A/D Converter | |
| Lin et al. | A 12Bit 200Msps Spilt-Based Pipeline ADC Design | |
| Jeon et al. | A 1.2 V 12 b 60 MS/s CMOS Analog Front‐End for Image Signal Processing Applications | |
| WO2011043641A2 (en) | Pipeline adc with shared gain stages | |
| Wei et al. | Design of a High-voltage Successive Approximation Register Analog-to-Digital Converter | |
| Sumanen et al. | A pipeline A/D converter for WCDMA applications |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |