KR100897284B1 - 온 다이 터미네이션 제어 장치 - Google Patents

온 다이 터미네이션 제어 장치 Download PDF

Info

Publication number
KR100897284B1
KR100897284B1 KR1020070114372A KR20070114372A KR100897284B1 KR 100897284 B1 KR100897284 B1 KR 100897284B1 KR 1020070114372 A KR1020070114372 A KR 1020070114372A KR 20070114372 A KR20070114372 A KR 20070114372A KR 100897284 B1 KR100897284 B1 KR 100897284B1
Authority
KR
South Korea
Prior art keywords
die termination
signal
iodt
mode
asynchronous
Prior art date
Application number
KR1020070114372A
Other languages
English (en)
Other versions
KR20090048141A (ko
Inventor
정영한
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070114372A priority Critical patent/KR100897284B1/ko
Publication of KR20090048141A publication Critical patent/KR20090048141A/ko
Application granted granted Critical
Publication of KR100897284B1 publication Critical patent/KR100897284B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005—Modifications of input or output impedance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017545—Coupling arrangements; Impedance matching circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 온 다이 터미네이션 신호와 동기/비동기 구분신호에 따라 복수개의 온 다이 터미네이션 플래그를 생성하는 제어신호 생성부; 및 상기 복수개의 온 다이 터미네이션 플래그 중 선택된 플래그의 노이즈를 제거하여 출력하는 노이즈 제거부를 구비한다.
온 다이 터미네이션 플래그, 글리치

Description

온 다이 터미네이션 제어 장치{ON DIE TERMINATION CONTROL APPARATUS}
본 발명은 반도체 회로에 관한 것으로서, 특히 반도체 회로의 온 다이 터미네이션 동작을 제어하기 위한 온 다이 터미네이션 제어 장치에 관한 것이다.
일반적으로 반도체 회로에서의 온 다이 터미네이션 동작은 데이터 입출력 드라이버의 저항값을 조정하는 동작으로, 동기 모드와 비동기 모드를 지원하며, 온 다이 터미네이션 동작 중 동기 모드에서 비동기 모드로의 천이도 가능하다.
상기 온 다이 터미네이션 동작은 외부 온 다이 터미네이션 신호(ODT)에 따라 동기 모드 또는 비동기 모드에 맞도록 온 다이 터미네이션 구간을 정의한 내부 온 다이 터미네이션 신호에 따라 이루어진다.
상기 외부 온 다이 터미네이션 신호(ODT)에 따라 내부 온 다이 터미네이션 신호를 생성하는 동작을 설명하면 다음과 같다.
먼저, 외부 리프레시 명령(Ext.Ref)에 따라 클럭 인에이블 신호(CKE)가 비활성화되고, 내부 프리차지 명령(Int.Precharge)에 따라 대기 모드 신호(IDLE)가 활성화 된다.
상기 대기 모드 신호(IDLE)에 따라 신호 iSPPD가 활성화된다. 상기 신호 iSPPD는 슬로우 파워 다운 엑시트(Power Down Exit) 신호로서, 상기 신호 iSPPD가 활성화된 경우 상기 내부 프리차지 명령(Int.Precharge)에 의한 프리차지 구간 동안 반도체 회로는 비동기 모드로 동작한다. 한편, 상기 신호 iSPPD가 비활성화되는 경우 반도체 회로는 동기 모드로 동작한다. 상술한 바와 같이, 상기 신호 iSPPD의 활성화여부에 따라 반도체 회로의 동작 모드(동기/비동기) 파악이 가능하므로 상기 신호 iSPPD를 동기/비동기 구분 신호로 사용할 수 있다. 이하, 상기 신호 iSPPD를 동기/비동기 구분 신호로 명명한다.
상기 동기/비동기 구분 신호(iSPPD)가 비활성화된 구간 동안 반도체 회로는 동기 모드로 동작한다. 도 1과 같이, 외부 온 다이 터미네이션 신호(ODT)의 라이징 엣지(Rising Edge)에서 제 1 동기 모드 온 다이 터미네이션 플래그(iODT_SP)가 발생되고, 외부 온 다이 터미네이션 신호(ODT)의 폴링 엣지(Falling Edge)에서 제 2 동기 모드 온 다이 터미네이션 플래그(iODT_FP)가 발생된다.
상기 제 1 동기 모드 온 다이 터미네이션 플래그(iODT_SP)와 제 2 동기 모드 온 다이 터미네이션 플래그(iODT_FP)에 따라 내부 온 다이 터미네이션 신호(iODTLATCH)가 생성된다.
도 1의 경우 상기 동기/비동기 구분 신호(iSPPD)가 상기 외부 온 다이 터미네이션 신호(ODT)의 활성화 이후에 활성화되므로 반도체 회로가 동기 모드로 동작하는 동안 온 다이 터미네이션 동작이 이루어진다.
상기 동기/비동기 구분 신호(iSPPD)가 활성화된 구간 동안 반도체 회로는 비동기 모드로 동작한다.
도 2의 경우, 동기/비동기 구분 신호(iSPPD)가 외부 온 다이 터미네이션 신호(ODT)의 폴링 엣지에 앞서 활성화되므로 외부 온 다이 터미네이션 신호(ODT)의 라이징 엣지(Rising Edge)에서 제 1 동기 모드 온 다이 터미네이션 플래그(iODT_SP)가 발생되고, 외부 온 다이 터미네이션 신호(ODT)의 폴링 엣지(Falling Edge)에서 제 2 비동기 모드 온 다이 터미네이션 플래그(iODT_PDFP)가 발생된다. 도 2에 도시되어 있지는 않지만, 동기/비동기 구분 신호(iSPPD)가 외부 온 다이 터미네이션 신호(ODT)의 라이징 엣지에 앞서 활성화될 경우, 상기 제 1 동기 모드 온 다이 터미네이션 플래그(iODT_SP) 대신 제 1 비동기 모드 온 다이 터미네이션 플래그(iODT_PDSP)가 발생된다.
그러나 도 3과 같이, 외부 온 다이 터미네이션 신호(ODT)의 폴링 엣지와 동기/비동기 구분 신호(iSPPD)의 타이밍 미스 매치가 발생되는 경우 제 2 비동기 모드 온 다이 터미네이션 플래그(iODT_PDFP)에 앞서, 비정상적인 글리치(Glitch) 즉, 노이즈가 발생된다.
도 3의 경우, 정상적으로는 반도체 회로가 외부 온 다이 터미네이션 신호(ODT)의 폴링 엣지의 발생 타이밍이 비동기 모드로 동작해야 하는 구간이다. 그러나 상기 동기/비동기 구분 신호(iSPPD)가 외부 온 다이 터미네이션 신호(ODT)의 폴링 엣지에 앞서서 발생하지 못하고 상기 외부 온 다이 터미네이션 신호(ODT)의 폴링 엣지와 중첩됨에 따라 상기 외부 온 다이 터미네이션 신호(ODT)의 폴링 엣지로 인해 제 2 동기 모드 온 다이 터미네이션 플래그(iODT_FP)가 상기 비정상적인 글리치로 발생되고, 이어서 정상적인 제 2 비동기 모드 온 다이 터미네이션 플래 그(iODT_PDFP)가 발생된 것이다.
이와 같이 종래 기술에 따르면 동기 모드에서 비동기 모드로 전환시 비정상적인 글리치로 인하여 내부 온 다이 터미네이션 신호(iODTLATCH)의 타이밍 오류가 발생되고 그에 따라 정상적인 온 다이 터미네이션 동작이 수행되지 못하는 문제가 발생할 수 있다. 온 다이 터미네이션 동작이 정상적으로 수행되지 않을 경우 데이터 입출력 오류를 유발할 수 있다.
본 발명은 온 다이 터미네이션 동작 오류를 방지할 수 있도록 한 온 다이 터미네이션 제어 장치를 제공함에 그 목적이 있다.
본 발명에 따른 온 다이 터미네이션 제어 장치는 온 다이 터미네이션 신호와 동기/비동기 구분신호에 따라 복수개의 온 다이 터미네이션 플래그를 생성하는 제어신호 생성부; 및 상기 복수개의 온 다이 터미네이션 플래그 중 선택된 플래그의 노이즈를 제거하여 출력하는 노이즈 제거부를 구비함을 특징으로 한다.
본 발명에 따른 온 다이 터미네이션 제어 장치는 온 다이 터미네이션 신호의 글리치 발생을 완벽하게 방지하므로 온 다이 터미네이션 동작 신뢰성을 향상시킬 수 있고 나아가서는 데이터 입출력 성능을 향상시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 온 다이 터미네이션 제어 장치의 바람직한 실시예를 설명하면 다음과 같다.
본 발명에 따른 온 다이 터미네이션 제어 장치는 도 4에 도시된 바와 같이, 제어신호 생성부(100) 및 노이즈 제거부(200)를 구비한다.
상기 제어신호 생성부(100)는 외부 온 다이 터미네이션 신호(ODT)와 동기/비동기 구분 신호(iSPPD)를 조합하여 상기 제 1 동기 모드 온 다이 터미네이션 플래 그(iODT_SP), 제 2 동기 모드 온 다이 터미네이션 플래그(iODT_FP), 제 1 비동기 모드 온 다이 터미네이션 플래그(iODT_PDSP) 및 제 2 비동기 모드 온 다이 터미네이션 플래그(iODT_PDFP)를 생성하도록 구성된다.
상기 제어신호 생성부(100)는 동기/비동기 구분 신호(iSPPD)의 비활성화 구간 동안 외부 온 다이 터미네이션 신호(ODT)의 라이징 엣지 및 폴링 엣지를 이용하여 상기 제 1 동기 모드 온 다이 터미네이션 플래그(iODT_SP) 및 제 2 동기 모드 온 다이 터미네이션 플래그(iODT_FP)를 생성하고, 상기 동기/비동기 구분 신호(iSPPD)의 활성화 구간 동안 외부 온 다이 터미네이션 신호(ODT)의 라이징 엣지 및 폴링 엣지를 이용하여 상기 제 1 비동기 모드 온 다이 터미네이션 플래그(iODT_PDSP) 및 제 2 비동기 모드 온 다이 터미네이션 플래그(iODT_PDFP)를 생성하도록 구성된다.
상기 노이즈 제거부(200)는 고주파 성분을 제거하는 로우 패스 필터(Low Pass Filter)로서, 상기 제 1 동기 모드 온 다이 터미네이션 플래그(iODT_SP), 제 2 동기 모드 온 다이 터미네이션 플래그(iODT_FP), 제 1 비동기 모드 온 다이 터미네이션 플래그(iODT_PDSP) 및 제 2 비동기 모드 온 다이 터미네이션 플래그(iODT_PDFP) 각각을 지연시간을 달리하여 조합하는 방식에 의해 노이즈를 제거하여 노이즈가 제거된 신호를 출력하도록 구성된다.
상기 노이즈 제거부(200)는 상기 제 1 동기 모드 온 다이 터미네이션 플래그(iODT_SP), 제 2 동기 모드 온 다이 터미네이션 플래그(iODT_FP), 제 1 비동기 모드 온 다이 터미네이션 플래그(iODT_PDSP) 및 제 2 비동기 모드 온 다이 터미네 이션 플래그(iODT_PDFP)를 지연시간이 서로 다른 세가지 신호 패스를 통과시켜 논리곱 함으로써 노이즈를 제거하여 출력하도록 구성된다.
상기 제어신호 생성부(100)는 도 5에 도시된 바와 같이, 지연 소자(DLY), 제 1 내지 제 3 인버터(IV1 ~ IV3), 제 1 및 제 2 낸드 게이트(ND1, ND2) 및 제 1 내지 제 4 노아 게이트(NR1 ~ NR4)를 구비한다.
상기 지연 소자(DLY)는 상기 외부 온 다이 터미네이션 신호(ODT)를 입력받는다. 상기 제 1 인버터(IV1)는 상기 지연 소자(DLY)의 출력 신호를 입력받는다. 상기 제 1 낸드 게이트(ND1)는 상기 제 1 인버터(IV1)의 출력 신호와 상기 외부 온 다이 터미네이션 신호(ODT)를 입력받는다. 상기 제 2 인버터(IV2)는 상기 외부 온 다이 터미네이션 신호(ODT)를 입력받는다. 상기 제 2 낸드 게이트(ND2)는 상기 지연 소자(DLY)의 출력 신호와 상기 제 2 인버터(IV2)의 출력 신호를 입력받는다. 상기 제 3 인버터(IV3)는 상기 동기/비동기 구분 신호(iSPPD)를 입력받는다. 상기 제 1 노아 게이트(NR1)는 상기 제 1 낸드 게이트(ND1)의 출력 신호와 상기 동기/비동기 구분 신호(iSPPD)를 입력받아 상기 제 1 동기 모드 온 다이 터미네이션 플래그(iODT_SP)를 출력한다. 상기 제 2 노아 게이트(NR2)는 상기 제 1 낸드 게이트(ND1)의 출력 신호와 상기 제 3 인버터(IV3)의 출력 신호를 입력 받아 상기 제 1 비동기 모드 온 다이 터미네이션 플래그(iODT_PDSP)를 출력한다. 상기 제 3 노아 게이트(NR3)는 상기 제 2 낸드 게이트(ND2)의 출력 신호와 상기 동기/비동기 구분 신호(iSPPD)를 입력 받아 상기 제 2 동기 모드 온 다이 터미네이션 플래그(iODT_FP)를 출력한다. 상기 제 4 노아 게이트(NR4)는 상기 제 2 낸드 게이 트(ND2)의 출력 신호와 상기 제 3 인버터(IV3)의 출력 신호를 입력 받아 상기 제 2 비동기 모드 온 다이 터미네이션 플래그(iODT_PDFP)를 출력한다. 상기 제 1 동기 모드 온 다이 터미네이션 플래그(iODT_SP), 제 2 동기 모드 온 다이 터미네이션 플래그(iODT_FP), 제 1 비동기 모드 온 다이 터미네이션 플래그(iODT_PDSP) 및 제 2 비동기 모드 온 다이 터미네이션 플래그(iODT_PDFP)의 펄스 폭은 상기 지연 소자(DLY)의 지연 시간에 의해 결정된다.
상기 노이즈 제거부(200)는 노이즈를 제거하고자 하는 신호 성분 하나에 대해 도 6과 같은 회로 구성이 하나씩 구비된다. 본 발명에서 노이즈 제거가 필요한 신호 성분은 제 1 동기 모드 온 다이 터미네이션 플래그(iODT_SP), 제 2 동기 모드 온 다이 터미네이션 플래그(iODT_FP), 제 1 비동기 모드 온 다이 터미네이션 플래그(iODT_PDSP) 및 제 2 비동기 모드 온 다이 터미네이션 플래그(iODT_PDFP)를 포함하여 4개의 신호 성분 중 일부 또는 전부가 될 수 있으며, 4개의 신호 성분 전부의 노이즈를 제거하고자 할 경우 본 발명의 노이즈 제거부(200)는 도 6과 같은 회로 구성을 4개 구비한다.
상기 도 6은 제 1 동기 모드 온 다이 터미네이션 플래그(iODT_SP)의 노이즈를 제거하기 위한 회로 구성의 예를 든 것이다.
도 6에 따르면, 제 1 동기 모드 온 다이 터미네이션 플래그(iODT_SP)의 노이즈를 제거하기 위한 노이즈 제거부(200)는 제 1 플립플롭(DFF1), 제 2 플립플롭(DFF2), 낸드 게이트(ND3) 및 인버터(IV4)를 구비한다.
상기 제 1 플립플롭(DFF1)은 클럭 신호(CLK)와 제 1 동기 모드 온 다이 터미 네이션 플래그(iODT_SP)를 입력받는다. 상기 제 2 플립플롭(DFF2)은 상기 클럭 신호(CLK)와 상기 제 1 플립플롭(DFF1)의 출력 신호를 입력받는다. 상기 낸드 게이트(ND3)는 상기 제 1 동기 모드 온 다이 터미네이션 플래그(iODT_SP), 제 1 플립플롭(DFF1)의 출력 신호 및 상기 제 2 플립플롭(DFF2)의 출력 신호를 입력받는다. 상기 인버터(IV4)는 상기 낸드 게이트(ND3)의 출력 신호를 입력 받아 노이즈가 제거된 제 1 동기 모드 온 다이 터미네이션 플래그(iODT_SPo)를 출력한다.
이와 같이 구성된 본 발명에 따른 온 다이 터미네이션 제어 장치의 동작을 설명하면 다음과 같다.
먼저, 외부 리프레시 명령(Ext.Ref)에 따라 클럭 인에이블 신호(CKE)가 비활성화되고, 내부 프리차지 명령(Int.Precharge)에 따라 대기 모드 신호(IDLE)가 활성화 된다.
상기 대기 모드 신호(IDLE)에 따라 상기 동기/비동기 구분 신호(iSPPD)가 활성화된다.
제어신호 생성부(100)는 외부 온 다이 터미네이션 신호(ODT)의 라이징 엣지 타이밍에 반도체 회로가 동기 모드로 동작하면, 즉, 동기/비동기 구분 신호(iSPPD)가 비활성화되어 있으면 제 1 동기 모드 온 다이 터미네이션 플래그(iODT_SP)를 생성하고, 반도체 회로가 비동기 모드로 동작하면, 즉, 동기/비동기 구분 신호(iSPPD)가 활성화되어 있으면 제 1 비동기 모드 온 다이 터미네이션 플래그(iODT_PDSP)를 생성한다.
상기 제어신호 생성부(100)는 외부 온 다이 터미네이션 신호(ODT)의 폴링 엣 지 타이밍에 반도체 회로가 동기 모드로 동작하면, 즉, 동기/비동기 구분 신호(iSPPD)가 비활성화되어 있으면 제 2 동기 모드 온 다이 터미네이션 플래그(iODT_FP)를 생성하고, 반도체 회로가 비동기 모드로 동작하면, 즉, 동기/비동기 구분 신호(iSPPD)가 활성화되어 있으면 제 2 비동기 모드 온 다이 터미네이션 플래그(iODT_PDFP)를 생성한다.
상기 노이즈 제거부(200)는 상기 제 1 동기 모드 온 다이 터미네이션 플래그(iODT_SP), 제 2 동기 모드 온 다이 터미네이션 플래그(iODT_FP), 제 1 비동기 모드 온 다이 터미네이션 플래그(iODT_PDSP) 및 제 2 비동기 모드 온 다이 터미네이션 플래그(iODT_PDFP)의 글리치 즉, 노이즈 성분을 제거하여 출력한다.
상기 제 1 동기 모드 온 다이 터미네이션 플래그(iODT_SP)를 입력받는 노이즈 제거부(200)의 동작을 일예로 들어 상세히 설명하면 다음과 같다.
노이즈 제거부(200)는 상기 제 1 동기 모드 온 다이 터미네이션 플래그(iODT_SP), 제 1 플립플롭(DFF1)을 통해 한 클럭 만큼 지연된 제 1 동기 모드 온 다이 터미네이션 플래그(iODT_SP) 및 제 2 플립플롭(DFF2)을 통해 두 클럭 만큼 지연된 제 1 동기 모드 온 다이 터미네이션 플래그(iODT_SP)를 논리곱하여 출력한다.
도 3을 참조하여 설명한 종래 기술의 문제점과 같이, 외부 온 다이 터미네이션 신호(ODT)와 동기/비동기 구분 신호(iSPPD)의 타이밍 미스 매치로 인하여 발생된 글리치는 고주파 성분이므로 한단의 플립플롭 만을 통과하여도 제거될 수 있지만, 두 단의 플립플롭을 각각 통과한 신호와 원래의 신호를 논리곱할 경우 원래의 신호에 포함된 노이즈 성분을 보다 확실하게 제거할 수 있다. 이와 같이 본 발명은 보다 완벽한 노이즈 제거를 위해 원래의 신호와 한 클럭 지연 신호 및 두 클럭 지연 신호를 논리곱하는 방식을 사용한 것이다.
따라서 도 7에 도시된 바와 같이, 외부 온 다이 터미네이션 신호(ODT)와 동기/비동기 구분 신호(iSPPD)의 타이밍 미스 매치가 발생하여 제어신호 생성부(100)에서 출력된 제 2 동기 모드 온 다이 터미네이션 플래그(iODT_FP)에는 글리치 성분이 존재할 수 있으나, 노이즈 제거부(200)를 경유하여 출력된 제 2 동기 모드 온 다이 터미네이션 플래그(iODT_FPo)에는 글리치가 완벽하게 제거되었음을 알 수 있다.
상기 노이즈 제거부(200)에서 출력된 제 1 동기 모드 온 다이 터미네이션 플래그(iODT_SPo), 제 2 동기 모드 온 다이 터미네이션 플래그(iODT_FPo), 제 1 비동기 모드 온 다이 터미네이션 플래그(iODT_PDSPo) 및 제 2 비동기 모드 온 다이 터미네이션 플래그(iODT_PDFPo)에 따라 내부 온 다이 터미네이션 신호(iODTLATCH)가 생성된다.
상기 내부 온 다이 터미네이션 신호(iODTLATCH)에 따라 안정적인 온 다이 터미네이션 동작이 이루어진다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부 터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 일반적인 동기 모드의 온 다이 터미네이션 신호 처리과정을 나타낸 타이밍도,
도 2는 일반적인 동기 모드와 비동기 모드가 혼합된 경우의 온 다이 터미네이션 신호 처리과정을 나타낸 타이밍도,
도 3은 종래의 온 다이 터미네이션 신호 처리의 문제점을 보여주는 타이밍도,
도 4는 본 발명에 따른 온 다이 터미네이션 제어 장치의 블록도,
도 5는 도 4의 제어신호 생성부의 세부 구성을 나타낸 회로도,
도 6은 도 4의 노이즈 제거부의 세부 구성을 나타낸 회로도,
도 7은 본 발명에 따른 온 다이 터미네이션 제어 신호 처리과정을 나타낸 타이밍도이다.
< 도면의 주요부분에 대한 부호의 설명 >
100: 제어신호 생성부 200: 노이즈 제거부

Claims (5)

  1. 온 다이 터미네이션 신호와 동기/비동기 구분신호에 따라 복수개의 온 다이 터미네이션 플래그를 생성하는 제어신호 생성부; 및
    상기 복수개의 온 다이 터미네이션 플래그 중 선택된 플래그의 노이즈를 제거하여 출력하는 노이즈 제거부를 구비하는 온 다이 터미네이션 제어 장치.
  2. 제 1 항에 있어서,
    상기 제어신호 생성부는
    상기 동기/비동기 구분신호가 비활성화되면 상기 온 다이 터미네이션 신호의 라이징 엣지와 폴링 엣지를 이용하여 동기 온 다이 터미네이션 플래그를 생성하고, 상기 동기/비동기 구분신호가 활성화되면 상기 온 다이 터미네이션 신호의 라이징 엣지와 폴링 엣지를 이용하여 비동기 온 다이 터미네이션 플래그를 생성하도록 구성됨을 특징으로 하는 온 다이 터미네이션 제어 장치.
  3. 제 2 항에 있어서,
    상기 노이즈 제거부는
    상기 복수개의 온 다이 터미네이션 플래그 중 선택된 플래그 각각에 대해 지연시간을 달리하여 생성한 신호들을 조합하여 상기 복수개의 온 다이 터미네이션 플래그의 노이즈를 제거하도록 구성됨을 특징으로 하는 온 다이 터미네이션 제어 장치.
  4. 제 2 항에 있어서,
    상기 노이즈 제거부는
    로우 패스 필터(Low Pass Filter)를 구비하는 것을 특징으로 하는 온 다이 터미네이션 제어 장치.
  5. 제 2 항에 있어서,
    상기 노이즈 제거부는
    상기 복수개의 온 다이 터미네이션 플래그 중 선택된 플래그 각각을 클럭 신호에 따라 순차적으로 출력하는 복수개의 플립플롭, 및
    상기 복수개의 온 다이 터미네이션 플래그 중 선택된 플래그 각각과 상기 복수개의 플립플롭의 출력을 논리곱하여 출력하는 논리 회로부를 구비하는 것을 특징으로 하는 온 다이 터미네이션 제어 장치.
KR1020070114372A 2007-11-09 2007-11-09 온 다이 터미네이션 제어 장치 KR100897284B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070114372A KR100897284B1 (ko) 2007-11-09 2007-11-09 온 다이 터미네이션 제어 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070114372A KR100897284B1 (ko) 2007-11-09 2007-11-09 온 다이 터미네이션 제어 장치

Publications (2)

Publication Number Publication Date
KR20090048141A KR20090048141A (ko) 2009-05-13
KR100897284B1 true KR100897284B1 (ko) 2009-05-14

Family

ID=40857369

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070114372A KR100897284B1 (ko) 2007-11-09 2007-11-09 온 다이 터미네이션 제어 장치

Country Status (1)

Country Link
KR (1) KR100897284B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050050767A (ko) * 2003-11-26 2005-06-01 매그나칩 반도체 유한회사 온-칩 기준전압 발생장치를 구비하는 반도체 칩

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050050767A (ko) * 2003-11-26 2005-06-01 매그나칩 반도체 유한회사 온-칩 기준전압 발생장치를 구비하는 반도체 칩

Also Published As

Publication number Publication date
KR20090048141A (ko) 2009-05-13

Similar Documents

Publication Publication Date Title
JP5044849B2 (ja) 遅延線同期装置および方法
US7681062B2 (en) Synchronous type semiconductor device for high speed data processing
KR20050089475A (ko) 반도체 기억 소자에서의 지연 고정 루프 및 그의 클럭록킹 방법
JP2006190441A (ja) 同期式半導体装置用のレイテンシ制御装置及びレイテンシ制御方法
US6078202A (en) Semiconductor device having portions that operate at different frequencies, and method of designing the device
JP3703241B2 (ja) 半導体メモリ装置
JP2003500724A (ja) マルチプルコンポーネントシステムに対するリセットシステム
KR20050041584A (ko) 데이터 출력제어회로
KR100911190B1 (ko) 내부 클럭 드라이버 회로
JP2003051738A (ja) １又は複数のクロック信号から出力信号を選択的に生成するための回路
JP4007027B2 (ja) パワーオンリセット回路
KR100892678B1 (ko) 반도체 메모리 장치 및 그 구동 방법
KR100656462B1 (ko) 반도체 메모리 장치의 데이터 출력 클럭 생성 회로 및 방법
KR100897284B1 (ko) 온 다이 터미네이션 제어 장치
US7082579B2 (en) Gated clock generating circuit and method of modifying the circuit
US20060179375A1 (en) Split L2 latch with glitch free programmable delay
KR100486261B1 (ko) 스큐가 없는 듀얼 레일 버스 드라이버
JP2006527848A (ja) タイミング・クロージャ監視回路および方法
KR101891165B1 (ko) 리셋 신호 생성장치
KR20100073620A (ko) 반도체 메모리 장치의 동기 회로
US20090251179A1 (en) Clock disabling circuit and clock switching device utilizing the same
KR100543933B1 (ko) 반도체 메모리 소자의 초기화 신호 발생 회로
KR100865829B1 (ko) 메모리 소자의 신호 처리장치 및 노이즈 제거 회로
KR100889323B1 (ko) 지연 고정 루프 회로용 입력 버퍼
US6642756B1 (en) Frequency multiplier design

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee