JP2003051738A - １又は複数のクロック信号から出力信号を選択的に生成するための回路 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】複数の入力クロック信号（ＣＬＫ＿ＳＲＣ＿
１、ＣＬＫ＿ＳＲＣ＿２、…、ＣＬＫ＿ＳＲＣ＿ｎ）の
中から１つを選択し、出力信号（ＣＬＫ＿ＯＵＴ）に伝
達することのできる回路（１００）に関する。 【解決手段】入力クロック信号はマルチプレクサ（ＭＵ
Ｘ）に現れて、マルチプレクサは、そのコントロール入
力からの選択信号（ＣＦＧ＿ｉ）に基づいて、これらの
信号の中の１つを、その出力に与える。マルチプレクサ
の出力信号（ＭＵＸ＿ＯＵＴ）は、スイッチ（Ｓ）及び
信号ラッチ（ＬＡＴＣＨ）を介して、出力信号（ＣＬＫ
＿ＯＵＴ）として、回路の出力に与えられる。２つの入
力信号の間の切り替えは、ステートマシン（ＦＳＭ）に
よりコントロールされる。外部コンフィギュレーション
信号（ＣＦＧ）の切り替わりの後、ステートマシンは始
めに、信号ラッチ（ＬＡＴＣＨ）を非トランスペアレン
トに切り替える。

Description

【発明の詳細な説明】

【０００１】本発明は、１又は複数のクロック信号か
ら、出力信号を選択的に生成するための回路に関する。

【０００２】デジタル・マイクロエレクトロニック回路
は、その動作のために、クロック信号を必要とする。こ
の信号は、クロックレートを予め決定する。事情によっ
ては、異なるクロック信号から得られる異なるクロック
レートで、ロジック回路が交互に動作すべきであるとい
う状況が生じるかもしれない。例えば、何らかの遅い周
辺装置に適合できるようにするために、マイクロコンピ
ュータの中央処理装置（ＣＰＵ）を任意に速い及び遅い
クロックで動作させることができるようにする必要があ
るかもしれない。同様に、スマート・カード・コントロ
ーラにおいては、チップ・クロック用のソースは、その
アプリケーションに応じて、異なるかもしれない。例え
ば、外部クロックがスマート・カードのピンを介して供
給されるかもしれず、或いは、外部クロックがオンチッ
プ発振器用の内部ソースとして、機能するかもしれな
い。

【０００３】異なるシステムクロックの間でスイッチン
グをする場合には、スイッチングの間に、定義されてい
ない状態又は電圧パルス（グリッチ）が発生しないこと
を、考慮すべきである。このような事情の下、複数のク
ロック信号の間の切り替え又は２つの異なるクロック信
号の間の切り替えを可能にする回路が、例えば、米国特
許第５，４８３，１８５号、米国特許第５，６０４，４
５２号、及び、米国特許第５，７９０，６０９号に記述
されている。既知の回路においては、予め定められたク
ロック信号がマルチプレクサに与えられ、マルチプレク
サの出力が、これらのクロック信号のうちの１つを出力
信号として供給する。これはマルチプレクサのコントロ
ール入力により、選択することができる。２つのクロッ
ク信号の間の切り替えは、定義されていない信号状態が
その出力に生じないように、コントロール手段により、
コントロールされる。この目的のために、スイッチング
プロセスの間、出力信号はロジックハイ状態に対応する
レベルに、維持される。この状態から開始して、出力信
号は新しく選択されたクロックにより連続的に進行す
る。しかしながら、ハイ状態を待つので、出力信号がス
イッチングプロセスの始まりでちょうどロジックロー状
態になった場合には、スイッチングプロセスでは、比例
した長い時間を消失する。したがって、頻繁にスイッチ
ングプロセスがある場合には、顕著な遅延が回路に発生
する。さらに、既知の回路は、共通して、回路のコント
ロールは外部クロック信号の１つにより行われる。この
クロック信号が乱れたり停止したりした場合、回路の機
能は中断する。

【０００４】このような認識に基づいて、本発明の目的
は、複数の入力クロック信号から１つの出力信号を選択
的に生成し、速くて干渉のないクロック信号の間のスイ
ッチングを可能にする回路を、提供することである。同
時に、回路はフェールセーフであるべきであり、且つ、
好ましくは、簡単な手段でＣＭＯＳ技術により実現され
るべきである。

【０００５】この目的は、請求項１に定義された回路に
より、解決される。有利な実施形態が従属の請求項に定
義されている。

【０００６】１又は複数の入力クロック信号から、１つ
の出力信号を選択的に生成する回路は、次のようなエレ
メントを備えている。

【０００７】Ａ） 入力クロック信号のための複数の入
力と、入力クロック信号の中から１つを選択する信号の
ためのコントロール入力と、選択された入力クロック信
号を供給するためのマルチプレクサ出力とを有する、マ
ルチプレクサと、 Ｂ） マルチプレクサ出力と回路の出力との間に設けら
れた信号ラッチであって、マルチプレクサ出力への接続
ラインはスイッチを有している、信号ラッチと、 Ｃ） 外部クロック選択信号のためのコントロール入力
と、マルチプレクサ出力の信号と回路の出力信号のため
の信号入力と、ロジッククロック信号のためのクロック
入力と、マルチプレクサのコントロール入力に接続され
るコントロール出力と、スイッチに接続されるディセー
ブル信号出力とを有する、スイッチングロジック。

【０００８】前記スイッチングロジックは、そのコント
ロール入力で信号が切り替わった場合にスイッチを開に
し、そのコントロール入力からそのコントロール出力
へ、切り替わった信号を伝達し、マルチプレクサ出力の
出力信号が、少なくとも１回切り替わって且つ信号ラッ
チに保持された回路の出力信号と等しくなった場合に、
スイッチを再び閉にするように構成されている。

【０００９】この回路は、入力クロック信号の１つを出
力信号に選択的に切り替えることを可能にし、２つの異
なる入力クロック信号の切り替えの間に、出力信号に、
定義されていない状態、又は、干渉電圧が生じない。こ
れは、マルチプレクサ出力が信号ラッチを介して回路の
出力に接続されることにより、また、マルチプレクサと
信号ラッチとの間の接続がスイッチにより遮断されるこ
とにより、達成される。このような遮断は、２つの入力
クロック信号の間のスイッチングの前に行われ、このた
め、スイッチングの間、回路の出力は信号ラッチのみに
接続され、この結果、現在の信号レベル（ハイ又はロ
ー）が一定に保たれ、干渉が生じない。スイッチングプ
ロセスが終了し、安定した信号（そのレベルは信号ラッ
チの信号のレベルに対応している）がマルチプレクサ出
力に現れた場合にのみ、スイッチは再び閉になり、出力
信号が直ちに新しく選択された入力クロック信号に追随
するようになる。

【００１０】スイッチングの間、この回路は、スイッチ
ングプロセスの開始時における出力信号のレベルを、少
なくとも、入力クロック信号間で生じる最も短いクロッ
ク周期の間、維持することを確保する。このようにし
て、短すぎるクロック信号によって、接続されたロジッ
ク回路が干渉することが、排除される。この効果は、ス
イッチを再び閉にすることにより、マルチプレクサ出力
が信号ラッチに再び接続する前に、まず、コントロール
が、少なくともマルチプレクサ出力の信号の切り替わり
を待つことにより達成される。それ故、現在のラッチ状
態が、少なくとも、新しい信号の１フルクロック長だけ
維持される。

【００１１】提案した回路は、好ましくは、ロジックク
ロック信号を利用可能にするために、スイッチングロジ
ックのクロック入力に接続されたクロック生成器を少な
くとも備えている。それ固有のクロック発生器であるの
で、回路は、外部クロック信号と独立したものとなり、
故障又は干渉の場合にも、動作を続けることができる。
さらに、固有のクロックは、入力クロック信号に対する
実質的な遅延なしに反応するのに十分な速さで、スイッ
チングロジックが動作をすることを可能にする。

【００１２】提案した回路のスイッチングロジックは、
特に、ステートマシンとして構成されていてもよく、こ
のスイッチングロジックの状態及び状態遷移は、次のよ
うなステップを行うことを実現する。

【００１３】ａ） コントロール入力におけるクロック
選択信号の切り替わりを待つ、ステップと、 ｂ） コントロール入力における信号が切り替わった場
合に、スイッチを開にするために、ディセーブル信号出
力にディセーブル信号を供給する、ステップと、 ｃ） コントロール入力から、マルチプレクサへのコン
トロール出力に、信号を伝達する、ステップと、 ｄ） マルチプレクサ出力における信号の切り替わりを
待つ、ステップと、 ｅ） マルチプレクサ出力における切り替わった信号
が、回路の出力信号と等しくない場合に、マルチプレク
サ出力における信号の切り替わりを再び待つ、ステップ
と、 ｆ） スイッチを閉にするために、ディセーブル信号出
力におけるディセーブル信号を除去し、ステップａ）に
戻る、ステップ。

【００１４】このようなステートマシンは、その機能
を、標準化された回路記述言語により定義できるという
利点を有しており、この回路記述言語は、具体的な回路
における予め定められたロジックステップの機能を、簡
単に且つ自動的に変換することを、可能にする。

【００１５】本発明に係る回路は、好ましくは、ＣＭＯ
Ｓ技術により実現される。これは、回路を既知のマイク
ロチップに集積化することを可能にする、既知の信頼性
のある技術である。特に、回路は、スマートカードチッ
プに関して使用されてもよい。スマートカードにおいて
は、チップを、外部から供給されたクロック又は内部で
生成したクロックで任意にコントロールし、且つ、スマ
ートカードの機能に課せられたセキュリティー条件が極
めて厳格である状況が、しばしば、生じる。スイッチン
グプロセスの間、出力信号が定義されていない状態、又
は、チップのリセットさえ、発生するのが、如何なる場
合でも回避される。

【００１６】図１は、回路１００を示しており、この回
路１００は、複数の所定の入力クロック信号ＣＬＫ＿Ｓ
ＲＣ＿１，ＣＬＫ＿ＳＲＣ＿２，…，ＣＬＫ＿ＳＲＣ＿
ｎから、１つの入力クロック信号を選択することによ
り、１つの出力信号ＣＬＫ＿ＯＵＴの生成を可能にす
る。このような回路は、特に、スマートカードチップに
用いられてもよく、チップに外部クロック又は内部クロ
ックを任意に供給する。入力クロック信号は、必ずしも
同期されている必要はない。

【００１７】スマートカードコントローラにおいては、
極めて厳格なセキュリティー条件が考慮されるべきであ
る。動作状態において、このようなスマートカードコン
トローラは、定義されていない状態に決してしてはなら
ない。従って、スマートカードコントローラを常に定義
された状態に維持するために、システムクロックＣＬＫ
＿ＯＵＴとして、生成されるパルスは、システムに依存
した最小期間に達しない状態に陥らないことが必要であ
る。特に、短いラスティングパルス（グリッチ）がシス
テムクロック上で発生してはならない。

【００１８】したがって、２つの入力クロック信号の間
のスイッチングフューズは、クリティカルである。スイ
ッチングプロセスの間又は後のスマートカードコントロ
ーラのリセットは、スマートカードコントローラを再び
定義された状態にするかもしれないが、データを維持す
るという理由から、行われてはならない。さらに、特に
テスト目的のためには、できる限り歪みのない態様で、
入力クロック信号からシステムクロックを得ることが重
要である。

【００１９】システムクロックを生成する、異なる入力
クロック信号ＣＬＫ＿ＳＲＣ１，…，ＣＬＫ＿ＳＲＣ＿
ｎは、図１の回路の入力に現れる。回路の別の入力は、
コンフィギュレーション又はクロック選択信号ＣＦＧを
供給するために用いられる。この信号ＣＦＧは、システ
ムクロックを生成すべき入力クロック信号を指定してい
る。信号ＣＦＧは、信号ベルトであり、つまり入力クロ
ック信号の数ｎに依存する。ＣＦＧはｍ個の別個の信号
からなり、ここで２^ｍはｎより大きいか又は等しい関係
にある。回路１００は、その出力に、所望のシステムク
ロックＣＬＫ＿ＯＵＴを供給する。

【００２０】回路１００においては、入力クロック信号
ＣＬＫ＿ＳＲＣ＿１，…，ＣＬＫ＿ＳＲＣ＿ｎは、既知
のマルチプレクサＭＵＸの入力に接続されている。マル
チプレクサＭＵＸは、ステートマシンＦＳＭのコントロ
ール出力に接続されたコントロール入力を有している。
このコントロール入力を介して、マルチプレクサＭＵＸ
は、ステートマシンから内部コントロール信号ＣＦＧ＿
ｉを受信する。このコントロール信号は、入力クロック
信号からの選択をコントロールする。ＣＦＧ＿ｉは、Ｃ
ＦＧと同様に、信号ベクトルである。

【００２１】マルチプレクサＭＵＸの出力は、信号ＭＵ
Ｘ＿ＯＵＴを伝達し、この信号ＭＵＸ＿ＯＵＴは現在の
選択された入力クロック信号に対応している。この信号
はトランジスタスイッチＳを介して、スタテック型ＣＭ
ＯＳラッチに与えられる。このラッチは、スイッチＳを
開にすべき場合でも、現在のレベル（ロー又はハイ）を
維持する信号メモリとして機能する。ＣＭＯＳラッチの
出力は、この回路の出力及びステートマシンＦＳＭに接
続される。所望の出力は信号ＣＬＫ＿ＯＵＴが、この回
路の出力から得られる。

【００２２】ステートマシンＦＳＭは、上述したよう
に、コンフィギュレーション信号ＣＦＧが現れる、この
回路の入力に接続されている。さらに、これはディセー
ブル信号出力を介して、スイッチＳに接続されており、
ディセーブル信号ＤＩＳＡＢＬＥを介して、このスイッ
チを任意に開閉する。ステートマシンは、出力信号ＣＬ
Ｋ＿ＯＵＴと同様に、マルチプレクサ出力からの入力信
号として、信号ＭＵＸ＿ＯＵＴを受信する。

【００２３】さらに、ステートマシンＦＳＭは、リング
発振器ＲＯに接続されており、リング発振器ＲＯは、そ
れ独自のクロックＦＣＬＫを供給する。このクロック
は、最も速い入力クロック信号又はシステムクロックの
クロックレートを明らかに越えており、これによりステ
ートマシンＦＳＭは、入力クロック信号のクロック周期
の間に、必要なプロセスステップを行い、擬似的には瞬
時に入力クロック信号の変化に反応することができる。

【００２４】システムクロックを異なる入力クロック信
号に切り替えることを、回路１００で行う場合、これ
は、外部コンフィギュレーション信号ＣＦＧの変化に対
応することにより、指示される。コンフィギュレーショ
ン信号のこのような変化の後、ステートマシンＦＳＭに
より及びコントロール信号ＤＩＳＡＢＬＥ手段により、
スイッチＳを介して、信号ラッチＬＡＴＣＨは最初に非
トランスペアレントにスイッチされる。この結果、シス
テムクロックＣＬＫ＿ＯＵＴは、瞬間的に現在のレベル
を維持する。信号ラッチＬＡＴＣＨが確実に非トランス
ペアレントである場合、ステートマシンは、信号ＣＦＧ
の変化を信号ＣＦＧ＿ｉとして、マルチプレクサＭＵＸ
のコントロール入力に与える。その結果として、マルチ
プレクサＭＵＸは、新しい入力クロック信号にセットさ
れる。グリッチは、マルチプレクサの出力信号ＭＵＸ＿
ＯＵＴのこの切り替えの間に発生するかもしれないが、
非トランスペアレントな信号ラッチＬＡＴＣＨによりブ
ロックされる。

【００２５】マルチプレクサＭＵＸ＿ＯＵＴの出力信号
が、安定し且つ信号ラッチＬＡＴＣＨに保持した値に変
化し終えた瞬間に、信号ラッチＬＡＴＣＨは再びステー
トマシンＦＳＭによりトランスペアレントに切り替えら
れる。信号ラッチをリリースするこの条件は、出力信号
ＣＬＫ＿ＯＵＴに、システムクロックの最小フューズ長
の短かさまで陥ることが、発生しないことを保証する。

【００２６】回路１００は、ＶＨＤＬ（ＩＥＥＥ基準１
０７６〜１９８７）等の既知のハードウェア記述言語に
より記述することができ、必要さとれるセルライブラリ
ーに課せられた最小条件下で、合成することができる。
原則として、スイッチング合成のスタティックラッチと
同様に、ＮＡＮＤゲート又はＮＯＤゲートだけで、提供
されなければならない。

【００２７】この回路により達成することのできる利点
は、特に、システムクロックＣＬＫ＿ＯＵＴ上にグリッ
チを生成することなく、異なる入力クロック信号の間の
切り替えを可能にすることである。この切り替えは、プ
ログラムを現在実行しているコントローラにより行って
もよいが、スイッチングプロセスの間又は後のコントロ
ーラのリセットは必要とされない。スイッチングプロセ
ス以外では、マルチプレクサＭＵＸ及び信号ラッチＬＡ
ＴＣＨによる遅延時間だけが、入力クロック信号による
システムクロックの生成に影響を与える。

【００２８】さらに、スイッチングプロセスの始まりに
おいて、現在のシステムクロックＣＬＫ＿ＯＵＴが、現
在のロジックレベルに維持されるという利点がある。レ
ベルが所定の値（例えば、ハイレベル）に切り替わるま
で最初に待つ必要がなくなる。このため、このスイッチ
ングプロセスを、特に、遅いものから速い入力クロック
信号への切り替えに適用した場合において、スイッチン
グプロセスは、一般的に既知の回路よりも速く進行す
る。重要な利点は、回路を任意数の入力クロック信号に
対して構成することができることであり、つまり、任意
数の入力クロック信号に基本的に拡張することができる
ことである。

【００２９】さらなる利点は、この回路は、既存のマル
チプレクサとピン・コンパチブルであることであり、つ
まり、追加の入力又は出力信号は必要とされず、生成も
されない。

【００３０】さらなる利点は、この回路は、それ自体分
離されたクロック生成器ＲＯによりコントロールされる
であることである。このため、入力クロック信号の質に
依存しておらず、特に、これらの信号のうちの１つが乱
れたり、停止したりした場合でも、機能する。

【００３１】図２は、図１に示したステートマシンＦＳ
Ｍの動作可能モードの状態遷移図である。

【００３２】ステートマシンは通常、アイドル状態ＩＤ
ＬＥにある。ステートマシンは、外部コンフィギュレー
ション信号ＣＦＧが変化しない限り、この状態を維持す
る。このため、マルチプレクサＭＵＸは切り替わらな
い。ステートマシンは、この信号と、ステートマシンの
コントロール入力の信号ＣＦＧ＿ｉとを比較することに
より、外部コンフィギュレーション信号が同じ状態を維
持しているかどうかをチェックする。

【００３３】マルチプレクサＭＵＸを切り替えるべき場
合には、前述の信号ＣＦＧとＣＦＧ＿ｉが等しくなくな
る。そして、ステートマシンは、状態ＷＴに変化する。
この状態で、信号ＤＩＳＡＢＬＥはアクティブになり、
スイッチＳが開になる。これにより、非トランスペアレ
ントに信号ラッチＬＡＴＣＨを切り替える。

【００３４】続いて、ステートマシンは、無条件に、状
態ＲＥＣＦＧに変化する。信号ＣＦＧ＿ｉ上の外部コン
フィギュレーション信号ＣＦＧが、最初に、マルチプレ
クサＭＵＸに伝達される。これにより、マルチプレクサ
ＭＵＸは、新しく選択された入力クロック信号に切り替
わる。

【００３５】マルチプレクサ出力における信号ＭＵＸ＿
ＯＵＴのロジックレベル（０又は１）に応じて、ステー
トマシンは連続して状態ＷＴ＿０又はＷＴ＿１に切り替
わり、この信号が対応する他のレベルに切り替わるのを
待つ。このような切り替わりの後、ステートマシンは状
態ＤＥＣＩＤＥに切り替わる。

【００３６】この状態ＤＥＣＩＤＥにおいて、ステート
マシンは、マルチプレクサ出力における新しいレベルＭ
ＵＸ＿ＯＵＴが、信号ラッチＬＡＴＣＨにおけるレベル
ＣＬＫ＿ＯＵＴに一致するかどうかを、チェックする。
これらのレベルが一致していない場合には、マルチプレ
クサ出力は、回路の出力にまだ接続することができな
い。したがって、ステートマシンは、ＲＥＣＦＧに戻
り、信号ＭＵＸ＿ＯＵＴの切り替わりを待つための新し
い周期を開始する。

【００３７】遅くともこの２回目の切り替わりの後に、
レベルＭＵＸ＿ＯＵＴは、ラッチのレベルＣＬＫ＿ＯＵ
Ｔに一致する。状態ＤＥＣＩＤＥでこの条件が確立した
場合には、ステートマシンは状態ＥＮＡＢＬＥに切り替
わる。この状態において、スイッチＳは閉になり、これ
により信号ラッチＬＡＴＣＨは再びトランスペアレント
に切り替わる。マルチプレクサ出力の信号ＭＵＸ＿ＯＵ
Ｔは、これにより、回路の出力に伝達される。

【００３８】この結果、ステートマシンＦＳＭは、状態
ＩＤＬＥに再び戻り、クロック信号の切り替えプロセス
全体が、終了する。

【図面の簡単な説明】

【図１】図１は、回路図を示す。

【図２】図２は、図１の回路のスイッチングロジックに
おける状態遷移図である。

【符号の説明】 １００ 回路 ＣＦＧ 外部コンフィギュレーション信号 ＣＦＧ＿ｉ 内部コンフィギュレーション信号 ＣＬＫ＿ＯＵＴ 出力信号 ＣＬＫ＿ＳＲＣ＿１、ＣＬＫ＿ＳＲＣ＿２、…、ＣＬＫ
＿ＳＲＣ＿ｎ 入力クロック信号 ＤＩＳＡＢＬＥ コントロール信号 ＦＣＬＫ ロジッククロック信号 ＦＳＭ ステートマシン ＬＡＴＣＨ 信号ラッチ ＭＵＸ マルチプレクサ ＭＵＸ＿ＯＵＴ マルチプレクサ出力信号 ＲＯ リング発振器

───────────────────────────────────────────────────── フロントページの続き (72)発明者 クリストフ、ラメルス ドイツ連邦共和国ハンブルク、バイム、シ リングシュティフト、14 Ｆターム(参考） 5B079 BA01 BB04 BC03 CC20 5J055 AX02 AX25 BX03 CX27 DX22 DX27 EY21 EZ00 EZ13 EZ31 FX07 FX17 GX00 GX01 5J106 AA03 CC03 DD10 DD25 DD29 DD34 DD42 FF01 GG14 KK35

Claims (4)

【特許請求の範囲】
1. 【請求項１】１又は複数の入力クロック信号から、１つ
   の出力信号を選択的に生成する回路であって、 Ａ） 入力クロック信号のための複数の入力と、入力ク
   ロック信号の中から１つを選択する信号のためのコント
   ロール入力と、選択された入力クロック信号を供給する
   ためのマルチプレクサ出力とを有する、マルチプレクサ
   と、 Ｂ） マルチプレクサ出力と回路の出力との間に設けら
   れた信号ラッチであって、マルチプレクサ出力への接続
   ラインはスイッチを有している、信号ラッチと、 Ｃ） 外部クロック選択信号のためのコントロール入力
   と、マルチプレクサ出力の信号と回路の出力信号のため
   の信号入力と、ロジッククロック信号のためのクロック
   入力と、マルチプレクサのコントロール入力に接続され
   るコントロール出力と、スイッチに接続されるディセー
   ブル信号出力とを有する、スイッチングロジックとを備
   え、 前記スイッチングロジックは、そのコントロール入力で
   信号が切り替わった場合にスイッチを開にし、そのコン
   トロール入力からそのコントロール出力へ、切り替わっ
   た信号を伝達し、マルチプレクサ出力の出力信号が、少
   なくとも１回切り替わって且つ回路の出力信号と等しく
   なった場合に、スイッチを再び閉にするように構成され
   ている、 ことを特徴とする回路。
2. 【請求項２】請求項１に記載の回路であって、ロジック
   クロック信号を利用可能にするために、スイッチングロ
   ジックのクロック入力に接続されたクロック生成器を備
   えていることを特徴とする回路。
3. 【請求項３】請求項１又は請求項２に記載の回路であっ
   て、スイッチングロジックは、 ａ） コントロール入力におけるクロック選択信号の切
   り替わりを待つ、ステップと、 ｂ） コントロール入力における信号が切り替わった場
   合に、スイッチを開にするために、ディセーブル信号出
   力にディセーブル信号を供給する、ステップと、 ｃ） コントロール入力から、マルチプレクサへのコン
   トロール出力に、信号を伝達する、ステップと、 ｄ） マルチプレクサ出力における信号の切り替わりを
   待つ、ステップと、 ｅ） マルチプレクサ出力における切り替わった信号
   が、回路の出力信号と等しくない場合に、マルチプレク
   サ出力における信号の切り替わりを再び待つ、ステップ
   と、 ｆ） スイッチを閉にするために、ディセーブル信号出
   力におけるディセーブル信号を除去し、ステップａ）に
   戻る、ステップと、 を行うように実現された状態及び状態遷移のステートマ
   シンである、ことを特徴とする回路。
4. 【請求項４】請求項１乃至請求項３のいずれかに記載の
   回路であって、ＣＭＯＳにより実現されることを特徴と
   する回路。