CN100525112C - 具有晶片上参考电压产生器的半导体装置 - Google Patents

具有晶片上参考电压产生器的半导体装置 Download PDF

Info

Publication number
CN100525112C
CN100525112C CNB2004100906012A CN200410090601A CN100525112C CN 100525112 C CN100525112 C CN 100525112C CN B2004100906012 A CNB2004100906012 A CN B2004100906012A CN 200410090601 A CN200410090601 A CN 200410090601A CN 100525112 C CN100525112 C CN 100525112C
Authority
CN
China
Prior art keywords
voltage
reference voltage
module
converter
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2004100906012A
Other languages
English (en)
Other versions
CN1622469A (zh
Inventor
曹永载
李承勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aisi Kaifang Semiconductor Co ltd
Original Assignee
MagnaChip Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MagnaChip Semiconductor Ltd filed Critical MagnaChip Semiconductor Ltd
Publication of CN1622469A publication Critical patent/CN1622469A/zh
Application granted granted Critical
Publication of CN100525112C publication Critical patent/CN100525112C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0626—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by filtering
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
    • H03M1/164—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages
    • H03M1/167—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages all stages comprising simultaneous converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)
  • Control Of Electrical Variables (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

在单晶片上形成模拟到数字转换器。所述单晶片的模拟到数字转换器包括用于产生N个参考电压的晶片上参考电压产生器，N是为正整数；及用于使用参考电压将输入的模拟信号转换成数字信号的转换装置。

Description

具有晶片上参考电压产生器的半导体装置
技术领域
本发明是关于一种半导体装置；更具体地，是关于一种具有晶片上参考电压产生器的模拟到数字转换器(A/D转换器)。
背景技术
由于近来的CMOS VLSI技术及数字信号处理技术的进步、高清晰度的视讯系统、下一代的个人移动通讯、高速无线网络、及医学影像系统日益需要高分辨率、高速低电力消耗的A/D转换器(以下简称ADCs)。具体而言，在平板显示器、数字数据贮存读取通道、医学影像及RGB图像应用上，使用的ADCs需要在小的晶片面积上提供至少8位的分辨率及200MS/s性能，且其电力消耗低。具有超过200MS/s的采样率的大部份传统ADCs普遍是根据闪速(flash)、折返(folding)、次界限(subranging)及管路式(pipeline)架构。本发明是采用管路式架构以最佳化速度、电力消耗、及晶片面积。
图1是为示出传统ADC的模块图。
如所示，传统的ADC包括采样及保留放大器(以下简称为SHA)11，第一及第二增倍数字对模拟转换器13及15(以下简称MDACs)，第一至第三单位模拟到数字转换器12、14及16(以下简称为UADCs)，数字校正逻辑17(以下简称为DCL)及十进位器18(以下简称为DCM)。
详细而言，接收模拟信号AIN的SHA 11是用于对输入模拟信号进行采样。第一至第三UADCs 12、14及16分别将被采样的信号转换成首段数字码。每个第一及第二MDACs 13及15，是分别将来第一至第二UADCs的每个首段数字码转换为每个已还原的模拟信号；将此等已还原的模拟信号分别加于采样信号的上；及然后分别输出合成的信号到第二及第三UADC 12、14及16。在采样信号被第一至第三UADCs 12、14及16转换为首段数字码后，DCL 17组合首段数字码并输出8位的第二段数字码至DCM。最后，DCM 18以1/2或1/4采样率对8-位第二段数字码进行采样。另外，图1上虽未示出，实际上，传统的ADC是使用外部时脉信号或产生内部时脉信号以控制上述的内部模块。
下文将详述传统的ADC的动作步骤。
首先，模拟信号AIN输入传统的ADC并被SHA 11采样而变成采样信号。然后第一UADC 12比较从SHA 11输出的采样信号与从外部电路输入的参考电压并产生第一3-位首段数字码。
接着，第一MDAC 13将第一UADC 12输出的第一3-位首段数字码转换成第一已还原的模拟信号。然后将此第一已还原的模拟信号加入采样信号。结果，第一MDAC 13得出微小的模拟信号。然后，将此微小模拟信号放大后输出至第二UADC 14及第二MDAC 15。
接着，如第一UADC 12那样，第二UADC 14产生第二3-位首段数字码。第二MDAC 15也与第一MDAC 13相同地动作，而第三UADC 16是将第二MDAC 15的输出信号转换成第三4-位首段数字码。
接着，DCL 17接收从第一至第三UADC 12、14及16输出的第一至第三首段数字码。为了消除非线性误差，例如在模拟转换成数字的过程上产生的偏移电压(offset voltage)，DCL 17将每个第一3-位首段数字码的最后位及第二3-位首段数字码的第一位叠置在每个第二3-位首段数字码的最后位及第三4-位首段数字码的第一位。
传统的ADC在将模拟信号转换成数字码或将数字码转换成模拟信号的动作步骤上是使用参考电压。于传统的ADC上，参考电压是从外部电路提供。如果参考电压产生器是在外部电路上时则在参考电压产生器和传统ADC晶片之间设有滤波器俾稳定参考电压，亦即，消除连结线的寄生电感及电容，及传统的ADC晶片的阻抗所产生的噪声及脉冲噪声(glitch)。
另外，为了消除噪声及脉冲噪声，含于滤波器内的电容器的电容量须相当大。结果，因为电容器的尺寸是与其电容量成正比例增大，导致无法将参考电压产生器及传统的ADC容纳在1个晶片内。
发明内容
因此，本发明的目的是提供一种半导体装置，其通过消除高频噪声及脉冲噪声以稳定参考电压而具有良好的体积及动作速度的优点。
依本发明的形态，提供一种在单晶片上建置的模拟到数字转换器，此单晶片包括用于产生N个参考电压的晶片上参考电压产生器，N是为正整数；及用于通过参考电压将输入的模拟信号转换成数字信号的转换装置。
依本发明的另外形态，提供一种具有单晶片模拟到数字转换器的系统，此系统包括内含于模拟到数字转换器，用于产生N个参考电压的晶片上的参考电压产生器，N是为正整数；及内含于模拟到数字转换器，用于通过参考电压将输入的模拟信号转换成数字信号的转换模块。
根据本发明的一个实施例，提供了一种建置在单晶片中的模拟到数字转换器，该转换器包括：用于产生N个参考电压的晶片上参考电压产生器，N是为正整数；及用于通过使用参考电压将输入的模拟信号转换成数字信号的转换装置。其中，所述晶片上参考电压产生器包括：用于产生初始电压的初始电压产生器；及电压电平移位器，用于通过移动所述初始电压的电压电平来产生具有N个电压电平的参考电压；以及用于稳定参考电压的电压驱动器。所述电压电平移位器包括：用于接收所述初始电压以产生感应电压的第一电压感应模块；电压移位模块，用于通过参考动作电流来移动作为初始电压的电压电平的所述感应电压的电压电平来输出参考电压；及用于产生到所述电压移位模块的动作电流的第一驱动模块。
根据本发明的另一实施例，提供了一种具有单晶片模拟到数字转换器的系统。该系统包括：包含于模拟到数字转换器内、用于产生N个参考电压的晶片上参考电压产生器，N是正整数；及包含于模拟到数字转换器、用于通过使用参考电压将输入的模拟信号转换成数字信号的转换装置。其中，所述晶片上参考电压产生器包括：用于产生初始电压的初始电压产生器；及电压电平移位器，用于通过移动初始电压的电压电平来产生具有N个电压电平的参考电压。所述电压电平移位器包括：用于接收初始电压以产生感应电压的第一电压感应模块；电压移位模块，用于通过参考动作电流来移动作为初始电压的电压电平的所述感应电压的电压电平，输出参考电压；及用于产生到电压移位模块的动作电流的第一驱动模块。
根据本发明的另一实施例，提供了一种在单晶片中实施的模拟到数字转换器。该转换器包括：晶片上参考电压产生器，用于产生参考电压；转换装置，用于通过利用所述参考电压将输入的模拟信号转换成数字信号；晶片上滤波器单元，其耦合在所述晶片上参考电压产生器与所述转换装置之间，用于去除所述参考电压中包含的噪声。其中，所述晶片上参考电压产生器包括：用于产生初始电压的初始电压产生器；电压电平移位器，用于通过移动所述初始电压的电压电平而产生具有N个电压电平的参考电压，其中N是正整数；以及用于稳定所述参考电压的电压驱动器。
附图说明
本发明的上述及其它目的已通过参照下列附图对较佳实施例的叙述而形清楚，其中：
图1是为示出传统的模拟到数字转换器(ADC)的模块图；
图2是为示出本发明的ADC的模块图；
图3是为描述图2所示的晶片上参考电压产生器及RC滤波器的示意电路图；
图4是含于图3所示的RC滤波器内的电容器；
图5是为说明图2所示的晶片上参考电压产生器及RC滤波器的模拟结果的波形；
图6是为本发明的实施例的ADC的晶片；
图7是为示出图6所示的晶片的微分非线性DNL及积分非线性INL的波形；
图8是为叙述从图6所示的晶片输出的数字码；
图9A及9B是描绘对每个采样频率及输出信号的频率，图6所示的晶片的每个无假性动态范围SFDR及信号对噪声和失真比SNDR的波形；及
图10是为示出相较于先前技术的ADC，本发明的ADC的性能的曲线
具体实施方式
下文，将参照附图详述本发明的具有晶片上的参考电压产生器的模拟到数字转换器(A/D转换器)。
图2是为示出本发明的模拟到数字转换器(以下简称为ADC)的模块图。
如所示，ADC上设有用于供给参考电压REF_VOL的晶片上的参考电压产生器200，用于稳定参考电压REF_VOL的晶片上RC滤波器300及用于将模拟信号AIN转换成8-位数字信号DOUT的转换单元100。
转换单元100具有与图1所示的传统的ADC相同的结构。亦即，转换单元100包括采样及保留放大器(下文简称为SHA)110，第一及第二增倍数字对模拟转换器130及150(下文简称为MDACs)，第一至第三单位模拟到数字转换器120、140及160(下文简称为UADCs)，数字校正逻辑170(下文简称为DCL)及十进位器180(下文简称为DCM)。是于，有关其结构的细节及动作步骤不再赘述。
但是，为了供应稳定的参考电压，本发明的ADC是将晶片上的参考电压产生器200及转换单元100聚集在单晶片上。另外，晶片上的RC滤波器300也设在相同的晶片上。结果，因参考电压REF_VOL是在晶片内产生，故显著地提供参考电压REF_VOL的完整性。附带的，不似先前技术，本发明的ADC也可不用金属线接合封装方法(wire-bondingpackaging method)，而用浮动晶片结合(flip-chip)封装方法。因此，提升输入SHA 110的模拟信号的整体性。
图3是为描述图2所示的晶片上的参考电压产生器200及晶片上的RC滤波器300的示意电路图。
如所示，晶片上的参考电压产生器200包括用于产生初始电压VREFIN的初始电压产生器220，用于通过变动初始电压VREFIN的电平以产生参考电压REFT及REFC的电压电平移位器240及用于通过稳定参考电压REFT及REFC而输出稳定的参考电压REFTOP及REFBOT至转换单元100的电压驱动器260。
耦合在晶片上参考电压产生器200及转换单元100之间的晶片上的RC滤波器300是包括两对串联的电阻器及电容器。
详细而言，电压电平移位器240包括用于接收初始电压VREFIN及感应出感应电压TR2的第一电压感应模块242，用于供应动作电流的第一驱动模块PM1及用于根据感应电压TR2及动作电流，输出参考电压REFT及REFC的电压分压模块244。电压电平移位器240另包括耦合在电压感应模块242及电压分压模块244之间，用于稳定参考电压REFT及REFC的第一电容器C1。
另外，电压驱动器260包括用于通过稳定第一参考电压REFT，输出第一稳定参考电压REFTOP的第一驱动单元及用于通过稳定第二参考电压REFC，输出第二稳定参考电压REFBOT的第二驱动单元。
晶片上参考电压产生器200执行下述动作步骤：产生初始电压VREFIN；响应初始电压VREFIN调整感应电压的电平以产生第一及第二参考电压REFT及REFC；及通过稳定第一及第二参考电压REFT及REFC以输出第一及第二稳定的参考电压REFTOP及REFBOT。
图4是为内含于图3所示的晶片上的RC滤波器300的滤波用电容器。
如所示，滤波用电容器是由PMOS晶体管所建置(implemented)。PMOS晶体管的栅极G是为滤波用电容器的一侧，而源极S、漏极D及本体B是为滤波用电容器的另一侧并接至电源电压VDD。这里，为了减少PMOS晶体管的本体效应，滤波用电容器的源极S及漏极D是接至滤波用电容器的本体B。相较于具有金属-绝缘体-金属(MIM)结构的一般电容器，使用PMOS晶体管的本发明的滤波用电容器具有较大的电容量对尺寸的效果。
图5是为说明图2所示的晶片上参考电压产生器200及晶片上RC滤波器300的模拟结果的图。
如所示，图的X轴是为时间的座标值(单位为ns)，而图的Y轴是为参考电压的座标值(单位为mV)。于该图上，有示出实线及虚线：实线是本发明的参考电压；虚线是先前技术的参考电压。
模拟及比较两个在220MS/s速度下运作的不同电路。传统的ADC在参考电压输出节点上具有0.1μF的晶片外(off-chip)旁通(bypass)电容器，而本发明的ADC具有接至参考电压输出节点的晶片上(on-chip)RC滤波器300。如图5所示，具有晶片上RC滤波器300的电路的整定时间(settling time)是0.45ns，此时间是能对应比400MS/s高的采样率。但是，在参考电压输出节点上具有0.1μF的晶片外电容器的整定时间则明显长得多。基于此特定封装的结合垫(bonding pads)假设具有分别为2.5nH及0.7pF的寄生电感及电容。这里，整定时间是定义为使参考电压稳定于±2mV范围内所需的时间。
图6是为本发明的实施例的ADC的晶片。
本发明的实施例的ADC是在0.25μm n-阱(n-well)单-工艺(single-poly)、5-金属CMOS流程上制成。ADC的模照片(die photograph)是示于图6上。在电路模块之间的晶片上PMOS分离(decoupling)电容器是用粗虚线表示。
本发明实施例的ADC在3b MDACs上是采用MCS技术俾在高速运作下具有低的电力消耗及低的噪声。MCS技术是通过将两个单位电容器根据相等的电荷重新分布概念合并成为单一电容器而将所要的MDAC单位电容器从8个减少到4个。若使用相同的单位电容器的电容量作为MDAC时通过减少SHA的负载电容器及相互连接线的数目，及减少一半MDAC上的装置，SHA及MDAC能在不增加电力消耗下改善增高的速度。考虑电力消耗、分辨率、kT/C噪声及8b匹配，在第一及第二3b MDACs上的单位电容器的电容量是分别为100fF及50fF。MDACs是由折返串列(folded-cascade)的第一段架构及非折返串列(unfolded-cascade)的第二架构所构成的两段放大器，具有70dB的直流增益。第一及第二MDACs的-3dB频率是分别为562MHz及477MHz。ADC占用2.25mm2的活动模区(active die area)，在2.5V及220MS/s的下的散热量为220mW。
图7是为示出图6所示的晶片的微分非线性(differentialnonlinearity)DNL及积分非线性(integral nonlinearity)INL的波形。如所示，DNL及INL的测定值是分别在-0.44至+0.43LSB及-1.13至+0.83LSB。
图8是为描述从图6所示的晶片输出的数字码的频谱(spectrum)。
如所示，其绘出在220MS/s下，以120MHz模拟正弦波测定的频谱。用晶片上的十进位器电路以220MHz的1/4速率撷取输出的数字数据。在此一提者，ADC本身是在220MS/s的全速下动作。
图9A及9B是描绘图6所示的每个晶片，对每个采样频率及输入信号，的无假性的动态范围SFDR及信号对噪声和失真比SNDR。
当采样速率从50MS/s增加到220MS/s时使用10MHz的微分输入正弦波的SNDR及无假性动态范围(SFDR)是示于图9A。当采样频率增加到200MS/s时SNDR是维持在40dB以上。在220MS/s最大的动作采样速率下，10MHz的输入会使SNDR从41dB降3dB而成38dB。考虑目前的封装方式，水平及垂直长度各为1.1mm及1.2mm的连结线上的寄生电容及电感成份，在最大的动作频率下，ADC的实际动态性能预期能更好。因为所提议的ADC将被积体化成为相当大系统的几个重要的核心宏单元(coremacro cells)且输入及输出连接线短，因此鲜少会产生在以多凸出晶圆(multi-project wafer)(MPW)为主的封装上常看到的长连结线的问题。
第9B图的SNDR及SFDR是在220MS/s的最大采样频率下递增输入的频率而测定出的。当输入频率增加到耐基斯特(Nyquist)频率时SNDR及SFDR则分别维持在37dB及49dB以上。本发明的ADC的测定出的性能总结于表1。
Figure C200410090601D00151
表1：本发明的ADC的性能总结
图10是为示出相较于其它ADCs，本发明的ADC的性能的图。
如所示，仗用双极性(bipolar)晶体管的ADC消耗较大电力且使用先前技术的CMOS晶体管的ADC无法用单晶片制造。但是，本发明的ADC能聚集全部的构件于一个晶片上，且具有动作速度高、电容量大及电力消耗低的优点。这里，报酬值(figure of merit(FoM))，图上的Y-轴的座标值，是依下列方程式定义：
FOM＝(2×ERBW)×2ENOB/功率(单位：MHz/mW)方程式1
于方程式1上，有效的分辨率频宽(ERBW)是为在低输入频率时讯噪比(SNR)比SNR低3dB那时的输入频率，而ENOB是代表有效的ADCs的位数。
结果，具有晶片上参考电压产生器及晶片上RC滤波器的模拟到数字转换器(ADC)能通过在模拟到数字转换器的晶片上聚集晶片上的参考电压产生器及晶片上RC滤波器而有效地去除噪声或脉冲噪声(glitch)。
如上述，本发明的晶片上的参考电压产生器及晶片上的RC滤波器是应用在ADC上。但是，本发明也能应用于使用参考电压的半导体装置，例如，数字对类转换器DAC、滤波器等上。
虽然本发明已针对特定实施例说明如上，但熟悉此项技术者当了解可对本发明作各种改变及变更而不逾越下述权利要求各项所界定的精神及范围。
本代表图的元件代表符号简单说明：
100                      转换单元
110                      采样及保留放大器
120，140，160            第一，第二，第三单位模拟到数字转换器
130，150                 第一，第二增倍模拟到数字转换器
170                      数字校正逻辑
180                      十进位器
200                      晶片上参考电压产生器
300                      晶片上RC滤波器
主要部分的代表符号说明
100                  转换单元
110                  采样及保留放大器
120，140，160        第一，第二，第三单位模拟到数字转换器
130，150             第一及第二增倍数字对模拟转换器
170                  数字校正逻辑
180                  十进位器
200                  晶片上参考电压产生器
220                  初始电压产生器
240                  电压电平移位器
242                  第一电压感应模块
260                  电压驱动器
300                  晶片上RC滤波器

Claims (25)

1.一种建置在单晶片中的模拟到数字转换器，包括：
用于产生N个参考电压的晶片上参考电压产生器，N是为正整数；及
用于通过使用参考电压将输入的模拟信号转换成数字信号的转换装置，
其中，所述晶片上参考电压产生器包括：用于产生初始电压的初始电压产生器；及电压电平移位器，用于通过移动所述初始电压的电压电平来产生具有N个电压电平的参考电压；以及用于稳定参考电压的电压驱动器，
所述电压电平移位器包括：用于接收所述初始电压以产生感应电压的第一电压感应模块；电压移位模块，用于通过参考动作电流来移动作为初始电压的电压电平的所述感应电压的电压电平来输出参考电压；及用于产生到所述电压移位模块的动作电流的第一驱动模块。
2.如权利要求1所述的模拟到数字转换器，其中，还包括M个耦合在晶片上参考电压产生器及转换装置之间用于消除含于参考电压内的噪声的滤波器，M是正整数。
3.如权利要求1所述的模拟到数字转换器，其中，所述电压电平移位器包括耦合在电压感应模块及电压分压模块之间的用于稳定参考电压的第一电容器。
4.如权利要求1所述的模拟到数字转换器，其中，所述第一电压感应模块包括用于产生感应电压的差分放大器。
5.如权利要求1所述的模拟到数字转换器，其中，所述第一驱动模块包括耦合至电源电压及电压分压模块的MOS晶体管，该MOS晶体管的栅极耦合至第一电压感应模块。
6.如权利要求1所述的模拟到数字转换器，其中，所述电压移位模块包括在电压驱动模块及接地电压之间作串联连接的多个电阻器。
7.如权利要求6所述的模拟到数字转换器，其中，所述参考电压是被驱动模块及电压移位模块所决定。
8.如权利要求7所述的模拟到数字转换器，其中，所述参考电压具有两个电压电平，其中生成第一参考电压及第二参考电压。
9.如权利要求8所述的模拟到数字转换器，其中，所述电压驱动器包括：
用于稳定第一参考电压的第一驱动单元；及
用于稳定第二参考电压的第二驱动单元。
10.如权利要求9所述的模拟到数字转换器，其中，所述第一驱动单元包括：
用于接收第一参考电压以产生第一电压的第二电压感应模块；
连接至电源电压用于稳定第一电压的第二驱动模块，其输出稳定的第一电压以作为第一参考电压；
耦合在第二电压感应模块及第二驱动模块之间、用于稳定第一电压的第二电容器；及
耦合在第二电压感应模块及第二驱动模块之间、用于稳定第一参考电压的第一电阻器。
11.如权利要求10所述的模拟到数字转换器，其中，所述第二电压感应模块包括用于产生第一电压的差分放大器。
12.如权利要求9所述的模拟到数字转换器，其中，所述第二驱动模块包括耦合到电源电压的MOS晶体管及第一电阻器，MOS晶体管的栅极耦合至第二电压感应模块。
13.如权利要求12所述的模拟到数字转换器，其中，所述第二驱动单元包括：
用于接收第一参考电压并感应第二参考电压的第三电压感应模块；
连接到接地电压、用于稳定第二参考电压的第三驱动模块，其输出稳定的第二电压以作为第二参考电压；
耦合在第三电压感应模块及第三驱动模块之间、用于稳定第二参考电压的第三电容器；及
耦合在第三电压感应模块及第三驱动模块之间、用于稳定第二参考电压的第二电阻器。
14.如权利要求13所述的模拟到数字转换器，其中，所述第三电压感应模块包括：
用于通过电流镜来感应第二参考电压的差分放大器。
15.如权利要求14所述的模拟到数字转换器，其中，所述第二驱动模块包括：
耦合到接地电压及第一电阻器的MOS晶体管，该MOS晶体管的栅极耦合至第三电压感应模块。
16.如权利要求2所述的模拟到数字转换器，其中，所述滤波器是RC滤波器。
17.如权利要求16所述的模拟到数字转换器，其中，所述RC滤波器包括由MOS晶体管实施的电容器，该MOS晶体管的栅极作为电容器的一侧，而其源极、漏极及本体作为电容器的另一侧。
18.一种具有单晶片模拟到数字转换器的系统，其包括：
被含于模拟到数字转换器内、用于产生N个参考电压的晶片上参考电压产生器，N是正整数；及
被含于模拟到数字转换器、用于通过使用参考电压将输入的模拟信号转换成数字信号的转换装置，
其中，所述晶片上参考电压产生器包括：用于产生初始电压的初始电压产生器；及电压电平移位器，用于通过移动初始电压的电压电平来产生具有N个电压电平的参考电压，
所述电压电平移位器包括：用于接收初始电压以产生感应电压的第一电压感应模块；电压移位模块，用于通过参考动作电流来移动作为初始电压的电压电平的所述感应电压的电压电平，输出参考电压；及用于产生到电压移位模块的动作电流的第一驱动模块。
19.如权利要求18所述的系统，其中，还包括M个耦合在晶片上参考电压产生器及转换装置之间、用于消除含于参考电压内的噪声的滤波器，M是正整数。
20.如权利要求18所述的系统，其中，所述电压移位模块包括在电压驱动模块及接地电压之间作串联连接的多个电阻器。
21.如权利要求20所述的系统，其中，所述滤波器是RC滤波器。
22.如权利要求21所述的系统，其中，所述RC滤波器包括通过MOS晶体管实施的电容器，该MOS晶体管的栅极作为电容器的一侧，而其源极、漏极及本体作为电容器的另一侧。
23.一种在单晶片中实施的模拟到数字转换器，包括：
晶片上参考电压产生器，用于产生参考电压；
转换装置，用于通过利用所述参考电压将输入的模拟信号转换成数字信号；
晶片上滤波器单元，其耦合在所述晶片上参考电压产生器与所述转换装置之间，用于去除所述参考电压中包含的噪声，
其中，所述晶片上参考电压产生器包括：用于产生初始电压的初始电压产生器；电压电平移位器，用于通过移动所述初始电压的电压电平而产生具有N个电压电平的参考电压，其中N是正整数；以及用于稳定所述参考电压的电压驱动器。
24.如权利要求23所述的模拟到数字转换器，其中所述晶片上滤波器单元是RC滤波器。
25.如权利要求24所述的模拟到数字转换器，其中所述RC滤波器包括以MOS晶体管来实施的电容器，所述MOS晶体管的栅极用作所述电容器的一侧，而所述MOS晶体管的源极、漏极和主体用作所述电容器的另一侧。
CNB2004100906012A 2003-11-26 2004-11-09 具有晶片上参考电压产生器的半导体装置 Active CN100525112C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020030084388 2003-11-26
KR1020030084388A KR100560945B1 (ko) 2003-11-26 2003-11-26 온-칩 기준전압 발생장치를 구비하는 반도체 칩

Publications (2)

Publication Number Publication Date
CN1622469A CN1622469A (zh) 2005-06-01
CN100525112C true CN100525112C (zh) 2009-08-05

Family

ID=34588074

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100906012A Active CN100525112C (zh) 2003-11-26 2004-11-09 具有晶片上参考电压产生器的半导体装置

Country Status (6)

Country Link
US (1) US7009545B2 (zh)
JP (1) JP4897200B2 (zh)
KR (1) KR100560945B1 (zh)
CN (1) CN100525112C (zh)
DE (1) DE10361676B4 (zh)
TW (1) TWI362838B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4554102A (en) * 1983-09-26 1985-11-19 Shell Oil Company Cyanohydrination catalyst comprising non-crystalline or amorphous dipeptide
US7279960B1 (en) * 2005-08-30 2007-10-09 National Semiconductor Corporation Reference voltage generation using compensation current method
WO2009019744A1 (ja) * 2007-08-03 2009-02-12 Fujitsu Limited アナログデジタル変換セル及びアナログデジタル変換器
KR100897284B1 (ko) * 2007-11-09 2009-05-14 주식회사 하이닉스반도체 온 다이 터미네이션 제어 장치
IT1394636B1 (it) * 2009-06-23 2012-07-05 St Microelectronics Rousset Circuito di generazione di un segnale di riferimento per un convertitore a/d di un trasduttore acustico microelettromeccanico e relativo metodo
KR101331207B1 (ko) * 2009-07-27 2013-11-20 한국전자통신연구원 레퍼런스 전압 공급 회로
US8698556B2 (en) * 2011-03-30 2014-04-15 Microchip Technology Incorporated Low switching error, small capacitors, auto-zero offset buffer amplifier
KR101451744B1 (ko) * 2011-10-12 2014-10-16 엘지디스플레이 주식회사 유기발광소자표시장치
WO2014207969A1 (ja) * 2013-06-28 2014-12-31 パナソニック株式会社 レギュレータ回路、電圧安定化回路及び半導体装置
JP2015186111A (ja) * 2014-03-25 2015-10-22 株式会社東海理化電機製作所 アナログ‐デジタル変換装置
DE102020213559B4 (de) 2020-10-28 2022-05-05 Infineon Technologies Ag Bestimmung einer Information über eine Verbindung einer Schaltungskomponente

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5280200A (en) * 1989-04-10 1994-01-18 Tarng Min M Pipelined buffer for analog signal and power supply
JPH03290895A (ja) * 1990-04-06 1991-12-20 Sony Corp 半導体集積回路装置
EP0545266A3 (en) * 1991-11-29 1993-08-04 Nec Corporation Semiconductor integrated circuit
JP3420606B2 (ja) * 1993-03-15 2003-06-30 株式会社東芝 高電圧発生装置
US5359327A (en) * 1993-05-28 1994-10-25 Brown Eric W A/D converter system with interface and passive voltage reference source
US5399960A (en) * 1993-11-12 1995-03-21 Cypress Semiconductor Corporation Reference voltage generation method and apparatus
US5570004A (en) * 1994-01-03 1996-10-29 Seiko Instruments Inc. Supply voltage regulator and an electronic apparatus
US5594442A (en) * 1994-03-15 1997-01-14 Crystal Semiconductor Corporation Configuration programming of a digital audio serial port using no additional pins
KR0143344B1 (ko) * 1994-11-02 1998-08-17 김주용 온도의 변화에 대하여 보상 기능이 있는 기준전압 발생기
US5721702A (en) * 1995-08-01 1998-02-24 Micron Quantum Devices, Inc. Reference voltage generator using flash memory cells
JPH09326699A (ja) * 1996-06-04 1997-12-16 Fujitsu Ltd Ａ／ｄ変換器
US5886657A (en) * 1997-08-21 1999-03-23 C-Cube Microsystems Selectable reference voltage circuit for a digital-to-analog converter
US5877615A (en) * 1997-11-06 1999-03-02 Utek Semiconductor Corporation Dynamic input reference voltage adjuster
KR100272508B1 (ko) * 1997-12-12 2000-11-15 김영환 내부전압(vdd) 발생회로
JPH11202958A (ja) 1998-01-14 1999-07-30 Hitachi Ltd 電圧発生回路
JPH11213664A (ja) * 1998-01-23 1999-08-06 Mitsubishi Electric Corp 半導体集積回路装置
US6281828B1 (en) * 1998-03-19 2001-08-28 Kabushiki Kaisha Toshiba Analog/digital converter apparatus
US6249240B1 (en) * 1998-08-28 2001-06-19 Texas Instruments Incorporated Switched-capacitor circuitry with reduced loading upon reference voltages
KR100304707B1 (ko) * 1999-07-13 2001-11-01 윤종용 기준전압의 전압강하를 보상할 수 있는 기준전압 레귤레이터 및 이를 구비하는 반도체 메모리장치
JP3738280B2 (ja) * 2000-01-31 2006-01-25 富士通株式会社 内部電源電圧生成回路
US6445329B1 (en) * 2000-10-17 2002-09-03 Ati International Srl High speed analog to digital converter
DE10110273C2 (de) * 2001-03-02 2003-04-24 Infineon Technologies Ag Spannungsgenerator mit Standby-Betriebsart
US6486820B1 (en) * 2001-03-19 2002-11-26 Cisco Systems Wireless Networking (Australia) Pty Limited Pipeline analog-to-digital converter with common mode following reference generator
US6459628B1 (en) * 2001-04-02 2002-10-01 Advanced Micro Devices, Inc. System and method to facilitate stabilization of reference voltage signals in memory devices
KR100393226B1 (ko) * 2001-07-04 2003-07-31 삼성전자주식회사 온도변화에 따라 내부 기준전압 값을 조절할 수 있는 내부기준전압 생성회로 및 이를 구비하는 내부 공급전압생성회로
US6542026B2 (en) * 2001-08-15 2003-04-01 Sun Microsystems, Inc. Apparatus for on-chip reference voltage generator for receivers in high speed single-ended data link
US6603416B2 (en) * 2001-10-01 2003-08-05 International Business Machines Corporation Method and circuit for dynamic calibration of flash analog to digital converters
US6567028B2 (en) * 2001-10-12 2003-05-20 Micron Technology, Inc. Reference voltage stabilization in CMOS sensors
US6534806B1 (en) * 2001-12-04 2003-03-18 National Semiconductor Corporation System for generating a reference voltage
US6700407B1 (en) * 2001-12-04 2004-03-02 National Semiconductor Corporation Extended voltage range level shifter
KR100414739B1 (ko) * 2002-03-25 2004-01-13 주식회사 하이닉스반도체 반도체 메모리 소자의 내부전압 발생 장치
US6657484B1 (en) * 2002-05-30 2003-12-02 Texas Instruments Incorporated System and method for decoupling capacitance for an integrated circuit chip
KR100475745B1 (ko) * 2002-10-21 2005-03-10 삼성전자주식회사 반도체 메모리 장치에 적합한 중간 전압 발생기

Also Published As

Publication number Publication date
US7009545B2 (en) 2006-03-07
US20050110670A1 (en) 2005-05-26
JP2005160013A (ja) 2005-06-16
CN1622469A (zh) 2005-06-01
DE10361676B4 (de) 2015-05-28
DE10361676A1 (de) 2005-06-23
KR100560945B1 (ko) 2006-03-14
TWI362838B (en) 2012-04-21
KR20050050767A (ko) 2005-06-01
JP4897200B2 (ja) 2012-03-14
TW200518472A (en) 2005-06-01

Similar Documents

Publication Publication Date Title
Liu et al. A 10-bit 50-MS/s SAR ADC with a monotonic capacitor switching procedure
Van Elzakker et al. A 10-bit Charge-Redistribution ADC Consuming 1.9$\mu $ W at 1 MS/s
US8981985B2 (en) Analog-to-digital converter for a multi-channel signal acquisition system
CN100525112C (zh) 具有晶片上参考电压产生器的半导体装置
Shen et al. A 0.5-V 8-bit 10-Ms/s pipelined ADC in 90-nm CMOS
Lee et al. A 12b 50 MS/s 21.6 mW 0.18$\mu $ m CMOS ADC Maximally Sharing Capacitors and Op-Amps
Harpe et al. A 12fJ/conversion-step 8bit 10MS/s asynchronous SAR ADC for low energy radios
Yoo et al. A 2.5 V 10 b 120 MSample/s CMOS pipelined ADC with high SFDR
Neubauer et al. A successive approximation A/D converter with 16 bit 200 kS/s in 0.6/spl mu/m CMOS using self calibration and low power techniques
Wang et al. LDO-free power management system: A 10-bit pipelined ADC directly powered by inductor-based boost converter with ripple calibration
CN101471665A (zh) 采用多级放大器部分复用技术的模数转换器电路
US7782236B2 (en) Current cell circuit in digital-analog converter
CN111263090A (zh) 读出电路结构及其工作时序控制方法
Firlej et al. A fast, low-power, 6-bit SAR ADC for readout of strip detectors in the LHCb Upgrade experiment
US20130214947A1 (en) Device, System and Method for Analogue-to-Digital Conversion Using a Current Integrating Circuit
Patil et al. Design Of Power Efficient 10 Bit 150MS/s Sar Adc In 90 nm CMOS Technology
Woo et al. 1.2 V 10-bit 75 MS/s pipelined ADC with phase-dependent gain-transition CDS
Lee et al. A 10-bit 50-MS/s SAR ADC with split-capacitor array using unity-gain amplifiers applied in FOG systems
Gu et al. An 11-bit 22-MS/s 0.6 mW SAR ADC with parasitic capacitance compensation
Cho et al. An 8b 220 MS/s 0.25 µm CMOS pipeline ADC with on-chip RC-filter based voltage references
Osipov Low power SAR ADC with two-step switching scheme in 65 nm standard CMOS process
Dai-Guo et al. A 12-bit 100-MS/s 83 dB SFDR SAR ADC with sampling switch linearity enhanced technique
Jotschke et al. Flexible multi-channel analog-frontend for ultra-low power environmental sensing
Tsai et al. A 10-bit 50-MS/s SAR ADC for dual-voltage domain portable systems
Chung et al. A 12-bit 100-kS/s SAR ADC for IoT Applications

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: MAGNACHIP CO., LTD.

Free format text: FORMER OWNER: HYNIX SEMICONDUCTOR INC.

Effective date: 20070525

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20070525

Address after: North Chungcheong Province

Applicant after: Magnachip Semiconductor, Ltd.

Address before: Gyeonggi Do, South Korea

Applicant before: HYNIX SEMICONDUCTOR Inc.

C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20201021

Address after: Han Guozhongqingbeidao

Patentee after: Key Foundry Co.,Ltd.

Address before: Han Guozhongqingbeidao

Patentee before: MagnaChip Semiconductor, Ltd.

CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: Republic of Korea

Patentee after: Aisi Kaifang Semiconductor Co.,Ltd.

Country or region after: Republic of Korea

Address before: Han Guozhongqingbeidao

Patentee before: Key Foundry Co.,Ltd.

Country or region before: Republic of Korea