TWI362705B - Method of manufacturing semiconductor apparatus - Google Patents
Method of manufacturing semiconductor apparatus Download PDFInfo
- Publication number
- TWI362705B TWI362705B TW096136254A TW96136254A TWI362705B TW I362705 B TWI362705 B TW I362705B TW 096136254 A TW096136254 A TW 096136254A TW 96136254 A TW96136254 A TW 96136254A TW I362705 B TWI362705 B TW I362705B
- Authority
- TW
- Taiwan
- Prior art keywords
- region
- trench
- semiconductor device
- film
- manufacturing
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 51
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000000758 substrate Substances 0.000 claims description 44
- 239000011521 glass Substances 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 19
- SITVSCPRJNYAGV-UHFFFAOYSA-L tellurite Chemical compound [O-][Te]([O-])=O SITVSCPRJNYAGV-UHFFFAOYSA-L 0.000 claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 239000005368 silicate glass Substances 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 239000002253 acid Substances 0.000 claims description 4
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 4
- DQUIAMCJEJUUJC-UHFFFAOYSA-N dibismuth;dioxido(oxo)silane Chemical compound [Bi+3].[Bi+3].[O-][Si]([O-])=O.[O-][Si]([O-])=O.[O-][Si]([O-])=O DQUIAMCJEJUUJC-UHFFFAOYSA-N 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 2
- 150000003839 salts Chemical class 0.000 claims 2
- 206010041349 Somnolence Diseases 0.000 claims 1
- 239000003518 caustics Substances 0.000 claims 1
- 238000010422 painting Methods 0.000 claims 1
- 239000007787 solid Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 45
- 239000011229 interlayer Substances 0.000 description 16
- 230000015556 catabolic process Effects 0.000 description 10
- 239000012535 impurity Substances 0.000 description 9
- 238000010438 heat treatment Methods 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 229910052727 yttrium Inorganic materials 0.000 description 4
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 210000004556 brain Anatomy 0.000 description 2
- GHVNFZFCNZKVNT-UHFFFAOYSA-N decanoic acid Chemical compound CCCCCCCCCC(O)=O GHVNFZFCNZKVNT-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000005632 Capric acid (CAS 334-48-5) Substances 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 241000282320 Panthera leo Species 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052769 Ytterbium Inorganic materials 0.000 description 1
- KZNMRPQBBZBTSW-UHFFFAOYSA-N [Au]=O Chemical compound [Au]=O KZNMRPQBBZBTSW-UHFFFAOYSA-N 0.000 description 1
- JKUMLNOQXADSAD-UHFFFAOYSA-N [Bi].[P] Chemical compound [Bi].[P] JKUMLNOQXADSAD-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 229910052500 inorganic mineral Inorganic materials 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000011707 mineral Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- NAWDYIZEMPQZHO-UHFFFAOYSA-N ytterbium Chemical compound [Yb] NAWDYIZEMPQZHO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Element Separation (AREA)
Description
1362.705 九、發明說明： 【發明所屬之技術領域】 本發明係關於半導體裝置之製造方法，尤有關於具有 MOSFET(金氧半場效電晶體)之半導體裝置的製造方法。 【先前技術】 垂直MOSFET(錄半觀t g體)财料轉m〇sfet， 用來切換功率以提供高電壓或大電流。在垂直廳卿 基板之一表面上’而汲極電極形成於該半;體 基?之另-表面上。因此，電流沿該半導體基板之垂直。 功率MOSFET必有盡可削、的導通雜料去辨 面藉杨相鄰閘㈣極部分間的距離變窄及增加每 體接觸&域形成於兩相鄰閘極雜部分 ，意味閘_極中彼此平行排列之兩科兩==3 電極部分彼此連接而形成如美國專利第2 閘極 晶格形狀的閘極電極，此，在兩相鄰閘極電極:二中 形成源極區域、基體接觸區域及另1極區= 用來連_電極與基體 ’如國際專利公告號第 距離變窄有其極ΐ 然而，將該兩相鄰閘極電極部分間的 兩閘極電㈣分間之祕不^穿過排列在 卿ΕΤ中之該兩開極電極部孔’ -垂直
现〒所揭路之習知垂直P通道MOSFET 1362705 圖6為圖示半導體裝置1的剖面圖。該半導體裝詈丨為 ；ί 5 溝禅ΐ = 具有：汲極區域2 ;基體區域3 ;源極區域4 ;
搞(^ · U 3極絕緣膜6 ;閘極電極部分7 ;層間絕緣膜8 ;汲極電 觸:?ι办费源極電極10。如上文提及，由於沒有基體接觸區域或接 ==過_極電極部分7間的源極區域4,所以可將兩閉極電 f，^目間的距離變窄。現在，垂直Ρ通道M〇SFET^_區域 通常具有P型基板及P-型磊晶層之雙層結構。並且，垂直N i=〇SFET之及極區域2，通常具有^型基板及N_型蠢晶層 一曰結構。然而，在圖5及6中，分別將汲極區域2簡化成標 不為丨P」及「N」之單層結構。 ，藉由縮短通道長度亦可減少導通電阻。特別地，一淺基體區 域（所明的淺接面)係有效的。然而，其需要不減少沒極_源極崩 潰電壓。 在圖5中說明之垂直p通道M〇SFET的製造過程中，在形成 基體區域3及源極區域4之後，形成溝槽5。接著，形成每一閘極 絕緣膜6。因此，在形成於該溝槽5之側壁上之閘極絕緣膜6與矽 基板間之介面附近，該基體區域3及該源極區域4的形狀改變。 特別地’如圖5中所說明，由於在氧化過程期間硼擴散進入該閘 極絕緣膜6，所以在該閘極絕緣膜6附近，p型源極區域4中如硼 之雜質漢度減少’導致淺P型源極區域4。相反的，由於雜質離析 在該閘極絕緣膜6附近，所以在該閘極絕緣膜6附近，N型基體 區域3中如稱及砷之雜質濃度增加，導致深]^型基體區域3。因 此，通道長度變長並導致高導通電阻。此外，由於通道長度變動 很大而難以控制’所以需要大的製程容限。 另一方面，在圖6中所示以同於圖5中之p通道MOSFET之 方法所製造的N通道MOSFET中，該通道長度變短並會不適宜地 造成崩潰電壓減少及漏電流增加。
揭露於曰本公開專利公報第2000-252468號之垂直MOSFET 1362705
中’在僅僅形成基體區域3之後形成溝槽5。接著，形成閘極絕緣 膜6 °並且在此情形中，即使通道長度較圖6之N通道MOSFET 長’該通道長度還是變短並會不適宜地造成崩潰電壓減少及漏電 流增加。 如上文提及，在相關技術之垂直MOSFET中，通道長度變動 很大而難以控制。因此，實際上很難藉由淺接面來減少導通電阻。 【發明内容】 根據本發明之一實施態樣’提供一種半導體裝置之製造方 法，該方法包含：在一半導體基板上形成一溝槽；在該溝槽内形 成一閘極電極部分；在該閘極電極部分上形成一熱氧化膜；在該 溝槽之上部中的該熱氧化膜上形成一矽酸鹽玻璃膜；在該半導體 基板内形成一基體區域；及在該基體區域上形成一源極區域。 本發明提供一種能夠減少通道長度之變動及具有低導通電阻 之半導體裝置的製造方法。 【實施方式】 本發明現在在此將參考舉例性實施例來說明。熟悉本項技藝 者將體認到制本發明之教示可以完雜多替代性實關，且因 此本發明並不限於為了解釋性目的而說明之實施例。 在第一實施例中，將本發明實施在一半導體裝置上，該半導 體裝置作為〶電流或低電阻使用，在當巾將多個電 人 成一 M0SFET。當單一電晶體單元通常載有約數1〇到數早‘口a ίΐΐΐΐ 1 匕類，FET可載有約1到200A之電流，且作為消 費者電子性產品中之f源供應，轉獅車或其相似物。 圖1為圖示本發明之實施例之半導體裝置·的剖面圖。圖2 為固了 —半導雜置励的舰®，但省略—源極電極。圖1為 沿圖2之線段I-Ι的剖面圖。 ” 如圖1中戶斤示，半導體裝置1〇〇為一垂直N通道MOSFET， 1362705 其包含：一 N+型半導體基板101 ; 一 N-型(第一導電性)蠢晶層 102， P型(第一導電性)基體區域1〇3 ; — isT型(第一導雷性)、、译 極區域104;-溝槽105; 一閘極絕緣膜1〇6; 一閉極電極部分 ⑽；一没極電極1G9;及—源極_ 11G。當然此 實施例也可實施在-垂直P通道婦SFET上。在此實施例中 -及第二導電性分獅應到N型與p型。順道—提，當本說明壹 基板」時’並非意指^型半導體基板“ 圖1中所*半導體基板1〇1為例如由_組成之^+ 基ί L01之整個表面上形成一遙晶層膨該“ 成之Ν—型半導11層，其作為垂直M〇SFET 與該半導體基板101之沒極。 七ΐ層f2/形成_基體區域1G3。該基體區域⑼為例如 匕3硼之P型半導體區域，在垂直M〇SFET之操作期間， 係形成於一閘極電極部分107之鄰近處。 通、 在基體區域103之表面上形成一源極區域1〇4。該 =為例如包含顧狀Μ型半導體_，其作為廳SFET^源 咖i半導縣板igi上方形成—溝槽.該溝槽⑽到達比源 104及基體區域103更深的位置。在該溝槽105内，一閘 極、、.邑緣膜1〇6係形成在該溝槽1〇5之 ==是賴猶1G7。_細卩_7== 形成於溝槽105中之每一閘極電極部分107上，形成-# ，緣膜⑽以實質上填滿該賴105之頂端部分。理相 =情況是將該層間絕_ 1G8之表面與該源極區域1G4= $ 併’且該合併之表面係完全平坦。細，如以下 面二 2絕緣膜覆蓋該溝槽105之内部及該源極區域1〇4 由聰來形成該賴絕緣膜1G8，以__區域1()4 1362705 露。由於此為要將該源極區域l〇4之表面上的絕緣膜完全移除， 所以實際上形成於該溝槽1〇5中之該層間絕緣膜1〇8的表面比該 源極區域104的表面凹。 ° 再者，層間絕緣膜108至少包含：由多晶矽層組成之閘極電 極。卩刀107的熱氧化膜i〇8a ,及具有絕佳填溝特性之梦酸鹽玻璃 膜1〇81^例如，該矽酸鹽玻璃臈108|3較佳的是由如31)5(}(觸磷矽 玻璃)或NSG(無摻雜石夕玻璃)之石夕酸鹽玻璃组成。該層間絕緣膜1〇8 具有：比CVD(化學氣相沉積)氧化膜具有更高崩潰電壓之熱氧化 膜職；及形成於該熱氧化膜腿上具有絕佳填溝特性之石夕酸趟 ，璃膜腿。因此可在維魏緣雜下形成更薄的制絕緣膜了 ，而，可形成更淺的源極區域1G4並藉由淺接面來減少導通電阻。 ，NSG相比，BPSG具有較佳填充特性，* NS(J具有較高崩潰電 ^因此’㈣潰電壓比填充躲重要時會選擇呢〜相反的電 虽藉由形成熱氡化臈而獲得足夠的崩潰電壓時，合 特性的BPSG。 评有里俱兄
具體地，綠賴的崩潰電壓約為8MV 丨=約14=。然而，上述數值會隨著氧化情況或生長清 ==約64V的崩潰電壓。雖簡間絕賴⑽在圖1 雙 二ίΐΐ具有二或多個層。特別地，在熱氧化膜_上 3 ΐ 兩者。此外，該層間絕緣膜108可具有 i物)膜，該ΗΤ〇膜為藉由高溫CVD所形成之石夕氧 門ΪΪ。ΛΛ而如上文提及’為了淺接面當維持絕緣特性時，該層 間絕緣膜108要越薄越好。 了巴豕行ΙΉ抑 如圖1中所示’在Ν+型半導體姓 ^及極電極109，該多層結構包含 相似物至;^中種由包含例如ή、™、聊及其 例如A1及Cu至少苴中-在源極區域104上形成包含 ，、 種之源極電極110。現在，該源極電極 1362705 110係升 =成在該源極區域104及該層間絕緣膜1〇8之表面上。此 外’如同揭露於曰本公開專利公報第2003 101027號、第 2000-252468號及第2005-191359號之垂直MOSFET的方法，不 具有用來連接賴極電極UG與兩陳電極部分1G7間之基體區 域！03的基體接觸區域或接觸孔，該兩閘極電極部分1〇7間的距 離最終會變窄。 ,如圖2中所示，在溝槽105所環繞之每一區域的縱向上，p+ 型夸體接觸區域111係形成於兩型源極區域1〇4之間。圖1中 所示源極電極110係形成於圖2中所示源極區域104、基體接觸區 域m+及層間絕緣膜108之將近全部表面上，且該源極電極11() 透過P型基體接觸區域連接到基體區域1〇3。依此方式，由 於在+該溝槽105所環、繞之每一區域的縱向上，將β型源極區域i 〇4 及P型基體接觸區域111排成—列，所以最終可將兩閘極電極部 分107間^距離變窄。現在，一單元]^〇317]£丁 112係對應到該溝 槽105所環繞之每一區域。該單元齡证肥口的排列不限於圖 2 ° 考圖3A到3G，說明具有上述所載結構之半導體裝 置的製造方法。由說明圖3A之製程開始。 首先’N型半導體磊晶層102係磊晶地生長在n+型半導體基 板Η) 1之全^(5表面上。現在，在圖3A到3G中省略N+型半導體^ 板101。接著’例如藉由區域性石夕氧化(LOCOS)製程來形成一元^ 隔離膜(未顯示）。 石日藉影法及反應性離子侧_，選擇性地移除 庇日日層102。溝槽1〇5之開口的寬度通常自〇25到〇 5轉，但 更窄。該磊晶層102因而具有深度約1/zm之溝槽1〇5，以二曰 格中形成一閘極電極。接著，在約自1100到12〇〇〇ct，在該: 1〇5内形成-氧化物膜(未顯示)並隨後移除，因而將該溝槽日 底角變圓。 a 〈 接著，根據所要之MOSFET特性(閘極_源極崩潰電壓、臨界 1362705 . · « 電壓、導通電阻等等），在磊晶層102之表面上形成約自30到8〇nm 厚的閘極絕緣膜1〇6。例如，在Hr02之大氣下，藉由氧化該磊晶 層102之表面來形成該閘極絕緣膜106。 之後’例如藉由低壓CVD可將多晶矽層沉積在半導體基板或 遙晶層102之整個表面上。該多晶矽層具有使多晶矽填滿溝槽1〇5 之整個内部的厚度，且該多晶矽層的表面變得幾乎平坦。因此， 在之後’形成於該溝槽105中之閘極電極部分1〇7的表面可 幾乎平坦。具體地，該多晶矽層的厚度較佳的情況是大於該溝槽 105之開口的寬度，而在此實施例中約6〇〇nm。
接著，藉由RIE可將多晶矽層回蝕，以暴露磊晶層ι〇2之表 面上的閘極絕緣膜1〇6，且之後達到用來在溝槽1〇5内形成層間絕 緣膜108的厚度。該多晶矽層係因而選擇性地只留在該溝槽⑴5 内。因此，如圖3A中所示，閘極電極部分1〇7係形成於該溝槽 105内。現在，雖然未顯示，在半導體基板(晶片）之周圍區域中， 為了電性連接到閘極端子，自該溝槽1〇5導入該半導體基 面的多晶碎層不被银刻。 接著，如圖3B中所示，藉由濕式蝕刻可將磊晶層1〇2之表面 上的閘極絕緣膜106移除，以暴露該蟲晶層102之表面〇在同時， I將形成在溝槽105之侧壁上的閘極絕緣膜移除以到 成於該溝槽1G5中之多晶梦層之表面的鄰近處。衆 明可省略此過鞀。 卜况 接者，如圖3C中所示，熱氧化膜1〇8a係形成在遙 及_極部分！07的表面上。例如在抓之^^由 102 電極部分107之表面，來形成該熱氧化 膜2Γ 2。由組成該閘極電極部分107之多晶石夕具有如自lx ==22^1112之劑量的高雜質密度，所以該閘極_部分 I炙曰二速，化。因此’形成在該閘極電極部分107上之熱性氧 化係為形成在溝槽105之側壁上之盏晶層102 ^熱氧 、1倍厚。具體地’約l〇nm厚度之熱氧化膜係形成&該 1362705 · 溝槽105之側壁上’而約4〇nm厚度之熱氧化膜係形成在該閘極電 極部分107上。該兩者熱氧化膜被合併成為該熱氧化膜1〇私。
接著，如圖3D中所示，包含NSG、BPSG及其相似物之一種 ，矽酸鹽玻璃膜l〇8b，係沉積在熱氧化膜1〇8a之整個表面上。該 >儿積之矽酸鹽玻璃膜l〇8b具有使矽酸鹽玻璃填滿溝槽1〇5之全部 内部的厚度’且該矽酸鹽玻璃膜108b之表面變得幾乎平坦。因此， 在回蝕之後，可將該矽酸鹽玻璃膜1〇8b之表面與磊晶層1〇2之表 面結合，且該結合之表面可幾乎平坦。具體地，在此實施例中， 該沉積之矽酸鹽玻璃膜l〇8b的厚度係約6〇〇nm。 之後’如圖3E中所示，將熱氧化膜i〇8a及石夕酸鹽玻璃膜 回蝕，以暴露磊晶層1〇2之表面。因此，只在溝槽1〇5内選擇性 地留了厚度約自80到3〇〇nm之矽酸鹽玻璃膜i〇8b及厚度約4〇nm 之熱氧化膜108a。藉由回蝕，該矽酸鹽玻璃膜1〇8b之厚度係容易 變動。形成該矽酸鹽玻璃膜108b以到達該溝槽1〇5之頂部的鄰近 ，。理想地，較佳的情況是將該矽酸鹽玻璃膜1〇8b之表面與該磊 晶層102之表面合併，且該合併之表面係完全平坦。然而，如圖 犯中所示’由於需要將該蟲晶層⑴2之表面上的絕緣膜完全移 除’所以實際上該矽酸鹽玻璃膜1〇8b之表面較該磊晶層1〇2之 面凹。 接著J如51 3F中所示，藉由高溫CVD，厚度約自1〇到3〇nm 之HTO(高溫氧化物)膜113係沉積在磊晶層 102之整個表面上。 k HTO膜113避免半導體基板在下一個離子植入製程中受到損 害。可用具有相等厚度之熱氧化膜來取代該HT〇膜。 接著，如圖3G中所示，在磊晶層102上連續施行如硼(B)之p 型雜質^離子植人及熱處理。利賴之離子植人的航為：例如， 自5X101到2xl〇13/cm2的劑量及自5〇到15〇keV的加速電壓。 f，在自950到1050<>C之溫度下在N2大氣中，施行熱處理達自 ^到120分。在此過程中，在該磊晶層1〇2上方，形成對應到基 體區域103之P型擴散層。
S 12 1362705 子植ί:熱ί ί體===”)之N型雜質的離 到MOW的劑量^自1^ 2；?自咖 到100(TC之溫度下在&大氣令e> =逮電壓。例如，在自900 此過程，該基體區域1〇3之表面區^為j^自j=60分。藉 1〇4之矿擴散層係因而形成在該基：J =二源，區域 形成該源極區域104之離子植入的製程中°在用來 區域104係形成在圖2中所示之平面^置中。:，遮 is ρ 觸區域ηΓ之、Γ型擴散因層此’雖然未顯示，可形成對應於該基體接 要將不過程之後’藉由_移除勤膜113。此需 區域m上的HT0膜113完全移 $ 可留下該HTO膜113作為層間絕緣膜1〇8之一部=厚槽105中 pusi彳f，雖絲顯示，然而藉㈣鍍，可在雜區域1〇4及# 接著，葬整個ί面上’形成如Ti及/或TiN之阻障金屬膜曰。 在該阻障金屬膜上，形成包含如A1及Cu之 之^ iiH11G。另外，藉由濺鑛，可*β型半導體基板1〇1 ίί芯=?·個7成具有多層結構之沒極電極111，該 =層、，構包3 T1、Cr、N1、Au、Ag及其相似物中之一種。如上 知:及，製造圖1中所示半導體裝置1〇〇。 可將圖3B中所示用來移除閘極絕緣膜106之過程省略。在圖 中說明在此情形中之製造過程。圖4a與圖3a相同。圖 犯係對應到圖3C。當在圖3C中移除蠢晶層1〇2之表面上及溝槽 05之側壁上的閘極絕緣膜1〇6時，在圖4B中依缺留下上述部分 =極絕緣膜106。從圖4C到圖4F的每一圖式係對應於從圖沁 •J圖3G，每一圖式，且兩者基本上具有相同過程。然而，在圖 4D中所示過程裡，移除該磊晶層1〇2之表面上的閘極絕緣膜⑺6 1362705 及矽酸鹽玻璃膜l〇8b。在此情況中，如圖4F中所示，最終留下該 溝槽105之側壁上的閘極絕緣膜1〇6。 在此實施例中如上文提及，在具有至少雙層之層間絕緣膜1 〇8 形成到溝槽105中所形成之閘極電極部分107上的溝槽頂部後， 藉由離子植入形成基體區域1〇3及源極區域1〇4。因此，在該離子 植入製程中，離子不是自該溝槽105之側壁植入。此外，在形成 該基體區域103及該源極區域1〇4之前’形成在每一閘極電極部 分107上具有高崩潰電壓效能之厚的熱氧化膜1〇8a，用來形成該 熱氧化膜108a之熱處理對該基體區域103及該源極區域1〇4沒有 影響。又，用來形成層間絕緣膜108之熱處理對該基體區域1〇3
及該源極區域1〇4沒有影響。因此’在熱處理之後，在整個半導 體$板上，該基體區域103及該源極區域丨〇4之雜質濃度係幾乎 不老。具體地，於接近該溝槽1〇5之區域中與其他區域中之間， 雜質濃度上的差異沒有很大。因此，蠢晶層1〇2與該基體區域1〇3 間之介面的形狀及該基體區域1〇3與該源極區域1()4間之介面的 ^狀乎平f ’並平行於脑料縣板上之半導體基板的表 =田7 = 不會改變該基體區域103及該源極區域⑽ 产上淺接面可以控制通道長度，使得具有較短通道長 义之淺接面了以實現。再者，由於該層間纟 化膜108a及該石夕酸鹽玻璃膜_ '二杰 淺源極區顏4。因此，可以獲得^其通成的更私導雌 ，及實施例中’但可在不離開本發明之範 【圖式簡單說明】 本發明之上述及其他目的、優 的說明連同附隨圖式當可更加明白徵由隨後之較佳實施例 圖1為圖示本發明之實施例之遙壯 圖2為圖示本發明之實施例之圖圖;； 1362705 根據本發明之實施例，圖3A到3G為圖示半導體裝置之製造 方法的剖面圖； 根據本發明之實施例，圖4A到4F為圖示半導體裝置之另一 製造方法的剖面圖； 圖5為圖示一原型半導體裝置的剖面圖；及 圖6為圖示另一原型半導體裝置的剖面圖。
【主要元件符號說明】 1 半導體裝置 2 >及極區域 3 基體區域 4 源極區域 5 溝槽 6 閘極絕緣膜 7 閘極電極部分 8 層間絕緣膜 9 汲極電極 10 源極電極 100 半導體裝置 101 半導體基板 102 蟲晶層 103 基體區域 104 源極區域 105 溝槽 106 閘極絕緣膜 107 閘極電極部分 108 層間絕緣膜 108a熱氧化膜 108b矽酸鹽玻璃膜 15 1362705 109汲極電極 110 源極電極 111 基體接觸區域
112 單元 MOSFET 113 HTO 膜
Claims (1)
1362705 100年10月12曰修正替換頁 96136254(無劃線）、 十、申請細細：(”1:丨{充 1· 一種半導體裝置之製造方法，包含： 在一半導體層中形成一溝槽； 在該溝槽内形成—閘極電極； 在該溝槽内之該閘極電極上形成一熱氧化膜； 在該溝槽内之該熱氧化膜上形成一矽酸鹽玻璃膜； 在形成該矽酸鹽玻璃膜之後，在該半導體層内形成一基體區 域；及 在該基體區域上形成一滹極區域。 2. 如申請專利範圍第1項之半導體裝置之製造方法，其中， 在由石夕酸鹽麵駐辭導體層之表面及該溝槽之内部後，藉由 回钱以暴露該半導體層之表面，而形成該碎酸鹽玻璃膜。 3. 如申請專利範圍第1項之半導體裝置之製造方法，其中該 熱氧化膜包含構成該閘極電極之多晶矽的熱氧化膜。 4.如申請專利範圍第3項之半導體裝置之製造方法，其中該 多晶石夕的熱氧化膜比形成在該溝槽之側壁上之單晶的熱氧化膜. 厚。 、 5.如申請專利範圍第丨項之半導體裝置之製造方法，其 矽酸鹽玻璃膜包含BPSG及NSG其中至少一種。 ’、° 6·如申請專利範圍帛i項之半導體裝置之製造方法，宜中該 極域在由該溝槽所環繞之各區域的縱向上，被一基體接觸區域 所分離。 7. 如申請專利範圍第丨項之半導體裝置之製造方法，㈠ 源極區域及财賴賴取表社形成—祕電極。〃 μ 8. 如申請專利第1項之轉體裝置之製造方法， 該清槽内形成該雜鹽玻顧時，在該铸體層上形成該碰田^ 17 1362705 ---- •Jf ' . · 100年10月12日修正替換頁 ' 96136254(無劃線） . 玻璃膜，之後回蝕該矽酸鹽玻璃膜以暴露該半導體層並且在該溝 槽内留下該矽酸鹽玻璃膜。 十一、圖式： 1362705 固式 100
圖1 s 第丨頁 1362705
圜式 100
圖2 第2頁 1362705 式 圚 H3E
106
102 ds _ ▼ B3F
102 1001 107、 /106 画3G
,108a Is 108b H3C 頁 第 1 z. 10 106
T108a Is Is 107 函3D 106
102 105 /iooob 108a s 1362705 . · 式 圊 107' /106 函4D
102 1001 108b loooa 10、 /106凾4Α
1°2-*·°5 107、 206 函4E
] Ν. 108b 108a 1G7 M06 画4B 113
108a B4F
凾4C
ί 第芩頁 1362705 困式
1
2 P 圖5 S .v 第夯頁 1362705 囫式
9
圖6
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006264480A JP5198752B2 (ja) | 2006-09-28 | 2006-09-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200832563A TW200832563A (en) | 2008-08-01 |
| TWI362705B true TWI362705B (en) | 2012-04-21 |
Family
ID=39256155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW096136254A TWI362705B (en) | 2006-09-28 | 2007-09-28 | Method of manufacturing semiconductor apparatus |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US7776693B2 (zh) |
| JP (1) | JP5198752B2 (zh) |
| CN (1) | CN101154598B (zh) |
| TW (1) | TWI362705B (zh) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5403966B2 (ja) * | 2008-07-29 | 2014-01-29 | ローム株式会社 | トレンチ型半導体素子及びトレンチ型半導体素子の製造方法 |
| JP2010062477A (ja) * | 2008-09-05 | 2010-03-18 | Rohm Co Ltd | トレンチ型半導体装置及びその製造方法 |
| KR20100065895A (ko) * | 2008-12-09 | 2010-06-17 | 주식회사 동부하이텍 | 트렌치형 ｍｏｓｆｅｔ 소자의 게이트 및 게이트 형성방법 |
| US8188484B2 (en) * | 2008-12-25 | 2012-05-29 | Rohm Co., Ltd. | Semiconductor device |
| JP5588671B2 (ja) | 2008-12-25 | 2014-09-10 | ローム株式会社 | 半導体装置の製造方法 |
| JP2011134910A (ja) | 2009-12-24 | 2011-07-07 | Rohm Co Ltd | ＳｉＣ電界効果トランジスタ |
| US8378392B2 (en) * | 2010-04-07 | 2013-02-19 | Force Mos Technology Co., Ltd. | Trench MOSFET with body region having concave-arc shape |
| CN102176467B (zh) * | 2011-03-29 | 2016-03-23 | 上海华虹宏力半导体制造有限公司 | 沟槽式金属氧化物半导体场效应晶体管 |
| JP2014075483A (ja) * | 2012-10-04 | 2014-04-24 | Sanken Electric Co Ltd | 半導体装置及び半導体装置の製造方法 |
| JP5675931B2 (ja) * | 2013-10-28 | 2015-02-25 | ローム株式会社 | トレンチ型半導体素子の製造方法 |
| JP6871316B2 (ja) * | 2014-04-15 | 2021-05-12 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
| JP6566512B2 (ja) | 2014-04-15 | 2019-08-28 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
| CN111785693A (zh) * | 2019-04-04 | 2020-10-16 | 三垦电气株式会社 | 半导体装置和电子设备 |
| CN111584635B (zh) * | 2020-05-13 | 2022-09-20 | 杰华特微电子股份有限公司 | 半导体器件 |
| US11894457B2 (en) | 2020-05-09 | 2024-02-06 | Joulwatt Technology Co., Ltd. | Semiconductor device and manufacturing method thereof |
| DE102020115157A1 (de) | 2020-06-08 | 2021-12-09 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein | Verfahren zur Herstellung eines Trench-MOSFET |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4767722A (en) | 1986-03-24 | 1988-08-30 | Siliconix Incorporated | Method for making planar vertical channel DMOS structures |
| JP2689606B2 (ja) * | 1989-05-24 | 1997-12-10 | 富士電機株式会社 | 絶縁ゲート電界効果型トランジスタの製造方法 |
| JP3502531B2 (ja) * | 1997-08-28 | 2004-03-02 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| US6351009B1 (en) * | 1999-03-01 | 2002-02-26 | Fairchild Semiconductor Corporation | MOS-gated device having a buried gate and process for forming same |
| JP3358611B2 (ja) * | 2000-01-19 | 2002-12-24 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6472678B1 (en) | 2000-06-16 | 2002-10-29 | General Semiconductor, Inc. | Trench MOSFET with double-diffused body profile |
| JP2002280553A (ja) * | 2001-03-19 | 2002-09-27 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2003101027A (ja) | 2001-09-27 | 2003-04-04 | Toshiba Corp | 半導体装置及びその製造方法 |
| US7102182B2 (en) | 2001-11-30 | 2006-09-05 | Shindengen Electric Manufacturing Co., Ltd. | Semiconductor device |
| JP2003258255A (ja) * | 2002-02-28 | 2003-09-12 | Toko Inc | Ｍｏｓトランジスタとその製造方法 |
| US6784505B2 (en) * | 2002-05-03 | 2004-08-31 | Fairchild Semiconductor Corporation | Low voltage high density trench-gated power device with uniformly doped channel and its edge termination technique |
| US6861701B2 (en) * | 2003-03-05 | 2005-03-01 | Advanced Analogic Technologies, Inc. | Trench power MOSFET with planarized gate bus |
| JP4059846B2 (ja) | 2003-12-26 | 2008-03-12 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| JP4829473B2 (ja) * | 2004-01-21 | 2011-12-07 | オンセミコンダクター・トレーディング・リミテッド | 絶縁ゲート型半導体装置およびその製造方法 |
| JP4860122B2 (ja) * | 2004-06-25 | 2012-01-25 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2006080177A (ja) * | 2004-09-08 | 2006-03-23 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
| JP4440188B2 (ja) * | 2005-01-19 | 2010-03-24 | パナソニック株式会社 | 半導体装置の製造方法 |
-
2006
- 2006-09-28 JP JP2006264480A patent/JP5198752B2/ja not_active Expired - Fee Related
-
2007
- 2007-09-27 US US11/905,078 patent/US7776693B2/en not_active Expired - Fee Related
- 2007-09-28 TW TW096136254A patent/TWI362705B/zh not_active IP Right Cessation
- 2007-09-28 CN CN2007101613722A patent/CN101154598B/zh not_active Expired - Fee Related
-
2010
- 2010-06-25 US US12/801,806 patent/US7947556B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20100267211A1 (en) | 2010-10-21 |
| CN101154598B (zh) | 2011-02-09 |
| US7776693B2 (en) | 2010-08-17 |
| JP2008085134A (ja) | 2008-04-10 |
| US20080081422A1 (en) | 2008-04-03 |
| US7947556B2 (en) | 2011-05-24 |
| JP5198752B2 (ja) | 2013-05-15 |
| TW200832563A (en) | 2008-08-01 |
| CN101154598A (zh) | 2008-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI362705B (en) | Method of manufacturing semiconductor apparatus | |
| TWI362747B (en) | Semiconductor device edge termination structure and method | |
| US8907415B2 (en) | High switching trench MOSFET | |
| TWI248136B (en) | Method for fabricating a transistor arrangement having trench transistor cells having a field electrode | |
| TWI377671B (en) | Semiconductor device and method for manufacturing the same | |
| TWI317174B (en) | A programmable non-volatile memory device and process | |
| TW201007945A (en) | Super-self-aligned trench-DMOS structure and method | |
| TW201013936A (en) | Structure and method for forming PN clamp regions under trenches | |
| US7465990B2 (en) | Semiconductor device having super junction structure | |
| TWI610368B (zh) | 半導體裝置及其製造方法 | |
| TW201225306A (en) | Self aligned trench mosfet with integrated diode and manufacturing method thereof | |
| TW201003917A (en) | Lateral double diffused metal oxide semiconductor (LDMOS) device and manufacturing method of LDMOS device | |
| TW201112315A (en) | Direct contact in trench with three-mask shield gate process | |
| TW200830458A (en) | Lateral trench MOSFET with direct trench polysilicon contact and method of forming the same | |
| TW201251031A (en) | Method of forming semiconductor device having deep trench charge compensation regions | |
| TW200842988A (en) | Semiconductor device and method for manufacturing semiconductor device | |
| TW200812082A (en) | Semiconductor device having sub-surface trench charge compensation regions and method | |
| TWI538206B (zh) | Semiconductor device and manufacturing method thereof | |
| TW200924167A (en) | Semiconductor device and method of manufacturing the same | |
| TW200929383A (en) | High voltage structure and methods for vertical power devices with improved manufacturability | |
| JPH11103056A (ja) | 横型ｍｏｓ素子を含む半導体装置 | |
| TW200845394A (en) | Semiconductor device and method of fabricating the same | |
| CN108122746B (zh) | 用于制造半导体器件和功率半导体器件的方法 | |
| TW200845156A (en) | Method and structure for making a top-side contact to a substrate | |
| TW201013929A (en) | Power mosfet with a gate structure of different material |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |