TWI361478B - Ic chip package - Google Patents

Ic chip package Download PDF

Info

Publication number
TWI361478B
TWI361478B TW096146884A TW96146884A TWI361478B TW I361478 B TWI361478 B TW I361478B TW 096146884 A TW096146884 A TW 096146884A TW 96146884 A TW96146884 A TW 96146884A TW I361478 B TWI361478 B TW I361478B
Authority
TW
Taiwan
Prior art keywords
wafer
terminal group
connection terminal
package
package substrate
Prior art date
Application number
TW096146884A
Other languages
English (en)
Other versions
TW200843052A (en
Inventor
Satoru Kudose
Tomokatsu Nakagawa
Tatsuya Katoh
Original Assignee
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kk filed Critical Sharp Kk
Publication of TW200843052A publication Critical patent/TW200843052A/zh
Application granted granted Critical
Publication of TWI361478B publication Critical patent/TWI361478B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

1361478 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種例如具有微細間距端子之Ic晶片之安 裝封裝。 【先前技術】
搭載於液晶顯示裝置之液晶驅動器（IC晶片）等，伴隨液 晶顯示裝置之高精細化及高性能化，在要求其進一步多輸 出化之同時，亦要求晶片尺寸之縮小化。 】 在經縮小晶片尺寸之IC晶片中，為同時謀求多輸出化， 需要使設置在晶片上之凸塊微細間距（微細）化。近來，可 微、、，田間距化之安裝裸晶片液晶驅動器之(㈣⑽ Film)、亦稱COF(Chip〇nFiim))被廣泛使用。 最新之㈣封裝中，在使捲帶與IC晶片導通時，係藉由 加熱加壓’使1C晶片上之凸塊與捲帶上之内引腳接合。 但’在該接合方法之情形，為消除凸塊位置與内引腳位置 偏差冑要使用熱變形小且高精細< _ m n 存在越是想要實現微細間距，可用於捲帶之材㈣被 之缺點^ ,π，久，叩罟進行微細間距之佈 線加工，需要減薄鋼箔 ΤΓΡ—… 例如，形成間距之 為12，’而要形成2。-間距則需使㈣ :=ΐτ左右。為較薄地形成㈣且保持其強度，需 =新:…使用之技術，進行新技術及新 導入’於技術研究之勞力及新導入設備上需要花費成本。 127326.doc 4/¾ ’線％ ’若加工機器之加工精度充分超過佈 二間距’則加工後之檢查亦可以簡單進行之程度即可，但 右佈線為微細間距，而加工精度係接近佈線間距，則產生 在加工後，需要充分檢查是否產生有加工未充分進行之部 分等，檢查成本亦會上升。 #為解決該缺點之方法’專利文獻旧示有以互連體 (interposer)為中介將1(：晶片連接於電路基板（捲帶）之方 法。^12係顯示從專利文獻1引用之封裝構造之剖面圖。 C曰曰片1〇4 ’如圖12所示，覆晶連接於互連體ΐ(π，進一 v連體1G1凸塊連接於電路基板1()7之電極圖案"ο。電 路基板107上形成有對應IC晶片1〇4配置區域之元 107A〇 互連體m係矽(Si)基板，由於係藉由si晶圓製程所形 成’故其連接!c晶片104之電極可形成與1(：晶片1〇4之電極 同等之微細間距。另—方面，連接於電路基板107之電 極，可配合電路基板107之電極間距、即較寬之間距而形 成。然後，連接於1C晶片1〇4之電極與連接於電路基板ι〇7 之電極’對應之電極彼此在互連體】〇1上連接。另外，作 為電路基板107最好使用捲帶。 電路基板H)7、IC晶片104、及互連體ι〇ι之連接部分， 係藉由密封樹脂密封而與外部環境隔離，得到保護。 亦即，在圖12所示之封梦错.生士 钌裒構造中，藉由在1C晶片1〇4與 電路基板H)7之連射介插互連體⑻，可將程水準之 微細間距轉換成捲帶水準之電極間距。因此，即使在藉由 I27326.doc 1361478 ic晶片尺寸之縮小及多輸出化，安裝連接電極高度微細間 距化之1C晶片之SOF封裝中，亦可避免增加製造成本及檢 查成本。 [專利文獻1]日本公開專利公報「特開2004-207566號公 報（公開曰：2004年7月22曰）」 【發明内容】 但，如上述專利文獻1，以介插互連體101來連接1C晶片 iOl與基板電路107之構造中，由於在電路基板107設置有 元件孔107A，故有因密封樹脂而產生連接部密封之可靠性 降低之問題。 即，在將1C晶片直接連接於電路基板之先前之s〇f構造 中，若以用密封樹脂描繪1C晶片周圍之方式進行灌注，則 藉由毛細現象，密封樹脂可浸透於1C晶片與電路基板之 間，在内部不產生氣泡等地進行密封。 另一方面，在1C晶片104與電路基板1〇7之連接上介插互 連體101之上述構造中，例如用密封樹脂描繪IC晶片周圍 時，1C晶片104之外緣與元件孔1〇7A之外緣之間成為提 壩，藉由毛細現象之樹脂充填性變差，有密封樹脂不能充 分浸透1C晶片與電路基板之間之虞。 此外，先前之SOF構造中，由於密封IC晶片周圍之樹脂 係存在於捲帶基材上，故即使在該密封樹脂產生熱膨脹或 熱收縮，其亦會藉由捲帶基材<變形而吸&。因此，不易 產生起因於密封樹脂之熱膨脹或熱收縮之密封樹脂之裂紋 等0 127326.doc 1361478 但，在1C晶片104與電路基板107之連接上介插互連體 10〗之上述構造中，密封IC晶月104之樹脂存在於剛性高的 互連體101上《因此，在密封樹脂產生熱膨脹或熱2縮 時，亦有在1C晶片104之周圍及IC晶片1〇4與互連體之 縫隙’該密封樹脂容易產生裂紋之問題。 本發明係鑒於上述之問題所完成者，其目的在於實現一 種可進行可靠性高的樹脂密封之1€晶片安裝封裝。 本發明之1C晶片安裝封裝，其係具備具有輪出入端子群 之1C晶片及用於安裝上述Μ片之具有連接端子群之封裝 基材者；其特徵在於··上述1C晶片與封裝基㈣利用互連 體連接，該互連體具有：封裝基材側連接端子群，係構成 與上述連接端子群連接；IC晶片側連接端子群，係構成與 上述輸出入端子群連接；及佈線，係連接上述封裝基材側 連接端子群及1C晶片側連接端子群；上述IC晶片配置在形 成於上述封裝基材之元件孔内；上述封裝基材、上述^晶 片及上述互連體之連接部藉由密封樹脂所密封；上述密封 樹脂之線膨脹係數為80ppm/t:以下。 在由捲帶形成之封裝基材上安裝IC晶片之先前之S0F構 k中田在封IC日日片與封裝基材之接合部之密封樹脂產生 熱膨脹或熱收縮時，其可藉由捲帶之變形而被吸收。但， 在1C晶片與封裝基材之連接上介插互連體之本構造中，上 述密封樹脂係存在於剛性高的互連體上。因此，在密封樹 月曰產生熱膨脹或熱收縮時，其不能藉由封裝基材之變形而 吸收，該推封樹脂容易產生裂紋。 127326.doc 1361478 根據上述之構成，藉由將上述密封樹脂之線膨脹係數設 定為80 ppmrC以下，可抑制在密封樹脂產生熱膨脹或熱 收縮，防止上述裂紋。
此外，本發明之其他之IC晶片安裝封裝，其係具備具有 輸出入端子群之1C晶片及用於安裝上述1C晶片之具有連接 端子群之封裝基材者；其特徵在於··上述拕晶片與封裝基 材係利用互連體連接，該互連體具有：封裝基材側連接端 子群，係構成與上述連接端子群連接；IC晶片側連接端子 群，係構成與上述輸出入端子群連接；及佈線，係連接上 述封裝基材側連接端子群及IC晶片側連接端子群；上述IC 晶片配置在形成於上述封裝基材之元件孔内；上述封裝基 材、上述1C晶片及上述互連體之連接部藉由密封樹脂所密 封’上述达封樹脂之黏度為〇·〇5 pa . s以上、0.25 pa . s以 下。 在封裝基材存在元件孔之本構造中，若使密封樹脂之黏 度與在先前之SOF構造所使用之密封樹脂之黏度為同等程 度，則該黏度過低，從元件孔基材之浸透過快，其結果係 不能完全除去在1C晶片與互連體間之氣泡，容易產生未充 填之情況。 藉由將上述密封樹脂之黏度設定為 Pa. s以下，可防止上述未充填之問 根據上述之構成， 0.05 Pa · s 以上、0.25 題。另外，上述密封樹脂亦可係在常溫時不顯示為上述點 度範圍者，，亦可係藉由加熱而在充填時黏度成為上 述範圍之黏度者。 127326.doc -10· 1361478 此外’為解決上述問題，本發明之其他之ic晶片安裝封 裝〃係”備具有輸出入端子群之^晶片及用於安裝上述 1C晶片之具有連接端子群之封裝基材者；其特徵在於··上 述1C晶片與封裝基材係利用互連體連接，該互連體具有： 封裝基材料接端切，係料與上料接端子群連接； a曰片側連接端子群’係構成與上述輸出人端子群連接’· 及佈線，係連接上述封裝基材側連接端子群及IC晶片側連 接端子群；上述IC晶片配置在形成於上述封裝基材之元件 二内；上述封裝基材、上述IC晶片及上述互連體之連接部 藉由密封樹脂所㈣；上述密封樹脂所含填料之粒子尺寸 為1 "m以下。 根據上述之構成，藉由將密封樹脂所含填料之粒子尺寸 設定為1 //m以下，即使凸塊間隔之最小值為i 左右時， 亦可良好地於1C晶片與互連體之間進行樹脂充填。 此外，本發明之IC晶片安裝封裝之製造方法，其係製造 具備具有輸出入端子群之IC晶片及用於安裝上述IC晶片之 具有連接端子群之封裝基材之1(:晶片安裝封裝者；其特徵 在於·上述1C晶片與封裝基材係利用互連體所連接者該 互連體具有：封裝基材側連接端子群，係構成與上述連接 端子群連接；1C晶片側連接端子群，係構成與上述輸出入 端子群連接；及佈線，係連.接上述封裝基材側連接端子群 及1C晶片側連接端子群；上述IC晶片配置在形成於上述封 裝基材之元件孔内；上述封裝基材、上述Ic晶片及上述互 連體之連接部藉由密封樹脂所密封；上述密封樹脂係藉由 127326.doc 1361478 ， 在上述互連體周圍塗佈該密封樹脂而形成。 根據上述構成，由於可在互連體周圍確實地形成填角 (fillet) ’故尤其係在不穩定之封裝基材側之區域穩定性上 優越。而且，相對於IC晶片之尺寸，可將元件孔之尺寸設 定為比先前的小。其結果，可使1(：晶片安裝封裝本身小型 • 化，在成本上有利。
.此外，本發明之其他之IC晶月安裝封裝之製造方法，其 Φ 係製造具備具有輸出入端子群之1C晶片及用於安裝上述IC 晶片之具有連接端子群之封裝基材之1(:晶片安裝封裝者； 其特徵在於：上述1C晶片與封裝基材係利用互連體所連接 者，該互連體具有：封裝基材側連接端子群，係構成與上 述連接端子群連接；IC晶片側連接端子群，係構成與上述 輸出入端子群連接；及佈線，係連接上述封裝基材側連接 端子群及1C晶片側連接端子群；上述IC晶片配置在形成於 上述封裝基材之元件孔内；上述封裝基材、上述1C晶片及 _ 上述互連體之連接部藉由密封樹脂所密封；上述密封樹脂 係藉由在上述1C晶片周圍塗佈該密封樹脂而形成。 根據上述之構成，尤其係可提高對於IC晶片與互連體間 之縫隙之樹脂充填性，可避免樹脂之未充填。 【實施方式】 依據圖1〜圖11就本發明之一實施形態進行說明如下。此 外，在以下之說明中，為實施本發明，係技術性地附加較 佳的各種限定，但本發明之範圍並非限定於以下之實施形 態及圖式。 Ϊ 27326.doc 1361478 ， 圖2係顯示本實施形態之安裝封裝1之構成之平面圖，圖 3係顯示在切斷線A-A1切斷圖2所示之安裝封裝1之狀維之 剖視圖。 安裝封裝1之大致構成係具備有作為封裝基材之薄膜基 材（捲帶）2、1C晶片3、及互連體4。圖2係顯示從互連體4側
• 看安裝封裝1之狀態。另外，為說明之方便，圖3顯示使IC * 晶片3位於圖式下方之狀態，且顯示在切斷線Α_Αι切斷之 ^ 剖面之一部分。 安裝封裝1中，在薄膜基材2上設置有被稱為元件孔8之 孔部，1C晶片3配置於元件孔8内。 在設置於上述薄膜基材2之元件孔8之周邊部，形成有薄 獏上佈線5、6。薄膜上佈線5、6之元件孔8側之一端與互 連體4,藉由第1凸塊9電性導通。詳細待後述，由於互連 體4與1C晶片3導通，故薄膜上佈線5、6以互連體4為中介 與1C晶片3導通。即，薄膜上佈線5係輸出用佈線，其用於 • 將從1c晶片3所輸出之信號（例如驅動信號）傳送至未圖示之 液曰曰示體，薄臈上佈線6係輸入用佈線，其用於將控制 信號（例如圖像資料信號）輸入至IC晶片3。 薄臈上佈線5、6上，形成有阻焊層7。阻焊層7係進行佈 •線之絕緣與保護者。 本液晶驅動器安裝封裝中，1C晶片3係作為用於驅動液 曰曰顯不體之液晶驅動器而設置。因此，1C晶片3中設置有 複數之液晶驅動用電路（未圖示），該液晶驅動用電路中， 如圖3所不’設置有用於輪出驅動信號之驅動信號輸出用 127326.doc -13- 1361478 端子3a，與用於輸入圖像資料信號等之信號輸入用端子 3b(輸出入端子群）。而且，IC晶片3在驅動信號輸出用端子 3a及k號輸入用端子3 b上具有第3凸塊1 〇。 互連體4在其一側之表面上，與IC晶片3及薄膜基材2導 通。具體而言’在互連體4中，其一側之表面上設置有第i 凸塊9及第2凸塊11，如圖3所示，薄膜基材2與互連體4藉 由第1凸塊9導通，IC晶片3與互連體4，藉由連接第2凸塊 11與第3凸塊1G而導通。作為互連體4之材料可使用半導體 材料，以使用矽為佳。作為互連體4之尺寸並無特別限 疋，例如可没定為2 mmx20 mm，厚度為4〇〇 。 圖3所示之密封樹脂15，設置成覆蓋薄膜基材2之元件孔 8、薄膜上佈線5、6及互連體4之設置有第丨及第2凸塊的 面，其係用於保護連接部，與外部環境隔離而設置。 繼之，利用圖4及圖5詳細說明互連體4之構成。 圖4係顯示在互連體4上安裝有1(：晶片3之狀態之構成之 立體圖。而圖5係顯示在安裝前之階段，IC晶片3與互連體 4之構成之立體圖。此外，在圖5中，—部分為透視圖。 互連體4中’如圖5所示，設置有1(：晶片連接用端子& 薄膜基材連接用端子13、及互連體上佈線14。…晶片連接 用端子12係與1C晶片3之驅動信號輸出用端子以及信號輸 入用端子3b連接之端子。薄膜基材連接用端子⑽與薄膜 基材2之薄膜上佈線5、6之端子連接之端子。互連體上佈 線14係在互連體4内連接IC晶片連接用端子^與薄膜基材 連接用端子13之佈線。 127326.doc 1361478 具體而言，互連體4中，其中心附近設置有1C晶片連接 用端子12’互連體4之外周附近設置有薄膜基材連接用端 子13。1C晶片連接用端子12上設置有第2凸塊11，薄膜基 材連接用端子13上設置有第1凸塊9。第2凸塊11以與1C晶 片3之驅動信號輸出用端子3a及信號輸入用端子3b所設置 之第3凸塊10相吻合之方式構成，藉由第2凸塊11與第3凸 塊10吻合，成為圖4之構成。 互連體4之第2凸塊11之間距與1(：晶片3之第3凸塊1〇之間 距為相同間距。即’由於IC晶片3係如上述之多輸出液晶 驅動器，故第3凸塊1〇係實現了微細間距化之間距。具體 而言’係構成為超過〇 、20 //m以下之間距。因此，第2 凸塊11之間距亦如圖5所示，構成為20 //m以下之微細間 距。 另一方面，互連體4之第1凸塊9之間距，構成為比第2凸 塊11的間距寬。具體而言，如圖4所示，形成5 〇 以上之 間距。亦即’互連體4之薄膜基材連接用端子13之間距形 成為比1C晶片連接用端子12大。藉此，藉由互連體4之第J 凸塊9所連接之薄膜基材2之薄膜上佈線5、6之端子間距， 可配合第1凸塊9之間距，以5〇 以上之間距來形成。 如此，根據本實施形態之安裝封裝丨之構成，在互連體4 中，配合1C晶片3之端子間距形成1(：晶片連接用端子12， 且使薄膜基材連接用端子13之間距比1(：晶片連接用端子12 大。因此，即使在以微細間距形成IC晶片3之端子時，亦 不必配合1C晶片3以微細間距構成薄膜基材2之薄膜上佈線 127326.doc 1361478 6之間距。即，薄膜基材2之薄膜上佈線$、6(内引腳）不 需以微細間距構成，可利用既存之技術以5〇 ^⑺以上之間 距來形成。因此’不需減薄銅箱厚度等技術革新及具備用 於一技術革新對應之新加工機器等設備，可提供一種明顯 抑制技術面及成本面增加之1€晶片安裝封裝。 如此，安裝封裝1中，由於具備互連體4，可不考慮薄膜 基材2之端子間距’而使IC晶片3之端子間距儘可能地微細 間距化。藉此，可縮,MC晶片3之晶片尺寸。因此，可實 現成本之降低。由以上之說明，藉由採用本發明之構成， 不需技術革新，可利用既存之技術提供一種安裝有微細間 距之1C晶片之1C晶片安裝封裝。 此外’在本實施形g中，說明作為用於驅動液晶顯示體 所構成之液晶驅動器安裝封裝，但本發明之IC晶片安裝封 裝並非限定於此。即’可適用於作為EL(電致發光）顯示體 之驅動元件、或搭載於各種移動用電子機器等裝置内部之 元件之安裝用封裝。 繼之，參照圖6(a)〜(e)概略說明上述構成之安裝封裝1之 製造程序。另夕卜’在即將安裝之薄膜基材2、ic晶片3、及 互連體4上業已形成有需要之佈線及凸塊等，對於此等之 製造步驟，由於係可使用與先前之1(：晶#安裝封裝相同之 步驟’故此處省略其詳細之說明。 圖6(a)係顯示安裝IC晶片3及互連體4之前的薄膜基材之之 圖。在薄膜基材2上，業已形成有薄膜上佈線5、6及阻焊 層7 ^首先，如圖6(b)所示，對於該薄膜基材2藉由沖裁形 127326.doc 1361478 成元件孔8。 繼之，如圖6(c)所示，對於薄膜基材2接合互連體4。在 該時點，在互連體4上業已形成有第】凸塊9、第2凸塊u、 及連接此等凸塊之互連體上佈線。互連體4之接合，係在 使互連體4上之第1£?塊9與薄膜基材2上之連接端子位置一 . 致之狀態下，藉由接合工具以加熱、加壓來進行。 • 然後，如圖6(d)所示，對於互連體4接合ic晶片3，在該 φ 時點，在IC晶片3業已形成有第3凸塊1〇。IC晶片3之接 合，係在使1C晶片3上之第3凸塊1〇與互連體4上之第2凸塊 ⑽置-致之狀態下，藉由接合卫具以加熱、加壓進行。 最後’如圖6(e)所示，為與外部環境隔離地保護上述連 接部位’藉由密封樹脂15進行密封’完成安裝封裝i。密 封樹知15元全充填1(：晶片3與互連體4間之縫隙、薄膜基材 2與互連體4間之縫隙及元件孔8内，並在^晶片頂圍與互 連體4周圍形成填角。 • 此夕卜，上述圖6⑷〜⑷之步驟，係以薄膜基材2為長條之 捲帶材料之狀態進行實施，然後，藉由從該捲帶材料沖裁 出每個安裝封裝1，而得到最終產品狀態之安裝封裝卜 本實施形惑之安裝封裝！，尤其在圖6⑷所示之密封步驟 ' 中’在可進行可靠性高的樹脂密封之點上具有特徵。以下 就該特徵點進行詳細地說明。 圖1(a)、及⑻係顯示對於安裝封裝i灌注密封樹脂η之 方法之圖圖1(a)作為第i方法，顯示以描繪互連體4周圍 之方式灌注密封樹脂之方法。 127326.doc 丄观478 、上述第1方法中，藉由灌注噴嘴20在互連體4周圍灌注密 封樹月曰1 5。灌注之密封樹脂藉由毛細現象浸透於薄膜基材 2與互連體4之縫隙’並充填該縫隙。進一步，密封樹腊15 從疋件孔8向1C晶片3側浸透，而在IC晶片3周圍形成填 角，並且藉由毛細現象浸透於Ic晶片3與互連體4之縫隙而 • 充填該縫隙β ' 此外，在1C晶片3周圍所形成之填角，如圖7所示，以覆 • 蓋薄膜基材2背面（相對於灌注側之背面，1C晶片3之配置 面）之一部分為佳。此外，圖7所示之填角之寬度8以5 以上為佳。如此，藉由以填角覆蓋薄膜基材2之背面可 抑制從元件孔8之孔邊產生之樹脂裂紋，提高樹脂密封之 可靠性。 根據上述第1方法，由於在互連體4周圍可確實地形成填 角，故尤其係在不穩定之薄膜基材2側之區域穩定性為優 越。 • 而且，在上述第1方法中，為了使從互連體4周圍所灌注 之密封樹脂1 5充填薄膜基材2與互連體4之縫隙，並進一步 充填1C晶片3與互連體4之縫隙，故IC晶片3之外緣與元件 • 孔8之外緣的距離A以不過長為佳。 • 具體而言’上述距離A以在150 //m以下為佳。亦即，藉 由上述第1方法充填密封樹脂1 5之安裝封裝1中，可將相對 於1C晶片3尺寸之元件孔8之尺寸設定得比先前的小。其結 果係可使安裝封裝1小型化，在成本面上有利。如上述距 離A為150 //m以上時，則在IC晶片3之外緣與元件孔8之外 127326.doc -18- 1361478 緣之間，即元件孔8内之部分成為提壩，藉由毛細現象之 樹脂充填性變差，對IC晶片3與互連體4之間的樹脂充填性 帶來不良影響。亦即，在1C晶片3與互連體4之間產生樹脂 未充填，容易產生氣泡。而且，在上述距離A過大時，亦 難以在1C晶片3周圍形成填角。例如，在使上述距離八為 400 //m時，會以約6〇%之高比率產生不良品。 此外，在上述距離A過窄時會有如下之問題。若上述距 離A小於30、爪時，則在元件孔8内之樹脂流量變小由於 難於形成向1C晶片3剖面之樹脂填角，故IC晶片3之密封強 度降低。例如，在使距離八為2〇 以下時，會以約95%之 冋比率產生不良品。因此，以使上述距離八為3〇 以上 為佳。 圖Hb)作為第2方法，顯示以描繪IC晶片3周圍之方式灌 注密封樹脂之方法。 上述第2方法中，藉由灌注噴嘴2〇在1(：晶片3周圍，即從 疋件孔8灌注密封樹脂15。所灌注之密封樹脂藉由毛細現 象，汉透於薄膜基材2與互連體4之縫隙，及IC晶片3與互 連體4之縫隙，並充填此等縫隙。 根據上述第2方法，尤其係可使對於IC晶片3與互連體4 之縫隙之樹脂充填性提高，而避免樹脂之未充填。即在上 述第1方法中，存在如下之虞：Ic晶片3之外緣與元件孔8 之外緣之間成為提壩，從互連體4周圍所灌注之密封樹脂 15藉由毛細現象之樹脂充填性變差，ic晶片3與互連體4之 縫隙成為未充填◊相對於此，上述之第2方法無上述之 127326.doc •19· 丄观478 虞。 再者’在從互連體4周圍灌注密封樹脂15之上述糾方法 中，互連體4周圍之樹脂區域容易變大，存在增大安裝封 裝中之禁止_f曲區域之缺點。相對與此，上述之第2方 、、由於可縮小互連體4周圍之樹脂區域，故可縮小安 封裝中之禁止彎曲區域。 、 上述之第2方法，為了良好地進行從元件孔8之密封樹脂 15之充填，與藉由第1方法充填密封樹脂15之安裝封裝！相 比較，1C晶片3之外緣與元件孔8之外緣的距離a宜設定為 較長。具體而言，上述距離八以設定為1〇〇 以上為佳。 此外，上述距離A，最好設定得比灌注喷嘴20之外形尺 寸小，以700 θηι(灌注喷嘴20外形尺寸之3/4左右）以下為 佳。此係因為在上述距離A比灌注喷嘴2〇之外形尺寸大 時，灌注喷嘴20之前端會進入IC晶片3之外緣與元件孔8之 外緣之間’有因組裝喷嘴時之偏差等而產生喷嘴前端碰撞 兀件孔8之緣之虞。上述距離A若比灌注喷嘴20之外形尺寸 小，則無此之虞。而且，藉由將上述距離A設定為比灌注 喷嘴20之外形尺寸小，從該灌注喷嘴2〇所塗佈之樹脂之一 部分成為直接載於薄膜基材2之上，亦具有在IC晶片3周圍 之填角易於形成之優點。 但，在重視對於1C晶片3與互連體4之縫隙之樹脂充填性 能時，亦可如圖8所示，將上述距離a設定為大於灌注喷嘴 20之外形尺寸。此時’為避免產生喷嘴前端碰撞元件孔8 之緣之問題，最好設定上述距離A比灌注喷嘴2〇之外形尺 127326.doc •20· 1361478 寸大80 //m以上。此處，所謂80 以上，是考慮元件孔8 之尺寸精度為±30 γπι及噴嘴組裝偏差為50 之尺寸。 此外’ 1C晶片3之外緣與元件孔8之外緣之距離A，如圖 9(a)所示’在其全部之4個邊既可是相同之大小（即， a=b=c=d)，亦可使此等不同。例如，如圖9(b)所示，藉由 取短邊間之距離比長邊間之距離大（即，a=b<c = d)，可用 樹脂來增強易產生樹脂剝離之短邊側。 或者’如圖9(c)、及（d)所示，亦可藉由使IC晶片3之中 心與元件孔8之中心錯開，使密封樹脂15之一邊塗佈或一 點塗佈成為可能，以此謀求提高樹脂密封時之生產性。 即’圖9(c)係藉由設定a>b=c=d ’可在距離a之長邊間進行 邊塗佈之例’圖9(d)係藉由設定a=b=c<d，可在距離d之 短邊間進行一點塗佈之例。當然，IC晶片3之外緣與元件 孔8之外緣之距離關係並非限定於上述例。 繼之，就在本實施形態之安裝封裝丨中，密封樹脂15之 合適之特性進行說明。 第1，就密封樹脂15之線膨脹係數進行說明。在Ic晶片3 與薄膜基材2之連接上介插互連體4之安裝封裝丨之構造 中，Φ封1C晶片3之密封樹脂1 5係存在於剛性高的互連體4 上因此，在密封樹脂產生熱膨脹或熱收縮時，其不能藉 由薄膜基材2之變形而吸收，在IC晶片3周圍及IC晶片3與 互連體4之縫隙易產生該密封樹脂15之裂紋。為防止如此 之裂、、文岔封樹脂1 5宜採用比在先前之SOF構造所使用之 密封樹脂之線膨脹係數低者。 127326.doc 1361478 圖1 0係顯示密封樹脂1 5之線膨脹係數與因樹脂裂紋引起 之不良產生率之關係圖。而圖11係顯示密封樹脂丨5之線膨 服係數與施予溫度循環時之接合不良（即，樹脂接合部之 剝離）產生率之關係圖。 此外，圖10中，係測量實施300次溫度循環（_40〇c下時 間30 mm，125。(：下時間30 min)後之線膨脹係數與不良率 (樹脂裂紋），藉由實體顯微鏡/金屬顯微鏡檢查晶片之兩填 角部，或藉由紅外線顯微鏡檢查晶片之間部，來測定良或 不良。而圖11中，係顯示用電性檢查評價實施3〇〇次溫度 循環（-40°C下時間30 min，125eC下時間30 min)後之線膨 脹係數與不良率（樹脂接合部之剝離）之結果。此外，作為 驗證確認’亦同時實施剖面觀察不合格之端子部，確認結 合部之界面狀態。 由圖10及圖11 ’在線膨脹係數為10〇 ppm/°c時，樹脂裂 紋及接合不良之不良率均為】00%，在線膨脹係數為80 Ppm/°C時，樹脂裂紋之不良率降低為7〇%左右，接合不良 之不良率降低為30%左右，據此，以使密封樹脂15之線膨 脹係數為80 ppm/ C以下為佳。而線膨脹係數為60 ppm/。^ 時’樹脂裂紋及接合不良之不良率均大幅降低為5%左 右’以使密封樹脂15之線膨脹係數為60 ppm/1以下為更 佳。而且，在線膨脹係數為4〇 ppm/時，樹脂裂紋及接 合不良之不良率均大約為〇%，不良幾乎完全消除，以使 在封树月日1 5之線膨服係數為4〇 ppm/ 〇C以下為最佳。此 外，主要從密封樹脂15之材料成本之角度來考慮，密封樹 127326.doc -22. 1361478 脂15之線膨服係數之下限以30 ppm/°C以上為佳。 第2，就密封樹脂15之黏度進行說明。在IC晶片3與薄膜 基材2之連接上介插互連體4之安裝封裝1之構造中，在薄 膜基材2上存在元件孔8。在如此之本構造中，若使密封樹 脂1 5之黏度與在先前之SOF構造所使用之密封樹脂之黏度 同樣為0.01 5〜O.〇45 Pa . s左右而進行灌注時，則密封樹脂 1 5之黏度過低，在1C晶片3與互連體4之間易產生未充填之 情況（特別係在使用第1方法時）。推測其理由如下。即，在 密封樹脂1 5之黏度過低時，在互連體4周圍所灌注之樹 脂，藉由毛細現象迅速地浸透於互連體4與薄膜基材2之 間，以包入1C晶片3外周之方式密封。其結果係在IC晶片3 與互連體4之間殘留有氣泡，易產生未充填。為防止因此 作用所產生之未充填，以使密封樹脂丨5之黏度為〇 〇5 h $ 以上為佳。 另一方面，在密封樹脂15之黏度過高時，密封樹脂。難 以越過元件孔8而浸透於1(：晶片3與互連體4之間，在此ic 晶片3與互連體4之間亦易產生未充填。為防止如此之問 題，以使密封樹脂15之黏度為〇·25 Pa.s以下為佳。 藉由以上所述，密封樹脂15之黏度以〇 〇5 pa.s以上、 0.25 Pa.s以下為佳。此外，密封樹脂15亦可為在常溫時不 顯示上述黏度範圍纟’例如亦可係藉由預加熱而在充填時 成為上述黏度範圍者（實際上係預加熱在常溫時為3〜15 pa.s 之樹脂’在黏度為〇.05〜〇 25 Pa.s時使用）。 第3，就密封樹脂15所含填料之粒子尺寸進行說明。通 127326.doc -23- 1361478 *在SOF所使用之密封樹脂中，含有用於增加其強度之 填料。在女裝封裝i中，以使密封樹脂15所含填料之粒子 •尺寸為1 //m以下為佳。 即，在安裝封裝1中，尤其為了以微細間距進行IC晶片3 與互連體4之間之凸塊連接，而產生接合偏差之情形等， 亦考慮使凸塊間隔之最小值為丨p左右^藉由使密封樹脂 1 5所3填料之粒子尺寸為i ^喊下即使凸塊間隔之最小 值為1 左右時，亦可在1C晶片3與互連體4之間進行良好 地樹脂充填。 本實施形態之1C晶片安裝封裝，適合在縮小晶片尺寸之 曰曰片上同時謀求夕輸出化，例如可適合用於利用該1C晶 片作為液晶驅動器之液晶顯示裝置。 士以上所述，本發明之Ic晶片安裝封裝，其係、具備具有 輸出入端子群之1(:晶片及用於安裝上述1(:晶片之具有連接 端子群之封裝基材者；其特徵在於：上述IC晶片與封裝基 材係利用互連體連接，該互連體具有：封裝基材側連接端 子群，係構成與上述連接端子群連接；IC晶片側連接端子 群’係構成與上述輸出入端子群連接H線，係連接上 述封裝基材側連接端子群及IC晶片側連接端子群；且上述 1C晶片配置在形成於上述封裝基材之元件孔内；上述封裝 基材、上述1C晶片及上述互連體之連接部藉由密封樹脂密 封；上述密封樹脂之線膨脹係數為80 ppm/c>c以下。 在由捲帶形成之封裝基材上安裝1(:晶片之先前S0F構造 中在在封IC曰曰片與封裝基材之接合部之密封樹脂產生熱 127326.doc -24· 膨脹或熱收縮時，其可藉由揣册 稭由捲咿之變形而吸收。但， 晶片與封裝基材之連接上介柄 按"插互連體之本構造中，上述密 封樹脂係存在於剛性高的互連 迮； 因此，在密封樹脂產 ^ ^ ^ 此措由封裝基材之變形而吸 收，谷易產生該密封樹脂之裂紋。 =據上述之構成，藉由將上述㈣樹脂之線膨脹係數設
:⑽啊rc以下，可抑制在密封樹脂產生熱膨膜或熱 收、化’防止上述裂紋。 此外’在上述1C晶片安裝封梦中，μ、+. — 文扶it袈1f上述岔封樹脂之線膨 脹係數以6〇Ppm/tj^下為較佳，4〇ppmrc以下為更佳。
此外本發明之其他之1C晶片安裝封裝，其係具備具有 輸出入端子群之IC晶片及用於安裝上述1(:晶片之具有連接 端子群之封裝基材者；其特徵在於：上述1C晶片與封裝基 材係利用互連體連接，該互連體具有：封裝基材側連接端 子群，係構成與上述連接端子群連接；1(:晶片側連接端子 群，係構成與上述輸出入端子群連接；及佈線，係連接上 述封裝基材側連接端子群及1C晶片側連接端子群；且上述 1C晶片配置在形成於上述封裝基材之元件孔内；上述封裝 基材、上述1C晶片及上述互連體之連接部藉由密封樹脂密 封；上述密封樹脂之黏度為0.05 Pa. s以上、0.25 Pa. S以 在封裝基材上存在元件孔之本構造中，若使密封樹脂之 黏度為與在先前之SOF構造所使用之密封樹脂之黏度同樣 程度時’則其黏度過低，從元件孔基材之浸透過快，其結 127326.doc -25- ^61478 果係不能完全除去在IC晶月與互連體間之氣泡，易產生未 充填之情況。 根據上述之構成，藉由將上述密封樹脂之黏度設定為 ”5 Pa s以上、〇25 pa.s以下可防止上述未充填之問 題。且’上述密封樹脂亦可係’在常溫時不顯示為上述黏度 範圍者，例如亦可係藉由加熱而在充填時黏度成為上述毒: 度範圍者。 此外，本發明之其他之1C晶片安裝封裝，其係具備具有 輸出入端子群之1C晶片及用於安裝上述…晶片之具有連接 端子群之封裝基材者；其特徵在於：±述IC晶#與封裝基 材係利用互連體料，該互連體具有：封裝基材側連接端 子群，係構成與上述連接端+群連接；1(:晶片側連接端子 群，係構成與上述輸出入端子群連接；及佈線，係連接上 述封裝基材側連接端子群及IC晶片側連接端子群；且上述 1C晶片配置在形成於上述封裝基材之元件孔内；上述封裝 基材、上述1C晶片及上述互連體之連接部藉由密封樹脂密 封，上述密封樹脂所含填料之粒子尺寸為i pm以下。 根據上述之構成，藉由將密封樹脂所含填料之粒子尺寸 設定為Ιμιη以下，即使凸塊間隔之最小值為ΐμιη左右時， 亦可良好地於1C晶片與互連體之間充填樹脂。 此外，在上述各IC晶片安裝封裝中，上述密封樹脂在上 述1C晶片周圍形成填角，該填角宜成為覆蓋上述封裝基板 之1C晶片搭載面之一部分之構成。 此外，上述密封樹脂在上述封裝基板之IC搭載面，以從 127326.doc • 26- 1361478 • 上述元件孔之端起覆蓋5 //m以上為佳。 根據上述之構成，藉由以填角覆蓋封裝基材之背面（即 1C晶片#载面）’彳抑㈣元件孔之孔邊產生之樹脂裂 紋’ k南樹脂密封之可靠性。 此外，本發明之1C晶#安裝封裝之製造方法，其係製造 *備具有輸出人端子群之IC晶片及用於安裝上述IC晶片之 . 有連接端子群之封裝基材之10:晶片安裝封裝者；其特徵 # 在於：上述1(:晶Μ與封裝基材係利用互連體所連接者，該 互連體具有：封裝基材側連接端子群，係構成與上述連接 端子群連接]C晶片側連接端子群，係構成與上述輸出入 端子群連接；佈線，係連接上述封裝基材側連接端子群及 1C晶片側連接端子群；且±述1(：晶4酉己置在形成於上述封 裝基材之70件孔内；上述封裝基材、上述IC晶片及上述互 連體之連接部藉由密封樹脂密封；上述密封樹脂係藉由在 上述互連體周圍塗佈該密封樹脂而形成。 • 根據上述構成，由於可在互連體周圍確實形成填角，尤 其係在不穩定之封裝基材側，其區域穩定性優越。而且， 相對於1C晶片之尺寸，可設定元件孔之尺寸比先前的小。 . 其結果可使IC晶片安装封裝本身小型化，在成本面上有 利。 此外，本發明之其他之1C晶片安裝封裝之製造方法，其 係製造具備具有輸出入端子群之IC晶片及用於安裝上述IC 晶片之具有連接端子群之封裝基材之1(:晶片安裝封裝者； 其特徵在於.上述I c晶片與封裝基材係利用互連體所連接 127326.doc •27· 1361478 者，該互連體具有：封裝基材側連接端子群，係構成與上 述連接端子群連接；ic晶片側連接端子群，係構成與上述 輸出入端子群連接；及佈線，係連接上述封裝基材側連接 端子群及1C晶片側連接端子群；且上述1(：晶片配置在形成 於上述封裝基材之元件孔内；上述封裝基材、上述IC晶片 及上述互連體之連接部藉由密封樹脂密封；上述密封樹脂 係藉由在上述1C晶片周圍塗佈該密封樹脂而形成。 根據上述之構成，特別係可提高對於1C晶片與互連體間 之縫隙之樹脂充填性，可避免樹脂之未充填。 【圖式簡單說明】 圖1係顯示本發明之實施形態中之IC晶片安裝封裝之薄 臈基材、1C晶片及互連體之接合部分之構造之剖面圖，（a) 係顯示在互連體周圍塗佈密封樹脂之方法，（b)係顯示在1(: 曰日片周圍塗佈密封樹脂之方法。 圖2係顯示本實施形態之〗c晶片安裝封裝之構成之平面 圖。 圖3係顯示在切斷線A-A'切斷圖2所示之1C晶片安裝封裝 之狀態之剖視圖。 圖4係顯示設置在圖2所示之1C晶片安裝封裝中之IC晶片 及互連體之構成之立體圖。 圖5係顯示設置在圖2所示之1C晶片安裝封裝中之IC晶片 及互連體之構成之立體圖，係顯示將1C晶片安裝在互連體 上前之階段者。 圖6(a)〜(e)係顯示圖2所示之1(：晶片安裝封裝之製造程序 127326.doc * 28 - 1361478 之剖面圖。 圖7係顯示在ic晶片周圍所形成之密封樹脂填角之圖。 圖8係顯示在1<:晶片周圍塗佈密封樹脂之方法之圖。 圖9(a)〜(d)係顯示ic晶片與元件孔之尺寸關係之平面圖。 圖係顯示密封樹脂之線膨脹係數與因樹脂裂紋所引起 • 之不良產生率之關係圖。 圖11係顯示密封樹脂之線膨脹係數與施予溫度循環時之 接合不良產生率之關係圖。 圖12係顯示先前技術之構成之剖面圖。 【主要元件符號說明】 1 ic晶片安裝封裝 2 薄膜基材（封裝基材） 3 1C晶片 4 互連體 5 薄膜上佈線 6 薄膜上佈線 8 元件孔 9 第1凸塊 10 第3凸塊 11 第2凸塊 12 1C晶片連接用端子（IC晶片側連接端子） 13 薄膜基材連接用端子（封裝基材側連接端 14 互連體上佈線 127326.doc -29·

Claims (1)

  1. 7¾ o%i46884號專利申請案 中文申請專利範圍替換本(1〇〇年8月） 十、申請專利範圍： ι_ 一種ic晶片安裝封裝，其係具備具有輸出入端子群之ic 晶片及用於安裝上述IC晶片之具有連接端子群之封裝基 材者，其特徵在於： 上述1C晶片與封裝基材係利用互連體（interp〇ser)連 接’該互連體具有： 封裝基材側連接端子群，其係構成為與上述連接端子 群連接； 1C晶片料接端子群’其係構成為與上述輸出入端子 群連接；及 佈線其係連接上述封裝基材側連接端子群及IC晶片 側連接端子群； 上述1C晶片配置在形成於上述封裝基材之元件孔内； 述封裝基材、上述1C晶片及上述互連體之連接部藉 由密封樹脂密封； 上述1C晶片之外緣與上述元件孔之外緣之距離係短邊 間之距離大於長邊間之距離； 上述密封樹脂之線膨脹係數為80 ppm/t以下。 2. 3. 4. 如請求項〗之1C晶片安裝封裝，其中上述密封樹脂之線 膨脹係數為60 ppm广C以下。 如請求項1之1C晶片安裝封裝，其中上述密封樹脂之線 膨脹係數為40 ppm/t以下。 一種icw安裝封裝’其係具備具有輸出人端子群之κ 晶片及用於安裝上述IC晶片之具有連接端子群之封裝基 127326-1000803.doc 材者，其特徵在於： 上述1C晶片與封裝基材係利用互連體連接，該互連體 具有： 封裝基材側連接端子群，其係構成為與上述連接端子 群連接； ic s曰片側連接端子群，其係構成為與上述輸出入端子 群連接；及 佈線，其係連接上述封裝基材側連接端子群及IC晶片 側連接端子群； 上述1C晶片配置在形成於上述封裝基材之元件孔内； 上述封裝基材、上述1C晶片及上述互連體之連接部藉 由密封樹脂密封； 上述I c晶片之外緣與上述元件孔之外緣之距離係i邊 之上述距離大於其他3邊之上述距離； 上述密封樹脂之線膨脹係數為80 ppm/<t以下。 5. 如請求項4之IC晶片安裝封裝，其令上述密封樹脂之線 膨脹係數為60 ppm/°C以下。 6. 如請求項4之IC晶片安褒封裝，其_上述密封樹脂之線 膨脹係數為40 ppm/°C以下。 7. 一種1C晶片安裝封裝，其係具備具有輸出入端子群之 晶片及用於安裝上述IC晶片之具有連接端子群之封裝基 材者’其特徵在於： 上述1C晶片與封裝基材係利用互連體連接，該互連體 具有： 127326-1000803.doc 1361478 . 封裝基材側連接端子群，其係構成為與上述連接端子 : 群連接； ic晶片側連接端子群，其係構成為與上述輸出入端子 群連接；及 佈線，其係連接上述封裝基材側連接端子群及IC晶片 側連接端子群； 上述1C晶片配置在形成於上述封裝基材之元件孔内； 上述封裝基材、上述1C晶片及上述互連體之連接部藉 由密封樹脂密封； 上述1C晶片之外緣與上述元件孔之外緣之距離係短邊 間之距離大於長邊間之距離； 上述密封樹脂所含填料之粒子尺寸為丨以下。 8· —種1C晶片安裝封裝，其係具備具有輸出入端子群之Ic 晶片及用於安裝上述IC晶片之具有連接端子群之封裝基 材者，其特徵在於： • 上述1c晶片與封装基材係利用互連體連接，該互連體 具有： 封裝基材侧連接端子群，其係構成為與上述連接端子 群連接； 1C晶片錢接端子群’其係構成為與上述輸出入端子 群連接；及 佈線，其係連接上述封裝基材側連接端子群及IC晶片 側連接端子群； 上述1C晶片配置在形成於上述封裝基材之元件孔内； 127326-1000803.doc 1361478 上述封裝基材、上述ic晶片及上述互連體之連接部斧 由密封樹脂密封； 上述1C晶片之外緣與上述元件孔之外緣之距離係i邊 之上述距離大於其他3邊之上述距離； 上述密封樹脂所含填料之粒子尺寸為丨以下 9. 如請求項1至8中任一項之IC晶片安裝封裝，其争上述密 封樹脂在上述1C晶片周圍形成填角； 該填角覆蓋上述封裝基板中之IC晶片搭載面之一部 其中上述密封樹脂在上 從上述元件孔之端部起 10.如請求項9之1C晶片安裝封裝， 述封裝基板中之1C晶片搭载面， 覆蓋5 //m以上。 127326-1000803.doc
TW096146884A 2006-12-11 2007-12-07 Ic chip package TWI361478B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006333702A JP4219953B2 (ja) 2006-12-11 2006-12-11 Ｉｃチップ実装パッケージ、およびその製造方法

Publications (2)

Publication Number Publication Date
TW200843052A TW200843052A (en) 2008-11-01
TWI361478B true TWI361478B (en) 2012-04-01

Family

ID=39511515

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096146884A TWI361478B (en) 2006-12-11 2007-12-07 Ic chip package

Country Status (5)

Country Link
US (1) US8193627B2 (zh)
JP (1) JP4219953B2 (zh)
CN (1) CN101563774B (zh)
TW (1) TWI361478B (zh)
WO (1) WO2008072491A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202276549U (zh) * 2011-09-26 2012-06-13 番禺得意精密电子工业有限公司 电连接组件
WO2016006392A1 (ja) * 2014-07-09 2016-01-14 株式会社村田製作所 電子部品内蔵モジュール
DE102017130342A1 (de) * 2017-12-18 2019-06-19 Melexis Bulgaria Ltd. Verstärkte elektronische Vorrichtung für einen Elektromotor
KR20210129783A (ko) * 2020-04-20 2021-10-29 삼성디스플레이 주식회사 표시 장치, 접합 장치 및 이를 이용하는 표시 장치 제조 방법
KR20230023834A (ko) * 2020-12-09 2023-02-20 주식회사 솔루엠 에어포켓 방지 기판, 에어포켓 방지 기판 모듈, 이를 포함하는 전기기기 및 이를 포함하는 전기기기의 제조 방법
CN115938408A (zh) * 2021-08-26 2023-04-07 株式会社东芝 盘装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766326A (ja) 1993-08-30 1995-03-10 Nippondenso Co Ltd 半導体装置
JP2000208536A (ja) 1999-01-12 2000-07-28 Nitto Denko Corp 半導体装置の製法
JP3967263B2 (ja) * 2002-12-26 2007-08-29 セイコーインスツル株式会社 半導体装置及び表示装置
JPWO2005080502A1 (ja) 2004-02-24 2007-08-02 松下電工株式会社 アンダーフィル用液状エポキシ樹脂組成物および同組成物を用いて封止した半導体装置
JP4451214B2 (ja) * 2004-05-21 2010-04-14 シャープ株式会社 半導体装置
JP2006261519A (ja) * 2005-03-18 2006-09-28 Sharp Corp 半導体装置及びその製造方法
JP2007335607A (ja) * 2006-06-14 2007-12-27 Sharp Corp Ｉｃチップ実装パッケージ、及びこれを用いた画像表示装置
JP4116055B2 (ja) * 2006-12-04 2008-07-09 シャープ株式会社 半導体装置
JP4430062B2 (ja) * 2006-12-06 2010-03-10 シャープ株式会社 Ｉｃチップ実装パッケージの製造方法

Also Published As

Publication number Publication date
CN101563774A (zh) 2009-10-21
US20090273071A1 (en) 2009-11-05
US8193627B2 (en) 2012-06-05
CN101563774B (zh) 2011-11-09
WO2008072491A1 (ja) 2008-06-19
JP4219953B2 (ja) 2009-02-04
TW200843052A (en) 2008-11-01
JP2008147463A (ja) 2008-06-26

Similar Documents

Publication Publication Date Title
TWI301318B (en) Tab package connecting host device element
TWI277187B (en) Semiconductor device and manufacturing method for the same
TWI373835B (en) Wiring board and semiconductor device
TWI361478B (en) Ic chip package
TWI295500B (zh)
TWI236133B (en) Semiconductor device and manufacturing method of same
US8860196B2 (en) Semiconductor package and method of fabricating the same
US7808113B2 (en) Flip chip semiconductor device having workpiece adhesion promoter layer for improved underfill adhesion
JP2005311321A (ja) 半導体装置およびその製造方法、並びに、該半導体装置を備えた液晶モジュールおよび半導体モジュール
TWI546924B (zh) 用以製造包含具有開口之覆蓋層之電子裝置之方法及相關裝置
TW200930190A (en) Module, curcuit board and method of manufacturing module
JP5272922B2 (ja) 半導体装置及びその製造方法
US8179686B2 (en) Mounted structural body and method of manufacturing the same
JP2006269541A (ja) 半導体装置
JP3631922B2 (ja) センタパッド型半導体パッケージ素子の製造方法
TWI378546B (en) Substrate and package for micro bga
TWI363403B (en) Ic chip package producing method
JP2005123463A (ja) 半導体装置及びその製造方法、半導体装置モジュール、回路基板並びに電子機器
US20080212301A1 (en) Electronic part mounting board and method of mounting the same
JP2009188392A (ja) 半導体装置及び半導体装置の製造方法
TW201209971A (en) Semiconductor package with bonding wires in window encapsulated by underfill material and method fabricated for the same
CN101459151A (zh) 焊接基板、采用该焊接基板的电子封装构造及其封装方法
JP4174008B2 (ja) 半導体装置
TWI397155B (zh) 形成矽穿孔之多晶片堆疊過程
JP4286640B2 (ja) 半導体装置およびその製造方法