TWI361473B - Semiconductor constructions, methods of forming capacitors, and methods of forming dram arrays - Google Patents

Semiconductor constructions, methods of forming capacitors, and methods of forming dram arrays Download PDF

Info

Publication number
TWI361473B
TWI361473B TW097141887A TW97141887A TWI361473B TW I361473 B TWI361473 B TW I361473B TW 097141887 A TW097141887 A TW 097141887A TW 97141887 A TW97141887 A TW 97141887A TW I361473 B TWI361473 B TW I361473B
Authority
TW
Taiwan
Prior art keywords
capacitor
storage node
region
forming
opening
Prior art date
Application number
TW097141887A
Other languages
English (en)
Other versions
TW200933823A (en
Inventor
Todd Jackson Plum
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of TW200933823A publication Critical patent/TW200933823A/zh
Application granted granted Critical
Publication of TWI361473B publication Critical patent/TWI361473B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Description

九、發明說明： 【發明所屬之技術領域】 本發明係關於半導體結構、形成電容之方法及形成動態 隨機存取記憶體（DRAM)陣列之方法。 【先前技術】 通常將半導體裝置用於資料儲存及處理。資料儲存可利 用記憶體裝置陣列。一些記憶體裝置特別適合於長期資料 儲存，而其他記憶體裝置更適合於快速讀取及寫入（換言 之，快速存取）。在特別適合於快速存取之記憶體裝置當 中的為動態隨機存取記憶體（DRAM)裝置。dram單位： 胞可包括與電容結合之電晶體。 半導體製造之持續目標係減少由各種組件所消耗之半導 體不動體量以藉此增加整合度。然而，難以減少由電容所 消耗之半導體不動體量，同時仍維持所要電容位準。用於 減少由電容所消耗之不動體量同時維持所要電容位準的— 些方法包括將電容形成為日益更薄且更高。 可藉由以下步驟來形成電容：在模板材料中圖案化開 口；以儲存節點材料來填充開口；及接著移除模板材料以 留下包含儲存節點材料之電容儲存節點。可將電容儲存節 點成形為自半導體基板向上突出之支柱。隨後，可跨越支 柱而形成電容介電材料，且可跨越電容介電材料而形成電 容板材料。電容板材料、電容介電材料及儲存節點可一同 形成電容。 隨著電容變得更薄且更高而出現困難，此在於：變得曰 135544.doc 1361473 -難μ在模板材料中圖案化開口 節點材料來填充開口。另 且曰益難以以電容儲存 在可形成電容介電材料及電容板材：下曰益增加之危險： 存節點提供支揮之前，高且薄之電且薄之電容铸 能倒塌。 ¥办儲存節點將翻轉且可 良方法；且需要開 需要開發用於形成高且薄之電容之改 發改良之電容結構。
【發明内容】 一些實施例包括藉由將電容之區 又）堆疊於彼此之 頂部上而形成支柱電容以達成㈣高之縱橫㈣容的方 心在—些實_中’可認為支㈣容包含經設計成使得 在每次重複模組之製造過程時電容變得更高而未變得更寬 的模組。可利用該等實施例以形成極其密集之電容陣列， 且可將此等電容陣列併入高度整合2DRAM陣列中。儘管 隨附諸圖所示之實例實施例利用支柱型電容模組，但在其 他實施例中，模組中之一或多者可包含經組態為容器之電 容儲存節點單元，使得電容之至少一部分將包含容器型電 容區段。 【實施方式】 參看圖1至圖27來描述實例實施例。 參看圖1，將半導體結構10展示為在對應於記憶體陣列 區域之第一已界定區段5與對應於位於記憶體陣列區域周 邊之區域之第二已界定區段7之間被劃分。可將區域7稱作 周邊區域。 135544.doc 1361473 16及18之 半導體結構ίο包含支撺複數個電晶體結構μ 基底12。
基底12可包含任何合適之半導體材料，且在—些實施例 中可包含以適當摻雜劑進行輕微本底摻雜之單㈣、基本 上由以適當摻雜劑進行輕微本底摻雜之單晶矽組成或由以 適當掺雜劑進行輕微本底摻雜之單晶#I術語"半導 電基板·、"半導體結構，，及"半導體基板"意謂包含半導電材 料之任何結構，半導電材料包括（但不限於）塊體半導電材 料（諸如’半導電晶圓（單獨地或組合地包含其他材料））及 半導電材料層（單獨地或組合地包含其他材料卜術語"基板" 指代任何支撐構造’包括（但不限於）上文所描述之半導電 基板。儘管將基底12展示為同質的，但在—些實施例中基 底可包含眾多層。舉例而言，基底12可對應於含有與積體 電路製造相關聯之-或多個層的半導體基板。在此等實施
例中’此等層可對應於金屬互連層、障壁層、擴散層、絕 緣體層等等争之一或多者。 電晶體結構14、16及18分別包含電晶體閘極15、"及 19’電晶體閘極15、17及19藉由㈣介電材料細與基板 12隔開。閑極介電材料可包含任何合適之材料，且可⑼ 如)包含二氧化矽、基本上由二氧化矽組成或由二氧化矽 組成。閘極15、17及19可包含任何合適之組合物或組合物 之組σ且可（例如）包含由電絕緣材料所覆蓋之導電材 料。舉例而言’閘極可包含由氮切所覆蓋的以下各物中 之一或多者：各種金屬（例如，鎢、鈕、鈦，等等）、含金 135544.doc 1361473 屬組合物（例如，金屬氮化物、金屬石夕化物，等等）及導電 摻雜型半導體材料（例如，導電摻雜型石夕）。 電晶體結構亦包含沿著閘極之相對側壁的電絕緣隔片 22。隔片22可包含任何合適之組合物或組合物之組合；且 可（例如）包含氮化石夕。 電晶體結構進一步包含源極/汲極區域24、26、28、30 及32。源極/沒極區域24為電晶體14之一部分，源極/沒極 區域28為電晶體16之一部分，且源極/沒極區域3〇及32為 電晶體18之一部分》源極/汲極區域％由電晶體14及16共 用。 電晶體18為可形成於周邊區域7上之電組件的實例。可 將此等電組件用於邏輯或其他電路中以用於控制資料至最 終形成於s己憶體陣列區域5上之記憶體電路的讀取及寫 入。電晶體1 4及16為一對經組態以用於高密度dram陣列 中之電晶體的實例，且可對應於NMOS電晶體β最終，形 成與源極/汲極區域24及28電連接之電容，形成與源極/汲 極區域26電連接之位元線（其亦可被稱作數位線），且閘極 15及17為相對於圖1之所示截面圖而延伸至頁面中及延伸 出頁面的字線之一部分。位元線亦可與源極/汲極區域32 電接觸。 將隔離區域34、36及38展示為延伸至基底12中以使電晶 體14、16及18與可與結構1〇相關聯之其他電路（未圖示）電 隔離。 導電支柱（或柱腳）4〇、42、44、46及48與源極/汲極區域 135544.doc 1361473 6 28、3 0及32電連接。支柱係任選的，且因此，可 自-些實施例省略支柱中之一或多者。然巾，支柱可簡化 源極/汲極區域至形成於源極々極區域上之其他電路的電 連接支柱4G、42、44、46及48可包含任何合適之組合物 或組合物之組合；纟可(例如)包含以下各物中之一或多 者：各種金屬（例如1、组、欽，等等）、含金屬組合物 (例如’金屬氮化物、金屬矽化物，等等)及導電摻雜型半 導體材料（例如，導電摻雜型矽）。 支柱40、42、44、46及48藉由電絕緣材料5〇而彼此隔 開。材料50可包含任何合適之組合物或組合物之組合·且 可（例如）包含二氧化矽與硼磷矽玻璃（BpSG)中之一者或兩 者。 可認為支柱4〇及44之上部表面為儲存節點接點位置，此 在於·電容儲存節點最終被形成為與此等上部表面電接 觸。若省略支柱40及44，則源極/汲極區域24及26之上部 表面可為儲存節點接點位置。 平面化表面51延伸跨越材料5〇及支柱4〇、42、44、耗及 48。可藉由（例如）化學機械研磨（CMp)來形成此平面化表 面。可將平面化表面51稱作第一平面化上部表面以將其與 提供於其上之其他平面化表面區分。 將保護層52形成於平面化表面51上。保護層52包含材料 54 ^此材料可包括任何合適之組合物或組合物之組合；且 可（例如）包含氮化矽、基本上由氮化矽組成或由氮化矽組 成。 135544.doc 1361473 在-些實施例t，上文所指代之位元線可延伸跨越支柱 42及48之上部表面且與支柱似以上部表面直接接觸， 使得此等上部表面接觸導電位元線（未圖示）而非接觸層 52。在其他實施例中，位元線（未圖示）可延伸於源極/汲極 區域26及32下方或延伸穿過源極/沒極區域26及32。 . 冑材料％形成於保護㈣上。可將材料56稱作模板材 ' 科，此在於：最終在材料56中形成開口以產生用於製造電 • 容儲存節點之模板。或者，可將材料56稱作第一材料以將 材料56與隨後形成於材料56上之其他模板材料區分。材料 56可包含任何合適之組合物或組合物之組合·且可⑽如） 包含二氧化石夕與BPSGt之一者或兩者、基本上由二氧化 夕與BPSG中之一者或兩者組成或由二氧化石夕與抑犯中之 一者或兩者組成。在一些實施例中，除了则〇之外或替 代BPSG，可利用其他摻雜氧化物，其中其他摻雜氧化物 之實例包括磷矽玻璃（PSG)及氟矽玻璃（FSG)。 • 材料56包含平面化上部表面57。此平面化上部表面可由 等形地形成跨越保護層52之上部表面的層56(藉由在沈積 材料56期間對其進行回焊）及/或由材料％之上部表面的 CMP而產生。可將平面化上部表面57稱作第二平面化上部 表面以將其與平面化上部表面51區分。 材料56之厚度判定形成於記憶體陣列區域5上之電容之 第一模組或區段的厚度。 將蝕刻終止層58形成於材料56上。蝕刻終止層58包含材 料6〇。材料60可包含任何合適之組合物或組合物之組合， 135544.d〇i 1361473 且可（例如）包含氮切、基本上由氮化♦組成或由氮化 組成。 參看圖2 ’將開σ 62及64形成於周邊區域7上。具體古 開被触刻穿過材料54、56及6〇。開口 64延伸至柱腳 46之上邛表面’且因此為至周邊電路之接觸開口。將開口 62最終用於形成將用以在形成·電容結構時連接電容板的互 連件（此互連件展示於圖22_)。因此將開σ62用以形成與
最終跨越記憶體陣列區域5而形成之電容結構互連的電 路’如下文所論述。 可利用任何合適之方法來形成開口 62及64。舉例而言， :將經光微影圖案化之光阻（未圖示）提供於材料的上以界 …]62及64之位置，可藉由一或多次合適姓刻而將圖案 自光阻轉印至下伏材料54、W;且可接著移除光阻^ 留下圖2之所示結構。钱刻可為高度各向異性的，且可用 Μ微過心㈣電柱腳46以藉由隨後形成於開㈣中之 導電材料來確保至導電柱腳之良好電連接。 參看圖3,將導電材料66形成於㈣上及開心該 .導電材料66可包含任何合適之組合物或組合物之組 可（例如）包3以下各物中之—或多者：各種金屬（例 如’鶴、組、献，望楚、 . 寻等）、含金屬組合物（例如，金屬氮化 金屬石夕化物，等等）及導電摻雜型半導體材料（例如， ρ摻雜型石夕）。可將開口62内之導電材料^稱作互連材 科’此在於：最終將此妯极 、將此材枓用以形成用於將兩個或兩個以 上電容板彼此電耦接的互連件。 135544.doc -13- 1361473 可藉由任何合適之方法來形成材料66，方法包括（例如） 原子層沈積（ALD)、化學氣相沈積（CVD)及物理氣相沈積 (PVD)中之一或多者。用以沈積材料66之方法可形成材料 以填充開口 62及64而未在開口中形成空隙。 參看圖4，自層58上移除材料66,且材料66保留於開口 62及64内而分別作為導電管柱68及7〇。可將導電管柱μ及 70稱作周邊構造。
可藉由任何合適之處理而自層58上移除材料66，處理包 括（例如）CMP。層58可在CMp期間充當蝕刻終止件以在 CMP之後界定管柱68及7〇之最上部剩餘表面的位置。 可將管柱68稱作互連件，且其可為利用圖2至圖4之處理 而同時形成之大量複數個相同互連件中的一者。 參看圖5’將開口72及74形成於記憶體陣列區域5上。具 體言之n#刻穿過材料54、56及6()。開σ72及74分 别延伸至柱腳4G及44(換言之，延伸至儲存節點接點卜可
將開口 72及74稱作第二開口以將其與形成於周邊區域7上 之第一開口 62及64(圖2)區分。 可利用任何合適之方法來形成開口 72及74。舉例而言， :將紅光微影圖案化之光阻(未圖示)提供於材料⑼上以界 1及74之位置，可藉由一或多次合適蝕刻而將圖案 自光阻轉印至下伏材料54、56及⑼；且可接著移除光阻^ 留下圖5之所示結構。敍刻可為高度各向異性的。在一此 實施例（未圖示）令可將開口 72及74形成為稍微寬於柱腳 及44以補償可能之光罩未對準。開口 72及74之㈣可稍微 135544.doc 過度蝕刻至柱腳40及44之 開口中之導雷姑杈+ 电材枓中以確保柱腳與形成於 導電材枓之間的良好電接觸。 參看圖6，將導電材料7 内。導電材料76可包含任何合成適:二上及開，74 合；且可(例如)包含以下各物中之2合物或組合物之組 如，鶴、组、鈦，等等）、人二之—或多者：各種金屬(例 等）3金屬組合物（例如，金屬氮化 物、金屬矽化物，等等 >及^ 導電摻雜❹、寺)及導電摻雜型半導體材料(例如， :電：㈣石夕)。可將開口如内之導電材料％稱作電 谷儲存節點材料。 參看圖7自層58上移除材料％，且材料％保留於開口 72及74内而分別作為電容儲存節點支柱78及80。可藉由任 何合適之處理而自層58上移除材料76,處理包括(例 如）⑽。儲存節點支柱78及8〇可纟示利用圖5至圖7之處 理而同時形成之大量複數個相同儲存節點支柱。 圖2至圖7之實施例相對於記憶體陣列區域5上之開口（開 口 72及74)而順序地將開口形成於周邊區域7上（圖以開口 62及64),且相對於將導電材料76形成於記憶體陣列區域 上之開口内而順序地將導電材料66形成於周邊區域上之開 口内。若需要將導電管柱形成於周邊區域上（管柱68及7〇) 以包含不同於記憶體陣列區域上之儲存節點支柱（儲存節 點支柱78及80)的組合物，則此實施例可為有用的。在其 他實施例中，周邊區域上之開口可與記憶體陣列區域上之 開口同時形成；且共同導電材料可同時形成於記憶體陣列 區域上之開口及周邊區域上之開口内。在此等其他實施例 135544.doc 15 1361473
中，儲存節點支柱78及80將包含與形成於周邊區域上之管 柱68及70相同的組合物。甚至在相對於形成於記憶體陣列 區域上之儲存節點支柱而順序地形成形成於周邊區域上之 管柱的實施财，周邊區域上之管柱的組合物可與記憶體 陣列區域上之儲存節點支柱相同。 圖2至圖7之實施例在將儲#節點支柱78及8〇形成於記憶 體陣列區域5上之前將管柱68及7〇形成於周邊區域7上。在 其他實施例中，可在將管柱形成於周邊區域上之前形成儲 存節點支柱。 食百圆
π，本付付3 〇及6 〇之部分以使電容儲存節點支 柱78及80之表面曝露，且使周邊構造⑼之表面曝露。材料 %及60沿著周邊構造7〇而保留。 可f用任何合適之方法來圖案化及移除材料％及。舉 ’可將經光微影圖案化之光阻（未圖示）提供於材料 上’可藉由-或多次合適㈣*將圖f自光阻轉印至 ^料且可接著移除絲以留下圖8之所示結 ⑽及68可為自行支撐的（如所示） 夕個晶格（諸如，愈盖p/ (諸如與美國專利第7,271，051號中所 格類似的晶格）支撐。 k〈日日 :在移除材料56期間將保護材料54用作餘刻終止件 體舌之，可選擇蝕刻條件，蝕 、 材⑽具有選擇性。 錢件相對於材料U而針對 在移除材料56及60之後，儲存節點支㈣及叫別具有 U5544.doc • ί6· 經曝露之頂部表面81及85;且分 83 B 〇7 八有，，坐曝露之側壁表面 。又，周邊構造68具有經曝露 露之側壁表面93。 冑路之頂部表面9】及經曝 =圖9’將介電材料82形成於m存節點支㈣及⑽之 頂口P表面81及85上且沿著儲在 入 存即點支柱之側壁表面83及 。"電材料82延伸於周邊區域7 洛埤7上，且經形成以沿著周 之頂部表面91及側壁表面93而延伸。介電材料可 ::任何合適之組合物或組合物之組合；且可(例如)包含 M下各物中之一 去.-备儿 合物r…， 夕、氮化石夕及各種高心 中狀組合物為具有大於二氧化石夕之介電常數之介 電㊉數的組合物）。 可藉由任何合適之方法來形成介電材料82，方法包括 (例如）ALD、CVD及PVD中之一或多者。 將電容板材料（其亦可被稱作外部電極材料）84形成於介 電材料82上。電容板材料延伸跨越頂部表面『Μ·， 且沿著側壁表面83、87及化且藉由介電材料82而與頂部 表面及側壁表面隔開。 八電容板材料84可包含任何合適之組合物或組合物之組 合；且可（例如）包含以下各物中之—或多者：各種金屬（例 如’鶴、組、鈦，等等）、含金屬組合物（例如，金屬氮化 金屬石夕化物’等等）及導電摻雜型半導體材料（例如， 導電摻雜型矽）。 可藉由任何合適之方法來形成電容板㈣Μ，方法包括 (例如）ALD、CVD及PVD中之一或多者。 135544.(1« -17· 1361473 將蝕刻終止材料86形成於電容板材料84上。蝕刻終止材 料86可包含（例如）氮化矽，且可藉由ALD及/或低壓cVD而 形成。 支柱78、80及68連同等形地延伸跨越支柱之材料82、84 及86形成一系列其間具有空間75的突出物73。突出物及空 間跨越半導體基底（或基板）12而形成不均勻表面構形。 參看圖10，將材料88形成於钱刻終止材料86上。可將材 料88稱作第二材料以將其與第一材料“區分且其可包含 與材料56相同之組合物或組合物之組合。跨越圖9之突出 物及空間的不均勻表面構形而形成材料88。 將平面化表面89展示為延伸於材料88及86上。可藉由最 初形成材料88以延伸於材料86上且接著利用CMp以自蝕刻 終止材料86上移除材料88而形成此平面化表面。可將平面 化表面89稱作第三平面化上部表面以將其與第二平面化上 部表面57(圖1)區分。平面化上部表面89界定延伸跨越材料 88及突出物73(圖9)之均勻表面構形。 參看圖11，將餘刻終止材料層9〇形成於平面化上部表面 89上。蝕刻終止材料9〇可包含任何合適之組合物或組合物 之組合，且可（例如）包含氮化矽、基本上由氮化矽組成或 由氮化矽組成。將蝕刻終止材料9〇展示為厚於蝕刻終止材 料86 ;但在其他實施例中可為與蝕刻終止材料“大約相同 之厚度，或薄於敍刻終止材料8 6。 參看圖12，將孔徑（或開口）92及94形成穿過材料82、 84、86及90。孔徑延伸至電容儲存節點支柱78及8〇，且在 135544.doc •18- 1361473 所示實施例t被部分地钱刻至電容儲存節點支柱之導電材 料76中。將儲存節點支柱78及展示為包含寬度95，且將 口 92及94展示為包含窄於支柱之寬度％的寬度97。開口 92及94相對於储存節點支柱之寬度的更窄寬度可在將開口 形成於儲存節點支柱上期間補償可能之光罩未對準。 可藉由任何合適之處理來形成開口 92及94。舉例而言， 可將經光微影圖案化之光阻（未圖示）提供於材料9〇上丨可 藉由一或多次合適蝕刻而將圖案自光阻轉印至下伏材料 82、84、86及90 ;且可接著移除光阻以留下圖12之所示結 構。 參看圖13，將電絕緣材料96形成於材料卯上及孔徑92與 94内。絕緣材料96部分地填充孔徑以使孔徑變窄。材料％ 可（例如）包含氮化矽、基本上由氮化矽組成或由氮化矽組 成。可利用任何合適之方法來形成材料96，方法包括（例 如）CVD、ALD及PVD中之一或多者。 參看圖14，各向異性地蝕刻材料96以將隔片％形成於孔 徑92及94内。隔片填襯孔徑之側壁，且使電容儲存節點支 柱78及80在孔徑之底部處曝露。可認為隔片沿著電容板材 料84而形成電隔離，使得當在後續處理中將導電材料提供 於孔徑92及94中時，此板材料不會變得短路至電容儲存節 點支柱70及80。 參看圖15，將節點互連材料100形成於材料9〇上及孔徑 92與94内。節點互連材料係導電的，且可包含任何合適之 組合物或組合物之組合。舉例而言，節點互連材料可包含 135544.doc •19- 1361473 以下各物中之一或多者：各種金屬（例如，鎢、鈕、鈦， 等等）、含金屬組合物（例如，金屬氮化物、金屬矽化物， 等等）及導電摻雜型半導體材料（例如，導電摻雜型矽卜可 藉由任何合適之處理來形成節點互連材料1〇〇，處理包括 (例如）ALD、CVD及PVD中之一或多者。 參看圖16,自蝕刻終止材料9〇上移除節點互連材料 10〇’同時留下孔徑92及94内之節點互連材料。節點互連 • ㈣之移除可包含CMP，且可形成延伸跨越節點互連材料 1〇〇及蝕刻終止材料90的平面化上部表面1〇1。可將平面化 表面101稱作第四平面化上部表面以將其與第2平面化上 部表面89(圖1〇)區分。 參看圖17,跨越周邊區域7而自蝕刻終止件的上移除材 料82、84、86及90之部分以形成延伸至導電管柱川之插入 物或階梯102。此曝露管柱7〇以用於隨後附著至形成於管 柱70上之其他電路。可利用任何合適之處理來圖案化階梯 » 1〇2。舉例而言，可將經光微影圖案化之光阻（未圖示谈供 於材料90上；可藉由一或多次合適敍刻而將圖案自光阻轉 印至下伏材料82、84、86及9〇;且可接著移除光阻以留下 圖17之所示結構。在一些實施例（未圖示）中，圖p之钱刻 可延伸穿過蝕刻終止件6〇。 參看圖18，將材料104形成於平面化表面101上及階梯 八内可將材料1〇4稱作第三材料以將其與第二材料⑼區 其可包含與材料88相同之組合物或組合物之組合。 ## 1Q4在其上包含平面化上部表面105。可在形成材料 I35544.doc -20- 1361473 104期間對該材料進行回焊及/或藉由利用CMp來形成此平 面化表面。可將平面化表面105稱作第五平面化上部表面 以將其與第四平面化上部表面101(圖16)區分。可將材料 104稱作第二模板材料，此在於：最終在材料】料中形成開 口以產生用於製造電容儲存節點之第二模組或區段的模 板。材料104之厚度判定電容之第二模組的厚度。 將触刻終止層106形成於材料1〇4上。蝕刻終止層1〇6包 含材料108。材料1〇8可包含任何合適之組合物或組合物之 組合，且可（例如）包含氮化矽、基本上由氮化矽組成或由 氮化矽組成。 可利用與圖1所描述之用於形成蝕刻終止層6〇及第一材 料56之處理類似的處理來形成蝕刻終止層ι〇6及第三材料 104。 將開口 110及112形成穿過周邊區域7上之材料104及 I 〇8 ’且以導電材料114來填充開口 1丨〇及丨丨2。可將開口 II 〇及112稱作第三開口以將此開口與圖2之第一開口 62及 64以及圖5之第二開口 72及74區分。可將導電材料u 4稱作 第二互連材枓以將其與圖3之第一互連材料66區分。 開口 110及112分別延伸至第一周邊構造68及導電管枉 7〇°開口 11〇内之導電材料114將第二周邊構造^^形成於 第一周邊構造68上且與第一周邊構造68電連接，且亦與電 容板材料84電連接。開口 112内之導電材料114形成延伸至 導電管柱70之電互連件120。 可利用與參看圖2所描述之用於形成開口 62及64之處理 135544.doc 21 1361473 類似的處理來形成延伸穿過材料104及108之開口 11 〇及 112 »可利用與圖3及圖4所描述之用於將導電材料66形成 於開口 62及64内之處理類似的處理而將導電材料U4形成 於開口 110及112内。導電材料114之組合物在一些實施例 中可與導電材料66相同，且導電材料114之組合物在其他 實施例中可與導電材料66不同。 參看圖19，將開口 122及124形成穿過記憶體陣列區域5 上之材料104及108，且以導電材料126來填充開口 122及 124。可將開口 122及124稱作第四開口以將此等開口與圖2 之第一開口 62及64、圖5之第二開口 72及74以及圖18之開 口 110及112區分。可將導電材料丨26稱作第二電容儲存節 點材料以將其與圖6之第一電容儲存節點材料7 6區分。 開口 122及124分別延伸至電容儲存節點支柱78及8〇上之 節點互連材料100。開口 122及124内之導電材料126將第二 電容儲存節點支柱128及130形成於第一電容儲存節點支枉 78及80上且與第一電容健存節點支柱78及電連接❶在一 些實施例中，可認為儲存節點支柱78及8〇為電容儲存節點 之第-區段；且可認為互連材料刚連同儲存節點支柱128 及130為電容儲存節點之第二區段。 可利用與參看圖5所描述之用於形成開口 Μ及Μ之處理 類似的處理來形成延伸穿過材料1〇4及1〇8之開口 122及 ⑵。可利用與圖6及圖7所描述之用於將導電材料％形成 於開口 72及74内之處理類似的處理而料電材料126形成 :開口 122及124内。用於第二電容儲存節點支柱⑶及 135544.doc -22- 1361473 之導電材料126的組合物在一些實施例中可與用於第一電 今儲存節點支柱78及80之導電材料76相同，且用於第二電 容儲存節點支柱128及130之導電材料126的組合物在其他 實施例中可與導電材料76不同。 圖18及圖19之實施例相對於記憶體陣列區域5上之開口 (開口 122及124)而順序地將開口形成於周邊區域7上（圖18 之開口 110及112);且相對於將導電材料126形成於記憶體 陣列區域上之開口内而順序地將導電材料丨14形成於周邊 區域上之開口内。若需要將導電管柱形成於周邊區域上 (管柱118及120)以包含不同於記憶體陣列區域上之儲存節 點支柱（儲存節點支柱128及13〇)的組合物，則此實施例可 為有用的。在其他實施例中，周邊區域上之開口可與記憶 體陣列區域上之開口同時形成；且共同導電材料可同時形 成於記憶體陣列區域上之開口及周邊區域上之開口内。在 此等其他實施例中，儲存節點支柱128及13〇將包含與形成 於周邊區域上之管柱118及12〇相同的組合物。甚至在相對 於形成於記憶體陣列區域上之儲存節點支柱而順序地形成 形成於周邊區域上之管柱的實施例中，周邊區域上之管柱 的組合物可與記憶體陣列區域上之儲存節點支柱相同。 圖18及圖19之實施例在將儲存節點支柱128及13〇形成於 s己憶體陣列區域5上之前將管柱118及12〇形成於周邊區域7 上°在其他實施例中’可在將管柱形成於周邊區域上之前 形成儲存節點支柱。 參看圖20 ’與參看圓8所描述之對材料56及6〇所進行的 135544.doc -23· 1361473 圖案化類似地圖案化材料104及108。材料104及l〇8之圖案 化使電容儲存節點支柱128及130之表面曝露，且使周邊構 造118之表面曝露’此類似於圖8中相對於支柱78及8〇以及 周邊構造68所示之經曝露表面。具體言之，儲存節點支柱 128及130將分別具有經曝露之頂部表面m & 12ι ;且將分 別具有經曝露之侧壁表面123及125。又，周邊構造1丨8將 具有經曝露之上部表面13 1及經曝露之側壁表面丨3 3。
將介電材料132形成於儲存節點支柱丨28及13〇之頂部表 面111及121上，且沿著儲存節點支柱之侧壁表面123及 125。介電材料132延伸於周邊區域7上，且經形成以沿著 周邊構造118之頂部表面131及侧壁表面133而延伸。介電 材料132可與參看圖9所描述之介電材料82相同。可將介電 材料132稱作第二介電材料以將其與圖9之第一介電材料以 區分。 將電容板材料（其亦可被稱作外部電極材料）134形成於
/1電材料132上，且將ϋ刻終止材料136形成於電容板材料 134上。電容板材料134及蝕刻終止材料136可分別與圖9之 電容板材料84及㈣終止材料86相同。可將電容板材料 m及㈣終止材料136稱作第二電容板材料及第二敍刻終 止材料以將其與圖9之第—電容板材料84及第—触刻終止 材料8 6區分。 參看圖2卜將材料138形成於鞋刻終止材料136上。” 材料13 8稱作第四材料以將装盘筮 寸將其與第一材料56、第二材料88 及第三材料104區分；且 匕3兴柯料56、88及104中之一 I35544.doc •24- 1361473 或多者相同的組合物或組合物之組合。 將平面化表面135展示為延伸於材料138上。可藉由利用 材料138之回焊及/或CMP來形成此平面化表面。 參看圖22，形成開口 140以延伸穿過材料138及層132、 134與136。開口 140延伸至周邊構造118»將導電材料142
形成於開口 140内以形成延伸至周邊構造118之互連件（或 周邊構造）144 »又，形成電互連件201以延伸穿過材料138 以與互連件120電連接。可藉由與上文所描述之用於形成 互連件120之處理類似的處理來形成互連件2〇1 ;且互連件 201可與周邊構造144同時形成。 周邊構造144、118及68彼此電連接，且電連接至電容板 1 34及84。因此，周邊構造使電容板134及84彼此互連。可 利用周邊構造144以將電容板電連接至用以提供及/或控制 板上之電壓的其他電路（未圖示）。周邊構造144、118及68 為彼此相同之橫向厚度（如在周邊構造皆利用相同光罩而
圖案化之情況下將發生）。在其他實施例中，周邊構造 144、U 8及68中之一或多者可為不同於周邊構造中之另一 者的橫向厚度。 圖一3展不圖22之結構沿著截面23·23的視圖。圖23之截 面，示電容板材料84環繞隔片98，使得電容板材料在電容 儲存=點支柱78及8〇周圍係連續的。 可IS!"存節點支柱78及8G為第—儲存節點區段或區。 …、、專儲存節點區段與圍繞區段之電容介電材料82及 電容板材料84蛀人 又心电谷，丨電材枓82及 、，、° 5形成第一電容模組。可認為儲存節點支 135544.doc -25· 1361473 柱128及13〇為經由互連材料⑽而電連接至第—儲存節點 區段的第二儲存節點區段（或區）。可認為第二储存節點區 段連同圍繞此等區段之介電材料132及電容板材料 第二電容模組。 個別第-電容模組連同直接位於第一電容模組上之個別 第一電谷模組形成電容結構。因此，含有儲存節點支柱π 之第一電容模組連同含有儲存節點支柱丨2 8之第二電容模 組形成電容結構150 ;且含有儲存節點支柱8〇之電容模組 連同含有儲存節點支柱130之第二電容模組形成電容結構 152。電容結構含有經由周邊構造⑼、ιΐ8及⑷而在周邊 區域7上彼此互連之電容板材料料及134。 在所示實施例中’第-電容儲存節點支柱包含寬度（換 言之，橫向厚度)95，第二電容儲存節點支柱包含與寬产 95大約相同之寬度155’且第—電容儲存節點支柱與第： 電容儲存節點支柱之間的互連區域（換言之，包含互連材 料⑽之區域)包含小於寬度95及155之宽度&可因此認 為電容包含兩個厚儲存節點支柱（例如，厚儲存節點支柱 78及128)，其經由窄頸部區域(例如，厚儲存節點支柱⑽ 128之間的頸部區域160)而彼此遠垃 各 免接。在所示實施例中， 介電材料82及電容板材料84沿著第—厚儲存節點支柱_ U 第二厚儲存節點支柱128而延伸；且類似 地’介電材料132及電容板材料⑼沿著第二厚儲存節點支 柱128而延伸’但未沿著第一厚儲存節點支柱78而延伸。 電谷結構之第-厚支柱及第二厚支杈的組合物在一些實 135544.doc • 26 - 柱的，I:，且電容結構之第-厚支柱及第二厚支 柱的組合物在其他實施例中可彼此不同。又 = 的窄頭部區域的組合物可與厚支柱中之一者或兩者相= =支柱之間的窄頸部區域的組合物可與厚支柱中之兩者 不同。在一些實施例中， 者 連同將宜η * 了⑽為第-厚支柱及第二厚支柱 連同將其互連之窄S|部區域為電容儲存節點。
彼:=T材料84及134在周邊區域7上之互連區域處 第^ 實施財，互連區域包含第-支柱68， :-支柱㈣直接位於第一支柱上之第二支柱ιΐ4電連 2具有側壁93’且介電材料伽著此側壁而延 L 有側壁133 ’且介電材料132沿著此側壁而 雜電谷板材料84藉由介電材料82而與第一支柱之側壁 /刀’且類似地，電容板材科134藉由介電材料⑴而虚 支柱118之侧壁133分離。 ”
•在一些實施例中’可認為支柱68及118為周邊區域上之 導電互連件’且可認為電容板材料84及134包含自記憶體 陣列區域延伸至周邊區域上之導電互連件的概料。在所示 實施例中’電谷介電材料82及132亦自記憶體陣列區域延 伸至周邊區域，且實體地接觸支柱68及m。 對應於第—支柱丨14之—部分的電互連件突破跨越介電 材料82以提供第—支柱68與電容板材料84之間的連接；且 類似地’對應於導電材料142之電互連件突破跨越介電質 132以提供電容板材料134與第二支柱ιΐ8之間的電連接。 在所示實施例中，藉由將兩個電容模組堆疊於彼此之頂 135544.doc -27- 1361473 部上而形成電容結構。在 電容模組以形成電容結構其中，可堆疊兩個以上 組包含支柱狀健存節點。在 例中，電容模 -或多者可為容器⑼，或可經=例：：電容模組中之 容器型電容而非支柱型電容。在二：仟最終電容結構為 更複雜形狀之㈣節點以増加電容^ =例中，除了利用 曰加蒐今區域之頂部電容模组之 外，所有電容模組皆利用支柱狀儲存節點。 、、、之
可利用各種實施例來達成眾多優勢。舉例而言，一 施例可允許達成較大縱橫比以使能夠產生比可藉由習㈣ 法所達成之電容陣列密集的電容陣列，同時維持每電容之 相當電容；其中電容比習知電容高且瘦薄。習知地形成之 高縱橫比電容可歸因於機械穩定性問題而傾斜或斷裂。然 而，-些實施例可藉由在區中垂直地製造電容來避免習·： 方法之機械穩定性問題，其中每一區在開始下一區之前被 機械地穩定化。因此，代替將電容製造為3微米高之單一 構造（如將利用習知方法所完成），可改為將電容製造為兩 個1.5微米高之堆疊於彼此之頂部上的模植以形成為3微米 高的最終電容構造。一些實施例之另一優勢在於：以區來 建置電容可使能夠在電容區之間進行間歇處理。舉例而 言，可在形成一電容區與形成下一電容區之間的中間步驟 處形成金屬/導電層以建置至電路之其他部分的接點。 圖1至圖23之所示實施例在形成電容模組期間形成至周 邊電路之接點（具體言之，形成用以連接至與支柱46相關 聯之周邊電路的管柱70、120及201)。若電容變得如此高 135544.doc -28- 1361473 而使得應在電容之^ 個位準中建置至周邊電路之接點，則 可:J用此實轭例。在其他實施例中，可在獨立於用以形成 電今模組之處理的處理_形成至周邊電路之接點。 一些實施例包括利用上文所描述之DRAM陣列t之-或 多者的電子H電子系統可包括電腦系統、汽車、蜂巢 式電話、電視機、相機，等等。 口圖24說明電腦系統彻之實施例。電腦系統_包括監視 器401或其他通信輪出裝置、鍵盤4〇2或其他通信輸入裝 置，及主板404。主板4〇4可載運微處理器4〇6或其他資料 處理單及至§己憶體裝置4Q8。記憶體裝置彻可包含 記憶體單S陣％ ’且此陣列可與用於存取陣列中之個別記 憶體單元的定址電路耦接。另外，可將記憶體單元陣列耦 接至用於自記憶體單元讀取資料之讀取電路。可將定址及 讀取電路用於在記憶體裝置408與處理器406之間輸送資 訊。此在圖25所示之主板404的方塊圖十得以說明。在此 方塊圖中，將定址電路說明為410且將讀取電路說明為 412。 處理器裝置406可對應於處理器模組，且用於模組之關 聯記憶體可包含DRAM。 記憶體裝置408可對應於記憶體模組，且可包含 DRAM。 圖26說明電子系統700之高階組織的簡化方塊圖。系統 700可對應於（例如）電腦系統、製程控制系統或任何其他利 用處理器及關聯記憶體的系統。電子系統7〇〇具有功能元 135544.doc • 29- U61473 件’包括處理器702、控击丨丨置士 7Λ/1 役制早疋704、記憶體裝置單元7〇6 及輸入/輸出（I/O)裝置708im w站 ^ A 直/υ8(應理解，在各種實施例中，系 統可具有複數個處理器、批在，丨留__ 徑制早兀、記憶體裝置單元及/
或I/O裝置）。通常，電子系統7嶋具有—組固有指令，該 等指令規定由處理器702對資料所執行之操作及處理器 702、記憶體裝置單元鳩及1/〇裝置7〇8之間的其他互動。 控制單元704藉由連續地循環-組導致自記憶體裝置706取 知指令且加以執行的操作來協調處理器7〇2、記憶體裝置 7〇6及1/0裝置708之所有操作。記憶體裝置7〇6可包括 DRAM。 圖27為電子系統8〇〇之簡化方塊圖。系統8〇〇包括記憶體 裝置802，記憶體裝置802具有記憶體單元陣列8〇4 '位址 解碼器806、列存取電路808、行存取電路81〇、用於控制 操作之讀取/寫入控制電路812及輸入/輸出電路814。記憶 體裝置802進一步包括功率電路816及感測器820(諸如，用 於判定記憶體單元是處於低臨限傳導狀態還是處於高臨限 非傳導狀態的電流感測器）^所說明之功率電路816包括電 源電路880、用於提供參考電壓之電路882、用於向第一字 線提供脈衝之電路884、用於向第二字線提供脈衝之電路 886及用於向位元線提供脈衝之電路888。系統8〇〇亦包括 處理器822或用於記憶體存取之記憶體控制器。 記憶體裝置802經由配線或金屬化線而自處理器822接收 控制信號。記憶體裝置802用以儲存經由I/O線而存取之資 料。處理器822或記憶體裝置802中之至少一者可包括 135544.doc -30· 1361473 dram。 ° 、種電子系統製造於單封裝 造於單-半導體晶片上，以便上處理早70中或甚至製 間的通信時間。 以便減少處理器與記憶體裝置之 通=ΓΓ記憶體模組、裝置驅動器、功率模組、 :數據機、處理器模組及特殊應用模組中，且可包括多 層多晶片模組。 J匕括多
電子系統可為寬廣範圍之系统f H編如’時鐘、電視機、 :巢式電話、個人電腦、汽車、工業控制系統、飛機，等 等）中之任一者。 【圖式簡單說明】 圖1為一實施例之處理階段處半導體結構之一對斷片的 圖解截面圖β 圖2至圖22為一實施例之各種處理階段處所示的圖i之斷 片的視圖。
圖23為沿著圖22之線23-23的視圖，且圖22之視圖係沿 著圖23之線22-22。 圖24為電腦實施例之圖解視圖。 圖2 5為展不圖24之電細實施例之主板之特定特徵的方塊 圖。 圖26為電子系統實施例之高級方塊圖。 圖27為記憶體裝置實施例之簡化方塊圖。 【主要元件符號說明】 5 第一已界定區段/記憶體陣列區域 135544.doc 31 1361473
7 苐二已界定區段/周邊區域 10 半導體結構 12 基底 14 電晶體結構 15 電晶體閘極 16 電晶體結構 17 電晶體閘極 18 電晶體結構 19 電晶體閘極 20 閘極介電材料 22 電絕緣隔片 24 源極/ >及極區域 26 源極/>及極區域 28 源極/汲極區域 30 源極/>及極區域 32 源極/>及極區域 34 隔離區域 36 隔離區域 38 隔離區域 40 導電支柱/柱腳 42 導電支柱/柱腳 44 導電支柱/柱腳 46 導電支柱/柱腳 48 導電支柱/柱腳 135544.doc •32- 1361473
50 電絕緣材料 51 平面化表面 52 保護層 54 材料 56 材料 57 第二平面化上部表面 58 钱刻終止層 60 材料 62 開口 64 開口 66 導電材料 68 導電管柱 70 導電管枉 72 開口 73 突出物 74 開口 75 空間 76 導電材料 78 電容儲存節點支柱 80 電容儲存節點支柱 81 頂部表面 82 介電材料 83 侧壁表面 84 電容板材料 135544.doc -33- 1361473 85 頂部表面 86 蝕刻終止材料 87 侧壁表面 88 材料 89 平面化表面 90 蝕刻終止材料 91 頂部表面 92 開口
93 侧壁表面 94 開口 95 寬度 96 電絕緣材料 97 寬度 98 隔片 100 節點互連材料
101 平面化上部表面 102 階梯 104 材料 105 平面化上部表面 106 银刻終止層 108 材料 110 開口 111 頂部表面 112 開口 135544.doc -34- 1361473
114 第二支柱 118 周邊構造/支柱/管柱 120 電互連件/管柱 121 頂部表面 122 開口 123 侧壁表面 124 開口 125 侧壁表面 126 導電材料 128 第二電容儲存節點支柱 130 第二電容儲存節點支柱 131 上部表面 132 介電材料 133 侧壁表面 134 電容板材料 135 平面化表面 136 敍刻終止材料 138 材料 140 開口 142 導電材料 144 互連件/周邊構造 150 電容結構 152 電容結構 155 寬度 135544.doc -35- 1361473 160 頸部區域 400 電腦 401 監視器 402 鍵盤 404 主板 406 微處理器 408 記憶體裝置 410 定址電路
412 讀取電路 700 電子系統 702 處理器 704 控制單元 706 記憶體裝置單元 708 輸入/輸出（I/O)裝置 800 電子系統
802 記憶體裝置 804 記憶體單元 806 位址解碼器 808 列存取電路 810 行存取電路 812 讀取/寫入控制電路 814 輸入輸出電路 816 功率電路 820 感測器 135544.doc -36· 1361473 822 處理器 880 電源電路 882 電路 884 電路 886 電路 888 電路
135544.doc •37

Claims (1)

1361473 十、申請專利範圍： 1. 一種形成一電容之方法，其包含： 將該電容之一第一區形成於一半導體基板之-記憶體 陣列區域上’該第一區包含一第一電容儲存節點、—位 於該第-電容儲存節點上之第一介電材料及一位於該第 . 一介電材枓上之第一電容外部電極材料； ' 將該第一電容外部電極材料電連接至一第一導電互連 件’該第—導電互連件位於該半導體基板之-在該記憶 體陣列區域周邊的區域上； 將該電容之一第二區形成於該電容之該第一區上；該 第：區包含一第二電容儲存節點、一位於該第二電容儲 存節點Jl之第二介電材料及一位於該第二介電材料上之 第二電容外部電極材料；該第二電容儲存節點與該第一 電容儲存節點電接觸； 將該第二電容外部電極材料電連接至一第二導電互連 參 件，該第二導電互連件位於該半導體基板之在該記憶體 陣列區域周邊的該區域上；及 ㈣第-導電互連件與㈣二導電互連件彼此電連 接’以將該第一電容外部電極材料與該第二電容外部電 極材料彼此電耦接。 月长項1之方法’其中該第一電容儲存節點及該第二 電容儲存節點包含具有—第—橫向寬度之支柱，其中該 第二電容儲存節點經形成以藉由在該第一電容儲存節點 與該第一電容儲存節點之間形成一導電頸部而與該第一 135544.doc 3. ::即點電接觸’且其中該導電頸部具有一小於該 k向寬度之第二橫向寬度。 如請求項1之方、土 , 雷法，其巾該第·電容儲存節點與該第二 电A储存節點為彼 勹仮此相冋之組合物，且其中該第一導電 互連件及該第二導電互連侔 連件為與該第一電容儲存節點及 I 一電容儲存節點相同之組合物。
如：求項1之方法’其中該第一電容儲存節點與該第二 電合儲存節點為彼此相同之組合物，且其中該第一導電 互連件及該第二導電互連件之組合物不同於該第一電容 儲存節點及該第二電容儲存節點。 如》月求項1之方法’其中該第一電容介電材料及該第二 電容介電材料自該電容之該第一區及該第二區延伸以實 體地接觸該第一導電互連件及該第二導電互連件。 6· 一種形成一電容之方法，其包含： 將一電容儲存節點之一第一區段形成於一半導體基板
上，該第一區段具有一頂部表面且具有自該頂部表面向 下延伸之側壁表面； 將第一介電材料形成於該頂部表面上且沿著該等側壁 表面； 將第一電容板材料形成於該第一介電材料上； 將一電絕緣層形成跨越該第一電容板材料，· 蝕刻穿過該電絕緣層、該電容板材料及該第一介電 質，以形成一延伸至該電容儲存節點之該第一區段的開 口 ； β 135544.doc 以一電絕緣隔片來填襯（lining)該開口之側壁，同時使 該電容儲存節點之該第一區段在該開口之一底部處曝 露； 將該電容儲存節點之一第二區段形成於該電容儲存節 點之該第一區段上，該第二區段延伸於該開口内以直接 接觸該第一區段； 將第二介電材料形成於該第二區段上； 將第二電容板材料形成於該第二介電材料上；及 將該第一電容板材料與該第二電容板材料彼此電耦 接。 7 jj,- .如請求項0之方法，其中該第一電容板材料為一與該第 二電容板材料相 同之組合物。 如4求項6之方法’其中該填襯該開口之該等側壁包 含： 沿著該開口之該等側壁及該底部而形成一電絕緣隔片 材料層；及 各向異性地蝕刻該電絕緣隔片材料層以自該開口之該 底部移除該電絕緣隔片材料，同時留下沿著該開口之該 9等側壁的該電絕緣隔片材料作為該電絕緣隔片。 9.如請求項8之方法’其中該電絕緣隔片材料係由氮化石夕 如叫求項6之方法’其中該電容儲存節點之該第一區 及該第二區段為支柱。 η· 一種形成複數個電容之方法，其包含： % 135544.doc 等筮一電合儲存即點支柱形成於-半導體基板上；該 :電容儲存節點支柱具有頂部表面，且具有自該等 頂。P表面向下延伸之側壁表面； =第-介電材料形成於該等頂部表面上且沿著該等側 壁表面； 電各板材料形成於該第-介電材料上，該第一 :容板材料延伸於該等頂部表面上且沿著該等側壁表 I等支柱1¾第一介電材料及該第—電容板材料將 六數個突出物形成於該基板上，該等突出物在其間具有 工間’該等突出物及該等空間跨越該基板 不均勻表面構形； 將-第-電絕緣材料形成跨越該不均勻表面構形； 平面化該第-電絕緣材料之—上部表面以形成一延伸 跨越該第一電絕緣材料及該等突出物之均句表面構形； 將—蝕刻終止層形成於該均勻表面構形上； 蝕刻穿過該蝕刻終止層、該第一電容板材料及該第一 2電質以形成延伸至該等第一電容儲存節點支柱之開 口之側壁，同時使該等第 口之底部處曝露； 終止件上及該等已填襯開 以電絕緣隔片來填襯該等開 一電容儲存節點支柱在該等開 將電互連材料形成於該<1虫刻 口内； 自該蝕刻終止件上移除該電互連材料，同時留下該 已填襯開口内之該電互連材料； U等 135544.doc 將第一電容儲存節點支 在铲朴形成於該等第一電容儲 存即點支柱上，該等第二電 笙σ . 电合储存卽點支柱經由位於該 寻已填襯開口内之該電表 節點支柱連接；f互連材^與該等第-電容儲存 將第二介電材料形成於該等第二電容儲存節點支柱 將第二電容板材料形成於該第二介電材料上；及 將該第-電容板材料與該第二電容板材料彼此電麵 接》 12. 如請求項11之方法，其中該半導體基板包含一已界定記 憶體陣列區域及-鄰近於該記憶體陣列區域之已界定周 邊區域’其中該等電容儲存節點形成於該記憶體陣列區 域上；其令該第—電容板材料及該第二電容板材料分別 與延伸至該周邊區域上之第一襯料（line)A第二襯料電連 接，且其中該第一電容板材料與該第二電容板材料彼此 之該耦接包含在該周邊區域上將該第一襯料與該第二襯 料彼此連接。 13. 14. 15. 如凊求項11之方法，其中該第一電絕緣材料包含二氧化 石夕’且其令該蝕刻終止層包含氮化矽。 如請求項11之方法，其中該等第一電容儲存節點支柱、 該等第二電容儲存節點支柱及該電互連材料具有彼此共 同之一組合物。 如請求項14之方法，其中該等電絕緣隔片係由氮化矽組 成0 135544.doc 1361473 16, 一種形成一動態隨機存取記憶體（dram)陣列之方法 其包含：
提供一基板，該基板具有一已界定記憶體陣列區域及 一位於該記憶體陣列區域周邊之已界定周邊區域；該基 板在該記憶體陣列區域中具有複數個儲存節點接點位 置；該等儲存節點接點位置電祕至電晶體之源極/汲極 區域；該基板包含一延伸跨越該記憶體陣列區 邊區域之第一平面化上部表面； 將-第-材料形成於該第一平面化上部表面上，該第 一材料具有一第二平面化上部表面； 在該基板之該周邊區域上蝕刻一第—開口，該第一開 口延伸穿過該第一材料； 人 歼 λχ ^ 一丨用，該等 =開Π延伸穿過㈣—材料而至該等儲存節點接點位 在該等第二開口内形成第一電容儲存節點支柱. 面1= 一些該第一材科以留下具有經曝露之側壁表 面及頂邛表面的該等第一電容儲存 第一互連材料之一第一周邊 且留下該 遺構造，該第一周邊槿垆且古 -經曝露之頂部表面及經曝露之側壁表面. - 將第-介電材料形成於該等’ 該等頂部表面上且沿著該等第—存知點支柱之 等側壁表面，且將其形成 電谷儲存節點支柱之該 邊構造之該等頂部 135544.doc -6- 1361473
表面上且沿著該第-周邊構造之該等侧壁表面； 將第一電容板材料形成;^ ^ _ 茨第一介電材料上；咳笸 電容板材料延伸於該等第一電容 該第一 部表面上且沿著該等第一電容儲存 頂 表面，且延伸於㈣-周邊構造之^柱之該相壁 著兮第用^ 邊構&之該等頂部表面上且沿 者该第一周邊構造之該等側壁表面； 將-第二材料形成跨越該第—電容 料具有-第三平面化上部表面； “第 將-蝕刻終止層形成於該第三平面化上部表面上. 蝕刻穿過該蝕刻終止層、該第一電容板材料及該第一 介電質以形成延伸至該等第一電容儲存節點支柱之孔徑， 材 以電絕緣隔片來填襯該等孔徑 一電容儲存節點支柱在該等孔徑 之側壁，同時使該等第 之底部處曝露，·
在該等孔徑内形成節點互連材料；且形成一 該等孔徑内之該節點互連材料及跨越該蝕刻終 四平面化上部表面； 延伸跨越 止層的第 將一第三材料形成跨越該第四平面化上部表面，該第 二材料具有一第五平面化上部表面； 在該基板之該周邊區域上蝕刻一第三開口；該第三開 口延伸穿過該第三材料且至該第一周邊構造； 在該基板之該記憶體陣列區域上蝕刻第四開口；該等 第四開口延伸穿過該第三材料且至該節點互連材料· 在該第三開口内形成第二互連材料； 135544.doc 1^61473 在該等第四開口内形成第二電容儲存節點支柱. 移除至少-些該第三材料以留下具有經曝露之側壁表 面及頂部表面的該等第二電容儲存 mm』， 廿即點支柱，且留下該 第一互連材料之一第二周邊構造； 周邊構造與該 第-周邊構U直接接觸’且具有一經曝露 經曝露之側壁表面； 衣田次 將第二介電材料形成於該等第二電容儲存節點支柱之 該專頂部表面上且沿著該等第：電容健存節點支柱之該 等側壁表面，且將其形成於該第二 n瓊構造之該頂部表 面上且沿著該第二周邊構造之該等側壁表面；及 將第二電容板材料形成於該第二介電材料上；該第二 電容板材料延伸於該◎二電容儲存節點支柱之該等了; :表面上且沿著該等第二電容儲存節點支柱之該等側壁 表面，且延伸於該第二周邊構造之該頂部表面上 該第二周邊構造之該等側壁表面。 17.如請求項16之方法，其中該等第一 此經同時形成，且其中盥該第一、^ 一開口彼 互連材料在該第二開口 内之該形成同時而在該等第朗 儲存節點。 開口内形成該等第-電容 18:請求項16之方法，其中該等第-開口與該第二開口彼 此經順序地形成，且其_相對於該第—互連材料在該第 Γ二内：Γ而順序地在該等第—開口内形成該等 第一電容儲存節點。 19·如請求項18之方法，其t該等第存節點包含_ 135544.doc -8- 1361473 不同於該第一互連材料之組合物。 20.如請求項16之方法，其進—步包含· 將—第四材料形成於該第二電容板材料上；及 將-延伸穿過該第四材料以與該第二電容板柯料 接的電互連件形成於該基板之該周邊區域上。 21 一種半導體結構，其包含· . —電容儲存節點，其位於-半導體基板上，該電 φ 存知點具有一第-厚支柱、-位於該第-厚支柱上之第 二厚支柱P將該第二厚支㈣接至㈣ 頸部； 又狂之乍 第一介電材料，其沿著該第一 厚支柱； #厚支柱且不沿者該第二 第二介電材料，其沿著該第二 厚支柱； 个化者该第一 第-電容外部電極材科’其沿 φ ㈣第二厚支柱，· $ 4支柱且不沿 第二電容外部電極材料，Α 著該第一厚支柱，·及 —者該第二厚支柱且不沿 一互連區域，其自該電 々 .-電容外部電極材料與該第地偏移，該第 連區域中彼此電耦接。 極材料在該互 22.如請求項21之結構，其申該第— 以及該窄頸部區域皆 t柱及該第二厚支柱 …求―，其二:同厚之支-:合物。 厚支柱與該第二厚支柱 135544.doc 1361473 為彼此不同之一組合物。 24.如請求項21之結構，其中該互連區域包含： -第-支柱，其具有一第一側壁’且具有沿 一 側壁而延伸之該第一介電材料； 一第二支柱，其位於該第一支柱上且與 連接，該第二支柱具有—第二側壁，且—支柱電 側壁而延伸之該第二介電材料； 、’口者該第二 該第一電容外部電極材料，其 0 ^ , 丹/口者该第—側壁而延伸 且藉由一延伸跨越該第一介電材料之導電 (breach)而與該第—側壁電連接；及 口 該第二電容外部電極材料，苴 a M , ^ /、/β者該第二側壁而延伸 且藉由一延伸跨越該 第二側壁電連接。 電材科之導電突破口而與該 25·如請求項24之結構，其 二支柱為彼此相同且之該第一支柱與該第 及該第二厚支柱二儲存節點之該第-厚支柱 厚支柱相同的一組合物。 135544.doc
TW097141887A 2007-11-26 2008-10-30 Semiconductor constructions, methods of forming capacitors, and methods of forming dram arrays TWI361473B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/945,103 US7829410B2 (en) 2007-11-26 2007-11-26 Methods of forming capacitors, and methods of forming DRAM arrays

Publications (2)

Publication Number Publication Date
TW200933823A TW200933823A (en) 2009-08-01
TWI361473B true TWI361473B (en) 2012-04-01

Family

ID=40668978

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097141887A TWI361473B (en) 2007-11-26 2008-10-30 Semiconductor constructions, methods of forming capacitors, and methods of forming dram arrays

Country Status (6)

Country Link
US (3) US7829410B2 (zh)
EP (1) EP2215658B1 (zh)
KR (1) KR101138577B1 (zh)
CN (1) CN101874303B (zh)
TW (1) TWI361473B (zh)
WO (1) WO2009070391A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI757800B (zh) * 2020-01-20 2022-03-11 日商鎧俠股份有限公司 半導體記憶裝置

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7271058B2 (en) * 2005-01-20 2007-09-18 Infineon Technologies Ag Storage capacitor and method of manufacturing a storage capacitor
US8164141B2 (en) * 2005-10-06 2012-04-24 United Microelectronics Corp. Opening structure with sidewall of an opening covered with a dielectric thin film
US8236702B2 (en) * 2005-10-06 2012-08-07 United Microelectronics Corp. Method of fabricating openings and contact holes
US7829410B2 (en) 2007-11-26 2010-11-09 Micron Technology, Inc. Methods of forming capacitors, and methods of forming DRAM arrays
US8263437B2 (en) 2008-09-05 2012-09-11 STATS ChiPAC, Ltd. Semiconductor device and method of forming an IPD over a high-resistivity encapsulant separated from other IPDS and baseband circuit
US8143699B2 (en) * 2009-02-25 2012-03-27 Taiwan Semiconductor Manufacturing Co., Ltd. Dual-dielectric MIM capacitors for system-on-chip applications
KR101767107B1 (ko) * 2011-01-31 2017-08-10 삼성전자주식회사 반도체 장치의 캐패시터
KR101204675B1 (ko) * 2011-02-15 2012-11-26 에스케이하이닉스 주식회사 커패시터 및 금속 콘택을 포함하는 반도체 소자 및 형성 방법
KR101883380B1 (ko) * 2011-12-26 2018-07-31 삼성전자주식회사 커패시터를 포함하는 반도체 소자
US9128289B2 (en) * 2012-12-28 2015-09-08 Pixtronix, Inc. Display apparatus incorporating high-aspect ratio electrical interconnects
US8872248B2 (en) * 2013-02-22 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitors comprising slot contact plugs
US9786597B2 (en) * 2013-03-11 2017-10-10 International Business Machines Corporation Self-aligned pitch split for unidirectional metal wiring
EP3039505A4 (en) * 2014-11-12 2017-06-28 Intel Corporation Wearable electronic devices and components thereof
US20170213885A1 (en) 2016-01-21 2017-07-27 Micron Technology, Inc. Semiconductor structure and fabricating method thereof
US10014305B2 (en) 2016-11-01 2018-07-03 Micron Technology, Inc. Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors
US9761580B1 (en) 2016-11-01 2017-09-12 Micron Technology, Inc. Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors
US10062745B2 (en) 2017-01-09 2018-08-28 Micron Technology, Inc. Methods of forming an array of capacitors, methods of forming an array of memory cells individually comprising a capacitor and a transistor, arrays of capacitors, and arrays of memory cells individually comprising a capacitor and a transistor
US9935114B1 (en) * 2017-01-10 2018-04-03 Micron Technology, Inc. Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors
US9837420B1 (en) 2017-01-10 2017-12-05 Micron Technology, Inc. Arrays of memory cells individually comprising a capacitor and an elevationally-extending transistor, methods of forming a tier of an array of memory cells, and methods of forming an array of memory cells individually comprising a capacitor and an elevationally-extending transistor
US9842839B1 (en) 2017-01-12 2017-12-12 Micron Technology, Inc. Memory cell, an array of memory cells individually comprising a capacitor and a transistor with the array comprising rows of access lines and columns of digit lines, a 2T-1C memory cell, and methods of forming an array of capacitors and access transistors there-above
US10290422B1 (en) * 2017-11-16 2019-05-14 Micron Technology, Inc. Capacitors and integrated assemblies which include capacitors
US10388658B1 (en) 2018-04-27 2019-08-20 Micron Technology, Inc. Transistors, arrays of transistors, arrays of memory cells individually comprising a capacitor and an elevationally-extending transistor, and methods of forming an array of transistors
KR102609518B1 (ko) 2018-09-21 2023-12-05 삼성전자주식회사 반도체 소자 형성 방법
US10818673B2 (en) * 2018-10-03 2020-10-27 Micron Technology, Inc. Methods of forming integrated assemblies having conductive material along sidewall surfaces of semiconductor pillars
US10748901B2 (en) * 2018-10-22 2020-08-18 International Business Machines Corporation Interlayer via contacts for monolithic three-dimensional semiconductor integrated circuit devices
US10748921B2 (en) * 2018-10-25 2020-08-18 Micron Technology, Inc. Integrated assemblies which include stacked memory decks, and methods of forming integrated assemblies
US11049864B2 (en) * 2019-05-17 2021-06-29 Micron Technology, Inc. Apparatuses including capacitor structures, and related memory devices, electronic systems, and methods
US11264389B2 (en) * 2020-06-03 2022-03-01 Nanya Technology Corporation Stack capacitor structure and method for forming the same
CN114256417A (zh) * 2020-09-22 2022-03-29 长鑫存储技术有限公司 电容结构及其形成方法
US11929280B2 (en) 2020-09-22 2024-03-12 Changxin Memory Technologies, Inc. Contact window structure and method for forming contact window structure
US20230123402A1 (en) * 2021-10-18 2023-04-20 Globalfoundries Singapore Pte. Ltd. Three electrode capacitor structure using spaced conductive pillars

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0682783B2 (ja) * 1985-03-29 1994-10-19 三菱電機株式会社 容量およびその製造方法
US5204143A (en) * 1989-04-03 1993-04-20 Fuji Photo Film Co., Ltd. Process for treating metal surface
US20020050606A1 (en) 1991-10-02 2002-05-02 Walter R. Buerger Semi-monolithic memory with high-density cell configurations
US5338700A (en) 1993-04-14 1994-08-16 Micron Semiconductor, Inc. Method of forming a bit line over capacitor array of memory cells
US5604147A (en) 1995-05-12 1997-02-18 Micron Technology, Inc. Method of forming a cylindrical container stacked capacitor
US5595928A (en) 1995-09-18 1997-01-21 Vanguard International Semiconductor Corporation High density dynamic random access memory cell structure having a polysilicon pillar capacitor
US5650351A (en) 1996-01-11 1997-07-22 Vanguard International Semiconductor Company Method to form a capacitor having multiple pillars for advanced DRAMS
US5663093A (en) 1996-06-17 1997-09-02 Vanguard International Semiconductor Corporation Method for forming a cylindrical capacitor having a central spine
JP3024676B2 (ja) 1996-08-16 2000-03-21 ユナイテッド マイクロエレクトロニクス コープ ツリー型コンデンサを備えた半導体メモリ素子の製造方法
US5783462A (en) 1997-01-22 1998-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making an external contact to a MOSFET drain for testing of stacked-capacitor DRAMS
US6190960B1 (en) 1997-04-25 2001-02-20 Micron Technology, Inc. Method for coupling to semiconductor device in an integrated circuit having edge-defined sub-lithographic conductors
KR100554112B1 (ko) * 1997-05-30 2006-02-20 미크론 테크놀로지,인코포레이티드 256 메가 다이내믹 랜덤 액세스 메모리
JP3818474B2 (ja) 1998-03-10 2006-09-06 日本ビクター株式会社 ディスク状記録媒体の再生装置
DE19832095C1 (de) 1998-07-16 2000-03-30 Siemens Ag Stapelkondensator-Herstellungsverfahren
US6204143B1 (en) 1999-04-15 2001-03-20 Micron Technology Inc. Method of forming high aspect ratio structures for semiconductor devices
US6251726B1 (en) 2000-01-21 2001-06-26 Taiwan Semiconductor Manufacturing Company Method for making an enlarged DRAM capacitor using an additional polysilicon plug as a center pillar
US6255161B1 (en) * 2000-10-06 2001-07-03 Nanya Technology Corporation Method of forming a capacitor and a contact plug
US6624018B1 (en) * 2001-04-23 2003-09-23 Taiwan Semiconductor Manufacturing Company Method of fabricating a DRAM device featuring alternate fin type capacitor structures
JP2003273230A (ja) 2002-03-19 2003-09-26 Nec Electronics Corp 半導体装置及びその製造方法
US6710398B2 (en) 2002-07-23 2004-03-23 Intelligent Sources Development Corp. Scalable stack-type DRAM memory structure and its manufacturing methods
KR100476932B1 (ko) * 2002-10-02 2005-03-16 삼성전자주식회사 커패시터를 포함하는 반도체 소자의 제조 방법
KR100502669B1 (ko) 2003-01-28 2005-07-21 주식회사 하이닉스반도체 반도체 메모리소자 및 그 제조 방법
US7125781B2 (en) 2003-09-04 2006-10-24 Micron Technology, Inc. Methods of forming capacitor devices
KR100560803B1 (ko) 2004-02-04 2006-03-13 삼성전자주식회사 캐패시터를 갖는 반도체 소자 및 그 제조방법
KR100568733B1 (ko) 2004-02-10 2006-04-07 삼성전자주식회사 개선된 구조적 안정성을 갖는 캐패시터와 그 제조 방법 및이를 포함하는 반도체 장치와 그 제조 방법
DE102004021399B3 (de) 2004-04-30 2005-10-20 Infineon Technologies Ag Herstellungsverfahren für ein Stapelkondensatorfeld mit einer regelmäßigen Anordnung einer Mehrzahl von Stapelkondensatoren
US7315466B2 (en) * 2004-08-04 2008-01-01 Samsung Electronics Co., Ltd. Semiconductor memory device and method for arranging and manufacturing the same
US7271058B2 (en) * 2005-01-20 2007-09-18 Infineon Technologies Ag Storage capacitor and method of manufacturing a storage capacitor
US20060202250A1 (en) 2005-03-10 2006-09-14 Thomas Hecht Storage capacitor, array of storage capacitors and memory cell array
US20070001208A1 (en) 2005-06-30 2007-01-04 Andrew Graham DRAM having carbon stack capacitor
KR20070013072A (ko) 2005-07-25 2007-01-30 삼성전자주식회사 캐패시터들을 갖는 디램 소자 및 그의 제조방법
DE102005038219B4 (de) 2005-08-12 2008-11-13 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Kondensator in einer Leitbahnlage und Verfahren zum Herstellen derselben
US7226845B2 (en) 2005-08-30 2007-06-05 Micron Technology, Inc. Semiconductor constructions, and methods of forming capacitor devices
US20070235786A1 (en) 2006-04-07 2007-10-11 Infineon Technologies Ag Storage capacitor and method for producing such a storage capacitor
US7829410B2 (en) 2007-11-26 2010-11-09 Micron Technology, Inc. Methods of forming capacitors, and methods of forming DRAM arrays
US8039399B2 (en) 2008-10-09 2011-10-18 Micron Technology, Inc. Methods of forming patterns utilizing lithography and spacers

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI757800B (zh) * 2020-01-20 2022-03-11 日商鎧俠股份有限公司 半導體記憶裝置

Also Published As

Publication number Publication date
KR20100082388A (ko) 2010-07-16
EP2215658A4 (en) 2011-04-20
US8299574B2 (en) 2012-10-30
EP2215658B1 (en) 2017-08-09
WO2009070391A3 (en) 2009-07-23
EP2215658A2 (en) 2010-08-11
WO2009070391A2 (en) 2009-06-04
US20090134491A1 (en) 2009-05-28
TW200933823A (en) 2009-08-01
US20110018098A1 (en) 2011-01-27
CN101874303B (zh) 2012-07-11
KR101138577B1 (ko) 2012-05-14
US7829410B2 (en) 2010-11-09
US8039377B2 (en) 2011-10-18
CN101874303A (zh) 2010-10-27
US20120001299A1 (en) 2012-01-05

Similar Documents

Publication Publication Date Title
TWI361473B (en) Semiconductor constructions, methods of forming capacitors, and methods of forming dram arrays
US7776715B2 (en) Reverse construction memory cell
JP4167727B2 (ja) 半導体記憶装置
US20120091520A1 (en) Semiconductor device, method for forming the same, and data processing system
CN115835626B (zh) 3d堆叠的半导体器件、3d存储器及其制备方法、电子设备
US6489195B1 (en) Method for fabricating DRAM cell using a protection layer
US20100295110A1 (en) Device and manufacturing method thereof
JP2002289703A (ja) 半導体記憶装置およびその製造方法
US7923843B2 (en) Semiconductor device with a contact plug connected to multiple interconnects formed within
JPH08213567A (ja) 半導体メモリ装置及びその製造方法
US8779487B2 (en) Semiconductor devices including storage node landing pads separated from bit line contact plugs
JPH10144878A (ja) 半導体集積回路装置およびその製造方法
JP2859363B2 (ja) 半導体装置及びその製造方法
JP3779386B2 (ja) 半導体集積回路の製造方法
JP2671466B2 (ja) 半導体装置及びその製造方法
JPS6123361A (ja) 半導体記憶装置
JP3489090B2 (ja) 半導体装置及びその製造方法
JP2007067451A (ja) 半導体記憶装置およびその製造方法
JPH10189899A (ja) 半導体記憶装置及びその製造方法
JP2000216353A (ja) 半導体集積回路装置の製造方法
TW202308117A (zh) 半導體裝置
JP2004336083A (ja) 半導体集積回路装置及びその製造方法
JPH10107143A (ja) 半導体素子の配線構造及び製造方法
JP2002076304A (ja) 半導体装置及びその製造方法
WO1998028789A1 (fr) Dispositif memoire a semi-conducteur et procede de fabrication associe