TWI361029B - Multilayer printed circuit boards, method for manu - Google Patents

Multilayer printed circuit boards, method for manu Download PDF

Info

Publication number
TWI361029B
TWI361029B TW97135176A TW97135176A TWI361029B TW I361029 B TWI361029 B TW I361029B TW 97135176 A TW97135176 A TW 97135176A TW 97135176 A TW97135176 A TW 97135176A TW I361029 B TWI361029 B TW I361029B
Authority
TW
Taiwan
Prior art keywords
hole
substrate
layer
circuit board
conductive
Prior art date
Application number
TW97135176A
Other languages
English (en)
Other versions
TW201012334A (en
Inventor
Tsung Chin Chiu
Original Assignee
Zhen Ding Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhen Ding Technology Co Ltd filed Critical Zhen Ding Technology Co Ltd
Priority to TW97135176A priority Critical patent/TWI361029B/zh
Publication of TW201012334A publication Critical patent/TW201012334A/zh
Application granted granted Critical
Publication of TWI361029B publication Critical patent/TWI361029B/zh

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

1361029 100年.12月13日接正替換頁 六、發明說明: 【發明所屬之技術領域】 [0001] 本發明涉及多層電路板製作技術領域,尤其涉及一種便 於檢測對準度之多層電路板、該多層電路板之製作方法 及該多層電路板各層板對準度之檢測方法。 【先前技術】 [〇〇〇2] 隨著電子產品日趨小型化及高速性能化,電路板表面焊 接之元件越來越多’要求電路板之導電線路密度及訊號 傳輸量亦越來越大’多層電路板由於具有較多佈線面積 、較高裴配密度而得以廣泛應用。 [0003]多層電路板通常由覆銅基材以層疊法製作,具體地,包 括以下步驟:第一步,以曝光、顯影、蝕刻工藝於覆銅 基材表面形成導電線路;第二步,於導電線路之預定位 置鑽通孔;第三步’以電鍍工藝於通孔内壁形成銅層, 從而形成導通孔,製得内層基板;第四步,以另一覆銅 基材為外層基板,採用純膠將該外層基板壓合至内層基 板;第五步,於外層基板之預定位置形成盲孔或通孔; 第六步,以電鍍工藝於盲孔或通孔孔壁形成銅層;第七 步,採用曝光、顯影、蝕刻工藝於外層基板表面形成導 電線路,製得兩層電路板’以該兩層電路板為内層基板 ’重複第四步至第七步,即可製得多層電路板。 [0004] 惟’於第四步中,即將覆銅基材壓合至内層基板時,覆 銅基材易與内層基板發生偏移。且,覆銅基材中之銅箔 ’尤其當該銅箔為壓延銅箔時’由於延展性較好,其於 電路板之熱加工製程如壓合製程令會因受熱產生膨脹, 097135176 表單编號A0101 第4頁/共23頁 1003461017-0 100年.12月丄3日修正替&百 待π成熱加工後,會因為熱量揮發,内部溫度降至室溫 而產生收縮。這將導致多層電路板中各内層基板相對外 層基板偏移,而使相鄰兩層板中原本不該接觸形成回路 之線路相互接觸,造成後續❹時短路。故,需於製作 凡畢後對電路板各層進行偏移測試以確保將來使用時不 發生短路,請參見Yiu-Wing Leung,A signal path grouping algorithra f〇r fast detection of short circuits on printed circuit boards, Transactions 〇〇 Instrumentation and Measurement, Vol 43, N〇.l, Pages 288-292,
Feb. 1994.
[0005] 目則,業界已有能精確測出多層電路板各内層對準度之 设備’此種設備採用X射線衍射原理進行檢測,但這種設 備價格昂貴’且檢測軟體設計複雜,不利於節約生產成 本。故’業界通常依靠短路測試法來判斷内層基板是否 發生偏移’即當相鄰兩層板之線路接觸時,檢測設備判 斷為短路來確定是否偏移。此種方法只能檢測出相鄰兩 内層基板剛好偏移至線路相互接觸之情況,並不能檢測 出内層基板偏移至接近但未引起短路之狀況,而多層電 路板之内層基板於儲存或使用中仍可能因脹縮而發生偏 移’這將引起後續之短路或絕緣不良,嚴重影響電路板 之正常使用。 有鑑於此’提供一種便於檢測對準度之多層電路板、該 多層電路板之製作方法及該多層電路板對準度之檢測方 法以降低成本及確保多層電路板之品質實為必要。 097135176 表單編號A0101 第5頁/共23頁 1003461017-0 [0006] 1361029 [0007] [0008] [0009] [0010] [0011] 097135176 [100年.12月13日梭正# 【發明内容】 以下以實施例為例說明一種便於檢測對準度之多層電路 板及其製作方法,並提供一種成本低、檢測精度高之多 層電路板對準度之檢測方法。 該多層電路板包括依次層疊之基準板及複數基板》基準 板及各基板均包括絕緣層及導電層《該多層電路板設有 至少兩個貫通其相對兩表面之基準孔。各基準孔孔壁沈 積有導電金屬。各基板均設有與基準孔對應之檢測孔。 各檢測孔貫通其對應之導電層之相對兩表面,並與基準 孔相通,該基準孔之孔徑小於該檢測孔之孔徑,且該基 準孔於該基板之絕緣層之投影位於該檢測孔於該基板之 絕緣層之投影内。 該多層電路板之製作方法包括以下步驟:製作基準板及 基板,於基板之預定位置製作僅貫通其導電層之檢測孔 ,依次層豐基準板及基板,製作貫通基板及基準板之基 準孔,並使基準孔於該基板之絕緣層之投影位於該檢測 孔於該基板之絕緣層之投影内,電鍵基準孔,於基準孔 孔壁沈積導電金屬。 該多層電路板對準度之檢測方法包括以下步驟:將檢測 設備之一測試端與一基準孔孔壁之導電金屬接觸,將另 一測試端與多層電路板之導電層接觸;根據該兩測試端 與該導電層是否形成回路判斷導電層是否偏移基準板。 本技術方案之多層電路板對準度之檢測方法利用檢測基 準孔與檢測孔之位置關係來判斷多層電路板是否發生偏 移,並利用檢測孔與基準孔之半徑差來判斷多層電路板 表單编號A0101 第6頁/共23頁 1003461017-0 1361029 100年.12月13日核正替換y 各基板之偏移量,簡單,快捷,精度高,且使用設有任 何具有兩測試端之設備即可完成檢測,從而節約了生產 成本。 [0012] 【實施方式】 以下結合實施例及附圖對本技财案提供之多層電路板 、多層電路板之製作方法及該多層電路板對準度之檢測 方法進行詳細說明。 [0013] 參見圖1本技術方案第_實施例提供之多層電路板⑽ 由基準板10、⑽基板20及外層基板30藉由黏膠層(圖 未示)黏附依次層疊而成,其設有兩個貫通基準板1〇、 内層基板20及外層基板3〇之基準孔112、該兩基準孔ιΐ2 隔開設置,且兩者之間無電導通^基準板1Q、内層基板 20及外層基板3G均為經電㈣之雙面電路板,内層基板 20及外層基板30為基板。 [0014] 參閱圖2,基準板1〇包括第_導電層12、第二導電層^及 第一絕緣層14。第一導電層12及第二導電層15分別設於 第一絕緣層14之相對兩表面。 [0015] 基準板ίο設有第-導電線路區13及環繞第―導電線路區 13之第-邊緣區u。第一導電線路區13内形成有若干導 電線路(圖未示),第—邊緣區11内未形成有導電線路 。基準孔112設於第一邊緣區丨丨内。本實施例中,第一導 電線路區13外之第-導電層已被侧掉,第—邊緣區^ 對應於第-絕緣層14暴露於第一導電線路區13外之表面 097135176 。對應地,基準孔112貫通第-絕緣層14、第二導電層15 、内層基板20及外層基板3〇。基準孔112已經電鍍, 表單編號删1 第7頁/共23苜 L ^03461017,0 1361029 壁形成有導電金屬層如鋼層(圖未示)
[0016] 第二導電層15至少部分延伸出第一絕緣層14之邊緣,以 便於後續採用檢測設備之一測試端與第二導電層15接觸 ,另一測試端與沈積於基準孔112之孔壁之導電金屬接觸 來檢測第二導電層15是否發生偏移。 [0017] 内層基板20包括第二絕緣層24及分別設於第二絕緣層。 相對兩表面之第二導電層22及第四導電層25。内層基板 20設有第二導電線路區23及環繞第三導電線路區23之第 二邊緣區21。第二導電線路區23内形成有若干導電線路 (圖未示),第二邊緣區21内未形成有導電線路。 [0018] 097135176 第三導電層22及第四導電層25至少部分延伸出第二絕緣 層24之邊緣。第二導電線路區23外之部分第三導電層22 已被蝕刻掉,由此暴露出部分第二絕緣24層,第_邊緣 區21對應於第二絕緣層25環繞第二導電線路區23之表面 〇第三導電層22設有兩個與基準孔112一 — 丁應之第一檢 測孔213。第一檢測孔213僅貫通第三導電層22之相對兩 表面,每個第一檢測孔213與一對應之基準孔112相連通 ,其尺寸大於基準孔112 ’且每個基準孔112 、弟-絕緣 層24之投影位於每個第一檢測孔21 3於第二絕緣層24 影内,由此每個第一檢測孔213與一基準孔112配人妒 & 一階梯狀通孔結構。第一檢測孔213與基準孔112之半/ 差據實際允許偏移量而定。該允許偏移量指允許各導二 層相對第一絕緣層14偏移之距離。舉例而言,— 允許各 導電層相對第一絕緣層14偏移5mil,則第—认 檢測孔213 與基準孔112之半徑差可為5mil。第四導電層士 表單编號A0101 第8頁/共23頁 α 1003461017-0 1361029 [0019] [0020] [0021] 097135176 1^0·年:12月13日梅轉頁. 構”檢測孔213相同之檢測孔(圖未示)β 外層基板3〇包括笛_ 〜乐二絕緣層34及分別設於第三絕緣層34 相對兩表面之第五導電層32及第六導電層35。外層基板 30設有第三導雷 电線路區33及環繞導電線路區33之第三邊 緣區31。第=练蝥城 一 ―等罨線路區33内形成有若干導電線路(圖 未不)’第二邊緣區31内未形成有導電線路。 第五導電層32之至少部分延伸出第三絕緣層34,第三導 電線路區33外之部分第五導電層32已被#刻掉,第三邊 緣區31對4於第三絕緣層35環繞第三導電線路區33之表 Η 士 導電層32於第三邊緣區3i内設有兩個與基準孔 112 — 一對應之第二檢測孔313。具體地,該第二檢測孔 313僅貝通第五導電層32之相對兩表面,由此暴露出部分 第三絕緣層34。第二檢測孔313與基準孔112相連通,其 尺寸大於基準孔112,且基準孔112於第三絕緣層35之投 影位於第二檢測孔313於第三絕緣層35之投影内,由此每 個第二檢測孔313與一基準孔112相配合形成一階梯狀通 孔結構°第二檢測孔313與基準孔112之半徑差據實際允 許偏移量而定,舉例而言,若允許偏移量為5mil,則第 二檢測孔313與基準孔112之半徑差可為5mi 1。 本實施例之多層電路板由於設置了貫通各層基板之基準 孔’並於各層基板之導電層開設銅窗從而設置與各基準 孔對應且與基準孔貫通之檢測孔,由此便於利用檢測基 準孔壁上之導電金屬是否與圍合成檢測孔之導電層是否 接觸來判斷各層電路基板是否發生偏移,並利用檢測孔 與基準孔之間之半徑差來判斷多層電路板各基板之偏移 表單編號A0101 第9頁/共23頁 1003461017-0 1361029 100年.12月13日修正舍換頁 量。 [0022]為簡化結構,本技術方案第二實施例提供另一種多層電 路板300。參見圖3 ’與多層電路板相比’多層電路板 300設有兩個基準孔312 ’其基準板310、内層基板320及 外層基板330僅設置一與同一基準孔312對應之檢測孔 314。另一基準孔312貫通第二導電層315、第三導電層 322、第四導電層325及第五導電層324。基準板310、内 層基板320及外層基板330之各導電層之尺寸與其對應之 絕緣層尺寸一致。 [0023] 為進一步便於判斷各導電層相對於第一絕緣層之具體偏 移量,本技術方案第三實施例提供另一種多層電路板2〇〇 。參見圖4,與多層電路板1〇〇相比,該多層電路板2〇〇設 有四個均貫通各層板之基準孔4U。 [0024] [0025] 對應地,第-檢測孔421及第二檢測孔431之個數為4個。 第-檢測孔421與基準孔411之半徑差及第二檢測孔431 與基準孔4 11之半㈣均分別呈依次遞增或依次遞減規律 本實U巾允許偏移量為5miI,第一檢測孔421與基 準孔4U之半徑差及第二檢測孔仙與基準孔411之半徑 差均依次分別為3mu、4mil、5mu、㈤。 其可為四2供之多層電路板之層數衫局限於三層, 個 =五層板或更多層數板,檢測孔可為更多 ,基準孔可設於各電路板之 限於自各基準板之絕緣層貫通多層電:區内。基準孔不 之間呈電絕緣性即可。,層電路板,只要基準孔 097135176 表單编號A0101 第丨〇頁/共23頁 1003461017-0 [0026]1.361029 以上對本技術方案之多層電路板進行了詳細說明,下面 以多層電路板100為例,說明本技術方案提供之多層電路 板製作方法。 [0027] 請參見圖1及圖2,該多層電路板之製作方法包括以下步 驟: [0028] =測Γ基準板及複數基板’於各基板之預定位置 [0029] [0030] 本實施例中,基板為内層基板20及外層基板30。首先選 用雙面覆銅基材。然後,以本領域常規卫藝製成均形成 有導電線路區之基準板1G、⑽基板20及外層基板30, 再採用_工藝_掉基準板1Q之第—導電線路區⑴卜 之第-導電層’採錢刻·工藝於内層基板2()之導電屬預 定位置處及外層基板3Q之導電層之預定位置處開設銅窗 ’製作檢測孔。以内層基板2G之第—檢測孔213為例,其 製作包括1^刻法㈣部分第三導電層22 ’形成貫通第 三導電層22之檢測孔213,該檢測孔213暴露出部分第二 絕緣層24。 第二步,依次層疊基準板及複數基板於基板與各檢測 孔對應處製作貫通基板及基準板之基準孔112,電鐘基準 孔 11 2。 [0031] 1層疊後’需於第—邊緣區11對應之第-絕緣層14處 鑽貝通第—絕緣層14、第二導電層15及内層基板2〇及外 層基板30之基準孔112,並使該基料ιι2與各導電層之 檢測孔相通,其於各基板之絕緣層之投影位於其對應之 097135176 表單編號A0101 第11頁/共23頁 1361029 ___ 100年.12月13日梭正_頁 檢測孔於該基板之絕緣層之投影内。 [0032] 該電鍍採用本領域常規工藝進行,以使基準孔112之孔壁 鍍上金屬層,從而使得基準板10、内層基板20及外層基 板30之間相互導通。 [0033] 請參見圖5,以檢測電路板200為例,可按下述方法檢測 多層電路板之對準度:將檢測設備之第一測試端51與沈 積於基準孔411孔壁之導電金屬接觸,將第二測試端52與 某一導電層接觸,檢查第一測試端51、第二測試端52是 否與該導電層形成回路來判斷各導電層是否發生偏移, 若組成回路,即基準孔112孔壁上之導電金屬與對應之導 電層相互導通,則表明某基板發生了偏移,即其基準孔 112偏移至與對應之檢測孔相切之位置。若未形成回路, 則該層板要麼未發生偏移,要麼偏移量小於允許偏移量 ,符合允許偏移之範圍,按上述方法,將第二測試端52 一一與各導電層接觸即可確定各層板是否發生偏移並確 定偏移量,進而判斷該多層板是否合格。 [0034] 請一併參閱圖6,本實施例中,允許各導電層相對基準板 之絕緣層之偏移量為5rail,對同一導電層,按圖示從左 至右方向,其檢測孔與基準孔411之半徑差依次分別為 3rai 1、4mi 1、5mi 1、6mi 1。以第四導電層441為例,由 於貫通其相對兩表面之兩個基準孔411a、41 lb分別與對 應之檢測孔44a、44b相切,即基準孔411a、411b之外壁 與檢測孔44a對應之第四導電層441接觸,導致基準孔 411a、411b孔壁上之導電金屬與第四導電層441接觸, 由此檢測設備與第四導電層441之間形成回路,表明第四 097135176 表單编號A0101 第12頁/共23頁 1003461017-0 1361029 100’年.12月13日桉正替gj頁 導電層441偏移量大於檢測孔44b與基準孔41 lb之半徑差 即4mil ’但由於基準孔41lc未處於與檢測孔44c相接觸 之位置,即第四導電層44偏移量小於檢測孔44c與基準孔 411c之半徑差即5mil,故’第四導電層44之偏移量於允 許偏移範圍内。以上述方法即可一一判斷各導電層相對 基準板是否發生偏移,其偏移量是否處於允許偏移範圍 ,從而檢測該多層電路板之對準度。 [0035] 綜上所述,本發明確已符合發明專利之要件,遂依法提 出專利申請。惟,以上所述者僅為本發明之較佳實施方 式,自不能以此限製本案之申請專利範圍《舉凡熟悉本 案技藝之人士援依本發明之精神所作之等效修飾或變化 ,皆應涵蓋於以下申請專利範圍内》 [0036] 【圖式簡單說明】 圖1係本技術方案第一實施例提供之多層電路板之示音圖 〇 [0037] 圖2係本技術方案第一實施例提供之多層電路板之分解示 意圖。 [0038] 圖3係本技術方案第二實施例提供之多層電路板之示音圖 〇 [0039] 圖4係本技術方案第三實施例提供之多層電路板之示音圖 〇 [0040] 圖5係採用本技術方案實施例提供之多層電路板對準产之 檢測方法檢測圖4所示多層電路板之示意圖。 [0041] 097135176 圖6係圖4所示之多層電路板之各導電層之局部俯視圖。 表單編號A0101 第13頁/共23頁 1003461017-0 1361029 100年12月13日核正_頁 【主要元件符號說明】 [0042] 多層電路板:100、200、300 [0043] 基準板:10、310 [0044] 内層基板:20、320 [0045] 外層基板:30、330 [0046] 基準孔:112、312、4n、411a、411b、411c [0047] 第一導電層:12 [0048] 第二導電層:15、315 [0049] 第一絕緣層:14 [0050] 第一導電線路區:13 [0051] 第一邊緣區:11 [0052] 第二絕緣層:24 [0053] 第三導電層:22、322 [0054] 第四導電層:25、325 [0055] 第二導電線路區:23 [0056] 第二邊緣區:21 [0057] 第一檢測孔:213、421 [0058] 第三絕緣層:34 [0059] 第五導電層:32、324 [0060] 第六導電層:35 表單编號A0101 第14頁/共23頁 097135176 1003461017-0 100年.12月1·3日按正脊®i頁 1-361029 [0061] 第三導電線路區:33 [0062] 第三邊緣區:31 [0063] 第二檢測孔:313、431 [0064] 檢須ij孑L : 314、44a、44b、44c [0065] 第一測試端:51 [0066] 第二測試端:52 097135176 表單编號A0101 第15頁/共23頁 1003461017-0

Claims (1)

1361029 1QO年.12月13日核正^頁- 七、申請專利範圍: 1 . 一種多層電路板’其包括依次層疊之基準板及複數基板, 基準板及各基板均包括絕緣層及導電層,該多層電路板設 有至少兩個貫通其相對兩表面之基準孔,各基準孔孔壁沈 積有導電金屬’各基板均設有與基準孔對應之檢測孔,各 檢測孔貫通其對應之導電層之相對兩表面,並與基準孔相 通,該基準孔之孔徑小於該檢測孔之孔徑,且該基準孔於 該基板之絕緣層之投影位於該檢測孔於該基板之絕緣層之 投影内。 2.如申請專利範圍第丨項所述之多層電路板,其中,該基準 板包括導電線路區及邊緣區,該基準板僅於該導電線路區 形成有導電線路,各基準孔設於該邊緣區内β 3 .如申請專利範圍第2項所述之多層電路板,其中,各檢測 孔與對應之基準孔之尺寸差依次遞增或依次遞減。 4 . 一種如申請專利範圍第1項所述之多層電路板之製作方法 ,其包括以下步驟: 製作基準板及基板,於基板導電層之預定位置製作僅貫通 導電層之檢測孔; 依次層疊基準板及基板,製作貫通基板及基準板之基準孔 ,並使基準孔於該基板之絕緣層之投影位於該檢測孔於嗲 基板之絕緣層之投影内,電鍍基準孔,於基準孔孔壁沈積 導電金屬。 ' 5 · 一種如申請專利範圍第丨項所述之多層電路板之對準度之 檢測方法’其包括以下步驟: 將檢測設備之一測試端與—基準孔孔壁之導電金屬接觸, 097135176 表單編號Α0101 第16頁/共23頁 1003461017-0 1361029 .100年.12月13日核正替换頁 將其另一測試端與多層電路板之導電層接觸; 根據該兩測試端與該導電層是否形成回路判斷導電層是否 偏移基準板。 097135176 表單編號A0101 第17頁/共23頁 1003461017-0
TW97135176A 2008-09-12 2008-09-12 Multilayer printed circuit boards, method for manu TWI361029B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW97135176A TWI361029B (en) 2008-09-12 2008-09-12 Multilayer printed circuit boards, method for manu

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW97135176A TWI361029B (en) 2008-09-12 2008-09-12 Multilayer printed circuit boards, method for manu

Publications (2)

Publication Number Publication Date
TW201012334A TW201012334A (en) 2010-03-16
TWI361029B true TWI361029B (en) 2012-03-21

Family

ID=44828948

Family Applications (1)

Application Number Title Priority Date Filing Date
TW97135176A TWI361029B (en) 2008-09-12 2008-09-12 Multilayer printed circuit boards, method for manu

Country Status (1)

Country Link
TW (1) TWI361029B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106501706B (zh) * 2016-11-03 2019-06-04 昆山万像光电有限公司 一种印刷电路板的盲孔检测方法

Also Published As

Publication number Publication date
TW201012334A (en) 2010-03-16

Similar Documents

Publication Publication Date Title
CN101662895A (zh) 多层电路板、该电路板的制作方法及其对准度的检测方法
WO2021052060A1 (zh) 一种内嵌导热体的pcb制作方法及pcb
CN108925066B (zh) 一种多层板层间偏移检测方法及检测系统
JP2008124080A (ja) 基板、これを用いた半導体装置、半導体装置の検査方法および半導体装置の製造方法
CN109195313A (zh) 一种新型背钻测试孔制作方法
JP2008211190A (ja) 検査マーク構造、基板シート積層体、多層回路基板、多層回路基板の積層合致精度の検査方法、及び基板シート積層体の設計方法
KR100619368B1 (ko) 미약자계 감지용 센서를 구비한 인쇄회로기판 및 그 제작방법
US6171946B1 (en) Pattern formation method for multi-layered electronic components
CN112738976A (zh) 一种pcb及其层偏度管控质量检测机构
TWI361029B (en) Multilayer printed circuit boards, method for manu
JP5067048B2 (ja) プリント配線板
TW521554B (en) Master flexible wiring plate, photomask for the exposure in photolithography process, manufacturing method of multilayer flexible wiring plate
KR20100088874A (ko) 인쇄회로기판의 노광방법 및 이를 포함하는 인쇄회로기판의제조방법
CN116075054A (zh) 一种任意层间介质厚度的检测线路设计方法
CN111542178B (zh) 一种多层电路板的制作工艺和多层电路板
CN109640520B (zh) 一种埋阻电路板的制作方法
CN113141703A (zh) 一种金属基软硬结合板及其生产方法
JPH09205281A (ja) 多層プリント配線板の内層回路パターンずれ検査方法
TWI415531B (zh) 電路板製作方法
TWI386135B (zh) 多層電路板製作方法及用於製作多層電路板之基板
CN214381548U (zh) 一种防错的多层电路板结构
CN212413708U (zh) Pcb制程能力综合检测的治工具
KR101060660B1 (ko) 스케일인덱스 소자, 이를 구비한 기판, 이의 형성방법, 이를 이용한 기판의 변형 측정 방법 및 장치
TWI391069B (zh) 多層電路板製作方法
CN112512216A (zh) 一种电路板层间对准度控制方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees