KR101060660B1 - 스케일인덱스 소자, 이를 구비한 기판, 이의 형성방법, 이를 이용한 기판의 변형 측정 방법 및 장치 - Google Patents

스케일인덱스 소자, 이를 구비한 기판, 이의 형성방법, 이를 이용한 기판의 변형 측정 방법 및 장치 Download PDF

Info

Publication number
KR101060660B1
KR101060660B1 KR1020090014729A KR20090014729A KR101060660B1 KR 101060660 B1 KR101060660 B1 KR 101060660B1 KR 1020090014729 A KR1020090014729 A KR 1020090014729A KR 20090014729 A KR20090014729 A KR 20090014729A KR 101060660 B1 KR101060660 B1 KR 101060660B1
Authority
KR
South Korea
Prior art keywords
substrate
resistor
scale index
deformation
delete delete
Prior art date
Application number
KR1020090014729A
Other languages
English (en)
Other versions
KR20100095749A (ko
Inventor
이효수
권혁천
손성호
Original Assignee
한국생산기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국생산기술연구원 filed Critical 한국생산기술연구원
Priority to KR1020090014729A priority Critical patent/KR101060660B1/ko
Publication of KR20100095749A publication Critical patent/KR20100095749A/ko
Application granted granted Critical
Publication of KR101060660B1 publication Critical patent/KR101060660B1/ko

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B65CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65DCONTAINERS FOR STORAGE OR TRANSPORT OF ARTICLES OR MATERIALS, e.g. BAGS, BARRELS, BOTTLES, BOXES, CANS, CARTONS, CRATES, DRUMS, JARS, TANKS, HOPPERS, FORWARDING CONTAINERS; ACCESSORIES, CLOSURES, OR FITTINGS THEREFOR; PACKAGING ELEMENTS; PACKAGES
    • B65D2517/00Containers specially constructed to be opened by cutting, piercing or tearing of wall portions, e.g. preserving cans or tins
    • B65D2517/0001Details
    • B65D2517/001Action for opening container
    • B65D2517/0013Action for opening container pull-out tear panel, e.g. by means of a tear-tab

Landscapes

  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)

Abstract

본 발명은 PCB의 제조 과정에서 발생하는 기판의 열변형 여부를 실시간으로 확인할 수 있는 임베디드형 스케일인덱스 소자의 구조와 이의 제조방법에 관한 것이다.
본 발명에 따른 스케일인덱스 소자는 기판을 구성하는 폴리머 코어의 상면에 형성된 저항체와, 상기 저항체의 상면에 접촉하여 상호 대향하여 기판 면에 노출되도록 형성된 하나 이상의 전극 쌍을 포함하는 것을 특징으로 한다.
인쇄회로기판, 스케일인덱스 소자, 열변형

Description

스케일인덱스 소자, 이를 구비한 기판, 이의 형성방법, 이를 이용한 기판의 변형 측정 방법 및 장치 {SCALE INDEX ELEMENT, BOARD WITH THE ELEMENT, METHOD FOR FORMING THE ELEMENT AND METHOD AND DEVICE FOR MEASURING THE DEFORMATION OF A BOARD USING THE ELEMENT}
본 발명은 인쇄회로기판(Printed Circuit Board, PCB)과 같은 기판의 제조 과정에서 발생하는 기판의 변형 여부를 실시간으로 확인할 수 있는 스케일인덱스 소자의 구조와 이의 형성방법 및 이를 이용한 변형 측정방법에 관한 것으로서, 보다 구체적으로는 기판의 제조과정에서 용이하게 형성될 수 있고 임베디드 형태로 매입되어 있어 기판의 제조과정에서 가해지는 열에 의해 기판이 변형되었는지 여부를 실시간으로 측정할 수 있게 하여, 제품의 실패비용을 최소화한 기술에 관한 것이다.
PCB는 PWB로도 불리며 전기절연체 표면에 전기적 신호를 전달할 수 있는 도체 패턴을 형성시켜 전자부품을 탑재하기 위한 기판으로서, TV, 컴퓨터, 휴대폰, PDA, MP3와 같은 모바일기기 등에 광범위하게 적용되는 전기, 전자제품에서 가장 기초가 되는 부품이다.
이러한 PCB는 일반적으로, 기판 절연체에 동박(copper foil)이 도포된 동박 적층판의 상면에 감광제가 포함된 드라이 필름(Dry Film)을 부착하여 노광 및 현상 공정을 수행하여 회로를 형성하고, 회로 이외의 개방면을 에칭한 후, 잔존하는 드라이 필름을 박리공정을 통해서 제거한다. 그리고 에칭을 통해 형성된 회로 사이에는 PSR 공정(Photo Solder Resist)을 통해 에폭시계 또는 폴리이미드계의 절연층을 도포하며, 이후 부품조립 시의 납땜 특성을 개선하기 위하여 회로에 HSAL(Hot Solder Air Level)과 같은 공정을 통해 Sn/Pb 도금, 무전해 또는 전해 금도금 등을 선택하여 도금층을 형성하며, 이후 납땜 과정을 거쳐 부품을 기판에 조립하게 된다.
그런데, 상기와 같은 PCB의 제조 과정에서는, 상당한 열 부하가 가해지는 공정에 의해 기판에 열변형이 발생할 수 있으며 이러한 열변형은 제품의 품질 재현성에 악영향을 미치기 때문에 적절한 관리가 필요하다.
기판의 열변형에 의한 제품 불량을 관리하는 방법으로, 종래에는 회로기판에 특별한 기준마크(fiducial mark)나 툴링 홀을 형성한 후, 제품이 완성된 후에 기준마크 또는 툴링 홀을 통한 모든 제품의 변형 유무를 체크하는 방법을 사용하여 왔다.
그런데 이와 같은 방법은, PCB의 완성 후에 전수검사 공정이 추가되기 때문에 생산성이 저하되고 제조비용이 증가할 뿐 아니라, 변형 여부에 대한 피드백도 실시간으로 이루어지지 못하는 문제점이 있다.
본 발명은 전술한 종래기술의 문제점을 해결하기 위해 창안된 것으로서, 추가적인 제품 전수검사와 같은 별도의 공정 없이 기판의 제조 공정 중에 기판의 열 변형 여부를 곧바로 확인할 수 있기 때문에, 공정비용이 감소하고 공정으로의 피드백이 실시간으로 이루어져 제품의 실패비용을 크게 절감할 수 있는 임베디드형 스케일인덱스 소자 및 이를 포함하는 기판을 제공하는 것을 해결하고자 하는 과제로 한다.
본 발명의 다른 과제는 기존의 기판 제조 공정을 활용하여 상기 스케일인덱스 소자를 기판의 여백에 임베디드 형태로 형성할 수 있는 방법을 제공하는 것이다.
본 발명의 또 다른 과제는 상기 스케일인덱스 소자를 이용하여 기판의 변형 여부를 실시간으로 측정할 수 있는 방법 및 그 장치를 제공하는 것이다.
상기 본 발명의 과제를 해결하기 위한 수단으로서 본 발명은, 기판에 임베디드되는 스케일인덱스 소자로서, 상기 기판을 구성하는 폴리머 코어의 상면에 형성된 저항체와, 상기 저항체의 상면에 접촉하여 상호 대향하여 기판 면에 노출되도록 형성된 하나 이상의 전극 쌍을 포함하는 소자를 제공한다.
또한, 상기 소자에 있어서, 상기 저항체와 전극 쌍은 기판을 구성하는 물질로 이루어지는 것을 특징으로 한다.
또한, 상기 소자에 있어서, 상기 저항체로는 열변형에 따른 저항값의 변화가 민감한 금속이면 어느 것이나 사용될 수 있으며, Ni-Cr 합금 또는 Ni-Co 합금은 그 바람직한 일례이다.
또한, 상기 소자에 있어서, 상기 전극은 전기전도도 및 비용을 고려할 때, Cu 또는 Cu 합금으로 이루어지는 것이 바람직하다.
또한, 본 발명은 상기한 소자가 임베디드된 기판을 제공하며, 인쇄회로기판은 본 발명에 따른 소자를 직접 적용할 수 있는 점에서 가장 바람직한 예이다.
또한, 상기 기판에 있어서, 상기 소자는 2개의 소자가 기판의 모서리 부분에 상호 직각이 되게 형성하여 가로 및 세로 방향의 변형을 동시에 측정할 수 있도록 하는 것이 바람직하며, 도 3에 도시된 바와 같이, 기판의 대각선으로 마주 보는 양 모서리 부분에 각각 4개의 소자를 형성하는 것이, 기판의 전체적인 변형 여부를 측정할 수 있어 더 바람직하다.
또한, 본 발명은 상기한 다른 과제를 해결하기 위한 수단으로서, (a) 폴리머 코어, 저항체, 전극층 및 포토레지스트층을 순차적으로 적층하는 단계; (b) 상기 전극층 중 일부를 선택적으로 개방하기 위한 노광 단계; (c) 노광된 부분의 식각하여 대향하는 전극 쌍을 형성하는 단계; 및 (d) 식각된 상기 전극 쌍의 상측에 형성된 포토레지스트층을 제거하는 단계;를 포함하여 전술한 구조의 소자를 형성하는 방법을 제공한다.
상기 방법은 PCB를 구성하는 폴리머 코어, 저항체 및 전극층을 통해 제조하므로, PCB의 제조 공정을 통해서 형성하는 것이 바람직하다.
또한, 본 발명은 상기 또 다른 과제를 해결하기 위한 수단으로서, 상기 전극 쌍을 통해 저항체의 저항값을 측정하고, 측정된 저항값과 기준 저항값을 대비하여 기판의 변형량을 연산하는 것을 특징으로 하는 변형 측정방법을 제공한다.
또한, 본 발명은 상기 스케일인덱스 소자를 이용하여 기판의 변형 정도를 측정하기 위한 장치로서, 상기 전극 쌍에 접촉시키기 위한 한 쌍의 프로브를 구비한 저항측정장치와, 상기 저항측정장치를 통해 측정된 저항값을 기준 저항값과 대비하여 변형량을 산출하는 연산장치를 포함하는 장치를 제공한다.
상기 측정장치는 PCB를 제조하는 단계별 이송장치에 설치되어 있어, 기판을 이송하는 과정에서 측정이 이루어지도록 하는 것이 바람직하다.
상기한 바와 같이, 본 발명에 따른 스케일인덱스 소자 기술은 전자패키지용 인쇄회로기판에 직접적으로 적용될 수 있으며, 열변형에 대한 제품의 품질을 실시간으로 모니터링할 수 있기 때문에 제품공정비용 감소 및 실패비용의 감소가 가능할 것으로 기대된다.
이하 첨부된 도면들을 참조하여 본 발명의 실시예에 따른 임베디드형 스케일인덱스 소자의 형성방법과 이를 이용한 기판의 변형량 측정 방법 및 장치를 상세하게 설명하지만, 본 발명이 하기의 실시예에 제한되는 것은 아니다. 따라서 본 발명의 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양하게 변경할 수 있음은 자명하다.
도 1은 본 발명의 실시예에 따른 스케일인덱스 소자의 형성 과정을 나타낸 공정도이고, 도 2는 본 발명의 실시예에 따라 제조한 스케일인덱스 소자의 평면도이다.
도 1에 도시된 바와 같이, 본 발명에 따른 스케일인덱스 소자의 형성 과정은 크게, 라미네이션 단계, 리소그라피 단계, 식각 단계로 이루어진다.
인쇄회로기판은 일반적으로 구리, 저항체, 폴리머 코어로 구성되는데, 라미네이션 단계에서는 상기 폴리머 코어의 상면에는 저항체인 Ni-Cr 합금층이 클래딩된 동(Cu) 박판을 부착하는 방법을 통해 적층한다(도 1(a) 및 1(b)).
이어서, 상기 동 박판의 상면에 감광제가 포함된 아트워크 필름을 부착하여, 자외선을 이용하여 전극 쌍과 저항체 배선을 형성할 부분을 선택적으로 조사하여 경화시킨 후(도 1(c)), 염화동 액을 사용하여 동 박판을 에칭한다(도 1(d)). 한편, 상기 아트워크 필름은 LPI(Liquid Photo Ink)용 코팅 잉크나 기타 감광용 코팅제 등을 사용할 수도 있다.
개방된 Cu 박판의 양단에 잔존하는 아트워크 필름을 가성소다를 이용하여 박리함으로써 기판 면에 전극 쌍이 노출되도록 한다(도 1(e)). 한편, 상기 저항체 부분은 노출된 상태로 유지하거나 후공정인 에폭시계 또는 폴리이미드계의 절연층의 도포 공정을 통해 절연층을 도포할 수 있다.
이와 같은 과정을 통해 형성된 스케일인덱스 소자는 도 2에 도시된 바와 같은 형상을 갖는다. 즉, 폴리머 코어의 상면에 저항체가 형성되고, 저항체의 양단에 Cu 패드가 형성되어 직렬배선을 이룬다.
이상과 같은 스케일인덱스 소자는 도 3에 나타낸 바와 같이, PCB의 여백을 구성하는 모서리에 가로 세로에 각각 2개 형성하고, 대각선 방향의 대향하는 모서리에도 가로 세로에 각각 2개 형성한다. 이와 같이 스케일인덱스 소자를 배치하게 되면, PCB의 변형을 용이하게 체크할 수 있다.
다음으로 이상과 같은 구조를 갖는 스케일인덱스 소자를 이용하여 기판의 변형량을 측정하는 방법에 대해 상세하게 설명한다.
도 4는 본 발명에 따른 스케일인덱스 소자를 통해 변형량을 측정하기 위한 장치의 개략도로서, 크게 저항측정장치와 연산장치로 이루어진다. 이러한 장치는 PCB를 이송하는 이송장치에 장착되어, PCB를 이송함과 동시에 기판의 변형량이 측정될 수 있도록 하는 것이 바람직하다.
구체적으로, 상기 저항측정장치의 하측에는 2개의 프로브(미도시)가 형성되어 있고, 이 프로브는 상기 스케일인덱스 소자의 전극 쌍에 각각 접촉되어 전극 쌍을 통해 회로를 구성하는 저항체의 저항값을 측정한다.
측정된 저항값은 상기 연산장치로 보내지며 연산장치는 저장된 기준 저항값과 측정된 저항값을 대비하여 변형량을 추정한다. 만약, 추정된 변형량이 일정 이상을 초과하는 경우에는 해당 공정 중에 기판 불량 여부를 표시함으로써, 공정의 작업자가 실시간으로 기판의 변형 여부를 확인할 수 있도록 한다.
도 1은 본 발명의 실시예에 따른 스케일인덱스 소자의 형성 과정을 나타낸 공정도이다.
도 2는 본 발명의 실시예에 따라 제조한 스케일인덱스 소자의 평면도이다.
도 3은 본 발명의 실시예에 따른 스케일인덱스 소자를 PCB의 여백에 형성한 상태를 나타낸 도면이다.
도 4는 본 발명의 실시예에 따른 스케일인덱스 소자를 이용하여 기판의 변형 정도를 측정하는 방법을 개략적으로 표시한 도면이다.
도 5는 종래의 PCB의 사진이다.

Claims (15)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 기판을 구성하는 폴리머 코어의 상면에 형성된 저항체와, 상기 저항체의 상면에 접촉하여 상호 대향하여 기판 면에 노출되도록 형성된 하나 이상의 전극 쌍을 포함하는 스케일인덱스 소자의 형성방법으로서,
    (a) 폴리머 코어, 저항체, 전극층 및 포토레지스트층을 순차적으로 적층하는 단계;
    (b) 상기 전극층 중 일부를 선택적으로 개방하기 위한 노광 단계;
    (c) 노광된 부분을 식각하여 대향하는 전극 쌍을 형성하는 단계; 및
    (d) 식각된 상기 전극 쌍의 상측에 형성된 포토레지스트층을 제거하는 단계;를 포함하는 것을 특징으로 하는 스케일인덱스 소자의 형성방법.
  10. 제 9 항에 있어서, 상기 소자의 형성은 기판의 제조과정에서 동시에 이루어지는 것을 특징으로 하는 스케일인덱스 소자의 형성방법.
  11. 제 9 항에 있어서, 상기 저항체는 Ni-Cr 합금 또는 Ni-Co 합금으로 이루어진 것을 특징으로 하는 스케일인덱스 소자의 형성방법.
  12. 제 9 항에 있어서, 상기 전극층은 Cu 또는 Cu 합금으로 이루어진 것을 특징으로 하는 스케일인덱스 소자의 형성방법.
  13. 기판을 구성하는 폴리머 코어의 상면에 형성된 저항체와, 상기 저항체의 상면에 접촉하여 상호 대향하여 기판 면에 노출되도록 형성된 하나 이상의 전극 쌍을 포함하는 기판에 임베디드된 스케일인덱스 소자를 이용하여 기판의 변형 정도를 측정하는 방법으로서, 상기 하나 이상의 전극 쌍을 통해 저항체의 저항값을 측정하고, 측정된 저항값과 기준 저항값을 대비하여 기판의 변형량을 연산하는 것을 특징으로 하는 방법.
  14. 기판을 구성하는 폴리머 코어의 상면에 형성된 저항체와, 상기 저항체의 상면에 접촉하여 상호 대향하여 기판 면에 노출되도록 형성된 하나 이상의 전극 쌍을 포함하는 기판에 임베디드된 스케일인덱스 소자를 이용하여 기판의 변형 정도를 측정하기 위한 장치로서,
    상기 전극 쌍에 접촉시키기 위한 한 쌍의 프로브를 구비한 저항측정장치와,
    상기 저항측정장치를 통해 측정된 저항값을 기준 저항값과 대비하여 기판의 변형량을 산출하는 연산장치를 포함하는 장치.
  15. 제 14 항에 있어서, 상기 장치는 상기 기판의 이송장치에 설치되어 있는 것을 특징으로 하는 장치.
KR1020090014729A 2009-02-23 2009-02-23 스케일인덱스 소자, 이를 구비한 기판, 이의 형성방법, 이를 이용한 기판의 변형 측정 방법 및 장치 KR101060660B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090014729A KR101060660B1 (ko) 2009-02-23 2009-02-23 스케일인덱스 소자, 이를 구비한 기판, 이의 형성방법, 이를 이용한 기판의 변형 측정 방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090014729A KR101060660B1 (ko) 2009-02-23 2009-02-23 스케일인덱스 소자, 이를 구비한 기판, 이의 형성방법, 이를 이용한 기판의 변형 측정 방법 및 장치

Publications (2)

Publication Number Publication Date
KR20100095749A KR20100095749A (ko) 2010-09-01
KR101060660B1 true KR101060660B1 (ko) 2011-08-30

Family

ID=43003592

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090014729A KR101060660B1 (ko) 2009-02-23 2009-02-23 스케일인덱스 소자, 이를 구비한 기판, 이의 형성방법, 이를 이용한 기판의 변형 측정 방법 및 장치

Country Status (1)

Country Link
KR (1) KR101060660B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101878251B1 (ko) * 2011-04-08 2018-07-13 삼성전자주식회사 굽힘 감지 센서 및 그를 제조하는 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100706686B1 (ko) 2004-04-09 2007-04-11 티디케이가부시기가이샤 적층형 전자 부품 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100706686B1 (ko) 2004-04-09 2007-04-11 티디케이가부시기가이샤 적층형 전자 부품 및 그 제조 방법

Also Published As

Publication number Publication date
KR20100095749A (ko) 2010-09-01

Similar Documents

Publication Publication Date Title
US8958211B2 (en) Circuit board and electronic device
US7659605B2 (en) COF board
EP1742521B1 (en) Printed circuit board
CN111918480B (zh) 印刷电路板中电阻的制作方法及印刷电路板
KR101060660B1 (ko) 스케일인덱스 소자, 이를 구비한 기판, 이의 형성방법, 이를 이용한 기판의 변형 측정 방법 및 장치
KR100729030B1 (ko) 전자부품 실장용 필름 캐리어 테이프 및 이 필름 캐리어테이프의 최종 불량 마킹 방법
CN110418509B (zh) 满足pcb特定蚀刻因子要求的线路补偿方法
TW201240540A (en) Method for manufacturing printed circuit board
CN100469216C (zh) 多层柔性布线板的制造方法
KR101713640B1 (ko) 부품 내장 기판
JP3626742B2 (ja) テープ型フレクシブルプリント回路の量産方法
KR101596098B1 (ko) 인쇄회로기판의 제조방법
KR20100088874A (ko) 인쇄회로기판의 노광방법 및 이를 포함하는 인쇄회로기판의제조방법
KR101112567B1 (ko) 전자패키지 기판 내에 워피지 감지소자의 형성방법 및 워피지 감지소자를 구비한 전자패키지 기판
CN111315151A (zh) 无引线插头电镀金与板面化金印制电路板加工工艺
CN111031704A (zh) 一种于厚铜PCB板上窄小IC pad间加上拒焊桥的方法
KR102358972B1 (ko) 기판 검사 지그 설계 방법, 기판 검사 지그 및 기판 검사 장치
TWI361029B (en) Multilayer printed circuit boards, method for manu
TWI386132B (zh) 電路板製作方法
CN113923870B (zh) 线路板的制备方法
TWI406610B (zh) 電路板之製作方法
TWI420990B (zh) 電路板製作方法
CN107580408B (zh) 一种pcb公差板结构及其加工方法
JP2005129617A (ja) 多層配線板
CN113660789A (zh) 电路板封装焊盘的制作方法及电路板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140903

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 18