TWI357118B - Method for forming vias in a substrate - Google Patents
Method for forming vias in a substrate Download PDFInfo
- Publication number
- TWI357118B TWI357118B TW096128418A TW96128418A TWI357118B TW I357118 B TWI357118 B TW I357118B TW 096128418 A TW096128418 A TW 096128418A TW 96128418 A TW96128418 A TW 96128418A TW I357118 B TWI357118 B TW I357118B
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- polymer
- trench
- forming
- groove
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
1357118 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種在基材上形成穿導孔之方法詳+ 之，係關於一種利用聚合物在基材上穿導孔的側壁形成絕 緣層之方法。 【先前技術】 參考圖1至圖3,顯示習知在基材上形成穿導孔之方法之 示意圖。首先，參考圖1，提供一基材1，該基材1具有一 第一表面11及一第二表面12。接著，於該基材1之第一表 面11上形成複數個溝槽13。接著，利用化學氣相沉積法 (Chemical Vapor Deposition，CVD)形成一絕緣層 14於該等 溝槽13之側壁，且形成複數個容置空間15。該絕緣層14之 材質通常為二氧化妙。 接著’參考圖2，填入一導電金屬16於該等容置空間15 内。該導電金屬之材質通常為銅。最後，研磨或蝕刻該基 材1之第一表面11及第二表面12，以顯露該導電金屬16， 如圖3所示。 在該習知之方法中，由於該絕緣層14係利用化學氣相沉 積法所形成，因此該絕緣層14在該等溝槽13之側壁之厚度 會有先天上之限制，通常小於0.5 # m。此外，該絕緣層14 在該等溝槽13之側壁之厚度會有不均勻之問題，亦即，位 於該等溝槽13上方側壁上之絕緣層14之厚度與位於該等溝 槽13下方側壁上之絕緣層14之厚度並不會完全一致。因而 造成電容不一致之情況。 I22271.doc 1357118 穿：：之Γ要提供一種創新且具進步性的在基材上形成 穿導孔之方法，以解決上述問題。 【發明内容】 本發月之主要目的在於提供―種在基材上形成穿導孔之 方法’包㈣下步驟：⑷提供—基材，該基材具有一第一 表面及一第二表面；⑻形成-光阻層於該基材之第一表面 上；⑷於該光阻層上形成―圖案；⑷根據該圖案於該基
^上形成-溝槽及—柱體，該溝槽係圍繞該柱體；⑷形成 -聚合物(P0lymer)於該基材之溝槽；⑴移除該基材之柱 體’以形成-容置空fs”⑷形成一導電金屬於該容置空間 内’及⑻去除部分該基材之第二表面，以顯露該導電金屬 及該聚合物。
在本發明中，係利用該聚合物作為絕緣材料因而可以 針對特定之製程選用不同之聚合物材質。再者，利用本發 明之方法可以在該溝槽内形成較厚之聚合物。此外，該聚 合物在該溝槽内並不會有厚度不均句之問題。 【實施方式】 參考圖4至圖15,顯示本發明在基材上形成穿導孔之方 法之不意圖》參考圖4及圖5，其中圖4係為基材之俯視 圖’圖5係為圖4中沿著線5-5之剖面圖《首先，提供一基 材2，該基材2具有一第一表面21及一第二表面22。該基材 2舉例而言，係為一矽基材或一晶圓。接著，形成—光阻 層23於該基材2之第一表面21上，且於該光阻層23上形成 一圖案23 1 ^在本實施例中，該圖案23丨係為環狀開口，其 122271.doc 1357118 以俯視觀之係為圓形。可以理解的是，該圖案231之環狀 開口以俯視觀之也可以是方形。. 接著’參考圖6’以蝕刻或其他方式根據該圖案231於該 基材2上形成一溝槽24及一柱體25，該溝槽24係圍繞該柱 體25 ’且該溝槽24並未貫穿該基材2。之後，移除該光阻 層23 〇 接著，參考圖7至圖12’形成一聚合物（P〇lymer)26於該 基材2之溝槽24内，在本發明中，該聚合物26形成於該溝 槽24内之方式包含但不限於以下三種。第一種方式係先均 佈該聚合物26於該基材之第一表面21上且於該溝槽24之相 對位置’如圖7所示。接著，以真空吸附方式將該聚合物 26吸入該溝槽24内’如圖8所示。最後，再移除位於該溝 槽24之外之該聚合物26，如圖12所示。 第二種方式係先形成複數個排氣孔27，以連通該溝槽24 至該基材2之第二表面22，如圖9之俯視圖所示。接著，均 佈該聚合物26於該基材之第一表面21上且於該溝槽24之相 對位置。接著，填入該聚合物26至該溝槽24及該等排氣孔 27内’如圖1〇所示。最後，再移除位於該溝槽24及該等排 氣孔27之外之該聚合物26。 第二種方式係先以喷塗方式（Spray coat)使該聚合物26霧 化且沈積於該溝槽24内，如圖11所示。最後，再移除位於 該溝槽24之外之該聚合物26，如圖12所示。 接著，參考圖13，以乾蝕刻或濕蝕刻方式移除該基材2 之柱體25 ’以形成一容置空問28。接著，參考圖14，形成 I22271.doc 1357118 —導電金屬29於該容置空間28内。在本實施例中，該導電 金屬29之材質係為銅。最後，參考圖15，以钱刻或研磨方 式去除部分該基材2之第二表面22,以顯露該導電金屬29 及該聚合物26。 在本發明中，係利用該聚合物26作為絕緣材料，因而可 以針對特定之製程選用不同之聚合物材質。再者，利用本 發明之方法可以在該溝槽24内形成較厚之聚合物26。此 外，該聚合物26在該溝槽24内並不會有厚度不均勻之問 題0 惟上述實施例僅為說明本發明之原理及其功效，而非用 以限制本發明。因此，習於此技術之人士對上述實施例進 行修改及變化仍不脫本發明之精神。本發明之權利範圍應 如後述之申請專利範圍所列。. 【圖式簡單說明】 圖1至圖3顯示習知在基材上形成穿導孔之方法之示意 圖；及 圖4至圖15顯示本發明在基材上形成穿導孔之方法之示 意圖。 【主要元件符號說明】 1 基材 2 基材 11 第一表面 12 第二表面 13 溝槽 122271.doc 1357118 絕緣層 容置空間 導電金屬 第一表面 第二表面 光阻層 溝槽 柱體 聚合物 排氣孔 容置空間 導電金屬 1 圖案 122271.doc
Claims (1)
1357118 十、申請專利範圍： u 一種在基材上形成穿導孔之方法，包括： (a)提供一基材，該基材具有一第一表面及一第二表 面； 〇)形成一光阻層於該基材之第_表面上； (c) 於該光阻層上形成一圖案； (d) 根據該圖案於該基材上形成一溝槽及一柱體該溝
槽係圍繞該柱體； / / (e) 形成一聚合物（p〇lymer)於該基材之溝槽； (〇移除該基材之柱體，以形成一容置空間； (g)形成一導電金屬於該容置空間内；及 ㈨去除部分該基材之第二表面，以顯露該 該聚合物。 电金屬及 2· 該步驟⑷中，該基材係為-碎 3·:請求項1之方法，其中該步驟(射，該基材係為一晶 開口，項1之方法’其中該步驟(C)中’該圖案係為環狀 5·如請求項4之方法 形。 6. 如請求項4之方法 形。 7. 如請求項1之方法 其中該環狀開Π以俯視觀之係為圓 其中該環狀開視觀之係為方 其中該步驟⑷中，該㈣並未心 122271.doc 8. 8. 9. 10 11. 12. 13. 14. 15. 該基材。 如請求項1 t 4 成該溝槽及該柱體。、中該步驟⑷中係利用钱刻方式形 如請求項1之方法，其中該 光阻層之#驟。 （)之歧包括-移除該 月长項1之方法，其中該步驟⑷包括： (el)均佈該聚合物於該溝槽之相對位置； (e2)以真空吸时式㈣聚合物吸人該溝槽内；及 (e3)移除位於該溝槽之外之該聚合物。 如哨求項1之方法，其中該步驟⑷包括： (el)形成複數個排氣孔，以連通該溝槽至該基材之第二 表面； (e2)均佈該聚合物於該溝槽之相對位置； (e3)填入該聚合物至該溝槽及該等排氣孔内；及 (e4)移除位於該溝槽及該等排氣孔之外之該聚合物。 如請求項1之方法，其中該步驟（e)包括： (el)以噴塗方式（Spray c〇at)使該聚合物霧化且沈積於該 溝槽内；及 (e2)移除位於該溝槽之外之該聚合物。 如請求項1之方法，其中該步驟（f)係利用乾蝕刻或濕蝕 刻方式移除該基材之柱體。 如請求項1之方法，其中該步驟（g)之該導電金屬係為 銅。 如請求項1之方法，其中該步驟（h)係蝕刻或研磨該基材 之第一表面。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW096128418A TWI357118B (en) | 2007-08-02 | 2007-08-02 | Method for forming vias in a substrate |
| US12/183,128 US7625818B2 (en) | 2007-08-02 | 2008-07-31 | Method for forming vias in a substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW096128418A TWI357118B (en) | 2007-08-02 | 2007-08-02 | Method for forming vias in a substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200908169A TW200908169A (en) | 2009-02-16 |
| TWI357118B true TWI357118B (en) | 2012-01-21 |
Family
ID=40338557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW096128418A TWI357118B (en) | 2007-08-02 | 2007-08-02 | Method for forming vias in a substrate |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7625818B2 (zh) |
| TW (1) | TWI357118B (zh) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI392069B (zh) * | 2009-11-24 | 2013-04-01 | Advanced Semiconductor Eng | 封裝結構及其封裝製程 |
| TWI411075B (zh) | 2010-03-22 | 2013-10-01 | Advanced Semiconductor Eng | 半導體封裝件及其製造方法 |
| TWI446420B (zh) | 2010-08-27 | 2014-07-21 | Advanced Semiconductor Eng | 用於半導體製程之載體分離方法 |
| TWI445152B (zh) | 2010-08-30 | 2014-07-11 | Advanced Semiconductor Eng | 半導體結構及其製作方法 |
| US9007273B2 (en) | 2010-09-09 | 2015-04-14 | Advances Semiconductor Engineering, Inc. | Semiconductor package integrated with conformal shield and antenna |
| TWI434387B (zh) | 2010-10-11 | 2014-04-11 | Advanced Semiconductor Eng | 具有穿導孔之半導體裝置及具有穿導孔之半導體裝置之封裝結構及其製造方法 |
| US8941222B2 (en) | 2010-11-11 | 2015-01-27 | Advanced Semiconductor Engineering Inc. | Wafer level semiconductor package and manufacturing methods thereof |
| TWI527174B (zh) | 2010-11-19 | 2016-03-21 | 日月光半導體製造股份有限公司 | 具有半導體元件之封裝結構 |
| US9406658B2 (en) | 2010-12-17 | 2016-08-02 | Advanced Semiconductor Engineering, Inc. | Embedded component device and manufacturing methods thereof |
| TWI445155B (zh) | 2011-01-06 | 2014-07-11 | Advanced Semiconductor Eng | 堆疊式封裝結構及其製造方法 |
| US8853819B2 (en) | 2011-01-07 | 2014-10-07 | Advanced Semiconductor Engineering, Inc. | Semiconductor structure with passive element network and manufacturing method thereof |
| US8541883B2 (en) | 2011-11-29 | 2013-09-24 | Advanced Semiconductor Engineering, Inc. | Semiconductor device having shielded conductive vias |
| US8975157B2 (en) | 2012-02-08 | 2015-03-10 | Advanced Semiconductor Engineering, Inc. | Carrier bonding and detaching processes for a semiconductor wafer |
| US8963316B2 (en) | 2012-02-15 | 2015-02-24 | Advanced Semiconductor Engineering, Inc. | Semiconductor device and method for manufacturing the same |
| US8786060B2 (en) | 2012-05-04 | 2014-07-22 | Advanced Semiconductor Engineering, Inc. | Semiconductor package integrated with conformal shield and antenna |
| US9153542B2 (en) | 2012-08-01 | 2015-10-06 | Advanced Semiconductor Engineering, Inc. | Semiconductor package having an antenna and manufacturing method thereof |
| US8937387B2 (en) | 2012-11-07 | 2015-01-20 | Advanced Semiconductor Engineering, Inc. | Semiconductor device with conductive vias |
| US8952542B2 (en) | 2012-11-14 | 2015-02-10 | Advanced Semiconductor Engineering, Inc. | Method for dicing a semiconductor wafer having through silicon vias and resultant structures |
| US9406552B2 (en) | 2012-12-20 | 2016-08-02 | Advanced Semiconductor Engineering, Inc. | Semiconductor device having conductive via and manufacturing process |
| US8841751B2 (en) | 2013-01-23 | 2014-09-23 | Advanced Semiconductor Engineering, Inc. | Through silicon vias for semiconductor devices and manufacturing method thereof |
| US9978688B2 (en) | 2013-02-28 | 2018-05-22 | Advanced Semiconductor Engineering, Inc. | Semiconductor package having a waveguide antenna and manufacturing method thereof |
| US9089268B2 (en) | 2013-03-13 | 2015-07-28 | Advanced Semiconductor Engineering, Inc. | Neural sensing device and method for making the same |
| US8987734B2 (en) | 2013-03-15 | 2015-03-24 | Advanced Semiconductor Engineering, Inc. | Semiconductor wafer, semiconductor process and semiconductor package |
| US9173583B2 (en) | 2013-03-15 | 2015-11-03 | Advanced Semiconductor Engineering, Inc. | Neural sensing device and method for making the same |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5160779A (en) * | 1989-11-30 | 1992-11-03 | Hoya Corporation | Microprobe provided circuit substrate and method for producing the same |
| US5998292A (en) * | 1997-11-12 | 1999-12-07 | International Business Machines Corporation | Method for making three dimensional circuit integration |
| JP4023076B2 (ja) * | 2000-07-27 | 2007-12-19 | 富士通株式会社 | 表裏導通基板及びその製造方法 |
| US6908856B2 (en) * | 2003-04-03 | 2005-06-21 | Interuniversitair Microelektronica Centrum (Imec) | Method for producing electrical through hole interconnects and devices made thereof |
| US7276787B2 (en) * | 2003-12-05 | 2007-10-02 | International Business Machines Corporation | Silicon chip carrier with conductive through-vias and method for fabricating same |
| US7488680B2 (en) * | 2005-08-30 | 2009-02-10 | International Business Machines Corporation | Conductive through via process for electronic device carriers |
-
2007
- 2007-08-02 TW TW096128418A patent/TWI357118B/zh active
-
2008
- 2008-07-31 US US12/183,128 patent/US7625818B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US7625818B2 (en) | 2009-12-01 |
| US20090035931A1 (en) | 2009-02-05 |
| TW200908169A (en) | 2009-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI357118B (en) | Method for forming vias in a substrate | |
| TWI387019B (zh) | 在基材上形成穿導孔之方法 | |
| TWI437940B (zh) | 在基材上形成穿導孔之方法及具有穿導孔之基材 | |
| US8937015B2 (en) | Method for forming vias in a substrate | |
| CN112133625B (zh) | 掩膜结构及其形成方法、存储器及其形成方法 | |
| JP5882069B2 (ja) | 半導体装置及びその製造方法 | |
| TWI302336B (en) | Semiconductor structure | |
| KR20060014425A (ko) | 기판 및 그 제조 방법과 이를 포함하는 반도체 장치 | |
| TWI645447B (zh) | 高密度電容器結構及方法 | |
| CN113097143B (zh) | 掩膜结构、半导体结构及制备方法 | |
| US11538637B2 (en) | Substrates employing surface-area amplification, for use in fabricating capacitive elements and other devices | |
| CN101281883B (zh) | 在基材上形成穿导孔的方法 | |
| TWI345811B (en) | A method of fabricating a semiconductor device | |
| EP3979303A1 (en) | Via structure including self-aligned supervia and method for manufacturing the same | |
| US10014353B2 (en) | Substrate, display device having the same, and fabricating method thereof | |
| TWI688048B (zh) | 半導體結構及其製備方法 | |
| TWI262558B (en) | Planarization method of spin-on material layer and manufacturing method of photoresist layer | |
| US9991199B1 (en) | Integrated shielding and decoupling capacitor structure | |
| KR20090069543A (ko) | Ｍｉｍ 커패시터 및 ｍｉｍ 커패시터 제조 방법 | |
| JP2009526402A (ja) | 無電解堆積の触媒作用にイオン注入表面改質を用いる金属膜堆積技術 | |
| KR100652310B1 (ko) | 반도체소자의 제조 방법 | |
| JP2701239B2 (ja) | 半導体装置の製造方法 | |
| CN115036214A (zh) | 半导体的平坦化处理方法 | |
| JP2004363615A (ja) | トレンチ溝の埋設方法 |