CN115036214A - 半导体的平坦化处理方法 - Google Patents
半导体的平坦化处理方法 Download PDFInfo
- Publication number
- CN115036214A CN115036214A CN202110250609.4A CN202110250609A CN115036214A CN 115036214 A CN115036214 A CN 115036214A CN 202110250609 A CN202110250609 A CN 202110250609A CN 115036214 A CN115036214 A CN 115036214A
- Authority
- CN
- China
- Prior art keywords
- polymer layer
- layer
- polymer
- etching
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000003672 processing method Methods 0.000 title claims abstract description 6
- 229920000642 polymer Polymers 0.000 claims abstract description 182
- 238000005530 etching Methods 0.000 claims abstract description 50
- 239000000463 material Substances 0.000 claims abstract description 48
- 238000000034 method Methods 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000011248 coating agent Substances 0.000 claims abstract description 6
- 238000000576 coating method Methods 0.000 claims abstract description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 9
- 150000004767 nitrides Chemical class 0.000 claims description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- -1 acrylate compound Chemical class 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 2
- 239000010408 film Substances 0.000 claims 6
- 239000010409 thin film Substances 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920000058 polyacrylate Polymers 0.000 description 1
- 238000011112 process operation Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明提供的一种半导体的平坦化处理方法，涉及半导体制造技术领域，包括如下步骤：提供衬底，在所述衬底上设置膜质层，该膜质层上具有至少一个沟槽；采用第一聚合物填充所述沟槽，并形成覆盖所述膜质层表面的第一聚合物层；在所述第一聚合物层上涂覆第二聚合物层，其中，所述第二聚合物层的刻蚀速率小于所述第一聚合物层的刻蚀速率；回刻所述第二聚合物层，使至少一部分所述第一聚合物层露出；继续回刻所述第一聚合物层和所述第二聚合物层，直至所述膜质层的表面平坦化。在上述技术方案中，采用了不同聚合物在刻蚀率上的差异，在刻蚀过程中利用第二聚合物层剩余材料形成的刻蚀掩膜对沟槽内的第一聚合物层材料进行遮挡，使膜质层的表面更加平坦。
Description
技术领域
本发明涉及半导体制造技术领域，尤其是涉及一种半导体的平坦化处理方法。
背景技术
半导体制造工艺中，在对衬底上的沟槽进行填补工艺后,必须对半导体衬底的表面进行平坦化处理。目前，平坦化处理一般采用CMP(化学机械平坦)工艺，但是CMP工艺的缺点是研磨剂使用量大、工艺时间长，并且在性质不同的两个膜质界面上，还会因磨损率的差异产生局部台阶。所以，对准标记或覆盖标记在CMP工艺处理后，容易发生标记弯曲的问题，进而引发错读。
发明内容
本发明的目的在于提供一种半导体的平坦化处理方法，以解决现有技术中CMP工艺所带来的上述缺陷。
本发明还提供了一种半导体的平坦化处理方法，包括如下步骤：
提供衬底；
在所述衬底上设置膜质层，该膜质层上具有至少一个沟槽；
采用第一聚合物填充所述沟槽，并形成覆盖所述膜质层表面的第一聚合物层；
在所述第一聚合物层上涂覆第二聚合物层，其中，所述第二聚合物层的刻蚀速率小于所述第一聚合物层的刻蚀速率；
回刻所述第二聚合物层，使至少一部分所述第一聚合物层露出；
继续回刻所述第一聚合物层和所述第二聚合物层，直至所述膜质层的表面平坦化。
在上述技术方案中，该半导体的平坦化处理方法主要采用了不同光刻胶材料在刻蚀率上具有差异的特性，在膜质层上设置第一聚合物层，并在第一聚合物层上设置第二聚合物层，使第二聚合物层的刻蚀率比第一聚合物层的刻蚀率低，在刻蚀过程中利用第二聚合物层剩余材料形成的刻蚀掩膜对沟槽内的第一聚合物层材料进行遮挡，最终控制除了落入所述沟槽内的部分第一聚合物层以外全部被刻蚀掉，进而通过第一聚合物层剩余在沟槽内的材料对沟槽进行填充，使膜质层的表面更加平坦。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一个实施例中提供的平坦化处理方法的结构示意图1；
图2为本发明一个实施例中提供的平坦化处理方法的结构示意图2；
图3为本发明一个实施例中提供的平坦化处理方法的结构示意图3；
图4为本发明一个实施例中提供的平坦化处理方法的结构示意图4；
图5为本发明一个实施例中提供的平坦化处理方法的结构示意图5；
图6为本发明一个实施例中提供的平坦化处理方法的结构示意图6。
附图标记：
100、膜质层；200、第一聚合物层；300、第二聚合物层；400、介质层；
101、沟槽；201、第一凹陷；301、第二凹陷。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
由于现有技术中对半导体进行平坦化处理的CMP工艺不仅需要使用大量的研磨剂，而且工艺时间也很长，如果遇到在性质不同的两个膜质界面上进行抛光处理时，还会因磨损率的差异产生局部断差。所以，虽然CMP工艺是常用的平坦化处理方法，但是该抛光方法却存在诸多缺陷，本领域技术人员亟需对平坦化处理的方式进行改进。
对此，考虑到半导体的回刻处理是半导体工艺中最普遍的工艺操作。因此，本申请便通过回刻处理，借助了不同光刻胶的高分子有机化合物的不同化学组成，在进行刻蚀工艺时中刻蚀率的差异，实现对半导体平坦化的处理。
参考图1至图6所示，本发明还提供了一种半导体的平坦化处理方法，包括如下步骤：提供衬底，在所述衬底上设置膜质层100，该膜质层100上具有至少一个沟槽101；采用第一聚合物填充所述沟槽101，并形成覆盖所述膜质层100表面的第一聚合物层200；在所述第一聚合物层200上涂覆第二聚合物层300，其中，所述第二聚合物层300的刻蚀速率小于所述第一聚合物层200的刻蚀速率；回刻所述第二聚合物层300，使至少一部分所述第一聚合物层200露出；继续回刻所述第一聚合物层200和所述第二聚合物层300，直至所述膜质层100的表面平坦化。
由此可知，该半导体的平坦化处理方法主要采用了不同光刻胶材料在刻蚀率上具有差异的特性，当在膜质层上设置第一聚合物层200，并在第一聚合物层200上设置第二聚合物层300后，便可以首先刻蚀所述第二聚合物层300，使对应于沟槽101上方位置的第二聚合物层300具有剩余材料后，其他部分的第二聚合物层300材料全部被刻蚀掉。因此，沟槽101上方位置的第二聚合物层300的剩余材料便可以构成对该位置的第一聚合物层200的刻蚀掩膜。
接着，可以继续刻蚀所述第一聚合物层200和余下的所述第二聚合物层300材料，由于第二聚合物层300的刻蚀率比第一聚合物层200的刻蚀率低，因此第一聚合物层200便能够比第二聚合物层300更快的被刻蚀，即首先使填充在沟槽101内的第一聚合物层200材料不被刻蚀，而被第二聚合物层300剩余材料形成的刻蚀掩膜进行遮挡，而只刻蚀第一聚合物层200的其他位置，进而对沟槽101内的第一聚合物层200材料形成保留，使除了落入所述沟槽101内的部分第一聚合物层200以外全部被刻蚀掉。
所以，经过上述刻蚀过程，便可以仅留下落入所述沟槽101内的部分第一聚合物层200，进而通过第一聚合物层200剩余在沟槽101内的材料对沟槽101进行填充，使膜质层的表面更加平坦。
其中，第一聚合物层和第二聚合物层的刻蚀率差异可以基于两种物质材料的碳成分不同而决定，即第一聚合物层200和所述第二聚合物层300为同一类聚合物层，两者因碳含量不同而导致刻蚀速率不同，选择因碳成分不同而导致刻蚀率不同的两种聚合物分别形成所述第一聚合物层和所述第二聚合物层。或者，可以采用两种刻蚀率本身就不同的光刻胶材料或其他材料而设置，例如可以所述第一聚合物层采用丙烯酸酯化合物，所述第二聚合物层采用光刻胶。或者，所述第一聚合物层和所述第二聚合物层均采用光刻胶。而所述膜质层的材料可以选择为氮化物、氧化物或金属。
综上所述，该半导体的平坦化处理方法主要采用了不同光刻胶材料在刻蚀率上具有差异的特性，在膜质层上设置第一聚合物层200，并在第一聚合物层200上设置第二聚合物层300，使第二聚合物层300的刻蚀率比第一聚合物层200的刻蚀率低，在刻蚀过程中利用第二聚合物层300剩余材料形成的刻蚀掩膜对沟槽101内的第一聚合物层200材料进行遮挡，最终控制除了落入所述沟槽101内的部分第一聚合物层200以外全部被刻蚀掉，进而通过第一聚合物层200剩余在沟槽内101的材料对沟槽101进行填充，使膜质层的表面更加平坦。
在一个实施例中，在所述膜质层100上设置所述第一聚合物层200后，所述第一聚合物层200上形成有对应于所述沟槽101的第一凹陷201；在所述第一聚合物层200上设置所述第二聚合物层300后，所述第二聚合物层300上形成有对应于所述第一凹陷201的第二凹陷301；
回刻所述第二聚合物层300，使除了落入所述第一凹陷201内的部分第二聚合物层300以外的第二聚合物层300全部被刻蚀掉，剩余在所述第一凹陷2010内的部分第二聚合物层300形成刻蚀掩膜；继续刻蚀，直至所述膜质层100的表面平坦化
其中，在所述膜质层100上设置的所述第一聚合物层200具有至少一个第一凹陷201，每个所述第一凹陷201与每个所述沟槽101相对应。由此可知，当第一聚合物层200设置在膜质层100上后，例如第一聚合物层200沉积在膜质层100上后，虽然第一聚合物层200能够完全填充膜质层100上的沟槽101，但是由于第一聚合物层200的沉积也是均匀沉积，所以在对应于沟槽101的位置，在第一聚合物层200的对应位置也会形成第一凹陷201，其中，第一凹陷201内的第一聚合物层200材料会比其他位置的第一聚合物层200材料较厚，在同时刻蚀时会刻蚀更长的时间。
进一步的，在所述第一聚合物层200上设置的所述第二聚合物层300具有至少一个第二凹陷301，每个所述第二凹陷301与每个所述第一凹陷201相对应。同理，当第二聚合物层300设置在第一聚合物层200上后，例如第二聚合物层300沉积在第一聚合物层200上后，由于第二聚合物层300的沉积也是均匀沉积，所以在对应于第一凹陷201的位置，在第二聚合物层300的对应位置也会形成第二凹陷301，其中，第二凹陷301内的第二聚合物层300材料会比其他位置的第二聚合物层300材料较厚，在同时刻蚀时会刻蚀更长的时间。
因此，当第一聚合物层200和第二聚合物层300的对应位置，均自上而下的构成对应于沟槽101的第一凹陷201和第二凹陷301后，便可以首先刻蚀所述第二聚合物层300，使除了落入所述第一凹陷201内的部分第二聚合物层300材料以外，其他部分的第二聚合物层300材料全部被刻蚀掉。因此，落入第一凹陷201内的第二聚合物层300的剩余材料便可以构成对该第一凹陷201的刻蚀掩膜。
接着，可以继续刻蚀所述第一聚合物层200和余下的所述第二聚合物层300材料(即落入第一凹陷201内的第二聚合物层300的剩余材料)，由于第二聚合物层300的刻蚀率比第一聚合物层200的刻蚀率低，因此第一聚合物层200便能够比第二聚合物层300更快的被刻蚀，即首先使第一凹陷201部分的对应第一聚合物层200材料不被刻蚀，而被第二聚合物层300剩余材料形成的刻蚀掩膜进行遮挡，而只刻蚀第一聚合物层200中除了第一凹陷201位置以外的其他位置，进而对沟槽101内的第一聚合物层200材料形成保留，使除了落入所述沟槽101内的部分第一聚合物层200以外全部被刻蚀掉。
所以，经过上述刻蚀过程，便可以仅留下落入所述沟槽101内的部分第一聚合物层200，进而通过第一聚合物层200剩余在沟槽101内的材料对沟槽101进行填充，使膜质层100的表面更加平坦。
其中，所述第一聚合物层200可以在所述膜质层100上涂覆第一刻蚀材料并烘烤形成，所述第二聚合物层300也可以在所述第一聚合物层200上涂覆第二刻蚀材料并烘烤形成。除此之外，本领域技术人员也可以根据需求采用其他的方式形成第一聚合物层200和第二聚合物层300，在此便不再赘述。
进一步的，刻蚀所述第一聚合物层200和所述第二聚合物层300后，在所述膜质层100上设置介质层400，所述介质层具有平坦化表面。此时，经过刻蚀后的第一聚合物层200和第二聚合物层300便只留下或大部分只留下填充只膜质层100上沟槽101的材料，使膜质层100的沟槽101被填充后，表面上基本形成平坦的结构，至少会使沟槽101被填充。所以，此时再在膜质层100的表面上形成介质层400后，便可以通过介质层400进一步的实现膜质层100表面的平坦化处理。其中，所述介质层400为氮化物。当然，除此之外该介质层400还可以采用其他材料，本领域技术人员可以根据需求设置介质层400的材料，在此便不再赘述。
进一步的，所述第一聚合物层200采用丙烯酸酯化合物。其中，聚合结构的丙烯酸系列高分子化合物是常用的物质，当然，除此之外该第一聚合物层200还可以采用其他材料。同时，第二聚合物层300也可以采用相互匹配的材料，使所述第二聚合物层300的刻蚀率小于所述第一聚合物层200的刻蚀率即可，本领域技术人员可以根据需求设置第一聚合物层200和第二聚合物层300的搭配材料，在此便不再赘述。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。
Claims (10)
1.一种半导体的平坦化处理方法，其特征在于，包括如下步骤：
提供衬底；
在所述衬底上设置膜质层，该膜质层上具有至少一个沟槽；
采用第一聚合物填充所述沟槽，并形成覆盖所述膜质层表面的第一聚合物层；
在所述第一聚合物层上涂覆第二聚合物层，其中，所述第二聚合物层的刻蚀速率小于所述第一聚合物层的刻蚀速率；
回刻所述第二聚合物层，使至少一部分所述第一聚合物层露出；
继续回刻所述第一聚合物层和所述第二聚合物层，直至所述膜质层的表面平坦化。
2.根据权利要求1所述的平坦化处理方法，其特征在于，刻蚀所述第一聚合物层和所述第二聚合物层后，在所述膜质层上设置介质层，所述介质层具有平坦化表面。
3.根据权利要求2所述的平坦化处理方法，其特征在于，所述介质层为低温氮化物。
4.根据权利要求1所述的平坦化处理方法，其特征在于，第一聚合物层和所述第二聚合物层为同一类聚合物层，两者因碳含量不同而导致刻蚀速率不同。
5.根据权利要求1所述的平坦化处理方法，其特征在于，所述第一聚合物层采用丙烯酸酯化合物，所述第二聚合物层采用光刻胶。
6.根据权利要求1所述的平坦化处理方法，其特征在于，所述第一聚合物层和所述第二聚合物层为两种刻蚀速率不同的光刻胶。
7.根据权利要求1所述的平坦化处理方法，其特征在于，所述膜质层的材料为氮化物、氧化物或金属。
8.根据权利要求1所述的平坦化处理方法，其特征在于，涂覆所述第一聚合物层后包括烘烤的步骤。
9.根据权利要求1所述的平坦化处理方法，其特征在于，涂覆所述第二聚合物层包括烘烤的步骤。
10.根据权利要求1-9中任一项所述的平坦化处理方法，其特征在于，在所述膜质层上设置所述第一聚合物层后，所述第一聚合物层上形成有对应于所述沟槽的第一凹陷；在所述第一聚合物层上设置所述第二聚合物层后，所述第二聚合物层上形成有对应于所述第一凹陷的第二凹陷；
回刻所述第二聚合物层，使除了落入所述第一凹陷内的部分第二聚合物层以外的第二聚合物层全部被刻蚀掉，剩余在所述第一凹陷内的部分第二聚合物层形成刻蚀掩膜；继续刻蚀，直至所述膜质层的表面平坦化。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110250609.4A CN115036214A (zh) | 2021-03-08 | 2021-03-08 | 半导体的平坦化处理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110250609.4A CN115036214A (zh) | 2021-03-08 | 2021-03-08 | 半导体的平坦化处理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115036214A true CN115036214A (zh) | 2022-09-09 |
Family
ID=83117998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110250609.4A Pending CN115036214A (zh) | 2021-03-08 | 2021-03-08 | 半导体的平坦化处理方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115036214A (zh) |
-
2021
- 2021-03-08 CN CN202110250609.4A patent/CN115036214A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111640656B (zh) | 半导体器件及其形成方法 | |
| US8173549B2 (en) | Methods of forming semiconductor device patterns | |
| US20220285216A1 (en) | Semiconductor device with self-aligned vias | |
| US20220319863A1 (en) | Semiconductor device and fabrication method thereof | |
| CN115440657A (zh) | 半导体结构的制作方法以及半导体结构 | |
| US6573176B2 (en) | Method for forming dual damascene line structure | |
| US20130181266A1 (en) | Semiconductor device and method of fabricating the same | |
| CN115036214A (zh) | 半导体的平坦化处理方法 | |
| CN114823295A (zh) | 一种半导体器件的制造方法 | |
| CN111180507A (zh) | 一种埋入式栅极结构及其制造方法 | |
| US11984352B2 (en) | Formation method of semiconductor structure | |
| US20200343100A1 (en) | Semiconductor device and fabrication method thereof | |
| CN111968985B (zh) | 三维存储器的制造方法 | |
| US11227831B2 (en) | Semiconductor device with alleviation feature | |
| CN112928057B (zh) | 半导体结构及其形成方法 | |
| US20200343186A1 (en) | Via-to-metal tip connections in multi-layer chips | |
| CN108155146B (zh) | 半导体结构及其形成方法 | |
| US8329522B2 (en) | Method for fabricating semiconductor device | |
| CN111192900B (zh) | 发光装置及其制造方法 | |
| TWI512894B (zh) | 金屬內連線結構及其製程 | |
| US8119523B2 (en) | Method for fabricating semiconductor device using dual damascene process | |
| EP3758045A1 (en) | Semiconductor structure and method for forming the same | |
| US20230105066A1 (en) | Semiconductor device with uneven electrode surface and method for fabricating the same | |
| TWI805666B (zh) | 形成半導體裝置之方法 | |
| TWI224363B (en) | Manufacturing method for semiconductor pitch |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |