JP2009526402A - 無電解堆積の触媒作用にイオン注入表面改質を用いる金属膜堆積技術 - Google Patents

無電解堆積の触媒作用にイオン注入表面改質を用いる金属膜堆積技術 Download PDF

Info

Publication number
JP2009526402A
JP2009526402A JP2008554323A JP2008554323A JP2009526402A JP 2009526402 A JP2009526402 A JP 2009526402A JP 2008554323 A JP2008554323 A JP 2008554323A JP 2008554323 A JP2008554323 A JP 2008554323A JP 2009526402 A JP2009526402 A JP 2009526402A
Authority
JP
Japan
Prior art keywords
metal film
layer
catalyst
substrate
depositing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008554323A
Other languages
English (en)
Inventor
ヌナン、ピーター、ディー.
エローヒン、ユリ
Original Assignee
バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド filed Critical バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド
Publication of JP2009526402A publication Critical patent/JP2009526402A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601Process or apparatus
    • C23C18/1603Process or apparatus coating on selected surface areas
    • C23C18/1607Process or apparatus coating on selected surface areas by direct patterning
    • C23C18/1608Process or apparatus coating on selected surface areas by direct patterning from pretreatment step, i.e. selective pre-treatment
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B05SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05DPROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00Processes for applying liquids or other fluent materials
    • B05D1/32Processes for applying liquids or other fluent materials using means for protecting parts of a surface not to be coated, e.g. using stencils, resists
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B05SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05DPROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00Processes for applying liquids or other fluent materials
    • B05D1/36Successively applying liquids or other fluent materials, e.g. without intermediate treatment
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18Pretreatment of the material to be coated
    • C23C18/1851Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material
    • C23C18/1872Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material by chemical pretreatment
    • C23C18/1875Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material by chemical pretreatment only one step pretreatment
    • C23C18/1879Use of metal, e.g. activation, sensitisation with noble metals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051Deposition of metallic or metal-silicide layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76867Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76871Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31Coating with metals
    • C23C18/32Coating with nickel, cobalt or mixtures thereof with phosphorus or boron
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31Coating with metals
    • C23C18/38Coating with copper
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/48Coating with alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemically Coating (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

無電解堆積の触媒作用にイオン注入による表面改質を用いて金属膜を堆積する技術を開示する。1つの特定の例示的な実施形態では、この技術は、金属膜を堆積する方法として実現されうる。当該方法は、基板と、基板上の誘電体層と、誘電体層上のレジスト層とを含み、誘電体層及びレジスト層は1以上の開口を有する構造上に、触媒材料を堆積することを含みうる。当該方法は更に、レジスト層を剥離することを含む。当該方法は更に、1以上の開口を充填すべく構造の1以上の開口内の触媒材料上に金属膜を堆積することを含む。
【選択図】 図1B

Description

関連出願への相互参照
本願は、2006年2月8日に出願した米国特許仮出願番号第60/771,591号の優先権を主張する。この仮出願の内容全体を本願に参照として組み込むものとする。
本開示は、一般に、金属膜の堆積、より具体的には、無電解堆積の触媒作用にイオン注入表面改質を用いる金属膜の堆積技術に係る。
物理気相成長法(PVD)、化学気相成長法(CVD)、原子層成長法(ALD)、及び他の非イオン注入型の触媒作用を利用した無電解堆積技術といった今日の半導体金属堆積技術は限界を有する。これらの技術には幾つかの利点があり、また、一般に相対的に平らな/水平な表面上に薄膜層を堆積するには十分であるが、いずれの技術も、特に高いアスペクト比(HAR)を有する様々に変化するトポグラフィ上に薄膜層を適切に堆積することができない。
例えば、PVD及びCVDは、高いアスペクト比を有する形状を適切に充填しない。更に、ALDは、半導体基板構造における高アスペクト比のビア(穴又は開口)の充填にはより適しているが、処理が遅い。更に、ALD及び同様のプロセスにより堆積される薄膜は、プリカーサの有機性によって質が悪い傾向がある。また、他の非イオン注入型の触媒作用を利用した無電解堆積技術(例えば、グラフティング、コロイド懸濁液、及びイオンクラスタビーム(ICB)といったパラジウム(Pd)を用いる技術)は、欠陥率が高い傾向があり、高アスペクト比を有する構造を適切に充填しない。更に、リフトオフ(例えば、層の分離)といった金属膜の堆積に関連付けられる他のプロセス欠陥は、一般に、金属膜の付着強度が不十分であることにより発生する。このように上記及び他の従来の堆積技術はいずれも、半導体構造、特に様々に変化するトポグラフィを有する構造上に金属膜を適切に堆積することができない。
上記を鑑みて、上記の欠点を解決する触媒無電解堆積技術を提供することが望ましい。
開示の概要
無電解堆積の触媒作用にイオン注入による表面改質を用いて金属膜を堆積する技術を開示する。1つの特定の例示的な実施形態では、この技術は、金属膜を堆積する方法として実現されうる。当該方法は、基板と、基板上の誘電体層と、誘電体層上のレジスト層とを含み、誘電体層及びレジスト層は1以上の開口を有する構造上に、触媒材料を堆積することを含みうる。当該方法は更に、レジスト層を剥離することを含む。当該方法は更に、1以上の開口を充填すべく構造の1以上の開口内の触媒材料上に金属膜を堆積することを含む。
この特定の例示的な実施形態の別の側面では、触媒材料は、金属膜を触媒作用を利用して無電解堆積すべく構造の少なくとも1つの表面を改質する。
この特定の例示的な実施形態の更なる側面では、触媒材料は、基板と均一に混合して触媒層が形成される。
この特定の例示的な実施形態の更なる側面では、触媒材料は、所定深度となるまで混合され、向上された金属膜表面付着を供給する。
この特定の例示的な実施形態の更なる側面では、金属膜を堆積することは、ボトムアップ充填を含む。
別の例示的な実施形態では、上記の技術は、金属膜を堆積する方法として実現されうる。当該方法は、基板と、基板上の誘電体層とを含む構造上に、触媒材料を堆積することを含みうる。当該方法はまた、構造上に触媒層を形成することを含む。当該方法は更に、触媒層上に金属膜を堆積することを含む。
本開示を、添付図面に示すその例示的な実施形態を参照してより詳細に説明する。本開示は、以下において、例示的な実施形態を参照して説明するが、本開示はそれに限定されないことは理解すべきである。本願の教示内容を入手できる当業者は、追加の実施形態、変形、及び、実施例、並びに他の使用分野を認識するであろう。これらは本願に記載する本開示の範囲内であり、それらに対して本開示内容は相当な実用性を有する。
本開示のより完全なる理解を容易にすることを目的として、添付図面を参照する。図面中、同様の要素には同様の参照番号を付す。これらの図面は、例示的に過ぎず、本開示を限定するものと解釈すべきではない。
本開示の一実施形態による無電解堆積ボトムアップ充填技術の触媒作用にイオン注入表面改質を用いる金属膜堆積方法を説明する図である。
本開示の一実施形態による無電解堆積技術の触媒作用にイオン注入表面改質を用いる金属膜堆積方法を説明する図である。
イオン注入は、エネルギーイオンを基板に直接照射することにより基板内に化学種を堆積させるプロセスである。半導体製造において、イオン注入装置は、主に、ターゲット材料の伝導性のタイプ及びレベルを変更するドーピングプロセスに使用される。集積回路(IC)基板及びその薄膜構造における厳密なドーピングプロファイルはしばしばICが適切な性能を有するために重要である。所望のドーピングプロファイルを実現することを目的として、1以上のイオン種が異なるドーズ及び異なるエネルギーレベルにおいて注入されうる。イオン種、ドーズ、及びエネルギーの明細は、イオン注入レシピと呼ばれる。
本開示の実施形態では、無電解堆積の触媒作用にイオン注入表面改質を用いて、現行の金属膜充填及び堆積技術の制限を軽減する。イオン注入は、非常に指向性が高いことが知られているので、無電解堆積の触媒作用のためのイオン注入表面改質に関する本開示の実施形態は、従って、電気化学ポテンシャルに関連する電気陰性度によって材料の表面特性を改質するよう有利に使用されうる。SiO、Si、有機シリケートガラス(OSG)(炭素ドープされたガラス(CDG))、又は、集積回路製造に使用する他の同様の材料の電気化学ポテンシャルを変更して複数の表面単分子層の付近に注入することで、「改質された表面」は、電気化学反応に非常に敏感となる。このような反応は、半導体及び集積回路デバイスにおいて相互接続層を形成するために金属膜を無電解に堆積すべく有利に利用されうる。これらの相互接続層は、一般に、バック・エンド・オブ・ザ・ライン(BEOL)プロセスと呼ばれ、集積回路内のトランジスタといったアクティブデバイスを互いに配線で接続するために用いられうる。
本開示の一実施形態に従って、無電解堆積ボトムアップ充填技術の触媒作用にイオン注入表面改質を用いる金属膜堆積法を、図1A−1Dを参照して説明する。
図1Aは、基板110と、基板110上に配置される誘電体層120と、誘電体層120上に配置されるレジスト層130とを含む構造100を示す。1以上の開口140が、エッチング、マスキング、フォトレジストプロセス、又は他の同様のプロセスといった様々な製造プロセスによって誘電体層120及びレジスト層130内にパターニングされうる。基板110は、Si、GaAs、Ge、SiC、InP、GaN、他の半導体又は誘電体材料、若しくは、これらの組み合わせといった様々な材料から形成されうる。誘電体層120は、SiO、SiON、ホウ素リン酸ケイ酸塩ガラス(BPSG)、炭素ドープされたガラス(CDG)、フッ素ドープされたガラス(FDG)、エーロゲル、層間誘電体、又はこれらの組み合わせといった低誘電率の材料から形成されうる。
誘電体層120及びレジスト層130における1以上の開口140のそれぞれは、サイズ(例えば、直径)及び/又は高いアスペクト比(HAR)(例えば、深度対直径)値を有しうる。例えば、本開示の一実施形態では、開口の直径は、約20nm乃至300nmであり、HARは、1:1乃至30:1でありうる。当業者は、直径及びHARの値は、上述の寸法に限定されるべきではないことは理解すべきである。他の変形を用いてもよい。
図1B乃至1Dを参照するに、本開示の一実施形態による無電解堆積の触媒作用にイオン注入表面改質を用いて構造100上に金属膜150を堆積する方法を提供する。
具体的に、図1Bは、構造100上への触媒材料の堆積を示す。触媒材料には、パラジウム(Pd)、又は、ルテニウム(Ru)、プラセオジム(Pr)、プラチナ(Pt)等の他の同様の触媒材料が含まれうる。触媒材料の堆積には、イオン注入又は衝撃といった様々なプロセスが含まれうる(図1Bに示す矢印を参照)。誘電体層120に1以上の開口140があることにより、触媒材料は、レジスト層130と基板110の上に堆積されうる。特に、このような触媒材料のイオン注入は、その抵抗能力によって、特に1以上の開口140の底部に位置付けられる場合に有利でありうる。
例えば、本開示の一実施形態では、触媒材料は基板110及びレジスト層130と均一に混合し各触媒層115及び135が形成されうる。触媒層135は最終的には除去される(図1C参照)ので、以下の説明では触媒層115に注目する。
本開示の一実施形態では、触媒層115は、所望の所定深度(例えば、約100Å)まで基板110と混合されうる。他の様々な所定深度を用いてもよいが、触媒層115を1以上の開口140のそれぞれに形成することにより、後続の金属膜堆積のために向上した表面付着を提供することができる。より具体的には、触媒層115は、その上に続いて堆積される金属膜のための有利な「接着」機能を促進する均一且つ強力な付着層を提供することができる。更に、触媒層225は、リフトオフ(例えば、層の分離)や金属膜の堆積に関連付けられる他のプロセス欠陥を阻止しうる。
図1Cを参照するに、レジスト層130及び触媒層135は、構造100から除去又は剥離されうる。除去又は剥離は、酸素プラズマによる揮散、RCA洗浄、熱リン酸を用いてSiを除去するピラニア洗浄(piranha cleaning)、又は同様のプロセスを含む幾つかの技術によって実現されうる。イオン注入は、最高の角度制御を与えるので、構造100からレジスト層130及び触媒層135を除去又は剥離することによって、1以上の開口140の底部にのみ触媒面が残り、それにより、HAR構造の充填が改善される。
図1Dでは、構造100の1以上の開口140内に金属膜150が堆積される。一実施形態では、金属膜150の堆積には、構造100の1以上の開口140(又はHAR構造)を充填する金属膜150のボトムアップ充填又は無電解堆積を含みうる。金属膜150は、Cu、Ni、CoWP、又は、相互接続層の形成に有用な他の導電性材料といった様々な金属から形成されうる。従って、金属膜150が一度堆積されると、堆積された金属膜150の基板110への強力な付着と、トポグラフィカル構造100における1以上の開口140の完全な充填が達成されうる。1以上の開口140の底面115にしか「触媒作用が及ば」ないので(誘電体層120における1以上の開口140の側壁は含まず)、堆積は(側壁上ではなく)底面上で発生し、それにより、1以上の開口140は完全に充填される。即ち、1以上の開口140の側壁にも「触媒作用が及んで」しまう場合、堆積される金属膜150は、側壁に付着する傾向が高くなり、1以上の開口140内に空隙又は未充填領域がもたらされ、構造100の1以上の開口140(又はHAR構造)を適切に充填しないことがある。
本開示の別の実施形態に従って、無電解堆積技術の触媒作用にイオン注入表面改質を用いる別の金属膜堆積法を、図2A−2Cを参照して説明する。
図2Aは、基板210と、基板210上に配置された誘電体層220とを含む構造200を示す。図1A−1Dの構造100と同様に、基板210は、Si、GaAs、Ge、SiC、InP、GaN、他の半導体又は誘電体材料、若しくは、これらの組み合わせといった様々な材料から形成されうる。誘電体層120も、SiO、SiON、ホウ素リン酸ケイ酸塩ガラス(BPSG)、炭素ドープされたガラス(CDG)、フッ素ドープされたガラス(FDG)、エーロゲル、相間誘電体、又はこれらの組み合わせといった低誘電率の材料から形成されうる。
しかし、図1A−1Dの構造100とは異なり、構造200は、レジスト層、又は、誘電体層220内にパターニングされた任意の開口(HAR構造を含む)を含まない。そのため、金属膜堆積は、誘電体層220上に直接的に行われうる。
図2B−2Cを参照するに、本開示の一実施形態による無電解堆積の触媒作用にイオン注入表面改質を用いて構造200上に金属膜250を堆積する方法を提供する。
具体的に、図2Bは、構造200上への触媒材料の堆積を示す。触媒材料には、パラジウム(Pd)、又は、ルテニウム(Ru)、プラセオジム(Pr)、プラチナ(Pt)等の他の同様の触媒材料が含まれうる。触媒材料の堆積には、イオン注入又は衝撃といった様々なプロセスが含まれうる(図2Bに示す矢印を参照)。誘電体層220は基板210を覆い、従って、イオン注入及び衝撃に対して露出されているので、触媒材料は、誘電体層220上に直接的に堆積されうる。
本開示の一実施形態では、触媒材料は、誘電体層220と均一に混合して、触媒層225を形成しうる。別の実施形態では、触媒層225は、所望の所定深度(例えば、約100Å)まで誘電体層220と混合されうる。他の様々な所定深度を用いてもよいが、誘電体層220上に触媒層225を形成することにより、後続の金属膜堆積のために向上した表面付着を提供することができる。より具体的には、触媒層225は、その上に続いて堆積される金属膜のための有利な「接着」機能を促進する均一且つ強力な付着層を提供することができる。更に、触媒層225は、リフトオフ(例えば、層の分離)や金属膜の堆積に関連付けられる他のプロセス欠陥を阻止しうる。
図2Cは、構造200上に堆積される金属膜250を示す。一実施形態では、金属膜250の堆積には、誘電体層220上に形成される触媒層225を覆うべく金属膜250無電解堆積することが含まれうる。金属膜250は、Cu、Ni、CoWP、又は、相互接続層の形成に有用な他の導電性材料といった様々な金属から形成されうる。従って、金属膜250が一度堆積されると、堆積された金属膜250の実質的に平面な構造200への強力な付着が達成されうる。
なお、本開示の実施形態は、半導体及び集積回路製造プロセスに関するが、他のインプリメンテーションも提供しうる。例えば、本開示の向上されたこの金属堆積技術は、太陽電池配線、充填を介した3次元集積回路(IC)、及び、他の同様の適用及びプロセスにおける金属膜の堆積に用いることができる。
様々に変化するトポグラフィ(例えば、HAR構造)上への金属膜の堆積を向上し且つプロセス欠陥(例えば、リフトオフ)の低減に加えて、無電解堆積技術の触媒作用にイオン注入表面改質を用いる金属堆積技術は更なる利点を有しうる。例えば、従来の堆積技術に関連付けられる非効果的、非効率的、また冗長な段階による余分な製造時間及び費用を、本開示の向上された金属堆積技術を用いて低減及び/又は除去することができるので、半導体及び集積回路の製造及び処理における効率が良くなる。
従って、本開示の実施形態は、イオン注入の適用をドーピング及びエッチ速度変更の従来の使用法から拡大することにより、表面に触媒作用を及ぼすべくイオン注入を使用して様々なトポグラフィのシリコン及び絶縁体上に金属膜を堆積する改善方法を提供しうる。
本開示は、本願に記載する特定の実施形態により範囲を限定されるものではない。本開示の他の様々な実施形態及び変更は、本願に記載した実施形態に加えて、当業者には、上述の説明及び添付図面から明らかとなろう。従って、このような他の実施形態及び変更は、本開示の範囲内であるものとする。更に、本開示は、特定の目的のために特定の環境における特定の実施の文脈で説明したが、当業者は、本開示の有用性はそれに限定されず、また、本開示は、あらゆる目的のためにあらゆる環境において実施しうることは認識されよう。従って、特許請求の範囲は、本願に記載した本開示の最大限の範囲及び精神を鑑みて解釈すべきである。

Claims (30)

  1. 金属膜を堆積する方法であって、
    基板と、前記基板上の誘電体層と、前記誘電体層上のレジスト層とを含み、前記誘電体層及び前記レジスト層は1以上の開口を有する、構造上に、触媒材料を堆積することと、
    前記レジスト層を剥離することと、
    前記1以上の開口を充填すべく前記構造の前記1以上の開口内の前記触媒材料上に金属膜を堆積することと、
    を含む方法。
  2. 前記触媒材料は、前記金属膜を触媒作用を利用して無電解堆積すべく前記構造の少なくとも1つの表面を改質する、請求項1に記載の方法。
  3. 前記触媒材料は、前記レジスト及び前記基板上に堆積される、請求項1に記載の方法。
  4. 前記触媒材料は、前記基板と均一に混合して触媒層が形成される、請求項3に記載の方法。
  5. 前記触媒材料は、所定深度となるまで混合される、請求項4に記載の方法。
  6. 前記所定深度は、約100Åである、請求項5に記載の方法。
  7. 前記触媒層は、向上された金属膜表面付着を与える、請求項4に記載の方法。
  8. 前記触媒材料は、Pd、Ru、Rh、及びPtのうちの少なくとも1つを含む、請求項1に記載の方法。
  9. 前記基板は、Si、GaAs、Ge、SiC、InP、及びGaNのうちの少なくとも1つから形成される、請求項1に記載の方法。
  10. 前記誘電体層は、低誘電率の材料から形成される、請求項1に記載の方法。
  11. 前記低誘電率の材料は、SiO、SiON、ホウ素リン酸ケイ酸塩ガラス(BPSG)、炭素ドープされたガラス(CDG)、フッ素ドープされたガラス(FDG)、エーロゲル、及び層間誘電体のうちの少なくとも1つを含む、請求項10に記載の方法。
  12. 前記1以上の開口は、パターニングプロセスにより形成される、請求項1に記載の方法。
  13. 前記パターニングプロセスは、エッチング、マスキング、及びフォトレジストプロセスのうちの少なくとも1つを含む、請求項12に記載の方法。
  14. 前記1以上の開口のそれぞれは、約20nm乃至300nmの直径を含む、請求項1に記載の方法。
  15. 前記1以上の開口のそれぞれは、約1:1乃至30:1の高いアスペクト比(HAR)を含む、請求項1に記載の方法。
  16. 前記金属膜を堆積することは、ボトムアップ充填を含む、請求項1に記載の方法。
  17. 前記金属膜は、Cu、Ni、及びCoWPのうちの少なくとも1つを含む、請求項1に記載の方法。
  18. 請求項1に記載の方法から形成される半導体構造。
  19. 金属膜を堆積する方法であって、
    基板と、前記基板上の誘電体層とを含む構造上に、触媒材料を堆積することと、
    前記構造上に触媒層を形成することと、
    前記触媒層上に金属膜を堆積することと、
    を含む方法。
  20. 前記触媒材料は、前記金属膜を触媒作用を利用して無電解堆積すべく前記構造の少なくとも1つの表面を改質する、請求項19に記載の方法。
  21. 前記触媒層は、前記誘電体層上に形成される、請求項20に記載の方法。
  22. 前記触媒層は、前記誘電体層と均一に混合された触媒材料を含む、請求項21に記載の方法。
  23. 前記触媒材料は、約100Åの所定深度となるまで混合される、請求項22に記載の方法。
  24. 前記触媒層は、向上された金属膜表面付着を与える、請求項21に記載の方法。
  25. 前記触媒材料は、Pd、Ru、Rh、及びPtのうちの少なくとも1つを含む、請求項19に記載の方法。
  26. 前記基板は、Si、GaAs、Ge、SiC、InP、及びGaNのうちの少なくとも1つから形成される、請求項19に記載の方法。
  27. 前記誘電体層は、低誘電率の材料から形成される、請求項19に記載の方法。
  28. 前記低誘電率の材料は、SiO、SiON、ホウ素リン酸ケイ酸塩ガラス(BPSG)、炭素ドープされたガラス(CDG)、フッ素ドープされたガラス(FDG)、エーロゲル、及び層間誘電体のうちの少なくとも1つを含む、請求項27に記載の方法。
  29. 前記金属膜は、Cu、Ni、及びCoWPのうちの少なくとも1つを含む、請求項19に記載の方法。
  30. 請求項19に記載の方法から形成される半導体構造。
JP2008554323A 2006-02-08 2007-02-07 無電解堆積の触媒作用にイオン注入表面改質を用いる金属膜堆積技術 Pending JP2009526402A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US77159106P 2006-02-08 2006-02-08
PCT/US2007/003315 WO2007092529A2 (en) 2006-02-08 2007-02-07 Techniques for depositing metallic films using ion implantation surface modification for catalysis of electroless deposition

Publications (1)

Publication Number Publication Date
JP2009526402A true JP2009526402A (ja) 2009-07-16

Family

ID=38345790

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008554323A Pending JP2009526402A (ja) 2006-02-08 2007-02-07 無電解堆積の触媒作用にイオン注入表面改質を用いる金属膜堆積技術

Country Status (6)

Country Link
US (1) US20070184194A1 (ja)
JP (1) JP2009526402A (ja)
KR (1) KR20080097213A (ja)
CN (1) CN101400824A (ja)
TW (1) TW200746266A (ja)
WO (1) WO2007092529A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011228504A (ja) * 2010-04-20 2011-11-10 Shindengen Electric Mfg Co Ltd 半導体装置の製造方法及び半導体装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI423750B (zh) * 2010-09-24 2014-01-11 Kuang Hong Prec Co Ltd 非導電性載體形成電路結構之製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL38468A (en) * 1971-02-02 1974-11-29 Hughes Aircraft Co Electrical resistance device and its production
US5183795A (en) * 1989-12-13 1993-02-02 Intel Corporation Fully planar metalization process
US6117782A (en) * 1999-04-22 2000-09-12 Advanced Micro Devices, Inc. Optimized trench/via profile for damascene filling
JP2001020077A (ja) * 1999-07-07 2001-01-23 Sony Corp 無電解めっき方法及び無電解めっき液
US7030016B2 (en) * 2004-03-30 2006-04-18 Taiwan Semiconductor Manufacturing Co., Ltd. Post ECP multi-step anneal/H2 treatment to reduce film impurity

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011228504A (ja) * 2010-04-20 2011-11-10 Shindengen Electric Mfg Co Ltd 半導体装置の製造方法及び半導体装置

Also Published As

Publication number Publication date
CN101400824A (zh) 2009-04-01
US20070184194A1 (en) 2007-08-09
KR20080097213A (ko) 2008-11-04
TW200746266A (en) 2007-12-16
WO2007092529A3 (en) 2008-04-03
WO2007092529A2 (en) 2007-08-16
WO2007092529A8 (en) 2008-09-25

Similar Documents

Publication Publication Date Title
KR100711526B1 (ko) 구리 연결선을 갖는 반도체 장치의 제조방법
US8258057B2 (en) Copper-filled trench contact for transistor performance improvement
US9159610B2 (en) Hybrid manganese and manganese nitride barriers for back-end-of-line metallization and methods for fabricating the same
TWI443224B (zh) 藉由包含無電和供電的階段之溼式化學沉積而於圖案化之電介質之上形成金屬層之方法
KR20190064400A (ko) 상호연결 구조물들 및 그 형성 방법들
US9177858B1 (en) Methods for fabricating integrated circuits including barrier layers for interconnect structures
JPH08241895A (ja) 半導体装置及びその製造方法
US5960320A (en) Metal wiring layer forming method for semiconductor device
JPH10189733A (ja) 多孔性誘電体の金属被覆法
US20180166391A1 (en) Interconnect structure having a graphene layer
US11488857B2 (en) Semiconductor device and method of manufacture using a contact etch stop layer (CESL) breakthrough process
EP3963624A1 (en) Fully aligned subtractive processes and electronic devices therefrom
JP2011091242A (ja) 半導体装置の製造方法
US20220223537A1 (en) Method for fabricating interconnection using graphene
US9576852B2 (en) Integrated circuits with self aligned contacts and methods of manufacturing the same
US20070077755A1 (en) Method of forming metal wiring in a semiconductor device
JP2009526402A (ja) 無電解堆積の触媒作用にイオン注入表面改質を用いる金属膜堆積技術
JP2019062190A (ja) 銅配線のためのシード層
JP2010232538A (ja) 半導体装置とその製造方法
JP3248234B2 (ja) 埋め込みプラグの形成方法
JP2001284355A (ja) 半導体装置およびその製造方法
JP3151002B2 (ja) 半導体装置および製造方法
JP3072544B2 (ja) 半導体装置の配線方法
JP3998937B2 (ja) 銅金属化プロセスにおけるTaCNバリア層の製造方法
US20230274932A1 (en) Selective inhibition for selective metal deposition