TWI344674B - Gallium nitride device substrate containing a lattice parameter altering element - Google Patents

Gallium nitride device substrate containing a lattice parameter altering element Download PDF

Info

Publication number
TWI344674B
TWI344674B TW095126924A TW95126924A TWI344674B TW I344674 B TWI344674 B TW I344674B TW 095126924 A TW095126924 A TW 095126924A TW 95126924 A TW95126924 A TW 95126924A TW I344674 B TWI344674 B TW I344674B
Authority
TW
Taiwan
Prior art keywords
layer
gallium nitride
lattice parameter
substrate
additional
Prior art date
Application number
TW095126924A
Other languages
English (en)
Other versions
TW200721267A (en
Inventor
Steven D Lester
Virginia M Robbins
Scott W Corzine
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Publication of TW200721267A publication Critical patent/TW200721267A/zh
Application granted granted Critical
Publication of TWI344674B publication Critical patent/TWI344674B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02496Layer structure
    • H01L21/02505Layer structure consisting of more than two layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies

Description

九、發明說明: 【發明所屬之技術領域】 本發明係有關於含有一晶格參數變更元件之氮化鎵裝 置基材。
C先前技術;J 發明背景 藍寶石及碳化矽係用來作為利用氮化鎵(GaN)材料系 統形成之許多不同電子及光學裝置之基材。氮化鎵材料系 統係指銦(In)、鎵(Ga)、鋁(A1)、及硼(B)與氮之合金藉以形 成一氮化物。一般而言,利用銦、鎵、鋁、硼及氮的各種 不同組成物來形成層以生成各種不同合金組成物,藉以製 造該等裝置。這些合金通常係成長或沉積成為一基材上方 之磊晶層。這些磊晶層通常利用諸如金屬有機化學氣相沉 積(MOCVD)亦稱為有機金屬氣相遙晶(〇MVpE)等成長技 術或其他技術所形成。利用氮化鎵材料系統所形成之典型 材料係包括氮化銦鎵(InGaN)、氮化鋁鎵(A1GaN)、氮化鋁 銦鎵(AlInGaN)及其他。利用氮化鎵材料系統所形成之典型 裝置係譬如包括電晶體及發射約從電磁頻譜的紫外光⑴V) 部分至電磁頻譜的藍及綠可見光部分之光的發光裝置。發 射可見光頻譜的藍及綠部分的光H極體及發射藍光 之雷射裝置係具有包含氮化鎵及氮化銦鎵之主動區。 為了製造-光電裝置,許多材料層係在一基材上方成 長於彼此上直到該裝置完成為止。依據特定組成物而定, 各材料層係具有稱作為“臨界厚度”者。臨界厚度係依據所 =基材、形成該層之材料組成物及該層成長的成 二二:_定臨界厚度之方式係為使一 料層開始發展排差之厚度。排差料材料料格中之= 陷。排差係在相鄰材料層之間存在—晶、 成。排差係、會劣化材料的光學品㈣形 時,時常需要將層形成為盡可能地厚且 有高光學品質之低缺陷材料。藉由 二下來成長材料層’利用彈性應變補償了相鄰層之間 的明格錯配。然而,這可能限制裝置之效用。 並且’利用成長在氮化鎵(GaN)上的氮化銦鎵(InGaN) 作為範例,增加銦含量叫伸—絲裝置的波長係將增加 氮化鎵及氮化銦鎵之間的晶格錯配,故限制了氮化姻嫁材 料層的厚度。氮化銦鎵合金巾之銦濃度及厚度皆因為與下 方氮化鎵之晶格錯配而受到限制。不幸地目前並沒有可 取得的基材材料晶格匹配於氮化銦鎵。 【明内3 發明概要 一氮化鎵裝置基材係包含一層氮化鎵,其含有一設置 於替代基材上方之額外晶格參數變更元件。 一用以形成一氮化鎵裝置基材之方法係包含提供一第 一可犧牲基材,形成一層氮化鎵於第一可犧牲基材上方, 形成一含有一額外晶格參數變更元件之第一層氮化鎵於該 層氮化鎵上方,將一替代基材附接至含有_額外晶格參數 變更元件之該層氮化鎵,及移除可犧牲基材及該層氮化鎵。 1344674 圖式簡單說明 參照下列圖式可更加瞭解本發明。圖中的紐件未必依 實際比例,而是重點放在說明本發明的原理。並且,圖中, 類似的編號代表數個圖式中對應之元件。 5 第1A至1C圖為共同地顯示根據本發明的—實施例之 一含有一晶格參數變更元件之氮化鎵裝置基材的示意圖; 第2圖為顯示根據本發明的一實施例之一用以形成一 基材之示範性方法的流程圖; 第3A至3C圖為共同地顯示一含有一晶格參數變更元 10件之氮化鎵裝置基材的一替代性實施例之示意圖; 第4圖為顯示根據本發明的一實施例之一用以形成— 基材之替代性方法的流程圖。 【實施方式2 較佳實施例之詳細說明 15 雖然將就形成一氮化銦鎵的基材來描述含有一晶格參 數變更元件之氮化鎵裝置基材之根據本發明的實施例,可 形成其他基材。譬如,可形成一氮化銘鎵基材。 第1A至1C圖為共同地顯示一氮化鎵裝置基材之示竞 圖。將在下文描述之層可利用金屬有機化學氣相沉積 20 (M〇CVD)或其他磊晶成長方法予以磊晶成長。第ία圖中, 一可犧牲基材102係例如為藍寶石或碳化矽。一緩衝層1〇4 的氮化鎵係形成於可犧牲基材102上方。緩衝層1〇4通常以 500至800度C範圍的一相對較低成長溫度形成,且通常稱為 一低溫緩衝層。一實施例中,緩衝層104由氮化銘形成且通 7 1344674 常成長約5至50奈米(nm)厚。或者,緩衝層1〇4可由氮化鋁 鎵(AlGaN)形成且亦可作為一蝕刻阻止層之用。如果緩衝層 104包括鋁,緩衝層1〇4的一示範性組成物為AlxGa^N,其 中OSxSl ’ 且較佳為AlxGa“xN,其中x=l (A1N)。 W ίο 15 一氮化鎵中間層106係成長於緩衝層104上方。中間層 106形成至近似1至丨00微米厚度且可摻雜n型或p型。根 據本發明的一實施例中,中間層1〇6掺雜以利使用光電 蝕刻稍後作移除。中間層106可利用諸如習知^1〇(:¥1)成 長、氫化物氣相磊晶成長各種不同技術形成或 可利用一諸如磊晶侧向過度成長等技術形成以形成一相對 較厚且無排差的材料層。當利縣晶#丨向過度成長來形成 時,介電材料係在中間層1〇6表面上方被選擇性圖案化。隨 後繼續氣化鎵的成長’其中後續的氮化鎵材料係自層1〇6的 經曝露表面垂直地成長,然後側向地成長於介電罩幕的表 面上方,而在介電罩幕上方形成無排差區。此程序可重覆 直到達成中間層106的所需要厚度為止。 * 20 根據本發明的一實施例中,一八1(}3\的額外蝕刻阻止 層108係形成於中間層1〇6上方。蝕刻阻止層具有ΑίΑΐχΝ 的組成物,其中OgxS 1。如下文更完整地描述,根據本發 明的一實施例中,蝕刻阻止層1〇8可幫助自一或多個後續成 長的層來移除基材102、緩衝層1〇4及中間層1〇6。具有一額 外晶格參數變更元件之一層11〇氮化鎵係形成於蝕刻阻止 層1〇8(若有包括的話)上。一實施例中,層11〇係包含氮化銦 鎵且具有InojGa^N的組成物。然而,該組成物可包括 8
InxGai_xN,其中。具有近似1〇%銦之一層11〇氮化銦 鎵係可在氮化鎵上成長至最高近似2〇 11111的厚度而無排差 形成,但此實施例中較佳成長至約1〇11111的厚度。藉由將銦 添加至氮化鎵’層11〇係具有大於中間層1〇6的晶格參數之 —晶格參數。GaN的平面中“3軸,,晶格常數係為〜3.19埃 (A) ’ InN的a軸晶格常數為〜3 5〇 a,而In〇 iGa〇 9Nw完全放 晶格常數係為〜3 196 a。因為層UG中之氮化銦嫁及中 間層106中的氮化鎵之間的晶格錯配’氮化銦鎵層11〇係在 壓縮應變條件中成長故其晶格參數符合中間層106的晶 格參數。 根據本發明的另一實施例中,層n〇包括鋁且具有 AViGawN之組成物。然而,該組成物可包括Α1χ(^ χΝ,其 中1。具有近似10%鋁之一層氮化鋁鎵係可在氮化 鎵上成長至最高近似200 nm的厚度而無排差形成,但此實 施例中較佳成長至約1〇〇 nm的厚度。藉由將鋁添加至氮化 鎵,層110係具有小於中間層106的晶格參數之一晶格參 數。因為層110中之氮化鋁鎵及中間層1〇6中的氮化鎵之間 的晶格錯配,氮化鋁鎵層11〇係在一拉張應變條件中成長故 其晶格參數符合t間層106的晶格參數。 第1B圖中,將一結合材料112施加至層11〇上方。結合 材料U2譬如可為一含有鈀、鎢、鈦、或這些物質的一組合 之金屬合金。一替代基材114(亦稱為一新寄主基材)係利用 結合材料112附接至層110。譬如,可利用結合材料112及熱 量與壓縮的一組合將替代基材114結合至層110。結合材料 112較佳應提供層11 ο與替代基材π 4間之一耐久、勒性且可 撓屈並能夠承受超過1〇〇〇度C溫度之連接。一實施例中,替 代基材114係能夠承受超過1〇〇〇度C或更高的溫度,且較佳 具有接近其所附接之層110的TCE之熱膨脹係數(TCE)。馨 如,如果層110為氮化銦鎵,則替代基材114較佳具有類似 於I化銦鎵的TCE之一TCE。適當替代基材材料的範例係包 括矽、氮化鎵、及氮化鋁。 第1C圖中’可犧牲基材1〇2、緩衝層1〇4、中間層1〇6及 如果出現的蝕刻阻止層108係被移除,而留下附接至替代基 材114之層110。中間層106移除之後,層11〇的晶格結構且因 此包括晶格參數係放鬆(亦即,由於層11〇中之銦含量而膨 脹)’故減輕了層11 〇中的應變。此範例中,層11 〇係為中間 層106移除之後具有〜3·196Α晶格常數之一層氮化銦鎵。 可犧牲基材102、緩衝層1〇4、中間層1〇6及如果出現的 蝕刻阻止層108可藉由包括蝕刻、雷射掘除、或這些方式的 一組合等各種不同技術予以移除。利用雷射掘除,使用一 透明替代基材。一高功率紫外雷射係掃描經過透明可犧牲 基材102以融化位於可犧牲基材1〇2及中間層1〇6之介面處 的材料而得以移除可犧牲基材1〇2、緩衝層1〇4及大部份的 中間層106 °然❿,此程序可能在層11〇表面上留下一殘留 量的氮化鎵。留存的氮化鎵可譬如藉由光電蝕刻、或另一 蝕刻程序予以移除。光電蝕刻係依據極性而定,故在此實 施例中,中間層106可摻雜η型以利光電蝕刻。蝕刻阻止層 108的出現係利於自t間層移除留存的氮化鎵。可利用反應 1344674 性離子独刻(RIE)、或另—定時乾触刻技術來移除触刻阻止 層108的氮化贿,而曝露出層UG。中間層⑽的移除係可 讓層110的晶格參數放鬆’故提供一氮化銦鎵、或一氮化銘 錄基材,其上方係成長比起氮化鎵而言將對於用以形成基 5材10G表面的層110具有更接近的晶格匹配之額外材料層。 第2圖為顯不根據本發明之一用以形成一基材之示範 性方法的流程圖200。流程圖中的方塊係顯示本發明的一實 施例且不需依圖示次序進行。方塊2〇2中,提供一可犧牲基 材102。一實施例中,可犧牲基材102為藍寶石,但其亦可 10為碳化矽、或另一材料。方塊204中,一緩衝層1〇4形成於 可犧牲基材102上方。緩衝層1〇4在一相對較低溫度形成, 且在一實施例中為氮化鎵。或者,緩衝層1〇4可為氮化鋁且 可作為一触刻阻止層之用。 方塊206中,一氮化鎵的中間層1〇6係形成於緩衝層1〇4 15上方。方塊208中,一視需要選用的蝕刻阻止層108係形成 於中間層106上方。蝕刻阻止層1〇8譬如可為氮化鋁鎵且利 於可犧牲基材102移除後之中間層1〇6的氮化鎵之移除。 方塊212中,具有一晶格參數變更元件之一層11〇氮化 鎵係形成於中間層1〇6及如果出現的蝕刻阻止層ι〇8上方。 2〇層no可包括銦或鋁或這些物質的一組合。一實施例中,層 110係為氮化銦鎵,具有InQlGaG9N的組成物且近似1〇 nm 厚。方塊214中’將一結合材料112施加至層11〇上方。結合 材料112較佳為—能夠承受超過1000度C溫度之耐久、勒性 且可挽屈的材料。 11 1344674 方塊216中,利用結合材料112及熱量與壓縮的一組合 將一替代基材114附接至層110。方塊218中,可犧牲基材 102、緩衝層104、中間層106及如果出現的蝕刻阻止層1〇8 係被移除。藉由中間層106的移除可讓層110的晶格參數放 5 鬆,故提供一氮化鎵裝置基材,其上係成長比起氮化鎵或 形成於氮化鎵上方的氮化銦鎵而言將對於用以形成基材 100表面之層110具有更接近的晶格匹配之額外材料層。 第3A至3C圖為共同地顯示一含有一晶格參數變更元 件之氮化鎵裝置的一替代性實施例之示意圖。第3A圖中, 10 一基材係包含一替代基材114、一結合材料112、及具有 一晶格參數變更元件之一層110氣化鎵。一實施例中,層110 係包含具有近似10%銦含量之說化銦鎵。 第3B圖中,具有一額外晶格參數變更元件之—層15〇 氮化鎵係形成於層110上。層150類似於層110但具有一不同 15組成物。依據受影響之晶格參數的所需要變化而定,該層 150氮化鎵可包括鋁、銦或另一元件。一實施例中,層15〇 包括銦且具有InxGahN的一組成物,其中〇.1刍χ^〇 2。然 而,層150的組成物可為inxGai χΝ,其中ogxgj。 具有最高近似20%的銦之一層150氮化銦鎵係可在氮 20化銦鎵層110上成長至最高近似20 nm的厚度而無排差形 成,但在此實施例中較佳成長至約1〇 nm的厚度。如前文所 提及,氮化銦鎵層110具有近似10%的銦含量。藉由將層 形成於層11G上方一富含銦層15G可形成至比如果層15〇形 成於氮化鎵上時更厚之一厚度。層11〇係形成一氣化嫁裝置 12 1344674 基材,具有漸進增㈣銦含量之層係可在其上形成至可允 許^有用光電裝置之厚度。層11Q(具有近似__含量) 及層150(具有近似20%的銦含量)之間的晶格錯配雖然仍出 5
10 現=小於具有20%銦含量之一層氮化銦鎵及具有零或極 小銦3量之氮化鎵之間的晶格錯配。
根據本發明之另—實施财,層15Q 近似職含量之氮化編刚吐方,且編氣有叫 組成物,其中〇·;^χ$〇 2。然而,層15〇的组成物可為 AlxGa】_xN,其令。具有最高近似2〇%結之一層⑼ 氮化銦鎵係可在具有近似1〇%銘的一層氮化紹錄上成長至 近似500 nm而無排差形成,但在此實施例中較佳形成至約 250 nm的厚度。藉由將層15〇形成在一含鋁層11〇上方,— 富含紹層150可形成至比起如果層15〇形成於氮化嫁上時更 厚之厚度。層110係形成一氮化銦鎵基材,具有漸進式增加
15的鋁含量之層係可在其上方形成至可允許形成有用光電骏 置之一厚度。層11〇(具有近似1〇%的鋁)及層15〇(具有近似 20%的铭)之間的晶格錯配雖然仍出現但係小於具有2〇%紹 含量之一層氮化鋁鎵及具有零或極小鋁含量之氮化鎵之間 的晶格錯配。 類似於結合材料112,將一結合材料160施加至層15〇的 表面。如上述利用結合材料160將一額外替代基材172附接 至層150。額外替代基材172應呈現與替代基材114相同之數 量。 第3C圖中,替代基材114係譬如如上述藉由蚀刻移除。 13 M4674 流體導件’用來對板材之側面施加流體壓力,將板材 以豎立狀態、非接觸式來支撐; 清潔劑洗淨裝置,配設於搬送裝置之搬送路徑的前述 清潔劑洗淨裝置中任一裝置; 向壓液體噴霧洗淨裝置,配設於搬送路徑之清潔劑洗 淨裝置之下游側的前述高壓液體喷霧洗淨裝置中任一裝置 ;及 & 除水裝置,配设於搬送路徑之高壓液體喷霧洗淨裝置 之下游側的前述除水裝置中任一裝置。 藉此構造,可將板材高效率地洗淨、除水,不受板材 本身重量之影響、來自結構物之大反作用力,。 並且’較佳的洗淨設備是於該高壓液體喷霧洗淨裝置 與4除水裝置之間配設有最終洗淨設備,該最終洗淨設備 ,於搬送裝置兩側具有流體導件。其原因在於,於高壓液 喷霧洗/爭裝置中自板材遊離而浮遊於水中之塵埃等藉來 自上述流體導件之流體被洗掉。 以下,邊參照圖式,邊說明本發明板材之洗 及適用於此洗淨設備之清潔劑洗淨裝置、高壓液體喷霧洗 淨裝置和除水裝置之實施形態。 [實施方式] 於圖1及圖2所示洗淨設備i配設有帶式輸送機2, 用來於矩形平板玻璃G豎立之狀態下,將該玻璃之底邊支 樓並沿水平方向搬送。不限於帶式輸送機,可採用例如輥 道輸送機等周知輸送機。用來沿帶式輸送機2之搬送方向 1344674 化銦鎵層U〇而言將對於用以形成基材3〇〇表面之層l5〇具 有更接近的晶格匹配之額外材料層。此程序係可重覆以生 成具有漸進式增加的銦含量之氮化銦鎵層。或者,層15〇可 利用鋁形成以提供一具有近似2 0 %的鋁之氮化銦鎵層。 此揭不係描述根據本發明之實施例。然而,請瞭解由 申π專利範圍所界定之本發明並不限於所描述的確切實施 【圖式簡单說明】 第1Α至1 c圖為共同地顯示根據本發明的一實施例之 1〇 一含有一晶格參數變更元件之氮化鎵裝置基材的示意圖; 第2圖為顯示根據本發明的一實施例之一用以形成— 基材之示範性方法的流程圖; 第3A至3C圖為共同地顯示一含有一晶格參數變更元 件之氮化鎵裴置基材的一替代性實施例之示意圖;
第4圖為顯示根據本發明的一實施例之一用以形成— 基材之替代性方法的流程圖。 【主要元件符號說明】 112,160…結合材料 114…替代基材 172…額外替代基材 200,400…流程圖 202···方塊 204…方塊 100,300…基材 102…可犧牲基材 104…緩衝層 106···中間層 108···钮刻阻止層 110,150…具有一額外晶格參 數變更元件之層 206…方塊 15

Claims (1)

  1. 第095126924號專利申請案 中文申請專利範圍替換本(99年1月) 十、申請專利範圍: 1. 一種用以形成一氮化鎵裝置基材之方法,包含: 提供一第一可犧牲基材; 將一層氮化鎵形成於該第一可犧牲基材上方; 將一含有一額外晶格參數變更元件之第一層的氮 化鎵形成於該層氮化鎵上方,該額外晶格參數變更元件 導致含有該晶格參數變更元件之第一層的氮化鎵應變 成長,如此一來,含有該晶格參數變更元件之第一層的 氮化鎵之一晶格參數會與該層氮化鎵之一晶格參數一 致; 將一替代基材附接至該含有一額外晶格參數變更 元件之第一層的氮化鎵;及 移除該可犧牲基材及該層氮化鎵,導致含有該晶格 參數變更元件之第一層的氮化鎵鬆弛,並顯露含有該晶 格參數變更元件之第一層的氮化鎵。 2. 如申請專利範圍第1項之方法,其中該額外晶格參數變 更元件係選自鋁及銦。 3. 如申請專利範圍第2項之方法,其中該含有一額外晶格 參數變更元件之第一層的氮化鎵係具有InxGa^N的一 組成物,其中0 S X S 1。 4. 如申請專利範圍第3項之方法,其中該含有一額外晶格 參數變更元件之第一層的氮化鎵係具有In〇.iGaQ.9N的一 組成物。 5. 如申請專利範圍第2項之方法,其中該含有一額外晶格 126031-990119.doc 參數變更元件之第一層的氮化鎵係具有AlxGalxN的一 組成物,其中〇 S X $ 1。 如申请專利範圍第5項之方法,其中該含有一額外晶格 參數變更7L件之第一層的氮化鎵係具有A1〇」Ga〇9N的一 組成物。 7.如申請專利範圍第2項之方法,進一步包含: 在该含有額外晶格參數變更元件之第一層的氮化
    鎵上方形成一含有該額外晶格參數變更元件之第二層 的氮化鎵; ,丨丞何附接至該含有額外晶袼參數: 更元件之第二層的氮化鎵;及 移除該替代基材及料有額外晶格參數變更元 之第一層的氮化鎵。 8. 如申請專利範圍第7項之方法,其中該額外晶格參妻^ 更元件為銦。 9. 如申請專利範圍第8項之方法,其中該等含有一額& 格參數變更元件之第二及後續層的氮化鎵係具; InxGa〗.xN的一組成物,其中。 10. 如申請專利範圍第9 方法其中該含有一額外晶才 參數變更元件之第二層的务#力令〆 ,^ 層的氮化鎵係具有111〇.力牝^的_ 、-夂成物。 126031-990H9.doc
TW095126924A 2005-08-01 2006-07-24 Gallium nitride device substrate containing a lattice parameter altering element TWI344674B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/194,237 US7273798B2 (en) 2005-08-01 2005-08-01 Gallium nitride device substrate containing a lattice parameter altering element

Publications (2)

Publication Number Publication Date
TW200721267A TW200721267A (en) 2007-06-01
TWI344674B true TWI344674B (en) 2011-07-01

Family

ID=37421061

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095126924A TWI344674B (en) 2005-08-01 2006-07-24 Gallium nitride device substrate containing a lattice parameter altering element

Country Status (6)

Country Link
US (2) US7273798B2 (zh)
EP (1) EP1750311A3 (zh)
JP (1) JP5317398B2 (zh)
KR (2) KR101342329B1 (zh)
CN (1) CN1909190B (zh)
TW (1) TWI344674B (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7018909B2 (en) * 2003-02-28 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Forming structures that include a relaxed or pseudo-relaxed layer on a substrate
JP2006193348A (ja) * 2005-01-11 2006-07-27 Sumitomo Electric Ind Ltd Iii族窒化物半導体基板およびその製造方法
JP2009190936A (ja) 2008-02-14 2009-08-27 Sumitomo Electric Ind Ltd Iii族窒化物結晶の製造方法
FR2931293B1 (fr) * 2008-05-15 2010-09-03 Soitec Silicon On Insulator Procede de fabrication d'une heterostructure support d'epitaxie et heterostructure correspondante
EP2151856A1 (en) * 2008-08-06 2010-02-10 S.O.I. TEC Silicon Relaxation of strained layers
EP2151861A1 (en) * 2008-08-06 2010-02-10 S.O.I. TEC Silicon Passivation of etched semiconductor structures
EP2151852B1 (en) 2008-08-06 2020-01-15 Soitec Relaxation and transfer of strained layers
TWI457984B (zh) 2008-08-06 2014-10-21 Soitec Silicon On Insulator 應變層的鬆弛方法
CN102067335A (zh) * 2008-08-22 2011-05-18 晶能光电(江西)有限公司 一种在复合衬底上制备InGaAlN发光器件的方法
EP2159836B1 (en) * 2008-08-25 2017-05-31 Soitec Stiffening layers for the relaxation of strained layers
JP5567569B2 (ja) * 2008-08-27 2014-08-06 ソイテック 選択した格子定数または制御した格子定数を有する半導体材料の層を使用する半導体構造または半導体デバイスを製造する方法
KR20110063773A (ko) * 2008-09-24 2011-06-14 에스.오.아이. 테크 실리콘 온 인슐레이터 테크놀로지스 릴랙싱된 반도체 재료층들을 형성하는 방법들, 반도체 구조들, 디바이스들 및 그를 포함하는 엔지니어링된 기판들
US9117944B2 (en) * 2008-09-24 2015-08-25 Koninklijke Philips N.V. Semiconductor light emitting devices grown on composite substrates
CN102203904B (zh) * 2008-10-30 2013-11-20 S.O.I.探测硅绝缘技术公司 形成具有减小的晶格应变的半导体材料层、半导体结构、装置的方法及包含具有减小的晶格应变的半导体材料层、半导体结构、装置的工程衬底
US8637383B2 (en) 2010-12-23 2014-01-28 Soitec Strain relaxation using metal materials and related structures
ATE555494T1 (de) 2009-02-19 2012-05-15 S O I Tec Silicon Relaxation und übertragung von verspannten materialschichten
US8703623B2 (en) * 2009-06-01 2014-04-22 Massachusetts Institute Of Technology Fabrication technique for gallium nitride substrates
WO2011071568A2 (en) * 2009-08-19 2011-06-16 The Regents Of The University Of California STRUCTURE AND METHOD FOR ACHIEVING SELECTIVE ETCHING IN (Ga,A1,In,B)N LASER DIODES
WO2011069242A1 (en) * 2009-12-09 2011-06-16 Cooledge Lighting Inc. Semiconductor dice transfer-enabling apparatus and method for manufacturing transfer-enabling apparatus
US20110151588A1 (en) * 2009-12-17 2011-06-23 Cooledge Lighting, Inc. Method and magnetic transfer stamp for transferring semiconductor dice using magnetic transfer printing techniques
US8334152B2 (en) * 2009-12-18 2012-12-18 Cooledge Lighting, Inc. Method of manufacturing transferable elements incorporating radiation enabled lift off for allowing transfer from host substrate
US8105852B2 (en) * 2010-01-15 2012-01-31 Koninklijke Philips Electronics N.V. Method of forming a composite substrate and growing a III-V light emitting device over the composite substrate
US8536022B2 (en) * 2010-05-19 2013-09-17 Koninklijke Philips N.V. Method of growing composite substrate using a relaxed strained layer
CN101964385B (zh) 2010-10-28 2012-08-29 映瑞光电科技(上海)有限公司 发光二极管及其形成方法
FR2977260B1 (fr) 2011-06-30 2013-07-19 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiale epaisse de nitrure de gallium sur un substrat de silicium ou analogue et couche obtenue par ledit procede
CN103022057A (zh) * 2011-09-21 2013-04-03 索尼公司 多结太阳能电池、光电转换元件和化合物半导体层叠层结构体
CN103305908A (zh) * 2012-03-14 2013-09-18 东莞市中镓半导体科技有限公司 一种用于GaN生长的复合衬底
JP2013201326A (ja) * 2012-03-26 2013-10-03 Hitachi Cable Ltd 窒化ガリウム基板及びエピタキシャルウェハ
KR102002898B1 (ko) * 2012-09-04 2019-07-23 삼성전자 주식회사 반도체 버퍼 구조체 및 이를 포함하는 반도체 소자
KR102432015B1 (ko) * 2015-11-09 2022-08-12 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 자외선 발광소자 및 발광소자 패키지
KR102608902B1 (ko) 2016-06-14 2023-12-04 삼성전자주식회사 질화물 반도체 기판 제조방법
KR101890520B1 (ko) 2017-02-15 2018-08-21 한양대학교 산학협력단 코어-쉘 구조의 나노 입자를 이용한 질화갈륨 기판의 제조 방법
US10373825B1 (en) 2018-05-29 2019-08-06 Industry-University Cooperation Foundation Hanyang University Method for manufacturing gallium nitride substrate using core-shell nanoparticle

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6958093B2 (en) * 1994-01-27 2005-10-25 Cree, Inc. Free-standing (Al, Ga, In)N and parting method for forming same
JP3121617B2 (ja) * 1994-07-21 2001-01-09 松下電器産業株式会社 半導体発光素子およびその製造方法
US6176925B1 (en) * 1999-05-07 2001-01-23 Cbl Technologies, Inc. Detached and inverted epitaxial regrowth & methods
KR100425341B1 (ko) * 2000-02-08 2004-03-31 삼성전기주식회사 질화물 반도체 발광 소자
FR2835096B1 (fr) * 2002-01-22 2005-02-18 Procede de fabrication d'un substrat auto-porte en materiau semi-conducteur monocristallin
US6800876B2 (en) * 2001-01-16 2004-10-05 Cree, Inc. Group III nitride LED with undoped cladding layer (5000.137)
KR101030068B1 (ko) * 2002-07-08 2011-04-19 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 소자의 제조방법 및 질화물 반도체 소자
US7033858B2 (en) * 2003-03-18 2006-04-25 Crystal Photonics, Incorporated Method for making Group III nitride devices and devices produced thereby
KR100531178B1 (ko) * 2003-07-08 2005-11-28 재단법인서울대학교산학협력재단 중간 질화물 반도체 에피층의 금속상 전환을 이용한질화물 반도체 에피층 성장 방법
JP4600641B2 (ja) * 2004-01-27 2010-12-15 日立電線株式会社 窒化物半導体自立基板及びそれを用いた窒化物半導体発光素子

Also Published As

Publication number Publication date
EP1750311A2 (en) 2007-02-07
TW200721267A (en) 2007-06-01
US7273798B2 (en) 2007-09-25
KR20130095692A (ko) 2013-08-28
KR20070015863A (ko) 2007-02-06
CN1909190A (zh) 2007-02-07
US8039869B2 (en) 2011-10-18
CN1909190B (zh) 2012-03-21
US20070032041A1 (en) 2007-02-08
JP2007106665A (ja) 2007-04-26
KR101509309B1 (ko) 2015-04-06
US20070278622A1 (en) 2007-12-06
JP5317398B2 (ja) 2013-10-16
KR101342329B1 (ko) 2013-12-16
EP1750311A3 (en) 2008-05-28

Similar Documents

Publication Publication Date Title
TWI344674B (en) Gallium nitride device substrate containing a lattice parameter altering element
KR102016046B1 (ko) 실리콘 또는 유사 기판 위에 갈륨 질화물의 두꺼운 에피택셜 층을 제조하는 방법 및 상기 방법을 이용하여 얻어진 층
KR101417732B1 (ko) 낮은 전위 밀도를 가지는 GaN의 성장 공정
JP5331868B2 (ja) 窒化物層上の光電子又は電子デバイス及びその製造方法
JP5371430B2 (ja) 半導体基板並びにハイドライド気相成長法により自立半導体基板を製造するための方法及びそれに使用されるマスク層
TWI437637B (zh) 利用自我分裂來製造氮化鎵單晶基板的方法
JP2004524250A (ja) 窒化ガリウム材料および方法
GB2485418A (en) GaN on Si device substrate with GaN layer including sub-10nm SiNx interlayers that promote crystal growth with reduced threading dislocations
JP2007070154A (ja) Iii−v族窒化物系半導体基板及びその製造方法
TW200912054A (en) Method for preparing substrate for growing gallium nitride and method for preparing gallium nitride substrate
TW200832515A (en) Semiconductor device and method for fabricating the same
WO2014053831A1 (en) Semiconductor material
JP2005317909A (ja) シリコン基板上における窒化物単結晶の成長方法、これを利用した窒化物半導体発光素子及びその製造方法
KR20100104997A (ko) 전위 차단층을 구비하는 질화물 반도체 기판 및 그 제조 방법
Kim et al. Influence of growth parameters on the properties of InGaN/GaN multiple quantum well grown by metalorganic chemical vapor deposition
KR101850537B1 (ko) 반도체 소자
US20200035482A1 (en) Buffer layer for Gallium Nitride-on-Silicon epitaxy
WO2015043961A1 (en) A semiconductor wafer and a method for producing the semiconductor wafer
LI MOCVD GROWTH OF GAN ON 200MM SI AND ADDRESSING FOUNDRY COMPATIBILITY ISSUES
KR20100057365A (ko) 에피택셜 성장 방법 및 이를 이용한 질화물계 발광소자
Zhang MOCVD growth of GaN on 200mm Si and addressing foundry compatibility issues
Han Growth of gallium nitride layers with very low threading dislocation densities