KR20130095692A - 격자 매개변수 변경 원소를 함유하는 질화 갈륨 장치 기판 - Google Patents

격자 매개변수 변경 원소를 함유하는 질화 갈륨 장치 기판 Download PDF

Info

Publication number
KR20130095692A
KR20130095692A KR1020130061046A KR20130061046A KR20130095692A KR 20130095692 A KR20130095692 A KR 20130095692A KR 1020130061046 A KR1020130061046 A KR 1020130061046A KR 20130061046 A KR20130061046 A KR 20130061046A KR 20130095692 A KR20130095692 A KR 20130095692A
Authority
KR
South Korea
Prior art keywords
gallium nitride
layer
substrate
indium
lattice parameter
Prior art date
Application number
KR1020130061046A
Other languages
English (en)
Other versions
KR101509309B1 (ko
Inventor
스티븐 디 레스터
버지니아 엠 로빈스
스코트 더블유 코르진
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20130095692A publication Critical patent/KR20130095692A/ko
Application granted granted Critical
Publication of KR101509309B1 publication Critical patent/KR101509309B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Lasers (AREA)

Abstract

질화 갈륨 장치 기판은 대체 기판 상에 위치된 추가의 격자 매개변수 변경 원소를 함유하는 질화 갈륨 층을 포함한다.

Description

격자 매개변수 변경 원소를 함유하는 질화 갈륨 장치 기판{GALLIUM NITRIDE DEVICE SUBSTRATE CONTAINING A LATTICE PARAMETER ALTERING ELEMENT}
사파이어 및 산화 규소는 질화 갈륨(GaN) 물질 시스템을 사용하여 형성된 많은 상이한 전자제품 및 광학 장치용 기판으로서 사용된다. 질화 갈륨 물질 시스템은 인듐(In), 갈륨(Ga), 알루미늄(Al) 및 붕소(B)의 질소와의 합금을 지칭하고 질화물을 형성한다. 전형적으로, 장치는 인듐, 갈륨, 알루미늄, 붕소 및 질소의 다양한 조성을 사용하여 층을 형성함에 의해 제작하여 다양한 합금 조성을 창출한다. 상기 합금은 전형적으로 기판 상에 에피택셜(epitaxial) 층으로서 성장하거나 침착된다. 상기 에피택셜 층은 전형적으로 성장 기법, 예컨대 금속 유기 화학 증착(MOCVD)를 사용하여 형성되고, 또한 유기-금속 증기 상 에피택시(epitaxy)(OMVPE) 또는 다른 기법을 지칭한다. 질화 갈륨 물질 시스템을 사용하여 형성된 전형적인 물질은 질화 인듐 갈륨(InGaN), 질화 알루미늄 갈륨(AlGaN), 알루미늄 질화 인듐 갈륨(AlInGaN) 및 기타를 포함한다. 질화 갈륨 물질 시스템을 사용하여 형성된 전형적인 장치는 예를 들어 전자기 스펙트럼의 자외선 부분에서 전자기 스펙트럼의 청색 및 녹색 가시광선 부분까지 광을 방출하는 트랜지스터 및 발광 장치를 포함한다. 가시 스펙트럼의 청색 및 녹색 부분에서 광을 방출하는 발광 다이오드 및 청색 광을 방출하는 레이저 장치는 질화 갈륨 및 질화 인듐 갈륨을 포함하는 활성 영역을 갖는다.
광학전자 장치를 제작하기 위해서, 많은 물질 층은 장치가 완료될 때까지 기판 상에 서로 성장한다. 특정 조성에 따라서, 각각의 물질 층은 "임계 두께"로서 지칭된 것을 갖는다. 임계 두께는 사용되는 기판, 층을 형성하는 물질의 조성 및 층이 성장하는 성장 조건에 의존한다. 임계 두께를 정의하는 하나의 방법은 에피택셜 성장한 물질 층이 단층으로 발전하기 시작하는 두께이다. 단층은 물질의 결정 격자에 결함이다. 격자 매개변수가 일치하지 않을 때 단층이 형성되고 인접한 물질 층 사이에 존재한다. 단층은 물질의 광학 품질을 저하시킨다. 상기 층을 에피택셜적으로 형성할 때, 결정 구조를 예방하면서 가능한 만큼의 두께로 성장시켜 높은 광학 품질을 갖는 낮은-결함 물질을 수득하는 것이 바람직하다. 물질 층을 이들의 임계 두께 미만으로 잘 성장시킴에 의해 인접한 층 사이에 격자 불일치가 탄성 변형에 의해 보강된다. 그러나, 이는 장치의 용도를 제한할 수 있다.
추가로, 예로서 질화 갈륨 상에 성장한 질화 인듐 갈륨(InGaN)을 사용하여, 광학 장치의 파장을 확장시키는 인듐 함량을 증가는 질화 갈륨과 질화 인듐 갈륨 사이에 격자 불일치를 증가시키고 따라서 질화 인듐 갈륨 물질 층의 두께를 제한한다. 질화 인듐 갈륨 합금에서 두께 및 인듐 농도 둘다는 하부 질화 갈륨에 의한 격자 불일치 때문에 제한된다. 불행히도, 어떤 현재 이용가능한 기판 물질은 질화 인듐 갈륨에 일치하는 격자가 없다.
질화 갈륨 장치 기판은 대체 기판 상에 위치된 추가의 격자 매개변수 변경 원소를 함유하는 질화 갈륨 층을 포함한다.
질화 갈륨 장치 기판을 형성하는 방법은 제 1 희생 기판 상에 질화 갈륨 층을 형성하는 단계, 질화 갈륨 층 상에 추가의 격자 매개변수 변경 원소를 함유하는 질화 갈륨의 제 1 층을 형성하는 단계, 대체 기판을 추가의 격자 매개변수 변경 원소를 함유하는 질화 갈륨 층에 부착시키는 단계 및 희생 기판 및 질화 갈륨 층을 제거하는 단계를 포함한다.
본 발명의 방법에 따라서, 대체 기판 상에 위치된 추가의 격자 매개변수 변경 원소를 함유하는 질화 갈륨 층을 포함하는 질화 갈륨 장치 기판이 제공된다.
본 발명은 다음 도면에 참조하여 보다 용이하게 이해될 수 있다. 도면에서 성분은 본 발명의 원리를 명확하게 도시하도록 위치되는 대신 규모, 게다가, 도면에서 참조 번호는 몇 가지 관점을 통해 상응하는 부를 지칭한다.
도 1a 내지 1c는 본 발명의 실시태양에 따른 격자 매개변수 변경 원소를 함유하는 질화 갈륨 장치 기판을 집합적으로 도시하는 도면이다.
도 2는 본 발명의 실시태양에 따른 기판을 형성하기 위한 예시적인 방법을 도시하는 흐름도이다.
도 3a 내지 3c는 격자 매개변수 변경 원소를 함유하는 질화 갈륨 장치 기판의 대안적 실시태양을 집합적으로 도시하는 도면이다.
도 4는 본 발명의 실시태양에 따른 기판을 형성하기 위한 대안적인 방법을 도시하는 흐름도이다.
격자 매개변수 변경 원소를 함유하는 질화 갈륨 장치 기판의 발명에 따른 실시태양에서 질화 인듐 갈륨의 기판을 형성하는 내용이 기술될 지라도, 다른 기판이 형성될 수 있다. 예를 들어, 질화 알루미늄 갈륨 기판이 형성될 수 있다.
도 1a 내지 1c는 질화 갈륨 장치 기판을 집합적으로 도시하는 도면이다. 다음에 기술된 장치는 금속 유기 화학 증착(MOCVD) 또는 다른 에피택셜 성장 방법을 사용하는 에피택셜 성장될 수 있다. 도 1a에서, 희생 기판(102)은 예시적으로 사파이어 또는 탄화 규소이다. 질화 갈륨의 완충 층(104)은 희생 기판(102) 상에 형성된다. 완충 층(104)은 전형적으로 500 내지 800℃의 범위에 상대적으로 낮은 성장 온도에서 형성되고 전형적으로 저온 완충 층으로서 지칭된다. 하나의 실시태양에서, 완충 층(104)은 질화 알루미늄으로 형성되고 전형적으로 약 5 내지 50nm 두께로 성장한다. 다르게는, 완충 층(104)이 질화 알루미늄 갈륨(AlGaN)으로 형성될 수 있고 또한 에칭 중단 층으로 기능할 수 있다. 완충 층(104)이 알루미늄을 포함하는 경우, 완충 층(104)의 대표적인 조성은 AlxGa1 -xN(이때, 0＜x≤1)이고, 바람직하게는 AlxGa1 - xN(이때, x=1)(AlN)이다.
질화 갈륨 중간 층(106)이 완충 층(104) 상에서 성장한다. 중간 층(106)을 약 1 내지 100㎛의 두께로 형성하고 n-유형 또는 p-유형으로 도핑할 수 있다. 본 발명에 따른 하나의 실시태양에서, 중간 층(106)을 n-유형으로 도핑하여 광-전기 에칭을 사용하여 이후 제거를 촉진시킨다. 중간 층(106)은 다양한 기법, 예컨대 통상적인 MOCVD 성장, 수소화 증기 상 에피택셜 성장(HVPE)을 사용하여 형성되거나 에피택셜 측면 과성장과 같은 기법을 사용하여 상대적인 두께 및 단층이 없는 물질 층을 형성할 수 있다. 에피택셜 측면 과성장을 사용하여 형성될 때, 유전체 물질은 중간 층(106)의 표면 상에 선택적으로 패턴화된다. 이어서, 이후의 질화 갈륨 물질이 층(106)의 노출된 표면으로부터 수직으로 성장한 후 유전체 마스크의 표면 상에 측면으로 성장하고 유전체 마스크 상에 단층이 없는 영역을 형성할 때까지 질화 갈륨의 성장을 지속한다. 상기 방법을 중간 층(106)의 목적 두께가 달성될 때까지 반복할 수 있다.
본 발명에 따른 하나의 실시태양에서, AlGaN의 추가의 에칭 중단 층(108)을 중간 층(106) 상에 형성한다. 에칭 중단 층은 AlxGa1 - xN(이때, 0≤x≤1)의 조성을 갖는다. 이후에서 보다 충분하게 기술된 바와 같이, 본 발명에 따른 하나의 실시태양에서 에칭 중단 층(108)은 기판(102), 완충 층(104) 및 하나 이상의 이후에 성장 층으로부터 중간 층(106)의 제거를 돕는다. 추가의 격자 매개변수 변경 원소를 갖는 질화 갈륨 층(110)을 에칭 중단 층(108)(포함될 경우) 중에 형성한다. 하나의 실시태양에서, 층(110)은 질화 인듐 갈륨을 포함하고 In0 .1Ga0 .9N의 조성을 갖는다. 그러나, 조성이 InxGa1 -xN(이때, 0＜x＜1)를 포함할 수 있다. 약 10% 인듐을 갖는 질화 인듐 갈륨 층(110)은 단층 형성 없이 질화 갈륨이 약 20nm 이하의 두께로 성장할 수 있지만, 상기 실시태양에서 바람직하게 약 10nm의 두께로 성장한다. 인듐을 질화 갈륨에 첨가함에 의해, 층(110)은 중간 층(106)의 격자 매개변수보다 큰 격자 매개변수를 갖는다. GaN의 면상 "a-축" 격자 상수는 약 3.19Å이고, InN의 a-축 격자 상수는 약 3.50Å이고, In0 .1Ga0 .9N의 완전 이완된 a-축 격자 상수는 약 3.196Å이다. 층(110)중 질화 인듐 갈륨과 중간 층(106)중 질화 갈륨 사이의 격자 불일치 때문에, 질화 인듐 갈륨 층(110)은 압축적으로 변형된 조건에서 성장함에 따라서 그의 격자 매개변수는 중간 층(106)의 격자 매개변수에 따른다.
본 발명의 또다른 실시태양에서, 층(110)은 알루미늄을 포함하고 Al0 .1Ga0 .9N의 조성을 갖는다. 그러나, 조성은 AlxGa1 -xN(0＜x＜1)을 포함할 수 있다. 약 10% 알루미늄을 갖는 질화 알루미늄 갈륨 층(110)은 단층 형성 없이 질화 갈륨이 약 200nm 이하의 두께로 성장할 수 있지만, 상기 실시태양에서 바람직하게 약 100nm의 두께로 성장한다. 알루미늄을 질화 갈륨에 첨가함에 의해, 층(110)은 중간 층(106)의 격자 매개변수보다 작은 격자 매개변수를 갖는다. 층(110)중 질화 알루미늄 갈륨과 중간 층(106)중 질화 갈륨 사이의 격자 불일치 때문에, 질화 알루미늄 갈륨 층(110)은 인장 변형된 조건에서 성장함에 따라서 그의 격자 매개변수는 중간 층(106)의 격자 매개변수에 따른다.
도 1b에서, 결합 물질(112)을 층(110) 상에 도포한다. 결합 물질(110)을 예를 들어 팔라듐, 텅스텐, 티탄 또는 이들의 조합을 함유하는 금속 합금일 수 있다. 결합 물질(112)을 사용하는 층(110)에 대체 기판(114)(또한 신규한 호스트 기판으로 지칭됨)을 부착시킨다. 예를 들어, 대체 기판(114)을 결합 물질(112), 및 열 및 압착의 조합을 사용하여 층(110)에 결합시킬 수 있다. 결합 물질(112)은 바람직하게 층(110)과 대체 기판(114) 사이에 내구적, 탄력적 유연한 연결을 제공하고, 또한 1000℃ 초과의 온도에서 견딜 수 있다. 하나의 실시태양에서, 대체 기판(114)은 1000℃ 이하 또는 초과의 온도를 견딜 수 있고 바람직하게는 부착된 층(110)의 열 팽창 계수(TCE)에 가까운 TCE를 갖는다. 예를 들어, 층(110)이 질화 인듐 갈륨인 경우, 대체 기판(114)은 바람직하게 질화 인듐 갈륨의 TCE에 유사한 TCE를 갖는다. 적합한 대체 기판 물질의 예로는 규소, 질화 갈륨 및 질화 알루미늄을 포함한다.
도 1c에서, 희생 기판(102), 완충 층(104), 중간 층(106) 및 존재하는 경우 에칭 중단 층(108)이 대체 기판(114)에 부착된 층(110)을 남기면서 제거된다. 중간 층(106)의 제거 후, 층(110)의 격자 구조 및 이후의 격자 구조는 이완함(즉, 층(110)중 인듐 함량에 따라서 팽창함)에 따라서 층(110)중 변형을 경감시킨다. 상기 예에서, 층(110)은 중간 층(106)의 제거 후 약 3.196Å의 격자 상수를 갖는 질화 인듐 갈륨 층이다.
희생 기판(102), 완충 층(104), 중간 층(106) 및 존재하는 경우 에칭 중단 층(108)을 에칭, 레이저 리프트-오프(lift-off) 또는 이들의 조합을 포함하는 다양한 기법에 의해 제거할 수 있다. 레이저 리프트-오프를 사용하여, 투명 대체 기판을 사용한다. 고 전력 자외선 레이저를 투명 희생 기판(102)을 통하여 조사하여 희생 기판(102), 및 희생 기판(102), 완충 층(104) 및 대부분의 중간 층(106)의 제거를 허용하는 희생 기판(102)과 중간 층(106)의 경계면에서 물질을 용융시킨다. 그러나, 상기 방법은 층(110)의 표면내에 질화 갈륨의 잔류 양을 남길 수 있다. 잔류하는 질화 갈륨을 예를 들어 광-전기 에칭 또는 또다른 에칭 방법에 의해 제거할 수 있다. 광-전기 에칭은 극성 의존성이고, 따라서 상기 실시태양에서 중간 층(106)을 n-유형 도핑하여 광-전기 에칭을 촉진할 수 있다. 에칭 중단 층(108)의 존재는 중간 층에서 남아있는 질화 갈륨의 제거를 촉진한다. 반응성 이온 에칭(REI) 또는 또다른 시차 건조-에칭 기법을 사용하여 에칭 중단 층(108)의 질화 알루미늄 갈륨을 제거하여 층(110)을 노출시킬 수 있다. 중간 층(106)의 제거는 층(110)의 격자 매개변수가 이완하여 질화 갈륨인 것보다 기판(100)의 표면을 형성하는 층(110)에 보다 근접한 격자 일치를 갖는 추가의 물질 층이 성장하는 질화 인듐 갈륨 또는 질화 알루미늄 갈륨 기판을 제공한다.
도 2는 본 발명에 따라 기판을 형성하기 위한 대표적인 방법을 예시하는 흐름도(200)이다. 흐름도에서 블록은 본 발명의 하나의 실시태양을 나타내고 제시된 순서로 수행할 필요는 없다. 블록(202)에서, 희생 기판(102)을 제공한다. 하나의 실시태양에서, 희생 기판(102)은 사파이어지만, 탄화 규소 또는 또다른 물질일 수 있다. 블록(204)에서, 완충 층(104)을 희생 기판(102) 상에 형성한다. 완충 층(104)를 상대적으로 낮은 온도에서 형성하고, 하나의 실시태양에서 이는 질화 갈륨이다. 다르게는, 완충 층(104)이 질화 알루미늄일 수 있고 에칭 중단 층으로서 기능할 수 있다.
블록(206)에서, 질화 갈륨의 중간 층(106)을 완충 층(104) 상에 형성한다. 블록(208)에서, 광학 에칭 중단 층(108)은 중간 층(106) 위에 형성된다. 에칭 중단 층(108)은 예를 들어 질화 알루미늄 갈륨일 수 있고 희생 기판(102)의 제거 후 중간 층(106)의 질화 갈륨의 제거를 촉진시킨다.
블록(212)에서, 격자 매개변수 변경 원소를 갖는 질화 갈륨 층(110)을 존재하는 경우 중간 층(106) 및 에칭 중단 층(108) 상에 형성한다. 층(110)은 인듐 또는 알루미늄 또는 이들의 조합을 포함할 수 있다. 하나의 실시태양에서, 층(110)은 질화 인듐 갈륨이고, In0 .1Ga0 .9N의 조성을 갖고 약 10nm 두께이다. 블록(214)에서, 결합 물질(112)을 층(110) 상에 도포한다. 결합 물질(112)은 바람직하게 1000℃ 초과의 온도에서 견딜 수 있는 내구적, 탄력적 유연한 물질이다.
블록(216)에서, 결합 물질(112), 및 열 및 압착의 조합을 사용하여 층(110)에 대체 기판(114)을 부착시킨다. 블록(218)에서, 희생 기판(102), 완충 층(114), 중간 층(106) 및 존재하는 경우 에칭 중단 층(108)을 제거한다. 중간 층(106)의 제거는 층(110)의 격자 매개변수가 이완하여 질화 갈륨, 또는 질화 갈륨 상에 형성된 질화 인듐 갈륨인 것 보다 기판(100)의 표면을 형성하는 층(110)에 보다 근접한 격자 일치를 갖는 추가의 물질 층이 성장하는 질화 갈륨 장치 기판을 제공한다.
도 3a 내지 3c는 격자 매개변수 변경 원소를 함유하는 질화 갈륨 장치 기판의 대안적인 실시태양을 집합적으로 예시하는 도면이다. 도 3a에서, 기판(100)은 대체 기판(114), 결합 물질(112), 및 격자 매개변수 변경 원소를 갖는 질화 갈륨 층(110)을 포함한다. 하나의 실시태양에서, 층(110)은 약 10% 인듐 함량을 갖는 질화 인듐 갈륨을 포함한다.
도 3b에서, 추가의 격자 매개변수 변경 원소를 갖는 질화 갈륨 층(150)은 층(110) 위에 형성된다. 층(150)은 층(110)과 유사하지만 상이한 조성을 갖는다. 격자 매개변수의 목적하는 변화가 일어남에 따라서, 질화 갈륨 층(150)은 알루미늄, 인듐 또는 또다른 원소를 포함할 수 있다. 하나의 실시태양에서, 층(150)은 인듐을 포함하고 InxGa1 - xN(이때, 0.1≤x≤0.2)의 조성을 갖는다. 그러나, 층(150)의 조성은 InxGa1 -xN(이때, 0＜x＜1)일 수 있다.
약 20% 이하의 인듐을 갖는 질화 인듐 갈륨 층(150)은 단층의 형성 없이 약 20nm 이하의 두께로 질화 인듐 갈륨 층(110)에서 성장할 수 있지만, 하나의 실시태양에서 바람직하게 약 10nm의 두께로 성장한다. 상기에서 언급된 바와 같이, 질화 인듐 갈륨 층(110)은 약 10%의 인듐 함량을 갖는다. 층(110) 상에 층(150)을 형성함에 의해, 인듐이 풍부한 층(150)을 층(150)이 질화 갈륨 상에 형성하는 경우보다 두꺼운 두께로 형성할 수 있다. 층(110)은 점진적으로 증가된 인듐 함량을 갖는 층이 유용한 광학 전기 장치의 형성을 허용하는 두께로 형성될 수 있는 질화 갈륨 장치 기판을 형성한다. 여전히 존재하는 경우 층(110)(약 10% 인듐 함량을 가짐)과 층(150)(약 20% 인듐 함량을 가짐) 사이의 격자 불일치는 20% 인듐 함량을 갖는 질화 인듐 갈륨 층과 인듐 함량을 전혀 또는 거의 갖지 않는 질화 갈륨 층 사이에 격자 불일치보다 더 작다.
본 발명에 따른 또다른 실시태양에서, 층(150)을 약 10% 알루미늄 함량을 갖는 질화 알루미늄 갈륨 층(110) 상에 형성하고 AlxGa1 - xN(이때, 0.1≤x≤0.2)의 조성을 갖는다. 그러나, 층(150)의 조성이 AlxGa1 -xN(이때, 0＜x＜1)의 조성일 수 있다. 약 20% 이하의 알루미늄을 갖는 질화 알루미늄 갈륨 층(150)은 단층의 형성 없이 약 500nm 이하의 두께로 약 10% 알루미늄을 갖는 질화 알루미늄 갈륨 층중에 성장할 수 있지만, 하나의 실시태양에서 바람직하게 약 250nm의 두께로 형성한다. 알루미늄-함유 층(110) 상에 층(150)을 형성하여, 알루미늄이 풍부한 층(150)을, 층(150)이 질화 갈륨 상에 형성되는 경우보다 두꺼운 두께로 형성할 수 있다. 층(110)은 점진적으로 증가된 알루미늄 함량을 갖는 층이 유용한 광학 전기 장치의 형성을 허용하는 두께로 형성될 수 있는 질화 알루미늄 갈륨 장치 기판을 형성한다. 여전히 존재하는 경우 층(110)(약 10% 알루미늄 함량을 가짐)과 층(150)(약 20% 알루미늄 함량을 가짐) 사이의 격자 불일치는 20% 알루미늄 함량을 갖는 질화 알루미늄 갈륨 층과 알루미늄 함량을 전혀 또는 거의 갖지 않는 질화 갈륨 층 사이에 격자 불일치보다 더 작다.
결합 물질(112)에 유사한 결합 물질(160)을 층(150)의 표면에 도포한다. 추가의 대체 기판(172)을 상기에서 기술된 바와 같이 결합 물질(160)을 사용하여 층(150)에 부착시킨다. 추가의 대체 기판(172)은 대체 기판(114)과 동일한 품질을 나타내야 한다.
도 3c에서, 대체 기판(114)을 예를 들어 상기에서 기술된 바와 같은 에칭에 의해 제거한다. 대체 기판이 사파이어인 경우, 레이저 리프트-오프를 사용하여 제거할 수 있다. 대체 기판이 규소인 경우, 습윤 에칭 방법을 사용하여 제거할 수 있다. 상기 방식에서, 기술된 성장 방법을 반복함에 의해, 높은 인듐 또는 알루미늄 함량을 갖는 기판을 성장시켜 거의 단층 결함을 갖지 않고 높은 광학 품질을 갖는 질화 갈륨 물질 시스템에 광학 전기 장치의 형성을 위한 질화 인듐 갈륨 또는 질화 알루미늄 갈륨 장치 기판을 제공할 수 있다.
도 4는 본 발명에 따른 기판을 형성하기 위한 대안적인 방법을 예시하는 흐름도(400)이다. 흐름도중 블록은 본 발명의 대안적인 실시태양을 나타내고 제시된 순서로 수행할 필요는 없다. 블록(402)에서, 격자 매개변수 변경 원소를 함유하는 질화 갈륨 장치 기판(100)을 제공한다. 하나의 실시태양에서, 약 10%의 인듐의 층(100)을 제공한다. 다르게는, 약 10%의 알루미늄의 층을 제공할 수 있다. 블록(404)에서, 격자 매개변수 변경 원소를 갖는 질화 갈륨 층(150)을 층(110) 상에 형성한다. 층(150)은 인듐, 알루미늄, 갈륨 또는 이들의 조합을 포함할 수 있다. 상기 실시태양에서, 층(150)은 인듐 및 갈륨을 포함하고 약 In0 .2Ga0 .8N의 조성을 갖고 약 10nm의 두께로 형성된다. 블록(406)에서, 결합 물질(160)을 층(150) 상에 도포한다. 결합 물질(160)은 바람직하게 1000℃ 초과의 온도에서 견딜 수 있는 내구적, 탄력적 유연한 물질이다.
블록(408)에서, 결합 물질(160), 및 열 및 압착의 조합을 사용하여 층(150)에 추가의 대체 기판(172)을 부착시킨다. 블록(412)에서, 본래의 대체 기판(114) 및 층(110)을 제거하여 추가의 대체 기판(172) 및 약 20% 인듐을 함유하는 질화 인듐 갈륨 층(150)을 남긴다. 층(110)의 제거는 층(50)의 격자 매개변수가 추가로 이완하여 질화 갈륨 또는 질화 인듐 갈륨 층(110)인 것보다 기판(300)의 표면을 형성하는 층(150)에 보다 근접한 격자 일치를 갖는 추가의 물질 층이 성장하는, 상기 예에서 인듐 함량 20%를 갖는 질화 인듐 갈륨 장치 기판을 제공한다. 상기 방법일 반복하여 점진적으로 증가하는 인듐 함량을 갖는 질화 인듐 갈륨 층을 창출할 수 있다. 다르게는, 알루미늄을 사용하여 층(150)을 형성하고 약 20% 알루미늄을 갖는 질화 알루미늄 갈륨 층을 제공할 수 있다.
상기 명세서는 본 발명에 따른 실시태양을 기술한다. 그러나 하기의 특허청구범위에서 정의된 본 발명은 기술된 정확한 실시태양으로 제한되지 않는 것으로 이해된다.

Claims (5)

  1. 대체 기판 상에 위치한 추가의 격자 매개변수 변경 원소를 함유하는 질화 갈륨 층을 포함하는 질화 갈륨 장치 기판으로서,
    상기 추가의 격자 매개변수 변경 원소를 함유하는 질화 갈륨 층이 InxGa1 -xN(이때, 0<x<1)의 조성을 갖는, 질화 갈륨 장치 기판.
  2. 제 1 항에 있어서,
    추가의 격자 매개변수 변경 원소를 함유하는 질화 갈륨 층이 InxGa1 - xN(이때, 0.1≤x≤0.5)의 조성을 갖는, 질화 갈륨 장치 기판.
  3. 제 1 항에 있어서,
    추가의 격자 매개변수 변경 원소를 함유하는 질화 갈륨 층이 In0 .1Ga0 .9N의 조성을 갖는, 질화 갈륨 장치 기판.
  4. 제 1 항에 있어서,
    추가의 격자 매개변수 변경 원소를 함유하는 질화 갈륨 층이 In0 .2Ga0 .8N의 조성을 갖는, 질화 갈륨 장치 기판.
  5. 제 1 항에 있어서,
    추가의 격자 매개변수 변경 원소를 함유하는 질화 갈륨 층이 20nm 이하의 두께를 갖는, 질화 갈륨 장치 기판.
KR20130061046A 2005-08-01 2013-05-29 격자 매개변수 변경 원소를 함유하는 질화 갈륨 장치 기판 KR101509309B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/194,237 US7273798B2 (en) 2005-08-01 2005-08-01 Gallium nitride device substrate containing a lattice parameter altering element
US11/194,237 2005-08-01

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020060071685A Division KR101342329B1 (ko) 2005-08-01 2006-07-28 격자 매개변수 변경 원소를 함유하는 질화 갈륨 장치 기판

Publications (2)

Publication Number Publication Date
KR20130095692A true KR20130095692A (ko) 2013-08-28
KR101509309B1 KR101509309B1 (ko) 2015-04-06

Family

ID=37421061

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020060071685A KR101342329B1 (ko) 2005-08-01 2006-07-28 격자 매개변수 변경 원소를 함유하는 질화 갈륨 장치 기판
KR20130061046A KR101509309B1 (ko) 2005-08-01 2013-05-29 격자 매개변수 변경 원소를 함유하는 질화 갈륨 장치 기판

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020060071685A KR101342329B1 (ko) 2005-08-01 2006-07-28 격자 매개변수 변경 원소를 함유하는 질화 갈륨 장치 기판

Country Status (6)

Country Link
US (2) US7273798B2 (ko)
EP (1) EP1750311A3 (ko)
JP (1) JP5317398B2 (ko)
KR (2) KR101342329B1 (ko)
CN (1) CN1909190B (ko)
TW (1) TWI344674B (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7018909B2 (en) * 2003-02-28 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Forming structures that include a relaxed or pseudo-relaxed layer on a substrate
JP2006193348A (ja) * 2005-01-11 2006-07-27 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体基板およびその製造方法
JP2009190936A (ja) * 2008-02-14 2009-08-27 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶の製造方法
FR2931293B1 (fr) * 2008-05-15 2010-09-03 Soitec Silicon On Insulator Procede de fabrication d'une heterostructure support d'epitaxie et heterostructure correspondante
EP2151861A1 (en) * 2008-08-06 2010-02-10 S.O.I. TEC Silicon Passivation of etched semiconductor structures
TWI457984B (zh) 2008-08-06 2014-10-21 Soitec Silicon On Insulator 應變層的鬆弛方法
EP2151852B1 (en) * 2008-08-06 2020-01-15 Soitec Relaxation and transfer of strained layers
EP2151856A1 (en) * 2008-08-06 2010-02-10 S.O.I. TEC Silicon Relaxation of strained layers
US8435816B2 (en) * 2008-08-22 2013-05-07 Lattice Power (Jiangxi) Corporation Method for fabricating InGaAlN light emitting device on a combined substrate
EP2159836B1 (en) * 2008-08-25 2017-05-31 Soitec Stiffening layers for the relaxation of strained layers
KR101233105B1 (ko) * 2008-08-27 2013-02-15 소이텍 선택되거나 제어된 격자 파라미터들을 갖는 반도체 물질층들을 이용하여 반도체 구조물들 또는 소자들을 제조하는 방법
EP2329517A1 (en) * 2008-09-24 2011-06-08 S.O.I.Tec Silicon on Insulator Technologies Methods of forming relaxed layers of semiconductor materials, semiconductor structures, devices and engineered substrates including same
US9117944B2 (en) * 2008-09-24 2015-08-25 Koninklijke Philips N.V. Semiconductor light emitting devices grown on composite substrates
US8637383B2 (en) 2010-12-23 2014-01-28 Soitec Strain relaxation using metal materials and related structures
JP5907730B2 (ja) 2008-10-30 2016-04-26 エス・オー・アイ・テック・シリコン・オン・インシュレーター・テクノロジーズ 低減した格子ひずみを備えた半導体材料、同様に包含する半導体構造体、デバイス、および、加工された基板を製造する方法
EP2221853B1 (en) 2009-02-19 2012-04-25 S.O.I. TEC Silicon Relaxation and transfer of strained material layers
US8703623B2 (en) * 2009-06-01 2014-04-22 Massachusetts Institute Of Technology Fabrication technique for gallium nitride substrates
US20110044364A1 (en) * 2009-08-19 2011-02-24 The Regents Of The University Of California STRUCTURE AND METHOD FOR ACHIEVING SELECTIVE ETCHING IN (Ga,Al,In,B)N LASER DIODES
WO2011069242A1 (en) * 2009-12-09 2011-06-16 Cooledge Lighting Inc. Semiconductor dice transfer-enabling apparatus and method for manufacturing transfer-enabling apparatus
US20110151588A1 (en) * 2009-12-17 2011-06-23 Cooledge Lighting, Inc. Method and magnetic transfer stamp for transferring semiconductor dice using magnetic transfer printing techniques
US8334152B2 (en) * 2009-12-18 2012-12-18 Cooledge Lighting, Inc. Method of manufacturing transferable elements incorporating radiation enabled lift off for allowing transfer from host substrate
US8105852B2 (en) * 2010-01-15 2012-01-31 Koninklijke Philips Electronics N.V. Method of forming a composite substrate and growing a III-V light emitting device over the composite substrate
US8536022B2 (en) * 2010-05-19 2013-09-17 Koninklijke Philips N.V. Method of growing composite substrate using a relaxed strained layer
CN101964385B (zh) * 2010-10-28 2012-08-29 映瑞光电科技(上海)有限公司 发光二极管及其形成方法
FR2977260B1 (fr) 2011-06-30 2013-07-19 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiale epaisse de nitrure de gallium sur un substrat de silicium ou analogue et couche obtenue par ledit procede
CN103022057A (zh) * 2011-09-21 2013-04-03 索尼公司 多结太阳能电池、光电转换元件和化合物半导体层叠层结构体
CN103305908A (zh) * 2012-03-14 2013-09-18 东莞市中镓半导体科技有限公司 一种用于GaN生长的复合衬底
JP2013201326A (ja) * 2012-03-26 2013-10-03 Hitachi Cable Ltd 窒化ガリウム基板及びエピタキシャルウェハ
KR102002898B1 (ko) * 2012-09-04 2019-07-23 삼성전자 주식회사 반도체 버퍼 구조체 및 이를 포함하는 반도체 소자
KR102432015B1 (ko) * 2015-11-09 2022-08-12 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 자외선 발광소자 및 발광소자 패키지
KR102608902B1 (ko) 2016-06-14 2023-12-04 삼성전자주식회사 질화물 반도체 기판 제조방법
KR101890520B1 (ko) 2017-02-15 2018-08-21 한양대학교 산학협력단 코어-쉘 구조의 나노 입자를 이용한 질화갈륨 기판의 제조 방법
US10373825B1 (en) 2018-05-29 2019-08-06 Industry-University Cooperation Foundation Hanyang University Method for manufacturing gallium nitride substrate using core-shell nanoparticle

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6958093B2 (en) * 1994-01-27 2005-10-25 Cree, Inc. Free-standing (Al, Ga, In)N and parting method for forming same
WO1996003776A1 (fr) * 1994-07-21 1996-02-08 Matsushita Electric Industrial Co., Ltd. Dispositif a semi-conducteur emettant de la lumiere et procede de production de celui-ci
US6176925B1 (en) * 1999-05-07 2001-01-23 Cbl Technologies, Inc. Detached and inverted epitaxial regrowth & methods
KR100425341B1 (ko) * 2000-02-08 2004-03-31 삼성전기주식회사 질화물 반도체 발광 소자
FR2835096B1 (fr) * 2002-01-22 2005-02-18 Procede de fabrication d'un substrat auto-porte en materiau semi-conducteur monocristallin
US6800876B2 (en) * 2001-01-16 2004-10-05 Cree, Inc. Group III nitride LED with undoped cladding layer (5000.137)
KR101030068B1 (ko) * 2002-07-08 2011-04-19 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 소자의 제조방법 및 질화물 반도체 소자
KR100678407B1 (ko) * 2003-03-18 2007-02-02 크리스탈 포토닉스, 인코포레이티드 Ⅲ족 질화물 장치를 제조하는 방법과 이 방법으로 제조된장치
KR100531178B1 (ko) * 2003-07-08 2005-11-28 재단법인서울대학교산학협력재단 중간 질화물 반도체 에피층의 금속상 전환을 이용한질화물 반도체 에피층 성장 방법
JP4600641B2 (ja) * 2004-01-27 2010-12-15 日立電線株式会社 窒化物半導体自立基板及びそれを用いた窒化物半導体発光素子

Also Published As

Publication number Publication date
KR101509309B1 (ko) 2015-04-06
TWI344674B (en) 2011-07-01
JP5317398B2 (ja) 2013-10-16
CN1909190A (zh) 2007-02-07
JP2007106665A (ja) 2007-04-26
US20070032041A1 (en) 2007-02-08
EP1750311A2 (en) 2007-02-07
CN1909190B (zh) 2012-03-21
US7273798B2 (en) 2007-09-25
EP1750311A3 (en) 2008-05-28
TW200721267A (en) 2007-06-01
KR20070015863A (ko) 2007-02-06
US20070278622A1 (en) 2007-12-06
US8039869B2 (en) 2011-10-18
KR101342329B1 (ko) 2013-12-16

Similar Documents

Publication Publication Date Title
KR101342329B1 (ko) 격자 매개변수 변경 원소를 함유하는 질화 갈륨 장치 기판
JP5371430B2 (ja) 半導体基板並びにハイドライド気相成長法により自立半導体基板を製造するための方法及びそれに使用されるマスク層
JP5331868B2 (ja) 窒化物層上の光電子又は電子デバイス及びその製造方法
KR102016046B1 (ko) 실리콘 또는 유사 기판 위에 갈륨 질화물의 두꺼운 에피택셜 층을 제조하는 방법 및 상기 방법을 이용하여 얻어진 층
US6194742B1 (en) Strain engineered and impurity controlled III-V nitride semiconductor films and optoelectronic devices
US8803189B2 (en) III-V compound semiconductor epitaxy using lateral overgrowth
US8664687B2 (en) Nitride semiconductor light-emitting device and process for producing the same
JP4529846B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
EP1054442A2 (en) Method for growing epitaxial group III nitride compound semiconductors on silicon
JP4883931B2 (ja) 半導体積層基板の製造方法
WO2001027980A1 (en) Single step pendeo- and lateral epitaxial overgrowth of group iii-nitride layers
US20220246444A1 (en) Incorporating semiconductors on a polycrystalline diamond substrate
EP1881522B1 (en) Semiconductor substrate having low defects and method of manufacturing the same
US20150115277A1 (en) Episubstrates for Selective Area Growth of Group III-V Material and a Method for Fabricating a Group III-V Material on a Silicon Substrate
JP2001148348A (ja) ＧａＮ系半導体素子とその製造方法
US20050245054A1 (en) Method for producing a nitride semiconductor crystal layer, nitride semiconductor crystal layer and substrate for producing the same
US20230299238A1 (en) Dislocation Reduction in Semiconductor Compounds
US10418511B2 (en) Double mesa large area AlInGaBN LED design for deep UV and other applications
GB2378317A (en) Method of growing low defect semiconductor layer over semiconductor region with microcracks

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
FPAY Annual fee payment

Payment date: 20190227

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200227

Year of fee payment: 6