TWI342620B - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
TWI342620B
TWI342620B TW096132857A TW96132857A TWI342620B TW I342620 B TWI342620 B TW I342620B TW 096132857 A TW096132857 A TW 096132857A TW 96132857 A TW96132857 A TW 96132857A TW I342620 B TWI342620 B TW I342620B
Authority
TW
Taiwan
Prior art keywords
semiconductor region
region
semiconductor
effect transistor
field effect
Prior art date
Application number
TW096132857A
Other languages
English (en)
Other versions
TW200841469A (en
Inventor
Terashima Tomohide
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=39744362&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=TWI342620(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of TW200841469A publication Critical patent/TW200841469A/zh
Application granted granted Critical
Publication of TWI342620B publication Critical patent/TWI342620B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017545—Coupling arrangements; Impedance matching circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0063—High side switches, i.e. the higher potential [DC] or life wire [AC] being directly connected to the switch and not via the load

Description

1342620 九、發明說明： 1 【發明所屬之技術領域】 本發明係關於半導體裝置’且特別有關於具有高耐壓 7C件的半導體裝置，高耐壓元件係使用於操作感應發動機 等的驅動控制電路内。 【先前技術】 6又置用於操作感應發動機等的負栽的驅動控制電路 (驅動電路）。驅動電路令，具有負責送電流入負載的動作 (動作A)的第1驅動電路’以及負責引電流出負載的動作 (動作B)的第2驅動電路，且動作A和動作B交互執行。 了交互執行動作Α和動作β，第】驅動電路的第！ I gbt 與第2驅動電路的第2腹交互導通斷開。第】膽與第 21 [GBT串聯連接，且兩者的接點連接至負載。 第1驅動電路中’以其接點的電位為基準藉由第 _的閉極的導通斷開，在高電屢電位與接點的基準電 位之間執行切換動作。
万面第2驅動電路中，以其 接地電位為基準，藉由當9TrR 藉由第2IGBT的閘極導通斷開，在接點 的基準電位與設置電位之間執行切換動作。 於」於接地電位是固定的，以接地電位為基準，產生用 於使第2IGBT的閘極導通 礙。但县，1田、 J肌饵电位而無特別的障 果以接點的電位為基準時，接 宜愈/¾. + , # .點的電位會在 。 電位與接地電位之間變動。如此一來， 變化範圍太大，IW 來’接點的電位 ‘.，、法產生用以使第職的閘極導通斷開
2075-9121-PF 5 1342620 深度而形成。第2導電型的第3半導體區，從第i半導體 區的表面延伸至既定的深度形成，從第2半導體區的一側 及另-側夾住第2半導體區’隔開第2半導體區的一側與 第1半導體區，同時隔開第2半導體區的另_側與第工半 •導體區/帛1導電型的^ 4半導體區’作為場效電晶體的 源極，從第3半導體區的表面延伸到比第3半導體區的底 部淺的區域而形成，以第3半導體 ' π 〇干导筋（he興第1+導體區隔開。 β帛2導電型的第5半導體區’接觸位於第2半導體區一側 的第3半導體區的底部與位於第2半導體區另—側的第3 半導體區的底部，並從位於一側的第3半導體區的底部延 伸到位於另-側的第3半導體區的底部而形成，在場效電 晶體的斷開狀態中，藉由從與第2半導體區之間的界面開 始延伸的空之層以及從與第i半導體區之間的界面開始延 伸的空乏層’具有完全空乏化的既定的不純物濃度。第1 導電型的第6半導體區’在位於一側的第3半導體區所在 ，位置側的相對側，對位於另一側的第3半導體區隔開距 •離，從第1半導體區的表面延伸到既定深度而形成’並連 .接至既定的高電位。電極部’作為場效電晶體的閑極電極， ”在第2半導體區與第4半導體區所夾的第3半導體區的部 分表面上，閘極絕緣膜介於其間而形成。配線具有既定的 電阻，電氣連接第2半導體區與第6半導體區。 根據本發明的半導體裝置，溝渠部在第2半導體區 中，在第3半導體區形成的一側的相對側的另一側，在第 1半導體區的表面形成，隔開第2半導體區的另一側與w
2075-9121-PF 8 1342620 半導體區。因此，第2半導體區的另一側不存在pn接合’ 可以達到削減接近第2半導體區一側的溝部的佔有面積。 結果，可以確保耐壓，同時達到半導體裝置的小型化。 根據本發明的另一半導體裝置，場效電晶體在斷開狀 » 態下，第2導電型的第5半導體區係完全空乏。因此，相 . 較於第5半導體區不全空乏，在深度方向存在pn接合時， 可以確保深度方向的耐壓，並提高作為半導體裝置的耐壓。 | 本發明的上述及其他目的、特徵、形態及優點，經由 以下詳細說明本發明以理解相關的附加圖面，可以變得更 清楚。 【實施方式】 [第一實施例] 首先，簡單說明有關適用於本半導體裝置的驅動控制 電路的一範例。如第1圖所示，驅動控制電路5〇的第1驅 • 動電路52及第2驅動電路W中，設置第1IGBT5卜作為 執行電流（箭頭60)送入感應發動機等的負載55内的切換 •元件，又設置第2IGBT53,作為執行從負載55引出電流（箭 、 頭61)的切換元件。 第1 IGBT51與第2IGBT53之間串聯連接，其接點56 連接至負載55。第1IGBT51的閘極遠接 ' ’ 幻閘極連接至第1驅動電路 52’而第2 IGBT53的閘極連接至第2驅動電路54。第！ 驅動電路52及第2驅動電路54交互接通、斷開第W隱 與第2IGBT53’藉以交互執行動作a及動作b。 2075-9121-PF 9 1342620 特別是，接點56的電位，對於在電源電位與接地電位 之間變動的第1驅動電路52，為了產生用以接通、斷開第 1 IGBT51的閘極的既定脈衝電位，連接至包括場效電晶體 T和電阻R電路的本半導體裝置（虛線框内M。場效電晶體 、τ的汲極電極連接至既定的電阻R的一端。場效電晶體τ ^ 的源極電極設定為接地電位或既定的電位。又，汲極電極 也連接至第1驅動電路52。電阻！^的另一端連接至作為第 φ 1驅動電路52的電源的電容57的一端。此電容57的另— 端連接至接點（負載）56。 因此，汲極電極的電位在對應感應發動機的驅動電壓 (例如約300V))的高電壓Vh與對應接地電位的低電壓n 之間交互變動。此狀態中，場效電晶體τ的閘極接通時， 電流（汲極電流I d)從汲極電極流至源極。 場效電晶體的汲極電壓與汲極電流之間一般的關係在 第2圖中以曲線圖顯示。如第2圖所示，汲極電壓與汲極 φ 電之間的關係中，具有線形區和飽和區。線形區L中， 汲極電流隨著汲極電壓的增加幾乎是成比例地增加。另一 ‘· 方面，飽和區Η中，即使汲極電壓增加，汲極電流也不增 ，4 加，幾乎是固定的值。又，汲極電流的值由閘極電壓決定。 本半導體裝置1中，汲極電壓設定為進入此飽和區Η 内。於是，即使汲極電壓vd大變動’汲極電流Id也幾乎 固定，且電流流過電阻R所產生的電壓降（電流值χ電阻值） 幾乎是固定的值。因此，對應場效電晶體τ的接通動作， 電阻的兩端產生固定的電壓降。此電壓降作為脈衝電位使
2075-9121-PF 10 1342620 第1IGBT51的閘極接通、斷開。即，以源極的電位（Vy為 基準的邏輯信號轉換為以高電位Vh為基準的邏輯信號。 其人說明關於此半導體1構造的一範例。如第3圖 及第4圖所示，n型半導體區3的主表面上形成^^⑽膜（局 、部矽氧化物）4。n型半導體區3中，從既定的表面到既定 , 的深度，形成作為場效電晶體Τ的汲極區的11型擴散區（η-擴散區）5。η—擴散區5係從—側延伸到另一側而形成。& . 擴散區5的表面與其附近，形成擴散區（η +擴散區 η +擴散區6的表面上，形成汲極電極16。 η擴散區5的一側，形成ρ型擴散區（1)擴散區）7，連 接至接觸η-擴散區5。& η-型半導體區3的表面到既定的 深度形成ρ擴散區7，隔開η-擴散區5的側部與η_型半導 體區3。ρ擴散區7中，形成作為場效電晶體τ的源極區的 η型擴散區（η +擴散區）8。從ρ擴散區7的表面到比ρ擴散 區7的底部淺的區域形成η +擴散區8，以ρ擴散區7隔開 ，η型半導體區3。又，ρ擴散區7中，形成ρ+型擴散區（ρ+ 擴散區）9。形成源極電極18使η +擴散區8與〆擴散區9 接觸。 ‘ ^擴散區5的另一側，形成溝部（溝渠）ι〇，從η型半 導體區3的表面到既定的深度形成溝渠部10,隔開η-擴散 區5的側部與η-型半導體區3…特別地，如第3圖所 不，溝渠部10從η-擴散區5的一側往ρ擴散區域7位於的 區域延伸，平面圍繞η.擴散區5(參考第3圖）。溝渠部1〇 的側面形成熱氧化膜η，溝渠部1〇内填充絕緣體12。
2075-9121-PF 11 1342620 作為沒極區的n-擴散區5的正下方，形成〆型的埋 。層（P埋入層）13’接觸到n擴散區5的底部。從p擴散 區域7的正下方區域延伸到溝渠部1〇的正下方形成p-埋入 層13 ’隔開n-擴散區5的底部與n-型半導體區3。又，p. 埋入層13的不純物濃度設定為場效電晶體在斷開狀態中 完全空乏化的較低不純物濃度。 又’對於溝渠部10 ’ P擴散區域7所在位置側的相反 側的ΓΓ型半導體區3的區域中，％成施加既^的高電位的 n +型擴散區（n、散區+擴散區14的表面上’形成電 極15。電極15與汲極電極16以配線2〇電氣連接。配線 20内設置電阻R。因此，n +擴散區8與n-擴散區5所夹的p 擴散區域7的部分的表面上，形成閘極電極丨7而閘極絕緣 膜19介於其間。形成絕緣膜22覆蓋閘極電極17。半導體 裝置1如上述所構成。 又，用以解決課題的手段的項目中所記載的半導體裝 置中的第1導電型的第1半導體區對應n-半導體區3，第2 導電型的第2半導體區對應n_半導體區5。又，第2導電 型的第3半導體區對應p擴散區域7，且第！導電型的第* 半導體區對應n +半導體區8。因此，第2導電型的第5半 導體區對應p-埋入層13，第i導電型的第6半導體區對應 η擴散區14。 其次’說明上述半導體裝置1的動作。首先，接通狀 態中’如第5圖所示，場效電晶體Τ的閘極電極17内，施 加臨界電壓以上的既定電壓（Vg2 vth)。施加既定的電壓至
2075-9121-PF 12 閘極電極17時，位於閘極電極丨7的正下方的擴散區7内 形成通道區（未圖示），從n +擴散區〗4經由配線，並從 汲極區（η—半導體區5)往源極區（n +擴散區8)流過固定的電 流I d。由於流過固定的電流丨d，產生電阻R兩端間以電位
Vh為基準的固定電壓降。因此，傳送以Vs電位為基準的 邏輯彳§號為以Vh電位為基準的邏輯信號。傳送的邏輯庐 號’作為接通.斷開第1IGBT51的信號，送至第j驅動電 路52。 其次，斷開狀態中，如第6、7及8圖所示，場效電晶 體T的閘極電極17内，不施加電壓（Vg = ov)。此時，對電 極15施加高電位Vh(正偏壓）時，汲極電極16的電位Vd 也成為咼電位，保持斷開狀態。因此，經由n +擴散區6、 14 ’施加偏壓至n_型半導體區3與作為汲極區的n_擴散區 5’空乏層（空乏層端A)從p埋入層13的上部與n-擴散區5 之間的界面（界面A)開始往p_埋入層1 3側延伸，同時空乏 層（空乏層端B)從ρΓ埋入層13的下部與n-型半導體區3之 間的界面（界面B)往p—埋入層13側延伸。此半導體裝置 中’ p_埋入層13的不純物濃度設定為既定的較低不純物濃 度。因此，空乏層端A和B連接，ρ·埋入層13完全空乏化。 又’從界面A往η-擴散區5側延伸的空乏層，以及p 擴散區7與n_擴散區5之間的界面（界面C)往η_擴散區5 側延伸的空乏層，同時延伸至η +擴散區6的内部（空乏層端 30)。又’從界面C往ρ擴散區7側延伸的空乏層，連接ρ 擴散區7與rT擴散區3之間的界面（界面D)往ρ擴散區7 2075-9121-PF 13 1342620 側延伸的空乏層，並延伸至P擴散區7的内部（空乏層端 31)。因此，從界面B往n-型半導體區3側延伸的空乏層， 連接從界面D往n-型半導體區3側延伸的空乏層，並從^ 型半導體區3的表面延伸至既定的深度（空乏層端32)。 上述半導體裝置1中’設置溝渠部1〇，並在作為汲極 區的η·擴散區5與η-型半導體區3之間填充絕緣體12，溝 渠部10的形成係往ρ擴散區7所在位置的區域延伸，並圍 ’堯η擴散區5的側部。因此，相較於比較範例的半導體裝 置’其中設置ρ型的擴散區以圍繞η-擴散區5的側部，且 不純物濃度係埋入層的不純物在斷開狀態中不完全空乏 化’可以得到以下的效果。 如第9圖和第1 〇圖所示，比較範例的半導體裝置中， η型半導體區3與作為沒極區的η-擴散區5之間連接的配 線的正下方係Ρ擴散區107的所在位置。又，ρ +埋入層Π3 的不純物濃度設定為在斷開狀態t不完全空乏化的較高不 純物濃度。又’比較範例的半導體裝置中，與帛4圖等所 不的半導體裝置相同的元件，付與相同的符號。 施加高電位（Vh)至n-型半導體區3,並施加接地電位 (Vs)至ρ擴散區ι〇7β因此，高電位的配線2〇橫切接地電 位的P擴散區107 ’在斷開狀態令從ρ擴散區1〇7與〇_擴 散區5之間的界面延伸的空乏層，阻礙了配線正下方部分 的延伸。結果，造成斷開狀態中的半導體裝置的耐壓下降。
相對於此，半導體裝置！巾，如帛6〜8圖所示，填充 絕緣體12的溝渠部1 〇中，除了 ρ擴散區7所在位置的區 2075-9121-PF 14 13.42620 域’圍繞η'擴散區5的側部而形成。因此，高電位的配線 20橫切填充絕緣體12的溝渠部1 〇。結果，配線2〇的正下 方區域不存在形成空乏層的ρη接合，可以防止半導體裝置 1的耐壓下降。
又’如第10圖所示，比較範例的半導體裝置中，藉由 從η擴放£ 5與ρ擴散區1〇7之間的界面（ρη接合）開始延 伸的二乏層，作為汲極區的η擴散區5的側部（深度方向） 與η型半導體區3之間確保耐壓。ρ擴散區為接地電 位，在η擴散區5内形成的η +擴散區6經由配線20而施加 高電位（Vh)。因此，η +擴散區6與ρ擴散區1〇7之間要得 到想要的耐壓，必須確保空乏層延伸的區域，ρ擴散區！ 〇7 必須以某一程度的距離與η +擴散區隔開而形成，這是阻礙 半導體小型化的一主因。 相對地，半導體裝置丨中，如第6及7圖所示，填充 絕緣體12的溝渠部1 〇 ’除了 ρ擴散區7所在位置的區域， 圍繞ιΓ擴散區5的側部而形成。因此，η-擴散區5的側部 不存在ρη接合，可以縮小擴散區6與溝渠部丨〇之間的 距離S。結果’確保半導體裝置！的耐壓的同日寺，還可以 達到半導體裝置1的小型化。 其次，說明上述半導體裝置的製造方法的一範例。如 第11圖所示’首先’為了在0-型半導體區3的表面上形成 LOCOS膜，形成氮化石夕膜23。在氣化♦膜23的表面上，形 成光阻圖t 24。以光阻圖案24為光罩，以例如約ΐχΐ〇ΐ3 5x10 cm的劑主入硼（Β)β之後，移除光阻圖案24。
2075-9121-PF 15 1342620 其次’第12圖所示，氮化” 23的表面上形成光阻 圖案25。以光阻圖案25為光罩，從n-型半導 面到約2至5微米的深度，以高能量注入 xlO12 cm—2的劑量的硼（B)。之後，移除光阻圖案25。
其次，如第13圖所示’以既定的溫度，藉由執行回火 處理以擴散注入的硼，形成p擴散區7及p_埋入層13。其 次，藉由除去氮化矽膜23的既定區域，露出n-型半導體區 3的表面。其次，藉由施行既定的氧化處理，露出的型 半導體區3的表面上形成L0C0S膜4(參考第14圖）。之後， 藉由除去留下的氮化矽膜23,露出n-型半導體區3的表 面。其次，藉由施行既定的熱氧化處理，如第14圖所示， 露出的η —型半導體區3的表面上形成開極氧化膜19。 其次，η-型半導體區3的表面上形成多晶矽膜（未圖 示）。此多晶矽膜的表面上形成光阻圖案26。以此光阻圖 案26作為光罩，藉由對多晶矽膜施行非等向性蝕刻，如第 15圖所示，形成閘極電極17。之後，除去光阻圖案26。 其次’如第16圖所示，形成光阻圖帛27。以此光阻圖案 27作為光罩，以例如約3χ1〇15〜6χ1〇15 cm_2的劑量注入硼 (B)至p擴散區7。之後，移除光阻圖案27。 其次，如第17圖所示，形成光阻圖案28。以此光阻 圖案28作為光罩，以例如約3x1 015〜6x1 〇15 cra-2的劑量注 A«4(P)至η型半導體區3。之後，移除光阻圖案28。其次， 形成絕緣膜22以覆蓋閘極電極17。之後，藉由執行回火 處理以擴散注入的硼，形成ρ +擴散區9及η +擴散區8、6、
2075-9121-PF 16 1342620 14(參考第18圓）。 八 藉由除去位於溝渠部形成區域的絕緣膜2 2的部 刀V成用乂形成溝渠部的絕緣膜光罩。其次’如第18圖 所示以此絕緣膜光罩為光罩對⑽膜4及打-型半導 +體區3施行非等向性鞋刻，藉此形成到達P.埋人層13的溝 渠部（TRENCH)IO。 其次，如第19圖所示，藉由施行既定的氧化處理，溝 •渠部1〇的側壁上露出的η-型半導體區的表面上形成熱氧化 膜U。其次，形成TE0S(四氧乙基矽）膜（未圖示），埋入溝 渠部10内。藉由對此TE〇s膜施行非等向性触刻，位於溝 渠部10内的TEosm的部分留下，除去位於絕緣膜22上面 的TE0S膜。因此，溝渠部10内形成TE〇s膜的絕緣體12。 其次，如第20圖所示，對絕緣膜22施行既定的微影 成像及加工，形成開口部22a、22b、22c，用以形成電極。 其次，以濺鍍法埋入開口部22a、22b、22c，絕緣膜22上 春 形成矽化鋁（A1_S1)膜（未圖示）。藉由對矽化鋁膜施行既定 的微影成像及加工’形成沒極電極1 6、源極電極18及電 " 極15。於是’完成如第3、4圖所示的半導體裝置。 " 又，上述製造方法中，雖然舉例說明經由注入不純物 而熱擴散，以形成各擴散區域，但也可以以蟲晶法形成。 以磊晶成長法形成的半導體裝置的構造以第21圖表示。第 21圖中’與第4圖所示的各擴散區域對應的擴散區域，係 付與同一符號’省略其說明。特別地，以磊晶成長法形成 的半導體裝置中’不形成LOCOS膜。 2075-9121-PF 17 1342620 變形例1 場效電晶體τ的汲極與源極之間，存在寄生電容。此 寄生電谷係誤動作的主因之一。因此’為了排除此不良， 如第22圖所示，2場效電晶體ΤΙ、Τ2並聯連接，以抵銷 * 各自的寄生電容C1、C2。 «. 在此情況下’如第2 3圖所示，配設2場效電晶體τ 1、 T2並聯。場效電晶體τι、T2的各源極區（n+擴散區8)在p φ 擴散區7的區域内，以間隔隔開而形成。又，各汲極區（n- 擴散區5)以溝渠部1 〇電氣隔開。又，除此以外的元件， 由於與第3、4圖所示的結構相同，同一元件係付與同一符 號，並省略說明。 半導體裝置1中，如上所述，填充絕緣體12的溝渠部 10，往p擴散區7所位於的區域延伸，圍繞n-擴散區5的 側部而形成。因此’ n-擴散區5的側部不存在pn接合，n + 擴散區6與溝渠部1 〇之間的距離可以縮小，結果，確保半 藝導體裝置1的耐壓的同時，還可以達到半導體裝置1的小 型化。 * 變形例2 又，上述的半導體裝置1中，雖然舉例說明在n-型半 導體區3的表面上形成場效電晶體等的構造，但如第24、 25圖所示，這樣的n-型半導體區3也可以是在p型半導體 基板2的表面與其近旁形成的形態的半導體裝置。此半導 體裝置中，p型半導體基板的表面上形成〆擴散區2了，並 在P擴散區27的表面上形成電極28。又，除此以外的結
2075-9121-PF 18 13.42620 構由於與第3、4圖所示的結構相同，同-元件係付與同 符號，並省略說明。又，申請專利範圍第5項所述的第 2導電型的半導體基板係對應p型半導體基板2。 β根據此半導體裝置，只要P型半導體基板2與p擴散 *區7之間所夾的η·型半導體區3中的穿通（punch through) -電壓的大小，就可以電氣分離P型半導體基板2的電位 (Vsub)與源極的電位（Vs)。因此，如第26圖所示以不同 φ 於P型半導體基板2的電位（Vsub)的源極電位（Vs)為基準 的1輯L號’可以變4奐為以高電位Vh冑基準的邏輯信號。 又’如帛27圖所示，場效電晶體等的形成區域ST設 置於η型半導體區3的周邊部，因此，如第28圖所示，場 效電晶體τ在斷開狀態中，η-型半導體區3完全空乏化， 同時Ρ埋人層13及位於其正上方的η—擴散區5也可以完全 工乏化。空乏層端30、3卜32顯示此狀態，且位於ρ-埋入 層13的正下方的η擴散區3的部分完全空乏化。 • 藉由如此的構造，保持耐壓的狀態，例如US6468847B1 ‘中所提出的’以高耐壓的多t JEFT(接面場效電晶體）操 作因此可以抑制P基板2與η.擴散區3之間的耐廢損 •壞，且在耐壓範圍内可以轉換邏輯信號為以高電位Vh為基 準的邏輯信號。 特別地’在此構造中1擴散區7與n-擴散區3之間 的接合部分不位於η·擴散區5的轉角部分。因&，如此的 接合部相較於位於圍繞η-擴散區5的周圍的構造，緩和了 在轉角部分中的電場集中，可以輕易確保5_以上的对
2075-9121-PF 19 1342620 壓，結果，邏輯信號500V以上的電位差可以轉換為更高電 位的邏輯信號。 其次，說明有關變形例2中的半導體裝置的製造方法 的一範例29圖所示’首先，p型半導體基板2的表面上用 以形成LOCOS膜的氮化矽膜23形成。此氮化矽膜23的表 面上形成光阻圖案40。以此光阻圖案4〇為光罩，以約1χ
1〇12〜3xl012 cnT2的劑量注入磷（ρ)。之後，移除光阻圖案 40。 ' 其次’如第30圖所示，以既定溫度施行回火處理，並 擴散注入的磷，藉此形成rT擴散區3。其次，如第31圖所 41。以此光阻 的劑量注入爛 示’在氮化矽膜23的表面上形成光阻圖案 圖案41為光罩，以約ΐχΐ〇13〜5χΐ〇13 cm-2 (B)。之後，移除光阻圖案41。 〇L· m π] 兵次，如第 光阻圖案42。以此光阻圖案42為光罩，從n-型半導體區3 的表面到約…微米的深度的區域，以高能量注入例二 約IxlO12〜3X1『 cm-2的劑量的蝴⑻。之後，移 案42。 /、:人’如第33圖所示，以既定的溫度，藉由執行回火 處理以擴散注人的侧，形成p擴散區7及p—埋人層⑴其 次，藉由除去氮化矽膜23的既定區域，露出ΓΤ型半導體區 3半其次’藉由施行既定的氧化處理，露出的^型 ΠΓ3的表面上形成臟膜4(參考第34圖)。之後， 藉由除去留下的氮化㈣23，露出以半導體
2075-9121-PF 20 丄 面。其次’藉由施杆gj令Μ 〆 ^ 订既疋的熱軋化處理，如第34圖所示， 露出的rT型半導體f q μ * 體^ 3的表面上形成閘極氧化膜1 9。 其次，p型半導o^,. 一 锻£ 2的表面上形成多晶矽膜（未圖 示）。此多晶石夕膜的矣& L , 、的表面上形成光阻圖案43(參考第35 圖）。以此光阻圖案43祚氐土 $ ^ , 作為先罩，糟由對多晶矽膜施行非 荨向性钱刻，如第C； _ & _ , 弟d5圖所不’形成閘極電極17。之後， 除去光阻圖案43。其次， 升人如第36圖所示，形成光阻圖案 44。以此光阻圖宰44作炎止$ 呆料作為先罩，以例如約3x1〇i5〜6χ1〇15 cm 2的劑量注入硼（β)至 — 擴放£7與ρ_型半導體區2的既 定區域。之後，移除光阻圖案44。 其-人，如第37圖所示，形成光阻圓案45。以此光阻 圖案45作為光罩，以例如約3x1()I5〜6x1q15…的劑量注 入磷（P)至ΓΤ型半導體區3。之後，移除光阻圖案45。其次， 形成絕緣膜2 2以覆蓋間極雷搞丨7 ^ ^ “ 復盈闲技電極1 7。之後，藉由執行回火 處理以擴散注入的蝴，开4占n +撼勒π η λ。 J m办成p擴散區9、27及n +擴散區8、 6、14(參考第38圖）。 其次，藉由除去位於溝渠部形成區域的絕緣膜22的部 分，形成用以形成溝渠部的絕緣膜光罩。其次，如第圖 所示，以此絕緣臈光罩為光罩’對[沉卯膜4及n_型半導 體區3施行非等向性蝕刻，藉此形成到達p_埋入層u的溝 渠部（TRENCH)IO。 S ' 其次’如第39 ®所示，藉由施行既定的氧化處理，溝 渠部10的側壁上露出的„-型半導體區的表面上形成熱氧化 膜11。其次，形成TE0S(四氧乙基矽）膜（未圖示），埋入溝
2075-9121-PF 21 1342620 渠部10内。藉由對此TE0S膜施行非等向性蝕刻，位於溝 渠部10内的TE0S膜的部分留下，除去位於絕緣膜22上面 的TE0S膜。因此，溝渠部1 〇内形成TE0S膜的絕緣體12。 其次’如第40圖所示，對絕緣膜22施行既定的微影 成像及加工，形成開口部22a、22b、22c、22d，用以形成 電極。其次’以濺鍍法埋入開口部22a、22b、22c、22d， 絕緣膜22上形成矽化鋁（a 1-Si)膜（未圖示）。藉由對矽化 铭膜施行既定的微影成像及加工，形成汲極電極16、源極 電極18及電極15、28。於是，完成如第24、25圖所示的 半導體裝置。 又’上述製造方法中，雖然舉例說明經由注入不純物 而熱擴散’以形成各擴散區域，但也可以以磊晶法形成。 以蟲晶成長法形成的半導體裝置的構造以第41圖表示。第 41圖中’與第25圖所示的各擴散區域對應的擴散區域， 係付與同一符號，省略其說明。特別地，以磊晶成長法形 成的半導體裝置中，不形成LOCOS膜。又，p+擴散區27在 P擴散區29的表面及其近旁形成。 [第二實施例] 其次’說明有關適用於驅動控制電路的半導體裝置的 其他範例。上述半導體裝置（參考第3、4圖）中，除了位於 擴散區域7的區域，形成溝渠部10在平面上圍繞η —擴散區 5 ’而相對地’本半導體中，形成ρ-擴散區在平面上圍繞 η擴散區。因此，Ρ-埋入層的不純物濃度設定為，在場效電 晶體的斷開狀態中’ ρ-埋入層完全空乏化的既定不純物濃
2075-9121-PF 22 1^42620 度。 42及43圖所示’ n-型半導體區 成L0C0S膜4, n-型半導俨p q由外 的表面上幵/ 定… …導體£ 3中，從既定的區域表面到既 區ΟΓ^，形成作為場效電晶體T的汲極區域的n.型擴散 ::擴㈣η-擴散區5從一側往另一側延伸形成。η 擴政區5的表面及其近旁’形心+型擴散 η +擴散區6㈣面上形錢極電極心
η·擴散區5的周圍，形成Ρ型擴散區“擴散區）7, 接觸擴散區擴散區7,從η-型半導體區3的表面上 ^伸到既疋的深度而形成，隔開η_擴散區5的側部及卩_型 半導體區3。ρ擴散區7中，形成作為場效電晶體τ的源極 區域的η +型擴散區(η+擴散區)8。η+擴散區8從ρ擴散區7 的表面上延伸到比Ρ擴散區7的底部淺的區域而形成，以 Ρ擴散區7隔％ η-型半導體區3。又，ρ擴散區7中，形成 Ρ型擴政區（Ρ+擴散區）9。形成源極電極18，接觸η+擴散 區8與Ρ +擴散區9。 作為汲極區的η-擴散區5的正下方，形成ρ-型埋入層 (ρ-埋入層）13 ’接觸η·擴散區5的底部β ρ-埋入層13在ρ 擴放區7的底部的正下方的區域延伸到另一底部的正下 方的區域而形成，隔開η-擴散區5的底部與η-型半導體區 又’與Ρ擴散區7隔開的η-型半導體區3中，形成施 加既定的高電位的η +型擴散區（η +擴散區）14βη+擴散區14 的表面上形成電極15。電極15與汲極電極16之間，以配
2075-912UPF 23 1342620 線20電氣連接。配線2〇 +，設置電阻R。因此，n +擴散區 8與η-擴散區5所夾的p擴散區7的部分表面上，形成閘 極電極π而絕緣膜19介於其間。形成絕緣22以覆蓋問極 電極17。半導體裝置1如上述所構成。
又，用以解決課題的手段的項目中所記載的其他半導 體的裝置中的帛1導電型的第！半導體區域對“型半導 體區3’第2導電型的第2半導體區域對應n•型半導體區5。 又第2導電型的第3半導體區域對應p擴散區7，第1 導電型的帛4半導體區域對應^擴散區8。於是，第2導 電型的第5半導體區域對應p-埋入層13，第i導電型的第 6半導體區域對應n +擴散區14。 ▲其次，說明關於半導體裝置！的動作。首先，接通狀 態t ’如第44圖所示，對場效電晶體τ的閘極電極17施 加臨界電壓以上的既定電壓（Vg^ vth)。施加既定電壓至閘 極電極17時，位於閘極電極17的正下方的p擴散區7中 形成通道區（未圖示），n+擴散區14經由配線2〇，從汲極區 (η —擴散區5)往源極區（n*擴散區8)流過固定的電流η。由 於固定的電流Id流過，電阻R的兩端間以電位几為基準， 產生固定的電壓降。於是，傳送以Vs電位為基準的邏輯信 號，作為以電位Vh為基準的邏輯信號.傳送的邏輯信號作 為用以斷開接通第1IGBT51的信號，送至第i驅動電路52。 其次，斷開狀態中，如第45、46圖所*，對場效電晶 體τ的閘極電極17不施加電壓（Vg=〇v)。此時，對電極 施加高電位vh(正偏壓）時，汲極電極16的電位Vd也成為
2075-9121-PF 24 1342620 同樣的高電位，保持斷開狀態。因此，經由n +擴散區6、 1。4施加正偏壓至n-型半導體區3與作為汲極區域的n擴散 Ά彳文Ρ埋入層1 3的上部與η-擴散區5之間的界面（界 面Α)在ρ埋入層13側延伸空乏層（空乏層心，同時從ρ 埋入層13的下部與η.型半導體區3之間的界面（界面Β)往 Ρ-埋入層13側延伸空乏層（空乏層Β)。 —此時，本半導體裝置中，Ρ-埋入層13的不純物濃度設 定為η —擴散區5的不純物濃度的3〜1〇倍，例如約丨χΐ〇1? cm較低的不純物漠度，使空乏$ Α與空β之間連結， 以完全空乏化ρ-埋入層13。 於是，斷開狀態中，ρ-埋入層丨3最終完全空乏化，在 空乏化的狀態中，位於η +擴散區Θ的正下方的ρ-埋入層13 的電位變得比源極區的電位Vs高的狀態，因此，η +擴散區 6與其正下方# ρ-埋人$ 13的電位之間的相對電位減少， 可以得到約500V的高耐壓。又，電位Vd與几之間的分離 耐壓可以從〆埋入層13的内部電位障壁得到。 說明此耐壓關於比較例的半導體裝置的構造。如第47 圖所示，比較例的半導體裝置中，設定p +埋入層113的不 純物濃度高於P —埋入層13，例如設定為約1>d〇18cm-；3〜lx i〇l9cnr3。又，比較例的半導體裝置中，與第43圖所示的 半導體裝置相同的元件，付與相同的符號。 斷開狀態中，從P埋入層113的上部與n-擴散區5之 間界面開始，空乏層DK空乏層端35與空乏層端加之間） 延伸，同時從p+埋入層113的下部與n-型半導體區3之間 2075-9121-PF 25 1342620 的界面開始，空乏層D2(空乏層端37與空乏層端38之間） 延伸。此時，由於〆埋入層113的不純物濃度較高，空乏 層端36與空乏層端37之間不連結。第48圖顯示斷開狀態 中從n +擴散區6往深度方向的電場強度。曲線D11表示空 乏層D1中的電場，而曲線D22表示空乏層D2中的電場。 比較例的半導體裝置中，耐壓係根據空乏層D1的耐 壓。即，相當相於曲線Dl 1所圍繞的區域（區域EDI )的面 積。空乏層D1的空乏層端36位於p+埋入層113内。空乏 層D1中，進入p +埋入層113的區域内的部分的對應電壓， 最多約空乏層D1的全體對應電壓的50%，又，η —擴散區5 中的電場最大為Emax。因此，rT擴散區5的深度方向的距 離為L時’區域EDI中的全时壓最大估計約EmaxxLxl. 5。 在此’ Emax約2_ 5xl05 V/cm，rT擴散區5具有約3微 米的長度。因此’區域EDI中的耐壓估計約達11 3V(伏特）， 比較例的半導體裝置的耐壓上限稍微超過1 〇〇v。又，如果 Emax的值約2. 5x1 05 V/cm ’ rT擴散區5的不純物濃度約為 7x1013 cm — 3時，rT擴散區5的深度方向的距離L估計最大為 2. 3微米，而η-擴散區5的不純物濃度約為5x1015 cm-3時， π擴散區5的深度方向的距離L估計最大為3.2微米。因 此，本半導體裝置中’與比較例的半導體裝置的耐壓（約 11 3V)相較’估計可以得到約4. 5倍〜5倍的高耐壓。 其次，說明上述半導體裝置的製造方法的一範例。如 第49圖所示’首先，η-型半導體區3的表面上形成用以形 成LOCOS膜的氮化矽膜23。氮化矽膜23的表面上形成光 2075-9121-PF 26 1342620 阻圖案7〇β以光阻圖案70為光罩，以例如約ΐχΐ『〜kip cm — 2的劑量注入硼（Β)。之後，移除光阻圖案。 其次’帛50圖所示，氮化石夕膜23的表面上形成光阻 圖案7卜以光阻圖案71為光罩’從n-型半導體區3的表 ‘面到約2至5微米的深度，以高能量注入例如約1χΐ〇12〜3 一 x1012 cnf2的劑量的硼（B)。之後，移除光阻圖案71。 其次’如第51圖所示，以既定的溫度，藉由執行回火 φ 處理以擴散注入的硼，形成P擴散區7及p-埋入層13。 擴散區7在周圍圍繞n-型半導體區3中既定的區域，而此P 區域為用作汲極區的rT擴散區5。 其次’藉由除去氮化矽膜23的既定的區域，露出η_ 型半導體區3的表面。其次，經由既定的氧化處理，露出 的η_型半導體區3的表面上形成LOCOS膜4(參考第52 圖）。之後，除去殘留下的氮化矽膜23,露出n-型半導體 區3的表面。其次，施行既定的熱氡化處理，如第52圖所 • 示，露出的ιΓ型半導體區3的表面上形成閘極氧化膜19。 其次，IT型半導體區3的表面上形成多晶矽膜（未圖 . 示）。此多晶矽骐的表面上形成光阻圖案72(參考第53 .圖以此光阻圖案72為光罩，藉由對多晶矽膜施行非等 向性餘刻，如第5 3圖所示，形成閘極電極丨7。之後，除 去光阻圖案72。其次’如第54圖所示，形成光阻圖案73。 以此光阻圖案73作為光罩’以例如約3χ1〇15〜 6χ1〇,5 cnf2 的劑量注入硼（B)至p擴散區7。之後，移除光阻圖案73β 其次，如第55圖所示，形成光阻圖案74。以光阻圖 2075-9121-PF 27 1342620 案74為光罩，以例如約3χ1〇15〜6χ1〇15 cm_2的劑量注入磷 (P)至η型半導體區3。之後，移除光阻圖案。其次，如 第56圖所示，形成絕緣膜22以覆蓋閘極電極17。之後， 藉由執行回火處理以擴散注入的蝴及峨，形成〆擴散區9 及η擴散區8、6、14(參考第18圖）。 其次，如第57圖所示，對絕緣膜22施行既定的微影 成像及加工’形成開口部22a、22b、22c，用以形成電極。 其次’以濺鍍法埋入開口部22a、22b、22c，絕緣膜22上 形成矽化鋁（AI -S i)膜（未圖示）。藉由對矽化鋁膜施行既定 的微影成像及加工’形成汲極電極16、源極電極18及電 極15。於是’完成如第42、43圖所示的半導體裝置。 變形例1 如第一實施例中所說明的，2場效電晶體ΤΙ、T2並聯 連接的電路，作為抵銷場效電晶體T的汲極與源極之間存 在的寄生電容的電路（參考第22圖）。 對應如此的電路的半導體裝置的平面構造圖以第58 圖表示。如第58所示，配設2場效電晶體ΤΙ、T2並聯。 場效電晶體T1、T2的各源極區（n +擴散區8)在p擴散區7 的區域内’以間隔隔開而形成。又，各汲極區（n-擴散區5) 由P擴散區7在周圍方向分別圍繞而互相電氣隔開。又， 除此以外的元件’由於與第4 2、4 3圖所示的結構相同，同 一元件係付與同一符號，並省略說明。 半導體裝置中’如上所述，p埋入層13的不純物濃度， 在斷開狀態中設定為較低的不純物濃度，使〆埋入層13完 2075-9121-PF 28 1342620 全空乏化，藉此可以得到充分的高耐壓。 變形例2 上述半導體裝置中，p擴散區7圍繞n -擴散區5的周 圍形成，以接觸n-擴散區5。p擴散區7中，如第59圖所 *示，位於配線20正下方的部分，也可以置換成與p-埋入層 .13同樣地在斷開狀態中具有完全空乏化的不純物濃度的p-擴散區80。藉由置換成如此的p-擴散區8〇，可以得到對應 _ 電位障壁部分的分離耐壓。而且，可以抑制由於配線2〇電 場的耐壓下降。 又，P擴散區7内位於配線2〇的正下方的部分，除了 形成P—擴散區80，例如，如第60圖所示，此區域内設置 達到P-埋入層13的溝渠部3a’溝渠部3a内埋入多晶矽膜 8卜可以以氧化膜等覆蓋多晶矽膜8卜或是，如第η圖 所示，溝渠部3a内也可以填充絕緣體…如此的結構還 可以在位於配線20的正下方的部分沒有pn接合，可以抑 | 制由於電場的耐壓下降。 . X，第二實施例中說明的半導體裝置中，如第一實施 •例的變形例2所說明的，η-型半導體區3可以在p型半導 體基板2的表面及其近旁形成的半導體裝置。因此，與p 里半導體基板2電位（vsub)不同的源極電位（Vs)為基準的
邏輯信號，轉換為以高電位Μ失| A 电位Vh為基準的邏輯信號（參考第 26 圖）。 本發明的範例係為了詳纟旬 ^ 4說明，但並不限定於此，根 據附加申請專利範圍，可以，主枯 乂 /月楚地理解說明的發明範圍。
2075-9121-PF 29 U42620 【圖式簡單說明】 [第1圖]係顯示根撼笛 據第一實施例的半導體裝置及適用 此+導體的驅動控制電路圓； [第2圖]係顯示同—眘始彡丨丄 電-以實施例中’场效電晶體内的汲極 電机以及錄電麼之間的_曲線圖； [第3圖]係同一實祐也，丨山 「够， 實轭例中，半導體裝置的平面圖； [第4圖]係同一實施 IV中的剖面圖； 帛3圖所不的剖面線f [第5圖]係同一實旖 耳&例中，用以說明丰導 在導通狀態中的剖面圖； 〗月牛導體裝置動作 [第6圖]係同—實 耳她例中，用以說 在斷開狀態中的剖面圖； 月牛導體裝置動作 [第7圖]係同—實施例中，用 的第6圖所示” 何體裝置動作 vu干的剖面圓； 8圖]係同—實施例中 半導體裝置的部分放大剖面圖；帛7圖所示的斷開狀態中 [第9圖]係根據比較例的半導 面圖； 牛導體裝置在斷開狀態的平 [第10圖]係第9 _邮_以 珩9圖所不的剖面蝮Y Yrw t [第11圖]係海_ + 深χ~χ中的剖面圖； J係顯不在同一實施 示的半導體裝置的製 第3圖及第4圖 [第12圖]係部_ — ’驟的剖面圖； 顯不在同-實施例中，哲 驟之後執行的步騍的剖面圖； 第11圖所示的步 [第1 3圖]係龜_ + 予..、具不在同一實施 第1 2圖所示的步
2075-9121-PF 30 驟之後執行的步驟 第13圖所示的步 第14圖所示的步 [第14圖]係：剖面圖； 驟之後勃'、..、、員不在同一實施例中 執订的步驟的心 [第以圖]係：。】面圖； 驟之後執行的步驟：在同—實施例t [第16驟的剖面圖； 驟之接批圖]係顯示在同一實施例中，第15圖所不的步 便執行的步驟 [第 〜刮面圖； 驟 圖]係顯示在同一實施例中，第16圖所示的步 哪您後執行的步 [第’驟的剖面圖； ^ 8圖]係顯示在同一實施例中，第17圖所示的步 之後執行的步驟 [第1〇驟的剖面圖； 圖]係顯示在同一實施例中，第18圖所示的步 驟之後執行的步驟 J 乂驟的剖面圖； 第20圖]係顯示在同一實施例中，第19圖所示的步 驟之後執行的步驟的剖面圖； 以蟲晶生長法形成 [第21圖]係顯示在同一實施例中， 的半導體裴置的剖面圖； [第22圖]係顯示在同一實施例令，具有根據變形例： 的半導體裝置的驅動控制電路； [第23圖]係在同一實施例中，第22圖所示的半導栌 裝置的平面圖； [第24圖]係在同一實施例中，根據變形例2的半導楚 裝置的平面圖； [第2 5圖]係在同一實施例中，第2 4圖所示的剖面考
2075-9121-PF *31 1342620 XXV-XXV令的剖面圖； [第26圖]係顯示在同一實施例中，具有根據變形例2 的半導體裝置的驅動控制電路； 半導:二=示在同一實施例中’根據變形例2的 平 、置及其周邊的平面圖； [第28圖]係顯示在同一實施例中， 例2的半導體裝置動作在斷開狀態十的：說明根據變形 [第29圖]係顯示在同一實施例中，^面圖； 例2的半導體裝置的製造方法的乂說明根據變形 第29圖所示的步 第30圖所示的步 第31圖所示的步 第32圖所示的步 第33圖所示的步 第34圖所示的步 第35圖所示的步 [第Μ圖]係顯示在同—實施例中”面圖； 驟之後所執行的步驟的剖面圖； [第31圖]係顯示在同一實施例中 驟之後所執行的步驟的剖面圖； [第32圖]係龜_ 」承顯不在同一實施例中 驟之後所執行的步驟的剖面圖； [第33圖]係顯示在同一實施例中 驟之後所執行的步领的剖面圖； [第34圖]係顯示在同一實施例中 驟之後所執行的步顿的剖面圖； [第35圖]係顯示在同一實施例中 驟之後所執行的步一❹^ 36 ® ]#’示在同-實施例中 驟之後所執行的步频的剖面圖； 第36圖所示的步 [第37圖]係顯示在同一實施例中
2075-9121-PF 32 1342620 驟之後所執行的步騍的剖面圖； [第38圖]係骷-* 栉顯不在同一實施例中 驟之後所執行的步驟的剖面圖； [第39圖]係顯示在同-實施例十 驟之後所執行的步驟的剖面圖； [第40圖]係鞀+ + .·身不在同—實施例中 驟之後所執行的步驟的剖面圖； [第41圖]係顯示在同—實施例中 的根據變形例2的半導體裝置的剖面圖； [第42圖]係& 栉員不根據本發明第二實施例的丰導 置的平面圖； & [第43圖]係顯示在同一實施例中 面線XLIII-XLIII中的剖面圖； [第44圖]係顯示在同一實施例中 置動作在接通狀態中的剖面圖； [第45圖]係顯示在同一實施例中 置動作在斷開狀態中的剖面圖； [第46圖]係顯示在同一實施例+ … 置動作的第45圖所示的剖面線xlvi_xlvi中的剖面圖； [第47圖]係根據比較例的半導體裝置在斷開 的剖面圖； ·"' [第48圖]係顯示根據比較例的半導體裝置在斷開狀 態中，空乏層的電場與深度方向之間的關係； [第49圖]係顯示在同一實施例中，第42圖與第43圖 第37圖所示的步 第38圖所示的步 第39圖所示的步 以磊晶生長法形成 第42圖所示的剖 用以說明半導體裝 用以說明半導體裝 用以說明半導體裝
2075-9121-PF 33 所示的半導體穿 [第5。圖]係：製造方法一的；步驟的剖面圖，· 驟後所執行的步在同，轭例中’第49圖所示的步 ’的剖面圖； 7 [第51圖]係 第50圖所示的步 第51圖所示的步 第52圖所示的步 第53圖所示的步 第54圖所示的步 第55圖所示的步 第56圖所示的步 ^ 糸顯示在同一實施例中 驟後所執行的步― 列中 7驟的剖面圖； [第52圖]係靖 μ,，,顒不在同一實施例中 驟後所執仃的步驟的剖面圖； [第53圖]係顯示在同一實施例中 驟後所執行的步驟 v驟的剖面圖； [第54圖]係吞 」1承顯不在同—實施例 驟後所執行的步騍^ fJ ^ J 7鄉的剖面圖； [第55圖]係顯示在同一實施例令 驟後所執行的步驟的剖面圖； [第56圆]係顯示在同-實施例中 驟後所執行的㈣㈣㈣；财 [第57圖]係顯示在同—實 驟後所執行的步驟的剖面圖； [第58圖]係在一 裝置的平面圖；’、。一實施例中，根據變形例1的半導體 [第59圖]係在门 裝置的平面圖；’、° 一實施例中，根據變形例2的半導體 [第6 0圖]係顯 ^ „ 隹问—實施例中，根據變形例2的半 導體裝置的其他構造干 「埜坆妁。Ρ分剖面圖；以及 [第61圖]係顯示 仕问—實施例中，根據變形例2的半
2075-9121-PF 34 13,42620 導體裝置的又其他構造的部分剖面圖。 【主要元件符號說明】
1〜 半導體裝置； 2〜 P型半導體基板 3〜 η型半導體區， 3a' 〜溝渠部； LOCOS 膜； 5〜 rT擴散區； 6〜 η +擴散區； 7〜 ρ擴散區； 8〜 η +擴散區； 9〜 ρ +擴散區； l(l· 〜溝渠部； 11' ~熱氧化膜； 12' 〜絕緣體； 13' 〜ρ埋入層； 14' 〜η +擴散區； 15〜電極； 16' ~汲極電極； 17' ~閘極電極； 18 〜源極電極； 19 〜閘極絕緣膜； 20 〜配線； 22 〜絕緣膜； 35
2075-9121-PF 13.42620 22a、22b、22c、22d〜開 口部； 2 3〜氮化矽膜； 23〜光阻圖案； 2 5〜光阻圖案； 26〜光阻圖案； 27〜p +擴散區； 28〜電極； 29〜p擴散區； 30、31、32〜空乏層端； 35、36〜空乏層端； 37、38〜空乏層端； 4 0〜光阻圖案； 41〜光阻圖案； 4 2〜光阻圖案； 4 3〜光阻圖案； 44〜光阻圖案； 50〜驅動控制電路； 51 〜第 1IGBT ; 52〜第1驅動電路； 53〜第 2IGBT ; 54〜第2驅動電路； 55〜負載； 56〜接點； 57〜電容； 36
2075-9121-PF 1342620 6 0〜 箭頭； 61〜 箭頭； 70〜 光阻圖案； 71〜 光阻圖案； 72〜 光阻圖案； 73〜 光阻圖案； 74〜 光阻圖案； 8 0〜 擴散區； 81〜 多晶矽膜； 82〜 絕緣體； 107' ~ p擴散區； 11 3〜p *埋入層； C1、 C2〜寄生電容； D1、 D2〜空乏層； Η〜飽和區； I d〜汲極電流； L〜線形區； R〜電阻； S〜距離； T〜場效電晶體， ΤΙ、T2〜場效電晶體； Vd〜汲極電壓； V h〜尚電位， V s〜源極電位。 37
2075-9121-PF

Claims (1)

1342620 修IE日期：99.-7-:8-- 具有主表面； w:mr32857^^mnmmm& - 十、申請專利範圍： 1. 一種半導體裝置，包括： 第1導電型的第1半導體區 第1導電型的第2半導體區’作為場效電晶雜的沒極 區’從-側延伸至另一側，同時從上述第】半導體區的上 述主表面延伸至既定的深度而形成； 第2導電型的第3半導體區，在上述第2半導體區的 述側I上述帛1 +導體區的表面延伸至既定的深度 形成，以隔開第2半導體區的上述一側與上述第丨半導體 區； 溝渠部，在上述第2半導體區的上述另一側，在第j 半導體區的表面形成既定深度，以隔開上述第2半導體區 的上述另一側與上述第1半導體區； 第1導電型的第4半導體區，作為上述場效電晶體的 源極區，從上述第3半導體區的表面延伸到比第3半導體 區的底部淺的區域而形成，因此以上述第3半導體區與上 • 述第1半導體區隔開； 第2導電型的第5半導體區’接觸上述第3半導體區 的底部與上述溝渠部的底部，從上述第3半導體區的底部 延伸到上述溝渠部的底部而形成，用以隔開上述第2半導 體區的底部與上述第1半導體區； 第1導電型的第6半導體區，在上述第3半導體區的 位置側的相對側，對上述溝渠部隔開距離，從上述第1半 導體區的表面延伸到既定深度而形成，並連接至既定的高 2075-9121-PF1 38 電極。卩’作為上述場效電晶體的閘極電極，在上述第 半導體區與上述第4半導體區所夾的上述第3半導體區 的部分表面上，閘極絕緣膜介於其間而形成；以及 配線’具有既定的電阻，電氣連接上述第2半導體區 與上述第6半導體區。 2. 如申請專利範圍第1項所述的半導體裝置裝置，其 中上述溝渠部在上述第2半導體區中，從位於上述另一側 的部分往上述第3半導體區延伸，在平面上圍繞上述第2 半導體區的周圍而形成。 3. 如申請專利範圍第1項所述的半導體裝置裝置，其 中包括第1場效電晶體和第2場效電晶體，作為上述場效 電晶體： 上述第1場效電晶體和上述第2場效電晶體並聯連接D 4. 如申請專利範圍第3項所述的半導體裝置裝置，其 令上述第4半導體區，包括： 第4半導體區第1部，在上述第3半導體區内形成， 作為上述第1場效電晶體的源極區；以及 第4半導體區第2部，與上述第4半導體區第〗部隔 開一距離，在上述第3半導體區内形成，作為上述第2場 效電晶體的源極區； 上述第2半導體區，包括： 第2半導艎區第1部，作為上述第〗場效電晶體的汲 極區；以及 2075-9i2】-PFi 39 I34262U 第2半導體區第2部，作為上述第2場效電晶體的汲 極區； 上述溝渠部，從位於上述第2半導體區的上述另一側 ，&刀往上述第3半導體區的方向延伸，在平面上圍繞上 、'第2半導體區第！部的周目’同時在平面上圍繞上述第 半導體區第2部的周圍，以隔開上述第2半導體區第1 邛與上述第2半導體區第2部而形成。 5. 如申請專利範圍第1項所述的半導體裝置，包括： 第2導電型的半導體基板，具有主表面， 其中上述第1半導體區從上述半導體基板的上述主表 面延伸至既定的深度而形成。 6. —種半導體裝置，包括： 第1導電型的第1半導體區’具有一主表面； 第1導電型的第2半導趙區’作為場效電晶體的及 極區’從一側延伸至另一側’同時從上述第1半導體區的 上述主表面延伸至既定的深度而形成； 第2導電型的第3半導體區，從上述第1半導體區的 表面延伸至既定的深度形成，從上述第2半導體區的一側 及另一側夾住上述第2半導體區，隔開上述第2半導體區 的上述一側與上述第1半導體區，同時隔開上述第2半導 體區的上述另一側與上述第1半導體區； 第1導電型的第4半導體區’作為上述場效電晶體的 源極’從上述第3半導體區的表面延伸到比上述第3半導 體區的底部淺的區域而形成，以上述第3半導體區與上述 2075-9121-ΡΠ 40 1342620 第〗半導體區隔開； 第2導電型的第5半導體區，接觸位於上述第2半導 體區的上述一侧的上述第3半導體區的底部與位於上述第 2半導體區上述另一側的上述第3半導體區的底部，並從 位於上述一側的上述第3半導體區的底部延伸到位於上述 另一側的上述第3半導體區的底部而形成，在上述場效電 晶體的斷開狀態中，藉由從與上述第2半導體區之間的界 面開始延伸的空乏層以及從與上述第】半導體區之間的界 面開始延伸的空乏層，具有完全空乏化的既定的不純物濃 度： 第1導電型的第6半導體區，在位於上述一側的上述 第3半導體區所在位置側的相對側，對位於上述另一側的 上述第3半導體區隔開距離，從上述第丨半導體區的表面 延伸到既定深度而形成，並連接至既定的高電位； 電極部，作為上述場效電晶體的閘極電極，在上述第 2半導體區與上述第4半導體區所夾的上述第3半導體區 的部分表面上’閘極絕緣膜介於其間而形成；以及 配線’具有既定的電阻，電氣連接上述第2半導體區 與上述第6半導體區。 7. 如申請專利範圍第6項所述的半導體裝置，其中上 述第3半導體區在上述第2半導體區中，從位於上述另一 側的部分往位於上述另一側的部分延伸，在平面上圍繞上 述第2半導體區的周圍而形成。 8. 如申請專利範圍第6項所述的半導禮裝置，其中上 2075-9121-PF1 41 1342620 —-.-.— ~ ~. — —— 一 _ —— —----—-· — 一 , — — —______ 述第3半導體區包括一區域，在位於上述配線的正下方的 部分的不純物濃度比不在位於上述配線的正下方的部分的 不純物濃度低。 9. 如申請專利範圍第6項所述的半導體裝置，其中上 • 述第3半導體區，除了位於上述配線的正下方的區域，平 • 面圍繞上述第2半導體區而形成； 位於上述配線的正下方的區域中，形成到達上述第5 半導體區的一開口部；以及 _ 上述開口部中，至少填充絕緣體及多晶矽中之任一者。 10. 如申請專利範圍第6項所述的半導體裝置，其中包 括一第1場效電晶體和一第2場效電晶體，作為上述場效 t 曰 «丛 · B曰體， 上述第1場效電晶體和上述第2場效電晶體並聯連接。 11.如申請專利範圍第項所述的半導體裝置，其中 上述第4半導體區包括： _ 第4半導體區第1部，在上述第3半導體區内形成， 作為上述第1場效電晶體的源極區；以及 第4半導體區第2部，與上述第4半導體區第1部隔 • 開一距離，在上述第3半導體區内形成，作為上述第2場 效電晶體的源極區； 上述第2半導體區包括： 第2半導體區第1部，作為上述第1場效電晶體的汲 極區；以及 第2半導體區第2部，作為上述第2場效電晶體的汲 2075-9121-PF1 42 1342620 極區； 上述第3半導體區，從位 另-側的部分往上述位於上㉛心第2+導體區的上述 〖位於上述一側的部分的方向延伸，在 平面上圍繞上述第2半導體區第1部的和，同時在平面 上圍繞上述第2半導體區第2部的周目，以隔開上述第2 半導體區部與上述第2半導體區第2部而形成。 12.如申請專利範圍第6項所述的半導體裝置，包括： 第2導電型的半導體基板，具有一主表面， 其中上述第1半導體區從上述半導體基板的上述主表面延 伸至既定的深度而形成。 2075-9121-PF1 43
TW096132857A 2007-04-12 2007-09-04 Semiconductor device TWI342620B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007104999A JP5092174B2 (ja) 2007-04-12 2007-04-12 半導体装置

Publications (2)

Publication Number Publication Date
TW200841469A TW200841469A (en) 2008-10-16
TWI342620B true TWI342620B (en) 2011-05-21

Family

ID=39744362

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096132857A TWI342620B (en) 2007-04-12 2007-09-04 Semiconductor device

Country Status (6)

Country Link
US (1) US7825430B2 (zh)
JP (1) JP5092174B2 (zh)
KR (1) KR100935164B1 (zh)
CN (1) CN100592517C (zh)
DE (1) DE102007055290B4 (zh)
TW (1) TWI342620B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010103242A (ja) * 2008-10-22 2010-05-06 Rohm Co Ltd 半導体装置の製造方法および半導体装置
US8102012B2 (en) * 2009-04-17 2012-01-24 Infineon Technologies Austria Ag Transistor component having a shielding structure
JP5124533B2 (ja) * 2009-06-30 2013-01-23 株式会社日立製作所 半導体装置、それを用いたプラズマディスプレイ駆動用半導体集積回路装置、及びプラズマディスプレイ装置
KR101079382B1 (ko) * 2009-12-22 2011-11-02 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
CN101866931A (zh) * 2010-05-19 2010-10-20 中国科学院微电子研究所 半导体结构及其形成方法
KR102227666B1 (ko) * 2017-05-31 2021-03-12 주식회사 키 파운드리 고전압 반도체 소자
JP7077194B2 (ja) * 2018-09-14 2022-05-30 キオクシア株式会社 半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02208952A (ja) * 1989-02-08 1990-08-20 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH0590400A (ja) * 1991-09-30 1993-04-09 Rohm Co Ltd 高耐圧素子内蔵半導体装置
JP3694918B2 (ja) * 1995-06-02 2005-09-14 株式会社デンソー 半導体装置
JP2006186392A (ja) 1995-08-22 2006-07-13 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH09120995A (ja) 1995-08-22 1997-05-06 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3386943B2 (ja) * 1995-10-30 2003-03-17 三菱電機株式会社 半導体装置
JP3917211B2 (ja) * 1996-04-15 2007-05-23 三菱電機株式会社 半導体装置
JP3971062B2 (ja) 1999-07-29 2007-09-05 株式会社東芝 高耐圧半導体装置
JP2001145370A (ja) 1999-11-19 2001-05-25 Mitsubishi Electric Corp 駆動回路
US6468847B1 (en) 2000-11-27 2002-10-22 Power Integrations, Inc. Method of fabricating a high-voltage transistor
JP2003017695A (ja) 2001-07-03 2003-01-17 Mitsubishi Electric Corp 半導体装置
KR100456691B1 (ko) 2002-03-05 2004-11-10 삼성전자주식회사 이중격리구조를 갖는 반도체 소자 및 그 제조방법
JP4654574B2 (ja) * 2003-10-20 2011-03-23 トヨタ自動車株式会社 半導体装置
JP4440040B2 (ja) * 2004-08-27 2010-03-24 三菱電機株式会社 半導体装置
JP4939012B2 (ja) * 2005-08-26 2012-05-23 ルネサスエレクトロニクス株式会社 半導体装置
JP4832841B2 (ja) * 2005-09-22 2011-12-07 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
US7825430B2 (en) 2010-11-02
KR20080092825A (ko) 2008-10-16
DE102007055290A1 (de) 2008-10-16
JP5092174B2 (ja) 2012-12-05
CN101286512A (zh) 2008-10-15
KR100935164B1 (ko) 2010-01-06
TW200841469A (en) 2008-10-16
DE102007055290B4 (de) 2011-09-22
CN100592517C (zh) 2010-02-24
JP2008263073A (ja) 2008-10-30
US20080251811A1 (en) 2008-10-16

Similar Documents

Publication Publication Date Title
EP2491592B1 (en) Split gate field effect transistor
TWI342620B (en) Semiconductor device
JP3778581B2 (ja) 半導体装置およびその製造方法
US9385202B2 (en) Semiconductor device having a patterned gate dielectric
JP4070485B2 (ja) 半導体装置
TWI277197B (en) Semiconductor device
TWI441335B (zh) 溝渠式半導體元件及其製作方法
US9070714B1 (en) Strapped dual-gate VDMOS device
US20050116282A1 (en) Closed cell trench metal-oxide-semiconductor field effect transistor
JP2009278100A (ja) 横方向半導体デバイスおよびその製造方法
US8084817B2 (en) Semiconductor device and method for fabricating the same
TWI542004B (zh) 橫向高電壓電晶體及其製造方法
TWI714237B (zh) 高壓ldmos器件與共享隔離區的集成
JP2001077354A (ja) 縦型絶縁ゲート半導体装置
TWI414023B (zh) 用於製造一半導體器件的方法
US10256340B2 (en) High-voltage semiconductor device and method for manufacturing the same
JP3827954B2 (ja) Ｐｎ分離層をもつｉｇｂｔ
JP2008103378A (ja) 半導体装置とその製造方法
TWI587402B (zh) 高壓半導體裝置及其製造方法
US10128331B1 (en) High-voltage semiconductor device and method for manufacturing the same
TWI531042B (zh) 半導體元件及其製造方法與操作方法
CN111509044B (zh) 半导体结构及其形成方法
US20070018208A1 (en) Depletable cathode low charge storage diode
TWI557878B (zh) 半導體元件及其製造方法
JP5502152B2 (ja) 半導体装置