TWI342619B - Symmetric blocking transient voltage suppressor (tvs) using bipolar transistor base snatch - Google Patents

Description

1342619 1〇〇年3月8日 修正本 、 九、發明說明： 【發明所屬之技術領域】 本發明係有關一種暫態電壓抑制器（Tvs)的電路架構與製造方 ’去，特別是指一種改良的對稱雙向阻礙式暫態電壓抑制器（^S)的 電路架構與製造方法，麟觀向阻礙式㈣職抑㈣（Tvs)具 有雙極電晶體基極擷取，以供將基極連接至低電位端。 /、 【先前技術】

“現有技術在面對設計與製造雙向阻礙式暫態電壓抑制器上一直面 Ί固技術to貞’這個技術綱就是雙向贿式暫態賴抑制器的基 極疋連接至-漂移電位端。具體而言，雙向阻礙式TVS係利用具有相 同射極-基極與集極基極崩潰f壓的對稱NpN/pNp賴所構成。秋 而，這樣的構成方式下經常導致漂移基極（ί|〇_ _)，進而使^ ，過時間之電壓變化，如缝，更為„卜這經過時間的電壓變化更 導致漏電流關係’其係起因於隸極是漂移的，電壓的改變越(將引 起相等的電容，而產生增加漏電流的充與放電流。 p"Jil'(TVS) =不慎地負擔過大電壓的損傷1體電路—聽設計在— 。，在例如靜電放電（ESD)的狀況下，電快速地瞬變 並閃電，糾無法職與無她_高電射能斜轉穿電路。在 類似積體電路發生負載過大電壓的這類損傷狀 供防止的保護功能。當積體電路中 Ί 6冰 體電路在獻祕祕時更料聽，鱗對w 加。丁vs的顧範例如USB電源與資 更曰 速乙太網路、筆記型電腦、顯示器與平面顯示器界面问 第1A與第1B圖係分別呈規屮下σ -摞域τ\/ς «〜人 ^出Tvs③的電路®與電流·電壓圖。 -理TVS疋元全阻礙電流的，例如零電 崩潰電壓VBD，崎漏電流“ 4碰VirU、於 电4小化。並且，理想化下，在輸入電壓Vin 5 1342619 1〇〇年3月8日 修正本 遠大於崩潰電壓VBD時，TVS幾近於零電阻，因此瞬變電壓（transient voltage)可被有效地箝制。TVs可以利用pN接面元件來實行當瞬 變輸入電壓超過崩潰電壓時此TVS具有一允許電流傳導的崩潰電^， 而達到瞬變電壓防護。然而，PN接面形式的TVS不具有少數載體與 極差的箝制型態，如同第1B圖所示。另一種利用雙極NPN/pNp所實 行的TVS ’其具有啟動雙極電晶體的崩潰觸發。基極是充滿少數載體 並且雙極TVS可以達到較佳的制電壓。然而，崩潰電流透過雙極增 盈而增加。隨著電子技術的進展，越來越多元件與應用都需要雙向 tvs的防§蔓。音訊裝置、ADSL、多重模式無線電話機與其它電子裝 置=需要提供雙向TVS防護，當這些電子裝置裝設有更易因為瞬變電 壓知傷的70件與在更多不随行狀態下運作，其瞬變輕可能發生在 ^向或負向瞬魏壓4前，提供雙向TVS最有效馳術是利用具有 目同射極-基極與集極·基極崩潰電壓的對稱NpN/pNp結構來施行。然 而，如同先前所討論的，在傳統的雙向ws器如同第2八與扭圖所 不，其各具有對稱卿或非對制，在這些NpN/pNp電财的Μ 基極是遠離漂移紐處，以_對個。、 極引起d_問題與漏電流關係。 I η中你移基 述門電κ與裝置製作上—直存在著—概雜供解決上 社改良的τΐίΐ的ϊ路架構與製造方法的需求。_是，提供新 心以f路需求的持續存在，以提供雙向對稱阻礙暫式電 遠連接至電碰，，〜 構成TVS防護’其中基極永 鸲，错此解決上述的問題與困難點。 【發明内容】 阻障ΓΓΓ提供—種具有基極输較赚之雙向對稱 起的問題與限制可以由傳統雙向轉式TVS之漂移基極所引 本發明之另-觀點係提供—種具有基極連接至較低電位之雙向對 1342619 ιυυ午d月8日 修正本 稱阻障式TVS，並且此TVS是藉由應_體製作步驟來完成側向 或垂直架構。 簡單地說，本發明之具體實施例揭露一種對稱阻障式暫態電壓抑 制元件（TVS)電路’以供抑制瞬變電壓。此對稱阻障暫^壓抑制 元件（TVS)電路包含有一雙極電晶體，其具有一基極電性連接至一 二個MOS電晶體的共用源極’藉此雙極的基極被租給雙極電晶體的 射極電位，在正或負電壓瞬變。在另—具體實施例中，二個M0S電 晶體是二個本質上完全相同的電晶體，以實現本質對稱雙向箝制 電變壓。這二個MOS電晶體更包含有一第一與第二M〇SFE丁電晶 體，其具有-電性内連接源。第一 M0SFET電晶體更包含有一沒極阳 其連接至-高電位端，與—酿，其連接至_低電位端，以及一第二 MOSFET電晶體更包含有一汲極，其連接至一低電位端與一連接至高 電位端之閘極。在-具體實施例中，對稱阻障式暫態電位抑制元件 (TVS)電路包含有一 NPN雙極電晶體，其具有一基極其電性連接 至二個MOS電晶體的共用源極，一電性連接至高電位端的集極與一 電性連接至低電位端的射極。在另__具體實施例t，對稱阻障式暫態 電位抑歡件（TVS)電路包含有—PNP雙極電晶體，其具有一電二 連接至二個MOS電晶體之制源極的基極，—連接至低電位端的集 極與一連接至高電位端的射極。 〃 第- MOSFET電晶體與第二M0SFET電晶體的另一具體實施例 更包含有二侧向MQSFETf晶體，其係沿著半導體基底的第一方向 側向擴張與側向沈積枕摻雜域的兩相侧，作為NPN電晶體之基 極沿著垂直於第-方向之第二方向覆蓋半導體基底。第—與第二 =〇SFET電晶體被圍繞於二個N型井區域，其係側向沈積於已捧雜區 _兩側’作為_雙極電晶體的基極’其令二個N型井區域作為 NPN電晶體的射極與集極。第一 M〇SFET電晶體、第二m〇sfe丁 電晶體與NPN雙極電晶體係利用CMOS製造方法所f作。 7 1342619 100年3月8日 修正本 在另一具體實關中，本發明更揭露—種如同频電路的電子元 件，其中此電子裝置更包含有一對稱阻障式暫態電位抑制元件（TVS) 電路。此TVS電路的第一 MOSFET電晶體與第二M0SFET電晶體 更包含有二個側向MQSFET電晶體，其共享—共用源極區域 ，其被包 圍於P型本體區域，以作為NPN電晶體的基極。npn電晶體更包 含有-垂直NPN電晶體，其具有共用源極區域，以作為一沈積於p 型區域的陰極端，如同基極區域，與一已摻雜基底層，其沈積與p型 本體區域下方，作為NPN電晶體的陽極端。第一與第二m〇sfe丁電 晶體更包含有二個側向MOSFET電晶體並且NPN電晶體更包含有一 垂直NPN電晶體，其係利用DM〇s製作步驟所製作。 本發明更揭露-種製作具有整合對稱阻障式暫態電壓抑制元件 (tvs)電路的方法。這個方法包含有電性連接NpN電晶體的基極至 二個電晶體之制源極端的步驟，以承接⑽基極至低電位端，以 正向或負向瞬間電壓。這方法更包含有製作兩個本質相同之電晶體的 步驟’以實現-本質對稱雙向箝辦變電壓。在—具體實施例中，本 方法更包含有製作二個電晶體的步驟’此二個電晶體分別為第一 MOSFET與第二MOSFET電晶體，其具有一内部電性連接的源極， 以電性連接至NPN電晶體的基極。在—具體實施例巾，這方法更包含 有連接第- MOSFET電晶體的汲極至高電位端並將第一電晶體 極連接至低電位端的步驟。 本方法更包含有將第二MOSFET電晶體的祕連接至低電位端 並且將第二MOSFET電晶體的閘極連接至高電位端。在另—具體實施 例中’本方法更包含有側向延伸第-M0SFET電晶體的步驟，、並第二 MOSFET電晶體沿著半導體基底的第一方向在已摻雜區域的相對: 侧；以及延伸已摻雜區域沿著垂直第一方向之第二方向覆蓋半導體美 底’以作為NPN電晶體的基極。在另一具體實施例中本方法更包人 有將第-與第二MOSFET圍繞於二個N型井區域中的步驟，此= 1342619 100年3月8日 修正本 井侧向沈積於已摻雜區域的兩相對側作為NpN電晶體的基極；藉此二 個N型井作為NpN電晶體的陽極與陰極。在—示範性的具體實施例 中本方法更包含有應用CMOS製程方法來施行第一、第二MOSFET 電晶體與NPN電晶體的步驟。 ，底下藉由具體實施例詳加說明，當更容易瞭解本發明之目的、技 術内容、特點及其所達成之功效。 【實施方式】 請參閱第3A圖，其係新穎且改良的TVS電路圖，此yys具有雙 鲁向對稱阻礙功能。tvsioo包含有二M〇SFET電晶體。第一電晶體 彻以M1表示，第-電晶體11Q具有—源極端11Q_S，其連接至一 以M2表示之第二電晶體12〇的源極端12〇_s。第一電晶體11〇更包 含有一汲極端110-D，其連接至一具有電壓Vcc之高電壓端1〇5，以 及一閘極端110-G，其連接至一具有電壓GND之接地端99。第二電 晶體120更包含有一汲極端，其連接至一接地端QND與一閘極端， 其連接至一高電壓端Vcc。電一電晶體11〇與第二電晶體12〇的源極 端的該内部連接點125更經由一電阻130連接至一 NPN電晶體14〇 的基極，其以平行連接於主要電壓端Vcc與接電端GND間，且，射 φ 極連接至GND而集極連接至Vcc。 ，一正向ESD事件中，當Vcc>GND，第二電晶體12〇被啟動， 同時第一電晶體110被關閉並且NPN電晶體14〇的基極透過電阻13〇 接地。在一負向ESD事件中，當Vcc<GND，第二電晶體120關閉， 當第一電晶體110開啟並且NPN電晶體140透過電阻130連接至主 要電壓端Vcc。在兩個例子中，NPN基極是連接至較低電位端。當瞬 l電壓起過預設崩潰電壓時，PN接面崩潰，因此箝制電壓在預設的層 級。而達到對稱式雙向阻礙。不像漂移基極，如同在習知TVS中所施 行的，基極透過電阻130連接至一較低電位端並且大幅度地減少充電 與放電。 1342619 100年3月8日 修正本

請參閱第3B圖，其係本發明之具有pnp雙極電晶體之雙向對箝 制TVS的電路圖。此TVS100,近似與第3A圖的TVS100，除了 pNP 具有一連接至Vcc之射極與一連接至GND的集極之外。運作原理是 如同第3A圖。 如第3A圖所示之雙向對稱阻礙式jvS是以如同第4圖所示之側 向元件所實施，在一 P+基底15〇頂端上形成一 p型磊晶層155。有

二個N型井140-C與140-E形成於P型井140-B兩側’P型井140-B 係由磊晶層155所提供，以作為如同一側向NPN電晶體140。P型井 的部分由本質接觸P+區域延伸至緊鄰源極區域，例如内部連接點 125，以提供可分配電阻Rs13〇。電阻13〇是連接至第一與第二 MOSFET電晶體11〇與12〇的源極端彻·s與12〇-S，其係側向設 置於P型井的兩側。NPN電晶體140的集極端140-C、閘極110_G 與没極120-D連接至陰極或GND端，當npn電晶體14〇的射極 140-E、閘極120-G與汲極11〇_d透過一圖中未示的雙金屬層接觸架 構（tw〇-meta|-|ayer contact scheme)連接至陽極或 Vcc。對稱雙向 阻礙式TVS可讀、雜準的CM〇s製造過程來制地施行。 第5圖係呈現出另-具體實施例，其NpN電晶體14〇係利用一 '尤積於卩财140·Β上方的N+區域12CMD緑直形成，p型井14〇·Β 覆蓋底部的Ν+基底150’，其連接至接地端99。ρ型井14〇·Β也作為 電晶體的本體。—Ρ+區域之内部連接點125緊鄰—源極區域 =〇-s與12〇-s ’以供作為二個M0SFET元件11〇與12〇之源極/本 體短接點（Sh〇rtcontact)。因此，對稱TVS電路的製作過程方法 有架構第-與第二M0SFET電晶體的步驟，第一與第二m〇 =體如同二個側向M0SFET電晶體共用—共同源極區域並且第一與 H〇SFET電晶體位於P型本體區域中，以作為NpN電晶體的基 型太Ϊίΐ更有—步驟，其係藉由—底部N型摻雜區域支樓該P 林體區域，作為聯合P型本籠域，其料如同—介独共用源極 1342619 底轉雜域料NPN f晶體德極的基 ❿雜+導體土底上構成一垂直NPN電晶體。特別的是，這個製程 可起使於形成一 N型蟲晶s 155,於M+A产《«〔Λ， 型并140 Β Μ ^ Γ 基底0上方，接續形成一 Ρ 二^ 區域11⑽與12〇_S與沒極區域謂 用光罩形心間極110石與120_G可形成早於源極/ 細細_摘多_ _沈積覆蓋 …处理所軸之閘極氧化層，隨後利用—光罩進行 =成於表_端，隨後形成接«並且植人軸P+本雜觸窗^

^接=125。在—較佳的實施例中，製程步驟包含有一步驟，苴係 ，用-，金屬層製作過程’以供電性連接陰極與陽極，赠應半導體 區域。在半導體表面的陽極1〇5，盥半導 心 纽⑽未二 (s〖nker)，（於圖中未示）由頂端降至P+基底。 棚请::二6A至6C圖’其係顯示出基本的CM0S製程步驟的透 =圖’ 4作出-如同第4圖所示的TVS元件。在第6A圖中，一 p+ ίί 26ΓίΓp型摻雜為晶層21〇’其係植入形成二個n型井215。 ^圖t，一間極氧化層225首先被形成，藉由沈積-多晶矽閘

100年3月8日 修正本 M2 220·1 # 22°-2 ^ ^ ^ 6C 225-1 ^ 225.2 0 , 在第圖中，應用—光罩（圖中未示），以實現-源極盘沒極植入， 而形成電晶體M1的源極與汲極區域23㈣與23〇七，電 源極與汲極區域240-S與240-D。透過内部連接源極區域曰曰23〇乇盥 240-S ’以作為_極區域。這製作過程隨後形成—氧化鹏g層技 ^體接觸窗。對本體接觸窗植入以推雜形成一 P+本體接 觸南250。心後，對兩金屬層（圖中未示）進行沈積 成如第4圖所示之TVS元件製作過程。 >、案 唯以上所述者，僅為本發明之較佳實施例而已，並非用來限定本 M42619 100年3月8日 修正本 叙明實施之範圍。故即凡依本發明申請範 均等變化或修飾，麟包括於本㈣之申財==及精神所為之 【圖式簡單說明】 第1A圖係一習知jvs元件的電路圖。 流與電_表，以描述TVS元件的反轉触，v®表’例如電 電路圖，述具無方向〜對_的 ㈣關，峨料如Μ騎_制的雙向

^ 4 SIm 3Α ®之TVS的側向實施例透視示意圖。 第5圖係第3Αϋ的垂直實施例剖視圖。 ΪΓ圖至6C圖係她鮮㈤QS㈣細4 _稱tvs的 【主要元件符號說明】 99接地端 100 TVS 105高電壓端 M0第一電晶體 110-S源極端 110-D汲極端 110-G閘極 120第二電晶體 120-S源極端 120-D汲極端 120-G閘極 12 1342619 100年3月8日 修正本 125内部連接點 130電阻 140NPN電晶體 140-B基極 140-C集極 140-E射極 150P+基底 150’N+基底 155磊晶層 205P+基底 210P型摻雜磊晶層 215N型井 220閘極部分 225閘極氧化層 230-S電晶體M1的源極 230-D電晶體M1的汲極 240-S電晶體M2的源極 240-D電晶體M2的汲極 250P+本體接觸窗 13

Claims (1)

1. T342619 100年3月8日 修正本 十、申請專利範圍： 1· 一種對稱阻障式暫態電壓抑制器（TVS)電路，其包含有： 雙極電晶體，其具有一基極，其電性連接至二個電晶體的一共用 源極，藉此該基極承接該雙極電晶體射極電位，不論正向或負向 瞬變電壓； 该二個電晶體更包含有一第一與第二MOSFET電晶體，其具有一 内部電性連接的源極；以及 °亥第MOSFET電晶體更包含有—連接至—高電位端的沒極，與 —連接至一低電位端的閘極，該第二MOSFE丁電晶體更包含有

   連接至一低電位端之該端的汲極，與一連接至該高電位端的閘 才系〇 如申明專利範圍第1項所述之對稱阻障式暫態電壓抑制器（TVS) 電路，其中邊二個電晶體更包含有二個本質相同的丁電晶 體，以實現一本質對稱雙向箝制一瞬變電壓。 如申π專利範圍第1項所述之對稱阻障式暫態電壓抑制器（TVS) ，路’其中忒雙極電晶體包含有一 NPN電晶體，其具有一連接至 «亥低電位端的射極，與一連接至該高電位端的集極。

   二申π專利範圍第3項所述之對稱阻障式暫態電壓抑制器（TVS) 電路其中垓第一與第二MOSFET電晶體包含有n型通道 MOSFET電晶體。 5·如申請專利制第彳項所述之對稱阻障式暫態電壓抑綱（_^幻 電，’其中該雙極電晶體包含有一 pNp電晶體，其具有一連接至 邊向電位端的射極與一連接至該低電位端的集極。 6_如申π專她圍第5項所述之對稱轉式暫態電壓抑制器（丁vs) 電路其中遠第一與第二M〇SFET電晶體是ρ型通道M〇SFET 電晶體。 一種半導體元件，其包含有： 14 修正本 —第—電晶體與—第二電晶體；以及 一=體r該雙極電晶體具有-電性連接至該第 電:體之-制源極的基極，藉此該基極承接 體t 抑制器（觸；酵遍，作為一對稱阻礙式暫綱 第二電晶體更包含有—第—與—第二M0SFET電晶體， 其具有一内部電性連接的源極；以及

   該=M0SFET電晶體更包含有—連接至—高電位端的祕盘— 低電位端的閘極，該第二M0SFET電晶體更包含有一 8.如申靖專的Γ極與一連接至該高電位端的開極。 ΜΡΜ I圍 所述之半導體元件，其中該雙極包含有- =，。其具有—連細罐細極與—連接至該高 9.如申請專利範圍第8項所述之半導體元件， M〇SFET電晶體包含有Ν型MOSFET電晶體。 = 利範圍第8項所述之半導體元件，其中該雙極NpN電晶 體包含有一側向電晶體。

   11·如申叫專利範圍第10項所述之半導體元件，其中： 该第- MOSFET電晶體與該第二M〇SFET電晶體更包含有二個 側向MOSFET電晶體，其側向延伸沿著一半導體基底的第一方 向亚且側向沈積在一已摻雜區域的兩相對側，作為該NPN電晶 體的基極，其沿著該半導體基直於該第—方向的第二方向。 12. 如申請專利範圍第11項所述之半導體元件，其中： 一個N型區域側向沈積於該已沈積區域的兩相對側以作為該 NPN電晶體的該基極，其中該二個ν型井區域作為該npn電 晶體的一射極與一集極。 13. 如申凊專利範圍第12項所述之半導體元件，其中： 15 —1342619 100年3月8日 修正本 该第- MOSFET電晶體與該第二m〇SFT電晶體更包含有二^(固側 向MOSFET電晶體’其共用-源極區域，此源極區域被一延伸 至該NPN電晶體之該基極的p型本體區域環繞。 14. 如申請專利範圍第8項所述之半導體元件，其中： 該NPN電晶體更包含有一垂直NPN電晶體。 15. 如申請專利範圍第14項所述之半導體元件，其中： ό亥第一與該第二MOSFET電晶體更包含有二個側向m〇sfet電 晶體。 16·如申請專利範圍第14項所述之半導體元件，其中： Ρ型井形成於一 Ν型蟲晶層在一 ν+基底上，以提供一本體區鲁 域，作為該第一與第二MOSFET電晶體延伸至該ΝρΝ電晶體 的該基極區域。 17.如申請專利範圍第16項所述之半導體元件，其令： 一 N+區域植入該p型井，以提供該第二M〇SFET之一汲極區域， 作為該NPN電晶體的射極。 .種製作對稱阻礙式暫態電壓抑制器（TVS)電路的方法，其步驟 包含有： ' 製作第與一第一 MOSFET電晶體，其具有一内部電性連接的 源極； φ 電性連接一雙極電晶體之一基極至該第一與第二M〇SFET電晶體 之源極，以承接該基極至該雙極電晶體之一射極電位端，不論正 向或負向瞬變電壓； 〜著一半導體基底之一第一方向，在一已摻雜區域的兩相對側，側 向延伸該第一 MOSFET電晶體與該第二M0SFET電晶體；以 及 々著-垂直於該第—方向之第二方向覆蓋該半導體基底延伸該已 摻雜區域至該雙極電晶體的一基極。 1342619 100年3月ft日 修正本 19·如申請專利範圍第18項所述之方法，其中： 提供該雙極電晶體，以作為一 NPN電晶體。 20_如申請專利範圍第19項所述之方法，其中： ^供—個侧向沈積於該已摻雜區域兩相對側之n型井區域，如同 a亥雙極電晶體的基極；藉此該二個N型井作為該雙極電晶體的 射極與集極。 21. 如申請專利範圍第19項所述之方法，其中： 架構該第一與第二MOSFET電晶體為兩個側向M〇SFET電晶 體，其共用一共用源極區域並且該第一與該第二MOSFET電晶 體被一延伸至該NPN電晶體之該汲極的p型本體區域環燒。 22. 如申請專利範圍第19項所述之方法，其中： 支撐一 P型井區域於一底端為N+基底的N型磊晶層，以延伸該第 一與第二MOSFET之P型本體區域至該NPN的一基極，介於 該N+基底間’作為該第二M0SFET之一集極與一汲極區域， 作為該NPN電晶體的一射極，以在該半導體基底形成一垂直 NPN電晶體。 23. —種對稱阻礙式暫態電壓抑制器（TVS)電路，其包含有： 一雙極電晶體； 一弟一 MOSFET電晶體，其具有一閘極、一源極與一汲極；以及 一弟一 MOSFET電晶體，其具有一閘極、一源極與一汲極； 其中該雙極電晶體具有一基極，其係電性連接至第一與第二 MOSFET電晶體的源極’一射極電性連接至該第一 MOSFET 電晶體的閘極與該第二MOSFET電晶體的汲極，一集極電性連 接至該第一 MOSFET電晶體的汲極與該第二MOSFET電晶體 的閘極。 24. 如申請專利範圍第23項所述之對稱阻礙式TVS電路，其中： 該第一 MOSFET電晶體與該第二MOSFET電晶體相同，以實現 17 -Ϊ342619 100年3月8日 修正本 本質對稱雙向箝制一瞬變電壓。 25.如申請專利範圍第23項所述之對稱阻礙式TVS電路，其中： 該雙極電晶體的集極更連接有一電壓，該雙極電晶體的射極更連接 至一接地端。