TWI335785B - Circuit board structure and fabrication method thereof - Google Patents

Circuit board structure and fabrication method thereof Download PDF

Info

Publication number
TWI335785B
TWI335785B TW095138509A TW95138509A TWI335785B TW I335785 B TWI335785 B TW I335785B TW 095138509 A TW095138509 A TW 095138509A TW 95138509 A TW95138509 A TW 95138509A TW I335785 B TWI335785 B TW I335785B
Authority
TW
Taiwan
Prior art keywords
layer
conductive
circuit
circuit board
hole
Prior art date
Application number
TW095138509A
Other languages
English (en)
Other versions
TW200820864A (en
Inventor
Shih Ping Hsu
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Priority to TW095138509A priority Critical patent/TWI335785B/zh
Priority to US11/867,660 priority patent/US7614146B2/en
Priority to US11/867,647 priority patent/US7858885B2/en
Publication of TW200820864A publication Critical patent/TW200820864A/zh
Application granted granted Critical
Publication of TWI335785B publication Critical patent/TWI335785B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09545—Plated through-holes or blind vias without lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0353—Making conductive layer thin, e.g. by etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49123—Co-axial cable
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49163—Manufacturing circuit on or in base with sintering of base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Description

1335785 第95138509號專利申請案 (99年9月27曰） •九、發明說明： .【發明所屬之技術領域】 本發明係有關於一種電路板結構及其製法，尤指一種 於電路板中電链形成導電柱’使該導電柱與該電路板表面 ‘之線路層直接電性連接之電路板結構及其製法。 ‘【先前技術】
Ik著半導體封裝技術的演進，為因應微處理器、晶片 .會組、繪圖晶片等局效能晶片之運算需要，佈有導線之電路 板亦而什其傳遞晶片訊號、改善頻寬 '控制阻抗等功能， 以滿足高I/O數封裝件的發展。然而，為符合 件輕薄短小、多功能、高速度及高頻化的開發方向，半導 ，晶片封裝用之電路板已朝向細線路及小孔徑發展。現有 電路板製程之線路尺寸包括：導線寬度（Line w過）、線路 間距（Space)及深寬比（Aspectrati〇)等，亦持續朝向更細小 的線路精度進行發展^ • 為提高半導體晶片封裝用之電路板之佈線精密度，業 界遂發展出一種增層技術（Build up)，亦即在一核心電路板 circuit board)表面利用線路增層技術交互堆疊多層 -"電層及線路層，並形成電鍍導通孔（pTH)貫穿該核心電 路板以供该核心電路板上下表面之線路之間電性連接·其 中該核〜電路板之製私係影響電路板線路密度的關鍵。 ,請參閱第1A至1D圖，係為習知核心電路板之製法。 百先，如第1A圖所示’提供一例如壓合有金屬薄層1〇1(例 如铜箱）之絕緣層100,並於其中形成有複數個貫穿之通孔 19714修正版 5 1335785 第95138509號專利申請案 (99年9月27日） 102;如第1B圖所示，經過鍍銅及圖案化製程以於該絕緣 層100之表面形成線路層103及於該通孔102中之孔壁上 沈積有金屬層；接著’如第1C圖所未，復填充一導電或 不導電之塞孔材料11(如絕緣性油墨或含銅導電膏等）以填 滿該通孔102中之空隙，俾形成一電鍍導通孔i〇2&以電性 導通該絕緣層100上下表面之線路層103;如第1D圖所 示，最後再以刷磨製程去除多餘塞孔材料u，以維持核心 電路板線路表面之平整度，俾以形成一核心電路板1〇。 請參閱第2圖，係為該核心電路板1〇之電鍍導通孔 102a及其連接之線路層103之上視圖；如圖所示，該電鍍 導通孔 102a 係經由一環墊（Annual Ring Via Pad) l〇2b 與該線路層103電性連接，且該導通孔1〇2a内填充有塞孔 材料11。然，由於該環墊102b之直徑尺寸需考慮到曝光 能力，故其直徑需大於導通孔102&的直徑；例如該電鍍導 通孔102a的直徑設計為200# m，則該環墊1〇26的直徑需 設計為350# m，致使於該核心電路板1〇表面佈設線路層 103之空間受到限制，且由於該環墊1〇2b之直徑較大致 使該核心電路板上形成的相鄰電鍍導通孔之間距難以縮 小，而無法於該核心電路板上佈設高密度線路。 另，由於該電鍍導通孔l〇2a内又填充有塞孔材料u， 容易導致最終形成的電路板結構由於包括有多種具不同熱 膨脹係數 C Coefficient of Thermal Expansi〇n ; CTE )材料， 導致電路板結構中產生分層之情形，進而影響電路板結構 之可#度。此外，由於塞孔材料11易受潮而降低電路板品 19714修正版 1335785 第95138509號專利申請案 (99年9月27日') 了塞孔及刷磨製程，會 質。且該核心電路板1 〇於製程中多 提高電路板製程複雜性。 因此，如何提供-種電路板結構及其製法，以避免習 知技術中核心電路板表面佈線密度低、電路板之可靠度及 品質受到影響、以及複雜的製程等缺點，f已成為業者所 欲克服之難題。 【發明内容】 本發明之主要目的在 以提升電路板表面之 鑒於上述習知技術之種種缺點， 於提供一種電路板結構及其製法，得 佈線密度及達到細間距之目的。 本發明之另一目的在於提供一種電路板結構及其製 法’得以提升電路板之可靠度及品質。 本發明之再一目的在於提供一種電路板結構及其製 法’得以降低製程複雜性。 ' 、為達上述及其他目的，本發明提供—種電路板結構之 >製法，係包括：提供一具有相對之第—表面及第二表面之 承載板，且於該承載板中具有至少一貫穿該第一及第二表 面之通孔；於該承載板之通孔中電鍍形成有一導電柱，並 於該第-表面及第二表面各電鑛形成有—金屬層；以及圖 ^化該金屬層以分別於該第一表面及第二表面分別形成有 —第一線路層及第二線路層，並使該導電柱 板之第-及第二表面以形成-端部，且該第—線 一線路層係電性連接該導電柱之端部側緣。 上述之製法復包括於該承載板之第一表面、第二表面 19714修正版 7 1335785 第95138509號專利申請案 (99年9月27曰） 及通孔表面形成有一導電層，以於該導電層表面電鍍形成 該導電柱及金屬層。 依上述製法，本發明復揭示一種'電路板結構，係包 括：承載板，係具有相對之第一表面及第二表面，且該承 载板中具有至；一貝穿該第一及第二表面之通孔；導電 柱，係電鍍形成於該通孔中且突出於該承载板之第一及第 二表面以形成-端部，其中該端部直徑係不大於該通孔； ^及第-線路層及第二線路層，係分別形成於該承載板之 第「表面及第二表面，且該第一線路層及第二線路層係電 性連接該導電柱之端部侧緣。 依上述之結構及製法，該承載板係為絕緣板、銅结基 ^兩層電路板及多層電路板之其中-者；該第-線路層 ^第-^層電性連接於該導電柱之線路寬度係不大 通孔之直徑。 本發明之電路板結構另一實施製法，係包括：提供 第-表面及第二表面之承載板，且於該承載 板穿該第一及第二表面之通孔；於該承載 成有一導電柱，並於該第-、第二“ 口===—阻層’並於該阻層形成有複數開 口區物別形成有一第一線路層及 ：阻 除該阻層及其所覆芸 路層，以及移 覆现之h屬層’使各該導妹之端部具 8 Ι97Ί4修正版 1335785 昂乃138509號專利申請If •二平—及第二表面的齊平部、與突出於= 電：：：屮二使該第一線路層及第二線路層電性連接該導 頂面，該突出部頂面上的第-線路層及第二 線路層具有與該突出部相同之圖案。 及製Γ复包括於該承載板之第—表面、第二表面 導電層，以於該導電層表面電賴 ==柱’·又移除該阻層復包括移除該薄金屬層 :士述製法、’本發明復揭示一種電路板結構，係包 故载板，係具有相對之第一表面及第二表面，且該承 裁板中具有至少一貫穿該第一及第二表面之通孔；導電 形成於該通孔令，且各該導電柱之端部具有齊 …第-及弟二表面的齊平部、與突出於 :部，其中該突出部寬度係不大於該通孔直徑；以及二 :層二第二線路層，係分別形成於該承載板之第一表面 導二域第―線路層及第二線路層係電性連接該 之大出部頂面，該突出部頂面上的第'線路層及第 一線路層具有與該突出部相同之圖案。 板咬ΓΐίΓ結構及製法，該承載板係為絕緣板、銅荡基 有至少二線路層之電路板；該導電柱之突出部寬产 二孔直I且”—線路層及第二線路 a電性連接該導電柱之線路寬度係等於該端部。 2發明之電路板結構又一實施製法，係包括：提供 、相對之第—表面及第二表面之承载板，且於該承载 19714修正版 9 第95138509號專利申請案 此士曰‘ （99年9月27曰） 板中:、有至少一貫穿該第一及第二表面之通孔；於該承载 之通孔中電鍍形成有—導電柱，並於該第-及第二表面 各電鍍形成有-金屬層；移除該第—及第二表面之金屬 ^ ’以使該導電柱兩端齊平於該第一及第二表面；於該承 載板之第-表面、第二表面及導電柱之兩端形成有一導電 θ於該導電層表面形成有—阻層，並於該阻層中形成有 複數開口區域以露出該導電層，並有部份開口區域對應該 導電柱之兩端；於該承载板之第-表面及第二表面之阻層 的開口區域中分別形成有一第一線路層及第二線路層，並 使該第-及第二線路層電性連接該導電柱之表面；以及移 除該阻層及其所覆蓋之導電層。 上述之製法復包括於該承载板之第一表面、第二表面 及通孔表面形成有一導電層，以於該導電層表面電鍵形成 該導電柱及金屬層；又移除該金屬層復包括移除該金屬層 所覆蓋之導電層。 依上述裝法’本發明復揭示—種電路板結構，係包 括：承載板，係具有相對之第一表面及第二表面，且該承 載板中具有至少—貫穿該第—及第二表面之通孔；導電 柱，係電It形成於該龍中，且科f柱之兩端表面鱼該 承載板表面齊平；導電層係形成於該導電柱兩端之表面； 以及第-線路層及第二線路層，係分別形成於該承載板之 第-表面及第二表面，且該第一線路層及第二線路層係電 性連接於該導電柱兩端表面之導電層。 依上述之結構及製法，該承載板係為絕緣板、銅落基 19714'修正版 10 1335785 第95138509號專利申請案 •板或具有至少-綠效麻士奋 （99年9月27日; 路層電?路板’·該第一線路層及第二線 :直^電It連接該導電柱之線路寬度係不大於該承載板通孔 因此，本發明之電路板結構及其製法， =之貫穿通孔t電鍍形成有至少_導電柱，藉由該導2 接電性連接形成於該承載板第一及第二表面之線路層， 而無需如習知技術般採用環墊與線路層連接之缺點，^而 ··=升佈線密度，且可縮小該承载板中相鄰導電柱之間的 此外’於該承載板中電鑛形成導電柱，而益需填充爽 孔材料’因而可避免習知使用塞孔材料而影響電路板結構 之可靠度及品質，並可降低製程複雜性。 【實施方式】 . 以下係藉由特定的具體實例說明本發明之實施方 式，熟悉此技藝之人士可由本說明書所揭示之内容輕易地 解本發明之其他優點與功效。 [第一實施例] 請參閱第3A至3D圖，係為本發明之電路板結構之製 法第一實施例之剖面示意圖。 " 如第3A圖所示，首先提供一具有第—表面2u及第 二表面21b之承载板21，該承载板21係為絕緣板、銅箔 基板、兩層電路板及多層電路板之其令—者；本實施例之 承載板21係以銅猪基板為例作說明，但並不以此為限，於 該承載板21之第一及第二表面2la、211)分別具有一銅箱 19714修正版 11 1335785 第95138509號專利申請案 (99年9月27曰） 211 ’且於該承載板21中形成至少一貫穿該第一及第二表 面21a、21b之通孔210。 凊參閱第3 A’圖’於本發明之製’法之另一實施中’復 包括於上述承載板21之第一及第二表面21a、21b及其通 孔210中之表面進行粗化製程，以將該承載板21及其通孔 210處之表面進行粗化，並將該第一表面21a及第二表面 21b之銅箔211移除。惟此後續製程係與本實施例相似， 故在此不再為文贅述此實施態樣，但並非以此限制本發明。 如第3B圖所示，接著，於該承載板21之第一及第二 表面21 a、21b上的銅箔211表面及該通孔21〇表面形成一 導電層22，該導電層22主要作為後述電鍍金屬材料所需 之電流傳導路徑，其可由金屬、合金或沉積數層金屬層所 構成，如選自銅、錫、鎳、鉻、鈦、銅_鉻合金或錫-鉛合 金等所構成之群組之其中一者所組成，或可使用例如聚乙 炔、聚苯胺或有機硫聚合物等導電高分子材料以作為該導 電層22。 人 如第3C圖所示，對該承載板21進行電鍍 (Electroplating)製程，藉由該導電層22具導電特性，俾在 進行電鍍時可作為電流傳導路徑，以在該承載板21之第一 表面21a及第二表面21b表面電鍍形成一金屬層，並於 該通孔210中形成有一導電柱231。該金屬層23可為諸如 鈀、鉛、錫、銀 '銅、金、鉍、銻、鋅、_、錯、鎂、銦、 碲以及鎵等金屬之其中一者Q惟，依實際操作之經驗 於銅為成熟之電鍍材料且成本較低，㈣，該金屬層a 】97〗4修正版 12 1335785 ' 第95138509號專利申請案 (99年9月27曰） ’為銅較佳，但非以此為限。 - 如第3D圖所示’接著，該承載板21之第一及第二表 •面21a、；21b進行線垮圖桊化之蝕刻製程移除該承載板21 之第一及第二表面21a、21b表面之部分金屬層23及其所 、覆蓋之導電層22與銅箔211’以於該承載板21之第一及 •第二表面21a、21b分別形成第一線路層23a、第二線路層 23b及導電柱231，且該導電柱231具有突出於該承載板 鲁21之第一及第二表面21a、21b之端部231&，其中該端部 23 la直徑係不大於該通孔21〇直徑；其中，該第一及第二 線路層23a、23b中至少一線路232係直接電性連接該導電 柱231之端部231a側緣’且該線路232之寬度係不大於該 通孔210直徑，該線路232與導電柱231之連結關係，如 苐4圖所示。 後續復可依據實際電性設計需要，於該承載板21、第 一及第二線路層23a、23b上進行線路增層製程，以因應電 鲁路設計之需要。 依上述製法，本發明復揭示一種電路板結構，係包 括：承載板21，係具有一第一表面21a及第二表面2ib， -且該承載板21中具有至少一貫穿該第一及第二表面21&、 -21b之通孔210;導電柱231，係電鍍形成於該通孔21〇中 且突出於該承載板21之第一及第二表面2U、21b以形成 一端部23U，其中該端部23U直徑係不大於該通孔2ι〇 直徑；以及第-及第二線路層23a、23b，係分別形成於該 承載板21之第一及第二表面21a、21b，且該一 一 19714修正版 13 丄切/85 第951385〇9號專利申請案 (99年9月27曰） 線路層23a、23b中之線路232係電性連接於該導電柱231 端部2 3 1 a之側緣。 [苐二實施例] ,明參閱第5A至5E圖，係顯示本發明之電路板結構之 衣法第一貫施例之剖面示意圖。與前一實施例主要差異在 於形成於承載板表面之第一及第二線路層中具有線路係電 性連接於該導電柱端部頂面。 如第5A圖所示，係接續第一實施例之第3B圖製程， 於該承載板21之第一表面21a及第二表面21b表面之導電 層22電鍍形成一金屬層23，並於該承载板通孔21〇中電 鍍形成有一導電柱231。 如第5B圖所示，薄化該承載板21之第一表面2u及 第二表面21b之金屬層23以形成一薄金屬層23,。 如第5C圖所示，接著於該薄金屬層23,表面形成一阻 層24’並於該阻層24中形成複數開口區域24〇，以露出該 薄金屬層23’，且於該導電柱231之兩端亦設有對應之阻 層開口區域240。該阻層24可為一例如乾膜或液態光阻等 光阻層（Photoresist)，並以印刷、旋塗或貼合等方式形成於 該薄金屬層23’表面。 如第5D圖所示，於該承載板21之第一及第二表面 21a、21b上對應阻層24之開口區域中分別形成有第一及 第二線路層23a、23b，其中該第一及第二線路層23a、23b 中分別具有至少一線路232以電性連接該導電柱231之兩 突出部2311a頂面，該突出部23na寬度係不大於該通孔 14 19714修正版 1335785 第95138509號專利申請案 ("年9月27日、) ‘210直徑。 如第5E圖所示’移除該承載板21之第一及第二表面 - 2U、21b之阻層24及其所覆蓋之薄金屬層23，、導電層 • 22及銅落211’使各該導電柱231之端部23U具有齊平曰於 ，該第一及第二表面21a、21b的齊平部23i2a、與突出於該 齊平部2312a的突出部2311a，其中該第一及第二線路層 23a、23b之線路232電性連接該導電柱231之兩突出部 2311a頂面，該突出部23Ua頂面上的第一線路層23&及 第二線路層23b具有與該突出部2311a相同之圖案，且該 線路232之寬度係係不大於該通孔21〇直徑，該線路 與導電柱231之連結關係，如第6圖所示。 之後，得於該承载板21之第一及第二表面21a、21b 上進行線路增層製程，以允符電性設計之需要。 依上述製法，本發明復揭示另一電路板結構，係包 括：承載板21，係具有相對之第一表面21a及第二表面 鲁21b，且該承载板21中具有至少—貫穿該第一及第二表面 21a、21b之通孔210 ;導電柱231，係電鍍形成於該通孔 210中’且各該導電柱231之端部231a具有齊平於該第一 •及第二表面21a、21b的齊平部2312a、與突出於該齊平部 2312a的突出部2311a’其中該突出部2311a寬度係不大於 該通孔210直徑；以及第一及第二線路層23a、23b係分別 形成於該承載板21之第一及第二表面2la、21b上，且該 第一及第二線路層23 a、23b中具有線路232電性連接該導 電柱231之兩突出部2311a頂面’該突出部2311a頂面上 19714修正版 15 1335785 第95138509號專利申請案 (99年9月27曰） 的第一線路層23a及第二線路層23b具有與該突出部 231 la相同之圖案。 [第三實施例] 請參閱第7八至7F圖’係顯示本發明之電路板結構之 製法第二實施例之剖面示意圖；肖前一實施例之不同處在 於該第-及第二線路層係藉由—導電層電性連接於該導電 柱之兩端。 如第7A圖所示，係接續第一實施例之第3B圖製程， 於承載板21之第一表面21a及第二表面2沁表面之導電層 22電鍍形成一金屬層23,並於承载板通孔21〇中電鍍形^ 有一導電柱231。 如第7B圖所示，接著移除該第一表面21a及第二表 面2lb表面之金屬層，包括金屬層23、導電層22及銅箔 211，以使該導電柱231兩端齊平於該第一及第二表面 21 a、21 b。 如第7C圖所示’於該承載板21之第一表面化、第 二表面21b及導電柱231之兩端再形成有另一導電層 如第7D圖所示，於該導電層22，表面形成一阻層μ， 並於該阻層24中形成複數開口區域24〇，以露出該導電層 22’，且於該導電柱231之兩端亦設有對應之阻層開口區域 240。該阻層24可為一例如乾膜或液態光阻等光阻層 (Photoresist)，並以印刷、旋塗或貼合等方式形成於^導電 如第7Ε圖所示，於該承载板21之第一及第二表面 19714修正版 16 矛號專利申請案 -及第二線路層23a、23b，其中該 ：:第 23b中分別|右5小一诒一 矛踝路層23a、 之兩端表面1的導電一層線22路。232以電性連接該導電柱如 如第7F圖所示，移除該承載板21之第一及第二矣 及之阻層24及其所覆蓋之導電層22，，其中：第一 及第一線路層 ° 之兩端頂面，且該線路川 電性連接該導電柱231 bo之直徑，如第8H所之寬度係不大於該承载板通孔 計需要，…1圖所示’·後續復可於依據實際電性設. 行線路增層製程，以允符電性設計之需要。b上進 -㈣因=本發明之電路板結構及其製法，主要係於一承 :=::r該承载板第-及第二表面之線 二::=如習知技術係必_環墊以與= 可墙小节承載板於絲载板表面佈設線路之面積，且 ==目鄰導電柱之間距’俾以提高密度佈線。 本發月争係於承载板之通孔中形成導 .…、需填充塞孔材料，目@ 電路板結構之可靠μσ#使用塞孔材料而影響 t、… 質’且可降低製程複雜性。 非二::r示性說⑽ 背本發範:Γ:此項技藝之人士均可在不違 變。因此，本發明：二：上述實施例進行修飾與改 權利保濩耗圍’應如後述之申請專利 19714修正版 17 1335785 第95138509號專利申請案 (99年9月27曰) 範圍所列。 【圖式簡單說明】 第1A至1D圖係為習知核心電路板結構之製法之剖面 示意圖； 第2圖係為第1D圖所示之核心電路板中的電鍍導通 孔及與其連接之線路的上視圖； 第3 A至3 D圖係為本發明之電路板結構之製法第一實 施例之剖面示意圖； 、 第3A’圖係於本發明之電路板結構之製法中承载 行粗化製程之剖面示意圖； 第4圖係為第3D圖所示之電路板結構中線路及 柱連接關係之立體示意圖； 第5A至5E圖係為本發明之電路板結構之垂 施例之剖面示意圖； "弟一貫 第6圖係為第5E圖所示 柱連接關係之立體示意圖； 之電路板結構中線路及 導電 第7A至7F圖係為本發明 施例之剖面示意圖；以及 之電路板結構之勢 法第三實 柱連===示之電路板結構中線路及導電 【主要元件符號說明】 10 核心電路板 100 絕緣層 ' 210 通孔 19714修正版 18 1335785 第95138509號專利申請案 (99年9月27日） •240 開口區域 102a 電鍍導通孔 102b 環墊 103 線路層 .-11 塞孔材料 參 5 21 承載板 211 銅箱 21a 第一表面 •21b 第二表面 η、ir 導電層 23 金屬層 23， 薄金屬層 231a 端部 2311a 突出部 2312a 齊平部 •231 導電柱 232 線路 23a 第一線路層 .23b 第二線路層 -.24 阻層 19 19714修正版

Claims (1)

1335785 第95138509號專利申請索 (99年9月27曰^ 竹十王本I > >1 —— -—* 1 — |-|·_υ _. . j --」 十、申請專利範圍： 1. 一種電路板結構，係包括： 承載板，係具有相對之第一表面及第二表面，且 該承載板中具有至少一貫穿該第一及第二表面之通 孔； 導電柱，係電鍍形成於該通孔中且突出於該承載 板之第一及第二表面以形成一端部，其中該端部直徑 係不大於該通孔直徑；以及 第一線路層及第二線路層，係分別電鍍形成於該 承載板之第一表面及第二表面，且該第一線路層及第 一線路層係電性連接該導電柱之端部側緣。 2. 如申請專利範圍第丨項之電路板結構，其中，該承载 板係為絕緣板、銅箱基板、兩層電路板及多層電路板 之其中一者。 3. 如申請專利範圍第μ之電路板結構，復包括一導電 層係形成於該承載板之第一、第二表面及該通孔表面。 4. 如申請專利範圍第！項之電路板結構，其中，該第一 線路層及第二線路層連接於導電柱之線路寬度係不大 於該通孔之直徑。 5. —種電路板結構’係包括： 承載板，係具有相對之第一表面及第二表面，且 該承載板中具有至少一貫穿該第一及第二表面 孔； 導電柱’係電鐘形成於該通孔令，且各該導電柱 20 19714修正版 ^35785 第95138509號專利申請案 (99年9月27日） 之端部具有齊平於該第一及第二表面的齊平部、與突 出於該齊平部的突出部，其中該突出部寬度係不大於 該通孔直徑；以及 第一線路層及第二線路層，係分別電鍍形成於該 承载板之第一表面及第二表面，且該第一線路層及第 線路層係電性連接該導電柱之突出部頂面，該突出 部頂面上的第一線路層及第二線路層具有與該突出部 相同之圖案。 如申請專利範圍第5項之電路板結構，其中，該承载 板係為絕緣板、銅落基板、兩層電路板及多層電路板 之其中-—者。 如申請專利範圍第5項之電路板結構，復包括一導電 f係形成於該承載板之第―、第二表面及該通孔中之 表面。 8. 如申請專利範圍第5項之雷 π <冤路板結構，其中，該笫一 ===路層連接於導電柱之線路寬度係不大 9. 一種電路板結構，係包括·· 承载板，係具有相對之第一表面及第 该承载板中具有至少一貫 且 孔； 貞穿該第-及第二表面之通 係二，二=該通孔卜該導電柱兩端 導電層’係形成於該導電柱兩端之表面；以及 19714修正版 21 1335785 第95138509號專利申請案 卜 (99年9月27日^ 第一線路層及第二線路層，係分別形成於該承載 板之第一表面及第二表面，且該第一線路層及第二線 路層係電性連接於該導電柱兩端·表面之導電層，該第 線路層及第二線路層連接於導電柱之線路寬度係不 大於該通孔之直徑。 10.如申請專利範圍第9項之電路板結構，其中，該承載 板係為絕緣板、銅箔基板、兩層電路板及多層電路板 之其中一者。 U·如申請專利範圍第9項之電路板結構，復包括有另一 導電層係形成於該承載板之通孔中之表面。 12. 一種電路板結構之製法，係包括： 提供一具有相對之第一表面及第二表面之承载 板，且於該承載板中具有至少一貫穿該第一及第二表 面之通孔； 於該承載板之通孔中電鍍形成有一導電柱，並於 該第一表面及第二表面各電鍍形成有一金屬層；以及 圖案化該金屬層以分別於該第一表面及第二表面 分別形成有一第一線路層及第二線路層，並使該導電 柱突出於該承載板之第一及第二表面以形成一端部， 該導電柱之端部直徑係不大於該通孔之直徑，且該第 一線路層及第二線路層電性連接該導電柱之端部 緣。 J 13. 如申請專利範圍第12項之電路板結構之製法，其中， ^承載板係為絕緣板、銅箱基板、兩層電路板及多片 22 U714修正版 •^35785 第95138509號專利申請案 (卯年9月27日） 電路板之其中一者。 -.i4.如申請專利範圍第12項之電路板結構之製法，其中， .. 該導電柱及金屬層之製法係包括： • 於該承載板之第―表面、第二表面及通孔表面形 m 成有一導電層；以及 於該導電層表Φ電卿成該導€柱及金屬層。 5.如申請專利範圍第12項之電路板結構之製法，其中， % 該第一線路層及第二線路層電性連接於該導電柱之線 路寬度係不大於該通孔之直徑。 16. —種電路板結構之製法，係包括： 提供一具有相對之第一表面及第二表面之承載 板’且於該承載板中具有至少一:T穿該第一及第二表 面之通孔； 於該承載板之通孔中電鍍形成有一導電柱，並於 该第一、第二表面各電鍍形成有一金屬層； 藝薄化該金屬層以成為一薄金屬層； 、於該薄金屬層表面形成有一阻層，並於該阻層形 成有複數開口區域以露出該薄金屬層，並有部份開口 區域對應該導電柱之兩端； 、於《亥承載板之第一表面及第二表面之阻層的開口 區域中分別電鍍形成有一第一線路層及第二線路層； 以及 移除該阻層及其所覆蓋之薄金屬層，使各該導電 柱之端具有齊平於該第一及第二表面的齊平部、與 23 19714修正版 犬出於該齊平部的突出 線路層電性連接該導電 面上的第一線路層及第 之圖案。 (99年9月27曰） °戸，且使該第一線路層及第二 柱之突出部頂面’該突出部頂 一線路層具有與該突出部相同 ί7·^=專利範圍第16項之電路板結構之製法，其中， 二载板係為絕緣板、鋼箔基板 電路板之其中一者。 H 8 H明專利範圍第16項之電路板結構之製法，其中， U導電柱及金屬層之製法係包括·· 成右」=$载板之第—表面、第二表面及通孔表面形 成有一導電層；以及 於該導電層表面電鍍形成該導電柱及金屬層。 9.如申請專利範圍第18項之電路板結構之製法，其中 矛夕除該阻層復包括移除該薄金屬層所覆蓋之導電層。 •如申"月專利fe圍第16項之電路板結構之製法，其中， 心導電柱之大出部寬度係不大於該承载板通孔直徑。 U· 一種電路板結構之製法，係包括·· 提仏具有相對之第一表面及第二表面之承載 板，且於該承載板中具有至少一貫穿該第一及第二表 面之通孔； 上 > 於該承载板之通孔中電鍍形成有一導電柱，並於 該第一及第二表面各電鍍形成有一金屬層； 移除該第一及第二表面之金屬層，以使該導電柱 兩端齊平於該第一及第二表面； 24 19714修正版 於該承載板之第一表面、當—主 ⑽年9月27^ 端形成有一導電層； 苐一表面及導電柱之兩 成有表面形成有一阻層’並於該阻層中形 域對應該導電桂之兩端，· ¥電層’並有部份開口區 ::承載板之第一表面及第二表 該第-Μ ί _及第二線路層，並使 第S二線路層電性連接該導電柱之表面 移除该阻層及其所覆蓋之導電層。 專利範圍第21項之電路板結構之製法，並令， 電路板之其中一者。板、兩層電路板及多層 23.=Γ利範圍第21項之電路板结構之製法，其中， 該¥電柱及金屬層之製法係包括·· 成右：該ί载板之第一表面、第二表面及通孔表面形 成有另一導電層；以及 於該導電層表面電鍍形成該金屬層及導電柱。 %如申請專利範圍第23項之電路板結構之製法，復包括 移除该金屬層及其所覆蓋之導電層。 以如，申請專利範圍第21項之電路板結構之製法，其卜 2第y線路層及第二線路層電性連接該導電柱之線路 見度係不大於該承载板通孔直徑。 19714修正版 25 1335785
19714 232 240 22 21a 23a 23’ 24
第5D圖
232 231a 23a
6/10 1335785 19714
7/10 1335785 第95138509號專利申請案 (99年9月27日） 七、 指定代表圖： (一） 本案指定代表圖為：第（3D )圖。 (二） 本代表圖之元件代表符號簡單說明： 21 承载板 21a 第一表面 21b 第二表面 210 通孔 211 銅箔 22 導電層 231 導電柱 231a 端部 23a 第一線路層 23b 第二線路層 232 線路 八、 本案若有化學式時，請揭示最能顯示發明特徵的化學式：無。 4 19714修正版
TW095138509A 2006-10-19 2006-10-19 Circuit board structure and fabrication method thereof TWI335785B (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW095138509A TWI335785B (en) 2006-10-19 2006-10-19 Circuit board structure and fabrication method thereof
US11/867,660 US7614146B2 (en) 2006-10-19 2007-10-04 Method for fabricating circuit board structure
US11/867,647 US7858885B2 (en) 2006-10-19 2007-10-04 Circuit board structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW095138509A TWI335785B (en) 2006-10-19 2006-10-19 Circuit board structure and fabrication method thereof

Publications (2)

Publication Number Publication Date
TW200820864A TW200820864A (en) 2008-05-01
TWI335785B true TWI335785B (en) 2011-01-01

Family

ID=39316511

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095138509A TWI335785B (en) 2006-10-19 2006-10-19 Circuit board structure and fabrication method thereof

Country Status (2)

Country Link
US (2) US7614146B2 (zh)
TW (1) TWI335785B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100990618B1 (ko) 2008-04-15 2010-10-29 삼성전기주식회사 랜드리스 비아홀을 갖는 인쇄회로기판 및 그 제조방법
KR100990576B1 (ko) * 2008-05-26 2010-10-29 삼성전기주식회사 미세 최외층 회로패턴을 갖는 인쇄회로기판 및 그 제조방법
KR100990588B1 (ko) * 2008-05-27 2010-10-29 삼성전기주식회사 랜드리스 비아를 갖는 인쇄회로기판 및 그 제조방법
KR101006603B1 (ko) * 2009-01-09 2011-01-07 삼성전기주식회사 인쇄회로기판 및 그 제조방법
TW201031301A (en) * 2009-02-04 2010-08-16 Unimicron Technology Corp Method of manufacturing circuit board
US8987897B2 (en) * 2010-11-24 2015-03-24 Mediatek Inc. Semiconductor package
US10028394B2 (en) 2012-12-17 2018-07-17 Intel Corporation Electrical interconnect formed through buildup process
JP2017108034A (ja) * 2015-12-11 2017-06-15 イビデン株式会社 配線板及びその製造方法
KR102502200B1 (ko) * 2016-08-11 2023-02-20 에스케이넥실리스 주식회사 회로 단선/단락을 방지할 수 있는 연성동박적층필름 및 그 제조방법
CN110545620A (zh) * 2019-08-06 2019-12-06 宁波华远电子科技有限公司 一种线路板通孔的填孔工艺
CN111654978B (zh) * 2020-06-30 2021-03-30 景旺电子科技(珠海)有限公司 一种电路板制作方法
CN113286413A (zh) * 2021-04-01 2021-08-20 珠海精路电子有限公司 散热电路板及其制造工艺

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3408630A1 (de) * 1984-03-09 1985-09-12 Hoechst Ag, 6230 Frankfurt Verfahren und schichtmaterial zur herstellung durchkontaktierter elektrischer leiterplatten
JP2502902B2 (ja) * 1992-12-28 1996-05-29 インターナショナル・ビジネス・マシーンズ・コーポレイション プリント配線板およびその製造方法
US6195883B1 (en) * 1998-03-25 2001-03-06 International Business Machines Corporation Full additive process with filled plated through holes
JPH1051094A (ja) * 1996-07-29 1998-02-20 Cmk Corp プリント配線板及びその製造方法
US6303881B1 (en) * 1998-03-20 2001-10-16 Viasystems, Inc. Via connector and method of making same
MY120077A (en) * 1998-06-26 2005-08-30 Ibiden Co Ltd Multilayer printed wiring board having a roughened inner conductor layer and production method thereof
KR100632560B1 (ko) 2004-08-05 2006-10-09 삼성전기주식회사 병렬적 인쇄회로기판 제조 방법

Also Published As

Publication number Publication date
US20080094813A1 (en) 2008-04-24
US20080092379A1 (en) 2008-04-24
US7858885B2 (en) 2010-12-28
US7614146B2 (en) 2009-11-10
TW200820864A (en) 2008-05-01

Similar Documents

Publication Publication Date Title
TWI335785B (en) Circuit board structure and fabrication method thereof
TWI290755B (en) Wiring substrate for mounting semiconductors, method of manufacturing the same, and semiconductor package
CN104576596B (zh) 半导体基板及其制造方法
TWI268012B (en) Electrically conductive structure formed between neighboring layers of circuit board and method for fabricating the same
CN106304613A (zh) 电路板及其制造方法
TWI334211B (en) Package substrate structure and manufacturing method thereof
US20060243482A1 (en) Circuit board structure and method for fabricating the same
CN105304584A (zh) 中介基板及其制造方法
TW200411879A (en) Substrate with stacked via and fine circuit thereon, and method for fabricating the same
CN105323948B (zh) 中介基板及其制造方法
CN101523594A (zh) 半导体封装和用于制造半导体封装的方法
CN104662655A (zh) 布线基板及其制造方法
TWI321027B (en) Circuit board structure and a manufacturing method thereof
JP2010103435A (ja) 配線基板及びその製造方法
TWI355053B (en) Substrate structure having fine circuits and manuf
TWI297585B (en) Circuit board structure and method for fabricating the same
TWI360214B (en) Package substrate and method for fabricating the s
TWI331488B (en) Printed circuit board and fabrication method thereof
CN103906354B (zh) 电路板及其制造方法
TWI301662B (en) Package substrate and the manufacturing method making the same
US20150000958A1 (en) Printed circuit board and method of fabricating the same
JP5363377B2 (ja) 配線基板及びその製造方法
US10477703B2 (en) Wiring board
TWI836628B (zh) 電路板及其製造方法
TW201138581A (en) Circuit board structure and fabrication method thereof